JP2005347479A - 積層型電子部品 - Google Patents
積層型電子部品 Download PDFInfo
- Publication number
- JP2005347479A JP2005347479A JP2004164667A JP2004164667A JP2005347479A JP 2005347479 A JP2005347479 A JP 2005347479A JP 2004164667 A JP2004164667 A JP 2004164667A JP 2004164667 A JP2004164667 A JP 2004164667A JP 2005347479 A JP2005347479 A JP 2005347479A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- chip component
- shield electrode
- electronic component
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 多層基板１１にチップ部品２０を搭載した積層型電子部品１０に関し、キャビティ１２の底面１３にチップ部品２０を搭載する際に、チップ部品２０の四隅２２に欠けが生じるのを防止できる。
【解決手段】 主面にキャビティ１２を有した多層基板１１と、キャビティ１２の底面１３の少なくともチップ部品搭載領域を覆うように形成されたシールド電極１４と、シールド電極１４をダイボンド面としてキャビティ１２の底面１３に固着したチップ部品２０とを備えた積層型電子部品１０であって、キャビティ１２に収納したチップ部品２０の四隅２２に相当する部分において、シールド電極１４に切り欠き１８を形成したものである。
【選択図】 図１
【解決手段】 主面にキャビティ１２を有した多層基板１１と、キャビティ１２の底面１３の少なくともチップ部品搭載領域を覆うように形成されたシールド電極１４と、シールド電極１４をダイボンド面としてキャビティ１２の底面１３に固着したチップ部品２０とを備えた積層型電子部品１０であって、キャビティ１２に収納したチップ部品２０の四隅２２に相当する部分において、シールド電極１４に切り欠き１８を形成したものである。
【選択図】 図１
Description
本発明は、多層基板にチップ部品を搭載した積層型電子部品に関する。
従来より、内部にコンデンサやコイルを形成した多層基板に、ＩＣ等のチップ部品を搭載した積層型電子部品が提案されている（例えば、特許文献１）。
積層型電子部品は、多層基板の一方主面にキャビティを形成し、このキャビティ内にチップ部品を収納して構成されている。キャビティの底面には、シールド用の電極が形成されており、チップ部品はこの電極をダイボンド面としてキャビティ底面に固着されている。
シールド電極は、多層基板内の回路と、チップ部品内の回路との電気的な結合を遮蔽するための電極であり、シールド効果を増すためにグランドに接続されていることが好ましい。
さらに、キャビティ内に露出した配線パターンと、チップ部品の電極とがワイヤボンディングによって電気的に接続されている。
しかし、上記従来の構成では、キャビティ内に収納したチップ部品の四隅に欠けが生じているのがよく見受けられている。
特開２００４−１０３６０８号
そこで、本発明においては、キャビティ内に収納するチップ部品の四隅に欠けが生じるのを防止できる積層型電子部品を提供することを解決すべき課題としている。
本発明の積層型電子部品は、主面にキャビティを有した多層基板と、前記キャビティの底面の少なくともチップ部品搭載領域を覆うように形成されたシールド電極と、前記シールド電極をダイボンド面として前記キャビティの底面に固着したチップ部品とを備え、前記キャビティに収納した前記チップ部品の四隅に相当する部分、または外周に相当する部分において、前記シールド電極に切り欠きを形成したものである。
本発明者らが上記チップ部品の四隅の欠けについて鋭意検討したところ、従来の積層型電子部品において、キャビティの底面に形成されたシールド電極は、チップ部品からの輻射を効果的にシールドして十分なシールド性を確保するため、少なくともチップ部品搭載領域を覆って形成されている。
しかし、シールド電極と多層基板との収縮率が異なる（シールド電極はセラミックに比べて収縮し難い）ため、キャビティの底面に凹凸が生じることがある。特に、キャビティの底面の中央部分が落ち込むように若干反った状態でチップ部品を搭載しようとすると、チップ部品の四隅が凹曲したシールド電極の表面に当接し、その衝撃によってチップ部品の脆い四隅が欠けてしまうことを見出し、これに基づいてさらに鋭意研究を重ねた結果、本発明を完成するに至った。
本発明の積層型電子部品によると、キャビティに収納したチップ部品の四隅に相当する部分、または外周に相当する部分において、キャビティの底面に形成されたシールド電極に切り欠きを形成したので、シールド電極をダイボンド面としてキャビティの底面にチップ部品を固着した際、チップ部品の四隅がシールド電極の切り欠きに入り込み、シールド電極の表面は当接せず、チップ部品の四隅に欠けが生じるのを防止できる。さらに、チップ部品の外周に相当する部分においてシールド電極に切り欠きを形成した場合、チップ部品の四隅のみならず、外周縁の欠けも防止できる。
本発明の積層型電子部品によると、キャビティの底面にチップ部品を搭載する際に、チップ部品の四隅に欠けが生じるのを防止できる。
本発明の最良の実施形態を図１ないし図４に示す。
図１は積層型電子部品の断面図、図２は積層型電子部品の部分拡大断面図、図３は積層型電子部品の部分拡大底面図、図４はチップ部品の実装時の部分拡大断面図である。
図１に示すように、積層型電子部品１０は、セラミックの多層基板１１の主面にキャビティ１２を形成し、キャビティ１２内にチップ部品２０を収納する。キャビティ１２の底面１３には、ベアチップＩＣ等のチップ部品２０の搭載領域を覆うようにキャビティ１２の底面１３全体に渡ってシールド電極１４が形成されており、チップ部品２０はシールド電極１４をダイボンド面としてキャビティ１２の底面１３に固着されている。さらに、チップ部品２０は、ワイヤボンディングやフリップチップボンディング（バンプ接続）により、多層基板１１の導電ランド（図示せず）と電気的に接続されている。また、チップ部品２０をキャビティ１２内に搭載した後、キャビティ１２に電気絶縁性の封止樹脂を充填してもよい。
積層型電子部品１０を実装基板１５に実装する際には、キャビティ１２が下になるように配置して、外部導体１６を介して実装基板１５に電気的に接続する。また、キャビティ１２と反対側の上面には、コンデンサ，インダクタ，抵抗器，ダイオード，ＩＣ，メモリ，ＳＡＷフィルタ，水晶振動子等のチップ部品２１が外部導体１７を介して搭載される。さらに、搭載されたチップ部品２１を保護する金属カバー（図示せず）を多層基板１１に装着してもよい。
シールド電極１４は、キャビティ１２に収納したチップ部品２０の四隅２２に相当する部分において、計４箇所の矩形状の切り欠き１８を有している。これにより、図４に示すように、シールド電極１４と多層基板１１との収縮率の差によってシールド電極１４が凹曲した状態でチップ部品２０をキャビティ１２に収納しようとした際、チップ部品２０の四隅２２がシールド電極１４の切り欠き１８に入り込んでキャビティ１２の底面１３に固着される。
このように構成された積層型電子部品１０によると、キャビティ１２に収納したチップ部品２０の四隅２２に相当する部分において、キャビティ１２の底面１３に形成されたシールド電極１４に切り欠き１８を形成したので、シールド電極１４をダイボンド面としてキャビティ１２の底面１３にチップ部品２０を固着した際、チップ部品２０の四隅２２がシールド電極１４の切り欠き１８に入り込んでシールド電極１４の表面に当接せず、チップ部品２０の四隅２２に欠けが生じるのを防止できる。
なお、チップ部品２０の四隅２２に相当する部分において、シールド電極１４に形成する切り欠きの形状は矩形に限定されるものではない。例えば、図５に示すように、三角形状に切り欠いたり、あるいはシールド電極１４の四隅全体を切り欠くのではなく、チップ部品２０の四隅２２に相当する部分のみに任意形状の開口を形成したものであってもよい。
また、上記実施形態の積層型電子部品１０は、実装基板１５側（下側）にキャビティ１２を形成したものであったが、図６に示すように、実装基板１５とは反対側（上側）にキャビティ１２を形成し、チップ部品２０を収納して電気絶縁性の封止樹脂を充填したものであってもよい。積層型電子部品１０を実装基板１５に実装する際には、キャビティ１２が上になるように配置して、外部導体１６を介して実装基板１５に電気的に接続する。また、キャビティ１２側の上面には、チップ部品２１が外部導体１７を介して搭載される。
本発明の他の実施形態を図７および図８に示す。
図７は積層型電子部品の部分拡大底面図、図８はチップ部品の実装時の部分拡大断面図である。
本実施形態は、キャビティ１２に収納したチップ部品２０の外周に相当する部分において、シールド電極３０に額縁状に切り欠き３１を形成したことを特徴とするものである。なお、その他の構成は、図１に示した例と同様である。
このように、シールド電極３０に額縁状に切り欠き３１を形成したことにより、図７に示すように、シールド電極３０が凹曲した状態でチップ部品２０をキャビティ１２に収納しようとした際、チップ部品２０の外周縁２３が切り欠き３１に入り込んでシールド電極３０の表面に当接することなくキャビティ１２の底面１３に固着される。よって、チップ部品２０の四隅２２ならびに外周縁２３に欠けが生じるのを防止できる。
さらに、シールド電極３０に形成した額縁状の切り欠き３１によってシールド電極３０と多層基板１１との収縮差を吸収でき、シールド電極３０の表面に形成される凹凸を緩和できる。
本発明は、セラミック多層基板にＩＣ等のチップ部品を搭載した積層型電子部品として有用である。
１０ 積層型電子部品
１１ 多層基板
１２ キャビティ
１３ 底面
１４，３０ シールド電極
１８，３１ 切り欠き
２０ チップ部品
２２ 隅
２３ 外周縁
１１ 多層基板
１２ キャビティ
１３ 底面
１４，３０ シールド電極
１８，３１ 切り欠き
２０ チップ部品
２２ 隅
２３ 外周縁
Claims (2)
- 主面にキャビティを有した多層基板と、前記キャビティの底面の少なくともチップ部品搭載領域を覆うように形成されたシールド電極と、前記シールド電極をダイボンド面として前記キャビティの底面に固着したチップ部品とを備えた積層型電子部品であって、
前記キャビティに収納した前記チップ部品の四隅に相当する部分において、前記シールド電極に切り欠きを形成したことを特徴とする積層型電子部品。 - 主面にキャビティを有した多層基板と、前記キャビティの底面の少なくともチップ部品搭載領域を覆うように形成されたシールド電極と、前記シールド電極をダイボンド面として前記キャビティの底面に固着したチップ部品とを備えた積層型電子部品であって、
前記キャビティに収納した前記チップ部品の外周に相当する部分において、前記シールド電極に切り欠きを形成したことを特徴とする積層型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004164667A JP4506291B2 (ja) | 2004-06-02 | 2004-06-02 | 積層型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004164667A JP4506291B2 (ja) | 2004-06-02 | 2004-06-02 | 積層型電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005347479A true JP2005347479A (ja) | 2005-12-15 |
| JP4506291B2 JP4506291B2 (ja) | 2010-07-21 |
Family
ID=35499577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004164667A Expired - Fee Related JP4506291B2 (ja) | 2004-06-02 | 2004-06-02 | 積層型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4506291B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009066504A1 (ja) * | 2007-11-20 | 2009-05-28 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュール |
| JP2010045271A (ja) * | 2008-08-18 | 2010-02-25 | Hitachi Metals Ltd | 多層回路基板 |
| JP2016103520A (ja) * | 2014-11-27 | 2016-06-02 | 京セラ株式会社 | 電子部品実装用パッケージおよび電子装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120270A (ja) * | 1992-09-30 | 1994-04-28 | Fuji Xerox Co Ltd | 半導体装置 |
| JP2004103608A (ja) * | 2002-09-04 | 2004-04-02 | Murata Mfg Co Ltd | 積層型電子部品 |
-
2004
- 2004-06-02 JP JP2004164667A patent/JP4506291B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120270A (ja) * | 1992-09-30 | 1994-04-28 | Fuji Xerox Co Ltd | 半導体装置 |
| JP2004103608A (ja) * | 2002-09-04 | 2004-04-02 | Murata Mfg Co Ltd | 積層型電子部品 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009066504A1 (ja) * | 2007-11-20 | 2009-05-28 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュール |
| US8139368B2 (en) | 2007-11-20 | 2012-03-20 | Murata Manufacturing Co., Ltd. | Component-containing module |
| JP2010045271A (ja) * | 2008-08-18 | 2010-02-25 | Hitachi Metals Ltd | 多層回路基板 |
| JP2016103520A (ja) * | 2014-11-27 | 2016-06-02 | 京セラ株式会社 | 電子部品実装用パッケージおよび電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4506291B2 (ja) | 2010-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5851439B2 (ja) | 高周波半導体用パッケージ | |
| US7923822B2 (en) | Integrated circuit package system including shield | |
| JP2015053298A (ja) | 回路モジュール | |
| JP2006294701A (ja) | 半導体装置及びその製造方法 | |
| JP2005251889A (ja) | 立体的電子回路装置 | |
| JP2012159935A (ja) | 電子部品モジュール、電子部品モジュールの製造方法、多機能カード | |
| JP2010278133A (ja) | 回路基板 | |
| KR101762627B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US7598611B2 (en) | Semiconductor device with side terminals | |
| JP4506291B2 (ja) | 積層型電子部品 | |
| KR101070799B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR101141443B1 (ko) | 반도체 패키지의 제조 방법 | |
| JP2003017941A (ja) | 圧電発振器 | |
| EP1694061A2 (en) | Television receiving tuner with reduced size and thickness | |
| JP2005167507A (ja) | 表面実装型圧電発振器 | |
| JP2018046084A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP5642559B2 (ja) | 電子部品モジュール | |
| JP3185689U (ja) | 電子回路モジュール | |
| JP2011187546A (ja) | 半導体装置 | |
| JP2007165445A (ja) | 電力増幅器モジュール | |
| JP2010258330A (ja) | 半導体デバイス | |
| JP5437670B2 (ja) | 電子回路ユニット | |
| JP2010124165A (ja) | 表面実装水晶発振器 | |
| JP2003249580A (ja) | シールドキャップ付電子部品 | |
| JPH06163810A (ja) | ハイブリッドｉｃ面実装用リードブロック |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4506291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |