JP2005346321A - ディスクアレイ装置及びディスクアレイ装置のバッテリ出力制御方法 - Google Patents

Abstract

【課題】 主電源の出力が低下した場合に、ディスクアレイ装置の動作モードに応じて、適切な電力を各部に供給すること。
【解決手段】 ディスクアレイ装置は、商用電源６からの電力をAC／DC電源部５で調製し、電源コモンバス７に供給する。電源コモンバス７には、電気的負荷であるディスクドライブ群１及び制御回路基板群２がそれぞれ接続されている。主電源の電力供給が停止すると、瞬時停電中のデータ保持を行うために、コンデンサボックス３は、比較的大きな電流を短時間だけ供給する。続いて、ディステージ制御やメモリバックアップを行うために、各バッテリボックス４は、比較的長時間にわたって、電源コモンバス７に電力を供給する。各バッテリボックス４は、各バッテリボックス４間における出力電流値のばらつきを抑制すべく、出力電流の平衡化制御を実行する。
【選択図】 図１

Description

本発明は、ディスクアレイ装置及びディスクアレイ装置のバッテリ出力制御方法に関する。

ディスクアレイ装置は、例えば、ハードディスクドライブや半導体メモリ装置等の記憶デバイスをアレイ状に配設して構成される。ディスクアレイ装置は、RAID（Redundant Array of Independent Inexpensive Disks）に基づく論理的な記憶領域を提供する。この論理的な記憶領域は、論理ボリューム（ＬＵ：Logical Unit）とも呼ばれる。

ホストコンピュータは、論理ボリュームにアクセスして、データの読み書き（Ｉ／Ｏ）を行う。ホストコンピュータと論理ボリュームとの間のデータ授受は、メモリを介して行われる。

ディスクアレイ装置は、主電源に加えてバッテリも備えている。通常時には、主電源が商用電源からの電力を調整して、必要な各部に供給する。非常時には、バッテリが給電を開始し、主電源に代わって必要な電力を所定期間供給する。これにより、ディスクアレイ装置の動作が一定時間維持されるようになっている（特許文献１）。
国際公開第９３／２４８７８号パンフレット

前記文献に記載のディスクアレイ装置では、非常時にバッテリから各部へ電力を供給するようになっているが、バッテリ出力の制御方法等があまり考慮されておらず、不具合を生じる可能性がある。例えば、前記文献に記載の技術では、メモリ上のデータを記憶デバイスに退避させるディステージ制御期間中に、バッテリ出力が一時的に低下し、ディスクアレイ装置が瞬間的に停止することが考えられ、信頼性が低い。

そこで、本発明の一つの目的は、より高い信頼性をもって必要な各部に電力を供給することができるようにしたディスクアレイ装置及びディスクアレイ装置のバッテリ出力制御方法を提供することにある。本発明の一つの目的は、それぞれ特性の異なる第１の補助電源部を用いて、安定した補助出力を可能としたディスクアレイ装置及びディスクアレイ装置のバッテリ出力制御方法を提供することにある。本発明の一つの目的は、比較的長時間にわたる低出力が可能な第１の補助電源部と瞬間的な大出力が可能な第２の補助電源部と併用することにより、主電源部の異常時に実行される複数の動作モードのそれぞれに適した電力供給を行うことができるディスクアレイ装置及びディスクアレイ装置のバッテリ出力制御方法を提供することにある。本発明のさらなる目的は、後述する実施形態の記載から明らかになるであろう。

上記課題を解決すべく、本発明のディスクアレイ装置は、上位装置とのデータ授受を制御する上位インターフェース制御部と、記憶デバイスとのデータ授受を制御する下位インターフェース制御部と、上位インターフェース制御部及び下位インターフェース制御部とに共用されるメモリ部と、上位インターフェース制御部と下位インターフェース制御部とメモリ部とにそれぞれ接続された電力供給線と、電力供給線に接続され、この電力供給線に電力を供給する主電源部と、電力供給線にそれぞれ接続され、電力供給線に補助電力をそれぞれ供給する複数の第１の補助電源部と、各第１の補助電源部の出力が略均一となるように制御する制御部と、を備えている。

上位装置としては、例えば、パーソナルコンピュータ、サーバ、メインフレーム等のコンピュータを挙げることができる。上位インターフェース制御部は、上位装置との間でデータ通信を行うためのアダプタである。下位インターフェース制御部は、記憶デバイスとの間でデータ通信を行うためのアダプタである。記憶デバイスとしては、例えば、ハードディスクドライブ、半導体メモリ装置、光ディスクドライブ等を採用可能である。

通常時には、主電源部が電力供給線を介して、各インターフェース制御部やメモリ部（以下、「各部」）に電力をそれぞれ供給する。停電発生等のような非常時には、複数の第１の補助電源部が電力供給線を介して、各部に電力をそれぞれ供給する。これらの第１の補助電源部としては、バッテリ装置を用いることができ、例えば、ニッケル水素バッテリ等が使用される。

これら各第１の補助電源部は、その特性がそれぞれ相違する場合がある。特性としては、例えば、内部インピーダンスを挙げることができる。各第１の補助電源部の内部インピーダンスがそれぞれ相違する場合、各第１の補助電源部から出力される電流のピーク値にばらつきが発生する。そこで、制御部は、各第１の補助電源部からの補助出力が、各第１の補助電源部間で略均一となるように、各第１の補助電源部の出力をそれぞれ個別に制御する。

制御部は、各第１の補助電源部にそれぞれ設けられた個別制御部と、これら各個別制御部間を接続する制御線とを備えて構成することができる。そして、各個別制御部が制御線を介して制御信号をそれぞれ共有することにより、各第１の補助電源部間の出力が略均一となるように、各個別制御部は、自分自身が設けられている第１の補助電源部の出力をそれぞれ制御する。

つまり、各第１の補助電源部毎にそれぞれ個別制御部を設け、各第１の補助電源部の出力をそれぞれ個別に制御する。このように、制御機能を各第１の補助電源部にそれぞれ分散して設け、各第１の補助電源部間で協調しながら、それぞれ自律的に出力制御を行わせることができる。

例えば、各個別制御部は、自分自身が設けられている第１の補助電源部の出力を監視する自己出力監視部と、制御線を介して入力される制御信号を検出する他出力監視部と、自己出力監視部と他出力監視部との監視結果を比較する比較部と、この比較部による比較結果に応じて、第１の補助電源部の出力を調整する調整部とを、それぞれ備えて構成することができる。

ここで、例えば、自己出力監視部は、自分自身が設けられている第１の補助電源部から出力される電流値を監視し、他出力監視部は、他の第１の補助電源部が出力する電流値を監視する。各第１の補助電源部から出力される電流値を、制御線上に出現させることにより、制御線には最大の電流値が示される。従って、例えば、最大出力電流値が自己の出力する電流値よりも高いような場合に、個別制御部は、自己の出力電流値を増大させるように制御する。電力供給線に繋がる各部の負荷総量が変動しないとすれば、ある第１の補助電源部の出力電流値が増大することにより、今まで最大の出力電流を流していた他の第１の補助電源部は、出力電流値を下げることができる。これにより、各第１の補助電源部の出力電流を平衡化させることができる。

主電源から補助電源に電力供給元を切り替える場合には、ディスクアレイ装置に記憶されているデータを保護するために、予め用意されている複数の動作モードの中からいずれか一つまたは複数の動作モードが実行される。各第１の補助電源部は、これら各動作モードに応じて、適切な補助電力を供給する。

即ち、第１の場合は、各第１の補助電源部から比較的大きな第１の補助電力を比較的短い第１のバックアップ時間供給させ、第２の場合は、各第１の補助電源部から比較的小さな第２の補助電力を比較的長い第２のバックアップ時間供給させ、第３の場合は、各第１の補助電源部から第２の補助電力よりも小さな第３の補助電力を第２のバックアップ時間よりも長い第３のバックアップ時間供給させる。

ここで、第１の場合は、主電源部の瞬間的な停止状態に対応するものであり、例えば、数十〜数百ミリ秒等のような比較的短時間だけディスクアレイ装置の動作を保証する場合である。第２の場合は、メモリ部に記憶されているデータを記憶デバイスに退避させる状態に対応するものであり、例えば、数分〜数十分等のような比較的長い時間にわたって、ディスクアレイ装置の特定の動作（ディステージ制御動作）を保証する場合である。第３の場合は、メモリ部に記憶されているデータを保持する状態に対応し、例えば、数十時間等のような、より長時間にわたってディスクアレイ装置の特定の動作（メモリバックアップ動作）を保証する場合である。

制御部は、第２の場合（ディステージ制御期間）と第３の場合（メモリバックアップ期間）とで、各第１の補助電源部の出力が略均一となるようにそれぞれ制御可能である。換言すれば、主電源部の瞬間的な停止状態に対応するための第１の場合においては、各第１の補助電源部間での出力を略均一にさせる制御を行わないようにする。即ち、第１の場合では、各第１の補助電源部の特性のばらつきを逆に積極的に利用して、必要な補助出力を得る。一方、第２の場合及び第３の場合では、各第１の補助電源部の出力を略均一化し、必要な補助出力を安定的に得る。

各第１の補助電源部には、内部状態を検出する内部状態検出部をそれぞれ設け、各個別制御部は、検出された内部状態を考慮して、第１の補助電源部の出力を制御することもできる。

ここで、各第１の補助電源部は、複数の補助電源セルを備えて構成可能である。そして、内部状態検出部は、各補助電源セルの温度を内部状態として検出可能である。全ての補助電源セルの温度をそれぞれ検出してもよいし、一つまたは複数の補助電源セルの温度のみを検出してもよい。そして、例えば、補助電源セルの温度が所定温度以上になった場合は、寿命の低下を防止すべく、その高温となった第１の補助電源部の作動を停止させるように制御することができる。

各個別制御部は、上位インターフェース制御部または下位インターフェース制御部のいずれかまたは両方にそれぞれ接続することもできる。これにより、上位インターフェース制御部または下位インターフェース制御部のいずれかまたは両方において、第１の補助電源部の状態を監視することができる。そして、この監視結果に基づいて、インターフェース制御部は、必要な指示（例えば、出力目標値の変更、出力停止または出力再開等）を各第１の補助電源部に与えることができる。

本発明では、各第１の補助電源部とは別に補助電力を供給する第２の補助電源部を設けることができる。そして、第１の場合は、第２の補助電源部から比較的大きな第１の補助電力を比較的短い第１のバックアップ時間供給させ、第２の場合は、各第１の補助電源部から比較的小さな第２の補助電力を比較的長い第２のバックアップ時間供給させ、第３の場合は、各第１の補助電源部から第２の補助電力よりも小さな第３の補助電力を第２のバックアップ時間よりも長い第３のバックアップ時間供給させることができる。

つまり、主電源部が瞬間的に停止したような第１の場合は、第２の補助電源部から補助電力を供給させ、第２の場合及び第３の場合は、各第１の補助電源部から補助電力をそれぞれ供給させる。第２の補助電源部としては、例えば、電解コンデンサ、電気二重層コンデンサ等のようなキャパシタ装置を挙げることができる。

この場合、制御部は、第１の場合と第２の場合と第３の場合とで、各第１の補助電源部の出力が略均一となるようにそれぞれ制御することができる。つまり、第２の補助電源部が補助電力を供給する期間中においても、各第１の補助電源部間の出力が略均一化するように制御する。

複数の第１の補助電源部は、複数種類の第１の補助電源部から構成可能である。例えば、ニッケル水素バッテリ、鉛バッテリ、ニッカドバッテリ、リチウムバッテリ、燃料電池等の異なる種類のバッテリを併用し、ヘテロジニアスなバッテリ環境を構築することもできる。

例えば、バッテリ装置として構成可能な第１の補助電源部は、その内部温度が高温になると寿命等の性能が劣化する。一方、ディスクアレイ装置の小型化という観点からは、各第１の補助電源部をできるだけ高密度で実装するのが好ましい。このように、温度上昇防止と装置空間の有効利用とのバランスを取る必要がある。

そこで、各第１の補助電源部を互いに隣接するように配置する。そして、各第１の補助電源部には、配置方向に沿った両側面に空気取入口を形成し、この空気取入口から取り入れられた空気を外部に排出させる冷却ファンをそれぞれ設ける。空気取入口の面積は、冷却風の流通経路に応じて設定可能である。

各第１の補助電源部は、互いに隣接するようにして配置される。この隣接方向（配置方向）に沿った両側面には、空気取入口を設ける。空気取入口を介して両側面から内部に流入した空気は、補助電源セル等の熱を奪いながら流通し、冷却ファンによって外部に排出される。これにより、各第１の補助電源部の温度上昇を抑制可能である。ここで、空気取入口の面積は、冷却風の流通経路に応じて設定することができる。例えば、冷却風の下流側に位置する冷却ファンの近傍では、上流側からの熱が運び込まれるため、上流側よりも高温になりやすい場合がある。このような場合は、下流側の空気取入口の面積を上流側のそれよりも大きく設定する。これにより、第１の補助電源部内の温度を略均一に抑制することができる。

別の実施形態では、第２の補助電源部の両側面を各第１の補助電源部で挟み込むようにして各第１の補助電源部及び第２の補助電源部を配置する。そして、各第１の補助電源部及び第２の補助電源には、配置方向に沿った両側面にそれぞれ空気取入口を形成し、第２の補助電源部には、各第１の補助電源部内を通過して流入した空気を外部に排出させる冷却ファンを設ける。

つまり、第２の補助電源部は、その両側面にそれぞれ装着される第１の補助電源部の共通冷却機構としても作用する。一般的には、第１の補助電源部よりも第２の補助電源部の方が内部の実装密度が低くなる傾向があり、余分の空間を確保しやすい。この余分な空間を共通のエアダクトとして利用することにより、第１，第２の補助電源部を効率的に冷却することができる。

以下、図面に基づき、本発明の実施の形態を説明する。本実施形態のディスクアレイ装置は、詳細はさらに後述するが、複数のホストコンピュータとのデータ授受をそれぞれ制御する複数のチャネルアダプタ（以下「CHA」）と、複数のディスクドライブ群と、これら複数のディスクドライブ群とのデータ授受をそれぞれ制御する複数のディスクアダプタ（以下、「DKA」）と、各CHA及び各DKAによって共用されるキャッシュメモリ及び共有メモリ（制御メモリ）と、これら各CHA，DKA，キャッシュメモリ，共有メモリにそれぞれ接続された電源コモンバスと、商用電源を電力源として必要な電力を生成し、電源コモンバスを介して各部に電力を供給するAC／DC電源部と、AC／DC電源部が瞬間的に停止した場合に所定の電力を供給する少なくとも一つ以上のコンデンサボックスと、AC／DC電源部が比較的長時間にわたって停止する場合に所定の電力を供給する複数のバッテリボックスとを備えている。

そして、本実施例では、各バッテリボックスには、他のバッテリボックスからの出力電流に応じて自己の出力電流を調節する出力電流平衡型の放電回路を設けている。これにより、ＡＣ／ＤＣ電源部が瞬間的に停止したような場合は、コンデンサボックスから瞬間的な大電流を出力して、ディスクアレイ装置の動作を保証する。ＡＣ／ＤＣ電源部が比較的長時間にわたって停止するような場合は、コンデンサボックスに代えて、複数のバッテリボックスからそれぞれ電流を出力させる。このような長時間の停止中には、例えば、キャッシュメモリの記憶内容をディスクドライブに退避させるディステージ制御動作や、キャッシュメモリのバックアップ動作が行われる。ここで、各バッテリボックスは、他のバッテリボックスからの出力電流の値をそれぞれ相互に監視して出力電流の値を制御しており、各バッテリボックス間で出力電流が略均一化するようになっている。

図１は、本実施形態の全体概念を模式的に示す説明図である。上述のように、このディスクアレイ装置は、複数のディスクドライブ１Ａを含むディスクドライブ群１と、CHAやDKA等の複数の制御回路基板群２と、複数のコンデンサ３Ａを含む少なくとも一つ以上のコンデンサボックス３と、複数のバッテリセル４Ａを含む複数のバッテリボックス４と、AC／DC電源部５とを備えている。これらディスクドライブ群１，制御回路基板２，コンデンサボックス３及びバッテリボックス４は、それぞれ電源コモンバス７に接続されている。なお、電源コモンバス７は、プラス側のバス７Ａとアース側のバス７Ｂとから構成される。

AC／DC電源部５は、商用電源６に接続されている。図１中の下半分左側に示すように、通常の場合、AC／DC電源部５は、商用電源６から供給される交流を所定の電圧値及び電流値を有する直流に変換し、電源コモンバス７に出力する。

商用電源６に停電や瞬間的な電圧低下が発生したり、AC／DC電源部５に何らかの不具合が生じたりして、AC／DC電源部５の出力が所定値以下まで低下すると、瞬間的停止状態となり、電力のバックアップ動作が行われる。

この瞬間的停止状態（図中では「瞬時停電」と示す）では、コンデンサボックス３から所定の大電流が電源コモンバス７に対し瞬間的に出力される。換言すれば、AC／DC電源部５が瞬間的に停止した場合でも、コンデンサボックス３からのバックアップ電流によって、ディスクアレイ装置の動作は保証される。

コンデンサボックス３は、短時間だけ大電流を供給する。コンデンサボックス３によるバックアップ時間を超えて、AC／DC電源部５が停止している場合、コンデンサボックス３に代えて、各バッテリボックス４がバックアップ電流を供給する。この期間内では、キャッシュメモリに記憶されたデータ群が、所定のディスクドライブに書き込まれて退避される（ディステージ制御動作）。このディステージ制御期間中では、ディスクアレイ装置は、キャッシュメモリや各CHA，DKAを用いたデータ授受を行うことができる。

ディステージ制御期間を超えてもなおAC／DC電源部５の出力が回復しない場合、ディスクアレイ装置は、メモリバックアップ動作に移行する。メモリバックアップ動作では、キャッシュメモリのデータを長時間バックアップすることにより、AC／DC電源部５の回復時に速やかに通常動作に復帰できるようにしている。このメモリバックアップ期間中は、各バッテリボックス４から出力される低電流によって、キャッシュメモリの記憶内容が保持される。

以下、本実施形態によるディスクアレイ装置の詳細を説明する。まず、最初に、ディスクアレイ装置の外観構成や一部の機械的構成について説明し、次に、ディスクアレイ装置のブロック構成の概略を説明する。そして、ディスクアレイ装置の電力供給系統の回路構造とその制御方法について説明する。

図２は、ディスクアレイ装置１０の外観図である。ディスクアレイ装置１０は、筐体１１と、この筐体１１内に設けられた記憶部２０と、制御部３０と、電源部４０とを備えて構成することができる。

記憶部２０は、筐体１１の上部に設けることができる。記憶部２０は、筐体１１に着脱可能に装着された多数のディスクドライブ２１から構成されている。ディスクドライブ２１は、例えば、ハードディスクドライブとして構成可能であるが、半導体メモリ装置や光ディスクドライブ等として構成することもできる。

制御部３０は、記憶部２０の下側に位置して筐体１１に設けることができる。制御部３０には、例えば、CHAやDKAとして機能する各種の制御回路基板３１が着脱可能に装着されている。

電源部４０は、筐体１１の最下部に設けることができる。電源部４０は、例えば、複数のAC／DC電源部５０と、これら各AC／DC電源部５０の下側に設けられた複数のバッテリボックス６０及び複数のコンデンサボックス７０とを備えて構成可能である。

筐体１１は、その前面側のみならず、後面側にも記憶部２０，制御部３０，電源部４０を背中合わせで設けることができる。筐体１１の内部には、下側から上側に向けて抜ける冷却風通路（不図示）が形成されており、筐体１１の上部には、複数の冷却ファン（不図示）が設けられている。電源部４０，制御部３０，記憶部２０で発生した熱は、冷却風通路を流通する冷却風によって、筐体１１の上部から矢示Ｆ１方向に排出される。

また、各ディスクドライブ２１，制御回路基板３１，AC／DC電源部５０，バッテリボックス６０，コンデンサボックス７０は、例えば、矢示Ｆ２方向に引き出して交換等することができる。

図３は、図２中に示すバッテリボックス６０の概略構造を示す斜視図である。バッテリボックス６０は、筐体６１と、筐体６１の両側面に形成された複数の空気取入口６２と、筐体６１の内部に取り付けられた制御回路６３と、筐体６１内部に取り付けられ、複数のバッテリセルを直列に接続して構成される複数のバッテリ回路６４と、筐体６１内部の後端側に取り付けられた冷却ファン６５とを備えて構成可能である。

制御回路６３には、後述する充電回路６２０や放電回路６５０等が含まれる。一つの制御回路６３によって複数のバッテリ回路６４の充電及び放電が制御される。図３中では、複数の制御回路６３Ａ、６３Ｂ（全体として「制御回路６３」と呼ぶ）と、各制御回路６３Ａ，６３Ｂにより制御される複数系列のバッテリ回路６４Ａ，６４Ｂ（全体として「バッテリ回路６４」と呼ぶ）と、各系列のバッテリ回路６４Ａ，６４Ｂをそれぞれ冷却するための複数の冷却ファン６５Ａ，６５Ｂ（全体として「冷却ファン６５」と呼ぶ）とがそれぞれ示されている。

図３に示すように、制御回路６３，バッテリ回路６４，冷却ファン６５は、筐体６１の長手方向に沿って配置されている。この配置方向（Ｆ４方向）と同一平面上で直交する方向（Ｆ３方向）に沿った面には、多数の空気取入口６２が形成されている。外部の空気は、冷却ファン６５が作り出す圧力差により、各空気取入口６２から筐体６１内にそれぞれ流入する。筐体６１内に流入した空気は、バッテリ回路６４等の熱を奪いながら、冷却ファン６５に向けて流れる。そして、筐体６１内の熱を奪った空気は、冷却ファン６５を介して、ディスクアレイ装置１０の筐体１１に設けられた冷却風通路に流入し、筐体１１の上部から外部に排気される。

ここで、空気取入口６２の形成に際して、以下の２点が考慮されている。第１点は、空気取入口６２を筐体６１の前面（図１中のＦ２方向）に形成するのではなく、筐体６１の両側面に形成している点である。もしも、筐体６１の前面に空気取入口６２を形成した場合、筐体６１の前面から流入した空気は、後面側の冷却ファン６５に向けて移動しながら、バッテリ回路６４等の熱を奪うことになる。このため、下流側に位置するバッテリ回路６４には、それよりも上流側で熱を奪って高温となった冷却風が供給される。従って、下流側に位置するバッテリ回路６４は、十分に冷却されない可能性があり、また、バッテリ回路６４間で比較的大きな温度差を生じる可能性がある。そこで、本実施例では、筐体６１の両側面にそれぞれ空気取入口６２を形成することにより、バッテリ回路６４の配置位置に起因する温度差を低減するようにしている。

第２点は、空気取入口６２の面積を冷却風の流通経路に応じて設定する点である。図４には、空気取入口の開口面積と冷却風の流通経路との関係が示されている。図４に示すように、冷却風が流れる上流側（筐体６１の前面側）から下流側（筐体６１の後面側）に向かうに連れて、開口面積が段階的に増大するように、空気取入口６２が形成される。これにより、上流側の熱が運ばれて比較的高温になりやすい下流側において、多量の新鮮な外気を取り込むことができる。従って、各バッテリ回路６４間に生じる温度差を抑制し、性能劣化等を防止することができる。

図４中では、空気取入口６２の開口面積を、上流域、中流域及び下流域の３段階で変化させるようにしているが、これに限らず、例えば、中央部から上流側、中央部から下流側のように、２段階で変化させてもよいし、４段階以上で開口面積を調節してもよい。また、空気取入口６２の形状は、円形である必要はなく、例えば、スリット形状等のような他の形状でもよい。また、本実施例では、バッテリボックス６０及びコンデンサボックス７０を空冷する場合を例に挙げて説明するが、これに限らず、バッテリボックス６０またはコンデンサボックス７０のいずれかまたは両方を、水冷等の他の冷却構造により冷却するようにしてもよい。

図５は、ディスクアレイ装置１０の機能構成に着目したブロック図である。ディスクアレイ装置１０は、通信ネットワークＣＮ１を介して、複数のホストコンピュータＨ１に接続可能である。

通信ネットワークＣＮ１は、例えば、LAN、SAN、インターネットあるいは専用回線等である。LANを用いる場合、ホストコンピュータＨ１とディスクアレイ装置１０との間のデータ転送は、TCP/IPに従う。SANを用いる場合、ホストコンピュータＨ１とディスクアレイ装置１０とは、ファイバチャネルプロトコルに従う。また、ホストコンピュータＨ１がメインフレームの場合、例えば、FICON（Fibre Connection：登録商標）、ESCON（Enterprise System Connection：登録商標）、ACONARC（Advanced Connection Architecture：登録商標）、FIBARC（Fibre Connection Architecture：登録商標）等の通信プロトコルに従ってデータ転送が行われる。

各ホストコンピュータＨ１は、例えば、サーバ、パーソナルコンピュータ、ワークステーション、メインフレーム等として実現されるものである。例えば、各ホストコンピュータＨ１は、図外に位置する複数のクライアント端末と別の通信ネットワークを介して接続されている。各ホストコンピュータＨ１は、例えば、各クライアント端末からの要求に応じて、ディスクアレイ装置１０にデータの読み書きを行うことにより、各クライアント端末へのサービスを提供する。

各CHA１１０は、各ホストコンピュータＨ１との間のデータ転送を制御するもので、通信ポート１１１を備えている。ディスクアレイ装置１０には、複数のCHA１１０を設けることができる。CHA１１０は、例えば、オープン系用CHA、メインフレーム系用CHA等のように、ホストコンピュータＨ１の種類に応じて用意される。

各CHA１１０は、それぞれに接続されたホストコンピュータＨ１から、データの読み書きを要求するコマンド及びデータを受信し、ホストコンピュータＨ１から受信したコマンドに従って動作する。

DKA１２０の動作も含めて先に説明する。まず、CHA１１０は、ホストコンピュータＨ１からリードコマンドを受信すると、このリードコマンドを共有メモリ１４０に記憶させる。DKA１２０は、共有メモリ１４０を随時参照しており、未処理のリードコマンドを発見すると、ディスクドライブ２１からデータを読み出して、キャッシュメモリ１３０に記憶させる。CHA１１０は、キャッシュメモリ１３０に移されたデータを読み出し、ホストコンピュータＨ１に送信する。

一方、CHA１１０は、ホストコンピュータＨ１からライトコマンドを受信すると、このライトコマンドを共有メモリ１４０に記憶させる。また、CHA１１０は、受信したデータ（ユーザデータ）をキャッシュメモリ１３０に記憶させる。CHA１１０は、キャッシュメモリ１３０にユーザデータを記憶した後、ホストコンピュータＨ１に書込み完了を報告する。DKA１２０は、共有メモリ１４０に記憶されたライトコマンドに従って、キャッシュメモリ１３０に記憶されたデータを読出し、所定のディスクドライブ２１に記憶させる。ここで、キャッシュメモリ１３０にのみ記憶されているユーザデータは、ダーティデータと呼ばれ、キャッシュメモリ１３０及びディスクドライブ２１の両方に記憶されているデータはクリーンデータと呼ばれる。

各DKA１２０は、ディスクアレイ装置１０内に複数個設けることができる。各DKA１２０は、各ディスクドライブ２１との間のデータ通信をそれぞれ制御する。各DKA１２０と各ディスクドライブ２１とは、例えば、SAN等の通信ネットワークＣＮ４を介して接続され、ファイバチャネルプロトコルに従ってブロック単位のデータ転送を行う。各DKA１２０は、ディスクドライブ２１の状態を随時監視しており、この監視結果は、内部ネットワークＣＮ３を介して、SVP１６０に送信される。

なお、各CHA１１０及び各DKA１２０は、例えば、プロセッサやメモリ等が実装されたプリント基板と、メモリに格納された制御プログラム（いずれも不図示）とをそれぞれ備えた制御回路基板として構成されており、これらのハードウェアとソフトウェアとの協働作業によって、それぞれ所定の機能を実現するようになっている。

キャッシュメモリ１３０は、例えば、ユーザデータ等を記憶するものである。キャッシュメモリ１３０は、例えば、不揮発メモリから構成可能であるが、揮発メモリから構成することもできる。キャッシュメモリ１３０の全部又は一部を、揮発メモリから構成する場合を例に挙げて説明する。

共有メモリ（あるいは制御メモリ）１４０は、例えば、不揮発メモリから構成可能であるが、揮発メモリから構成してもよい。共有メモリ１４０には、例えば、制御情報や管理情報等が記憶される。これらの制御情報等の情報は、複数の共有メモリ１４０により多重管理することができる。共有メモリ１４０及びキャッシュメモリ１３０は、それぞれ複数個設けることができる。また、同一のメモリ基板にキャッシュメモリ１３０と共有メモリ１４０とを混在させて実装することもできる。あるいは、メモリの一部をキャッシュ領域として使用し、他の一部を制御領域として使用することもできる。

スイッチ部１５０は、各CHA１１０と、各DKA１２０と、キャッシュメモリ１３０と、共有メモリ１４０とをそれぞれ接続するものである。これにより、全てのCHA１１０，DKA１２０は、キャッシュメモリ１３０及び共有メモリ１４０にそれぞれアクセス可能である。スイッチ部１５０は、例えば、超高速クロスバスイッチ等として構成することができる。

ディスクドライブ２１は、物理的な記憶デバイスである。RAID構成等によっても相違するが、例えば、４個１組のディスクドライブ２１が提供する物理的な記憶領域上には、仮想的な論理領域であるRAIDグループ２２が構築される。さらに、RAIDグループ２２上には、仮想的な論理デバイス（LU：Logigal Unit）２３を１つ以上設定可能である。

なお、ディスクアレイ装置１０により使用される記憶資源は、全てディスクアレイ装置１０内に設けられている必要はない。ディスクアレイ装置１０は、ディスクアレイ装置１０の外部に存在する記憶資源を、あたかも自己の記憶資源であるかのように取り込んで、利用することもできる。

サービスプロセッサ（SVP）１６０は、LAN等の内部ネットワークＣＮ３を介して、各CHA１１０及び各DKA１２０とそれぞれ接続されている。また、SVP１６０は、LAN等の通信ネットワークＣＮ２を介して、複数の管理端末Ｍ１に接続可能である。SVP１６０は、後述のように、電源部４０の状態を含む、ディスクアレイ装置１０内部の各種状態を収集し、管理端末Ｍ１に提供する。

電源部４０は、上述した各CHA１１０，各DKA１２０，キャッシュメモリ１３０等の電力を必要とする各部に対し、電源コモンバスを介して電力を供給する。

図６は、電力供給系統に着目した概略回路図である。各AC／DC電源部５０は、電源コモンバス５１に接続されている。バス５１Ａはプラス側、バス５１Ｂはアース側をそれぞれ示す。図中では、AC／DC電源部５０を１個のみ示している。

記憶部２０の各ディスクドライブ２１は、電源コモンバス５１に接続されており、電源コモンバス５１を介して必要な電力を得るようになっている。制御回路基板３１は、上述したCHA１１０，DKA１２０，キャッシュメモリ１３０等をそれぞれ実現する制御パッケージ基板である。即ち、CHA１１０の機能を実現するCHA基板、DKA１２０の機能を実現するDKA基板、キャッシュメモリ１３０を搭載するキャッシュメモリ基板等のように、各機能毎にパッケージ化されている。

例えば、制御回路基板３１がCHA基板またはDKA基板のいずれかである場合を例に挙げて説明すると、制御回路基板３１は、複数のDC／DCコンバータ３２と、複数種類の負荷３３Ａ，３３Ｂ（全体として「負荷３３」と言う）とを備えている。例えば、一方の負荷３３Ａは、CPU（Central Processing Unit）やLSI（Large Scale Integration）等のような負荷であり、他方の負荷３３Ｂは、その他の一般論理回路等である。各負荷３３Ａ，３３Ｂは、それぞれ作動電圧が異なるため、各負荷３３Ａ，３３Ｂに応じたDC／DCコンバータ３２が制御回路基板３１に搭載されている。電源コモンバス５１には、例えば、直流８Ｖ〜１２Ｖ程度の電力が供給される。DC／DCコンバータ３２は、電源コモンバス５１から供給された電力を、例えば、直流３．３Ｖ程度の電力に変換し、負荷３３に供給する。

バッテリボックス６０は、複数の二次電池６１０と、充電回路６２０と、スイッチ制御回路（図中「SW制御回路」）６３０と、スイッチ６４０と、放電回路６５０とを備えて構成することができる。二次電池６１０は、例えば、ニッケル水素二次電池として構成される。複数の二次電池６１０を直列に接続することにより、一つのバッテリセルが構成される。そして、図７に示すように、複数のバッテリセルが並列に接続されている。図６中では、紙面の都合上一つのバッテリセルのみを示すが、実際には、複数のバッテリセルを設けることができる。

充電回路６２０は、電源コモンバス５１から供給される電力を調整し、各バッテリセルをそれぞれ充電するものである。スイッチ制御回路６３０は、放電回路６５０と電源コモンバス５１との間の接続を制御するものである。即ち、放電回路６５０の出力端子と電源コモンバス５１との間には放電制御スイッチ６４０が設けられており、スイッチ制御回路６３０は、この放電制御スイッチ６４０の開閉を制御する。スイッチ制御回路６３０は、制御線ＣＬ１に出現する電流値を監視することにより、コンデンサボックス７０からの出力期間を検出する。

そして、AC／DC電源部５０から給電される通常時とコンデンサボックス７０から給電される瞬時停電時とにおいて、スイッチ制御回路６３０は、放電制御スイッチ６４０を開いて、放電回路６５０を電源コモンバス５１から切り離す。また、瞬時停電時の末期とディステージ制御期間及びメモリバックアップ期間においては、スイッチ制御回路６３０は、放電制御スイッチ６４０を閉じて、放電回路６５０と電源コモンバス５１とを接続させる。このように、スイッチ制御回路６３０は、放電回路６５０から電源コモンバス５１に電力を供給する期間だけ、放電回路６５０と電源コモンバス５１とを接続するように、放電制御スイッチ６４０の開閉を制御する。

放電回路６５０は、バッテリセルに蓄電された電力を電源コモンバス５１に出力することにより、ディスクドライブ２１や制御回路基板３１へ電力を供給する。放電回路６５０は、コンデンサボックス７０及び他のバッテリボックス６０にそれぞれ接続される制御線ＣＬ１に接続されている。これにより、図７と共に後述するように、放電回路６５０は、制御線ＣＬ１に現れる最大電流の値と自己が出力する電流値とを比較し、両者の差分が無くなるように、出力を制御する。即ち、本実施例の放電回路６５０は、単なる放電のみを行う回路ではなく、出力電流を自律的に制御する出力電流平衡機能を備えている。放電回路６５０の詳細は、図７と共に後述する。

コンデンサボックス７０は、複数のコンデンサ７１０と、充放電回路７２０と、電圧・電流検出回路７３０とを備えて構成することができる。コンデンサ７１０は、例えば、電解コンデンサや電気二重層コンデンサ等から構成することができる。多数のコンデンサ７１０を並列に接続することにより、所定の大電流を得るようになっている。充放電回路７２０は、各コンデンサ７１０への充電と各コンデンサ７１０からの放電とをそれぞれ行うための回路である。電圧・電流検出回路７３０は、コンデンサ７１０から出力される電流の値を制御信号の一部として、制御線ＣＬ１に出力させるための回路である。制御線ＣＬ１に出現する大電流値により、各バッテリボックス６０は、コンデンサボックス７０から放電が行われていることを検出することができる。

なお、図６中では、複数のコンデンサボックス７０を示しているが、少なくとも一つのコンデンサボックス７０を設ければよい。但し、冗長性を持たせて信頼性等を向上させる観点からは、複数のコンデンサボックス７０を備えるのが好ましい。

図７は、図６に示す回路のより詳細な一例を示す回路図である。電源コモンバス５１には、複数のバッテリボックス６０がそれぞれ並列に接続されている。バッテリボックス６０の放電回路６５０の詳細を説明する。放電回路６５０は、主回路６５１と、PWM（Pulse Width Modulation）制御部６５２と、自己信号生成部６５３と、最大出力信号生成部６５４と、過電流検出部６５５と、基準電圧発生部６５６と、複数のオペアンプ６５７，６５８とを備えて構成することができる。

主回路６５１は、スイッチング素子を含んで構成されている。PWM制御部６５２は、主回路６５１に入力される制御パルスの幅を変化させることにより、スイッチイング素子の作動時間を制御する。主回路６５１は、PWM制御部６５２からの制御信号に応じて、スイッチング出力を行う。各バッテリセルからの電流は、主回路６５１から放電制御スイッチ６４０を介して、電源コモンバス５１に出力される。

主回路６５１から出力される電流の値は、自己信号生成部６５３により検出される。即ち、自己信号生成部６５３は、放電回路６５０から出力される電流の値を検出するための回路である。最大出力信号生成部６５４は、制御線ＣＬ１に接続されており、制御線ＣＬ１に出現する電流値を検出する回路である。上述のように、制御線ＣＬ１は、各バッテリボックス６０及び各コンデンサボックス７０にそれぞれ接続されており、これら各バッテリボックス６０及びコンデンサボックス７０から出力される電流値のうち最大の値が制御線ＣＬ１に現れる。

第１のオペアンプ６５７には、自己信号生成部６５３からの出力電流値と最大出力信号生成部６５４からの出力電流値とが、それぞれ入力される。第１のオペアンプ６５７は、これら各電流値の値を比較し、両者の差分を出力する。

第１のオペアンプ６５７からの出力信号に基準電圧発生部６５６からの基準電圧を加えた信号が、一方の入力信号として、第２のオペアンプ６５８に入力される。第２のオペアンプ６５８には、他方の入力信号として、主回路６５１からの出力電流に基づく信号が入力される。第２のオペアンプ６５８は、これら各入力信号の差分をPWM制御部６５２に出力する。PWM制御部６５２は、第２のオペアンプ６５８から入力される信号に基づいて、主回路６５１に入力する制御信号（制御パルス幅）を調節する。

つまり、図７中に示す放電回路６５０は、自分自身が出力する電流の値と制御線ＣＬ１上に出現する電流値との差に基づいて、この差が解消する方向に出力電流を制御するようになっている。制御線ＣＬ１上には、各バッテリボックス６０から出力される電流値のうち最大値のみが現れる。従って、各バッテリボックス６０の放電回路６５０は、最大電流値との差分が解消するように、自己の出力を増加させる。即ち、各バッテリボックス６０は、他のバッテリボックス６０とのバランスを取るように、各自が自律的に出力電流の値をそれぞれ独立して制御する。

電源コモンバス５１に接続される電気的負荷の総量が一定の場合、各バッテリボックス６０間で出力電流値のバランスを取るように制御すると、結果として、今まで最大の電流を出力していたバッテリボックス６０は、自己の出力電流を低下させる方向にPWM制御を行う。必要とされる電流の総量が一定ならば、他のバッテリボックス６０からの出力電流値が増加することにより、今まで最大の電流値を出力していたバッテリボックス６０は、自己の出力する電流の値を低下させることができる。

このように、本実施例では、各バッテリボックス６０に、出力電流値を平衡化させる制御回路をそれぞれ実装する。この出力電流を平衡化させる制御回路は、例えば、自己信号生成部６５３と、最大出力信号生成部６５４と、第１のオペアンプ６５７とから構成することができる。

そして、この出力電流平衡化用の制御回路は、図示のように、放電回路と一体化して構成することができる。各バッテリボックス６０は、各バッテリボックス６０間で出力電流値にばらつきが生じないように、それぞれ自律的な制御を実行する。

この結果、各バッテリボックス６０から出力される電流値の総和は、現在の動作モードでディスクアレイ装置１０が必要とする電流値に一致するか、それをやや上回る程度に制御される。従って、あるバッテリボックス６０のみが必要以上に電流を出力したり、別のバッテリボックス６０が不十分な電流出力を行ったりするのを防止できる。これにより、各バッテリボックス６０間の作動を均衡させて、出力電流値の差異に基づくバッテリセルの温度の不均衡を防止し、バッテリセルの寿命低下を防止できる。

なお、過電流検出部６５５は、自己の出力電流の値が所定の過電流値に達しているか否かを判定する安全回路である。例えば、回路の短絡や素子の故障により、過大な電流を出力した場合は、直ちに、過電流検出部６５５からPWM制御部６５２に通知して、出力電流の値を低下させる。

図８は、上述した各バッテリボックス６０の自律的な出力電流平衡化処理の流れを示すフローチャートである。この処理は、上述のように、ハードウェア回路のみから構成可能である。しかし、これに限らず、各バッテリボックス６０にマイクロコンピュータや制御ロジックを実装し、ソフトウェアとハードウェアの協働作業によって、出力電流平衡化処理を実現することもできる。

まず、各バッテリボックス６０は、自己が出力する電流の値を検出する（Ｓ１１）。図７に示す例では、自己信号生成部６５３がＳ１１に相当する。次に、各バッテリボックス６０は、他のバッテリボックス６０から出力されている電流値のうち最大の電流値を検出する（Ｓ１２）。図７に示す例では、制御線ＣＬ１及び最大出力信号生成部６５４がＳ１２に相当する。

各バッテリボックス６０は、自己の出力電流の値と最大出力電流の値とを比較し（Ｓ１３）、両者の間に差分が生じているか否かを判定する（Ｓ１４）。図７に示す例では、第１のオペアンプ６５７がＳ１３，Ｓ１４に相当する。両電流値に差が発生している場合（S14：YES）、各バッテリボックス６０は、この差分を解消するように、主回路６５１に制御信号を出力する（Ｓ１５）。図７に示す例では、第２のオペアンプ６５８と、PWM制御部６５２とがＳ１５に相当する。

次に、図９は、ディスクアレイ装置１０の電源制御の概略を示すタイミングチャートである。まず、時刻Ｔ１において、ディスクアレイ装置１０の管理者は、主電源のスイッチを投入する。これにより、AC／DC電源部５０は、商用電源から供給される電力を調製し、電源コモンバス５１に供給を開始する。

時刻Ｔ２において、AC／DC電源部５０の供給電力が所定値ＶＣに達すると、ディスクアレイ装置１０は起動する。ディスクアレイ装置１０は、例えば、各種の初期設定を終えた後で、各ホストコンピュータＨ１からのアクセス要求を処理する。

時刻Ｔ３において、停電や一時的な電圧降下等の原因により、AC／DC電源部５０の出力が低下すると仮定する。電源コモンバス５１の電圧が低下した場合は、最初に、瞬時停電時の保持動作が実行される。コンデンサボックス７０は、電源コモンバス５１の電圧降下を検出すると、各コンデンサ７１０に蓄積された電荷を充放電回路７２０を介して、電源コモンバス５１に供給する。コンデンサボックス７０からの出力電流Ｉｃは、電源コモンバス５１を介して各部に供給される。一般的に、コンデンサ７１０の出力は短時間で完了し、時刻Ｔ４において、コンデンサボックス７０からの出力は停止する。

AC／DC電源部５０の出力が低下した時刻Ｔ３から、コンデンサボックス７０からの出力が停止する時刻Ｔ４までの期間Ｐ１は、瞬時停電保持時間である。この期間Ｐ１の間、ディスクアレイ装置１０の動作は、コンデンサボックス７０からの出力電流によって行われる。従って、AC／DC電源部５０の出力電圧低下が瞬間的なものに留まる場合は、コンデンサボックス７０だけでディスクアレイ装置１０のバックアップ電源を構成することもできる。

しかし、AC／DC電源部５０の出力低下が期間Ｐ１を過ぎても回復しないような場合、ディスクアレイ装置１０は、データの安全性を維持するために、時刻Ｔ４において、ディステージ制御動作を開始する。ディステージ制御とは、例えば、キャッシュメモリ１３０に記憶されているデータ群のうち、ディスクドライブ２１に書き込まれていないデータ（ダーティデータ）を、ディスクドライブ２１に書き込んで退避させる処理である。

このように、ディステージ制御では、キャッシュメモリ１３０上のデータをディスクドライブ２１に書き込む必要がある。従って、退避させるデータ量やディスクドライブ２１のアクセス速度等によっても相違するが、ディステージ制御には、例えば、数分〜数十分程度のように、比較的長時間を必要とする。また、複数のディスクドライブ２１を駆動する必要があるため、負荷も大きくなりやすく、比較的大きな電流が必要とされる。

そこで、時刻Ｔ４から始まるディステージ制御期間Ｐ２では、コンデンサボックス７０に代えて、各バッテリボックス６０による電源バックアップが開始される。各バッテリボックス６０は、それぞれ電流Ｉｂを出力する。

ここで、上述のように、各バッテリボックス６０は、他のバッテリボックス６０からの出力を監視しながら自己の出力を制御する。従って、各バッテリボックス６０間にインピーダンス等のばらつきが存在する場合でも、各バッテリボックス６０間の出力電流値は、ほぼ一定となる。

各バッテリボックス６０による電源のバックアップは、瞬時停電保持期間Ｐ１からディステージ制御期間Ｐ２に移行する前に、開始される。瞬時停電保持期間Ｐ１の途中または終期において、各バッテリボックス６０は電流を出力し始める。これにより、少なくとも２つの効果を得ることができる。第１に、コンデンサボックス７０の放電末期における電流低下を、各バッテリボックス６０からの出力電流で補うことができる。第２に、各バッテリボックス６０の出力電流の値が一定値Ｉｂに到達するまでには多少の時間を必要とするが、ディステージ制御期間Ｐ２に移行する前に、各バッテリボックス６０からの放電を開始させることにより、ディステージ制御期間Ｐ２での出力電流値を早期に安定化させることができる。

なお、図中のΔＩは、各バッテリボックス６０からアラーム信号を出力させる場合に必要な電流マージンを示す。

ディステージ制御期間中にAC／DC電源部５０の出力が回復しない場合、時刻Ｔ５においてディステージ制御は終了し、続いて、メモリバックアップ制御が開始される。メモリバックアップ制御とは、キャッシュメモリ１３０（必要ならば、共有メモリ１４０も）がデータを保持するために必要な電流を供給する制御である。従って、必要な電流値は、ディステージ制御の場合よりも少ない。

メモリバックアップ制御に移行した場合、各バッテリボックス６０は、出力電流の値をＩｂ２まで低下させる（Ｉｂ２＜Ｉｂ１）。これにより、例えば、数十時間程度の長時間にわたって、キャッシュメモリ１３０の記憶内容が保持される。このメモリバックアップ期間Ｐ３内に、AC／DC電源部５０の出力が回復した場合は、キャッシュメモリ１３０上のデータを用いて、速やかに通常のサービスを提供することができる。

図９中の下側に示すように、補助電源（バッテリボックス６０とコンデンサボックス７０）の総出力電流値Ｉｔは、コンデンサボックス７０から出力される電流の値Ｉｃと、各バッテリボックス６０からそれぞれ出力される電流の値Ｉｂとの和として求めることができる。瞬時停電保持期間Ｐ１とディステージ制御期間Ｐ２とでは、コンデンサボックス７０からの出力電流と各バッテリボックス６０からの出力電流とにより、ディスクアレイ装置１０の通常の正常動作が保証される。

AC／DC電源部５０の出力低下が長期間にわたった場合、メモリバックアップモードに移行し、各バッテリボックス６０からの所定の低電流が、電源コモンバス５１を介してキャッシュメモリ１３０に供給される。

なお、図中では、瞬時停電保持動作（期間Ｐ１）、ディステージ制御動作（期間Ｐ２）、メモリバックアップ動作（期間Ｐ３）の順番で、ディスクアレイ装置１０の動作モードが移行する場合を例示した。しかし、これに限らず、例えば、瞬時停電保持動作の次にメモリバックアップ動作に移行させてもよい。また、他の動作モードを追加することも可能である。

本実施例は、上述のように構成されるため、以下の効果を奏する。まず、バックアップ用の補助電源として、瞬間的な大電流を供給可能なコンデンサボックス７０と、比較的長時間にわたって電流を供給可能なバッテリボックス６０との、放電特性がそれぞれ全く異なる複数種類の電源を結合させる構成とした。従って、ディスクアレイ装置１０の各動作モードで必要とされる電流特性（電流値の大きさやバックアップ時間）に応じて、補助電源を使い分けることができる。

即ち、本実施例では、瞬間的な大電流を必要とする瞬時停電保持動作ではコンデンサボックス７０を利用し、長時間のバックアップを必要とするディステージ制御動作やメモリバックアップ動作では、長時間の電流出力が可能なバッテリボックス６０を利用する構成とした。これにより、各バッテリボックス６０は、瞬間的な大電流を出力する必要がないため、必要とされるエネルギー容量を少なくすることができる。従って、各バッテリボックス６０は、比較的安価なバッテリセルを用いて構成することができ、ディスクアレイ装置１０のコストを低下させることができる。

本実施例では、各バッテリボックス６０間の出力電流値を自律的に制御するための制御機能を、各バッテリボックス６０にそれぞれ配置する構成とした。この出力電流平衡化の制御機能により、各バッテリボックス６０から出力される電流のピーク値をほぼ均一化することができる。従って、過大なピーク電流の発生を考慮して電気回路の仕様を決定する必要がなくなり、例えば、コネクタ、ケーブル、プリント配線パターン、抵抗等のような各部品に要求される定格電力の値をより低下させることができる。これにより、ディスクアレイ装置１０のコストを低減することができる。

また、各バッテリボックス６０間で出力電流を平衡化させるため、各バッテリボックス６０間で仕様や電気的特性が相違する場合でも、安定した略一定の出力電流を得ることができ、バックアップ電源として利用することができる。

さらに、各バッテリボックス６０間で出力電流を平衡化させるため、各バッテリボックス６０の放電エネルギー量も略均一化することができる。従って、各バッテリボックス６０の放電深度のばらつきを抑えることにより、充電に要する時間のばらつきも抑制することができる。これにより、例えば、製造者や使用期間及び使用環境等の差異に基づいて、各バッテリボックス６０の電気的特性がばらついている場合でも、安定した補助電源として利用できると共に、充電時間も略一定にすることができ、より信頼性を高めることができる。

また、本実施例では、ニッケル水素二次電池６１０を用いてバッテリセル（図３中のバッテリ回路６４Ａ，６４Ｂに相当する）を構成する。ニッケル水素二次電池６１０は、鉛二次電池に比較して、例えば、小型化が可能である点、鉛を使用しないため環境に悪影響を与えにくい点、大電流を得やすい点等の長所を有する。反対に、ニッケル水素二次電池６１０は、鉛二次電池に比較して、高コストである点、バッテリボックス６０間で出力電流のバランスを取りにくい点（電気的特性のばらつきが大きい点）、バッテリセルの温度を略一定に保持しないと寿命が低下し易い点等の短所を有する。本実施例では、各バッテリボックス６０間の出力電流を平衡化させる制御機構を各バッテリボックス６０にそれぞれ設けるため、電気的特性のばらつきを抑制して使用することができる。また、出力電流のピーク値を略一定にすることができるため、コネクタやケーブル等の部品に要求される定格電力の値を小さくして、部品コストを低減できる。従って、ニッケル水素二次電池６１０の採用によるコスト上昇分を、他の電気部品のコスト低減によって、ある程度相殺することができ、電力供給系統の総コストが上昇するのを抑制しつつ、ディスクアレイ装置１０の信頼性を高めることができる。

また、本実施例では、図４に示したように、バッテリボックス６０の両側面に空気取入口６２を形成すると共に、冷却風の流通経路に応じて空気取入口６２の開口面積を変える構成とした。従って、例えば、上流側から下流側に向かうにつれて開口面積が大きくなるように空気取入口６２を形成することにより、バッテリボックス６０内に配置された各バッテリセルを略均等に冷却することができる。これにより、バッテリセルの配設位置に起因する温度差を低減することができ、温度による劣化のばらつきを抑制可能である。

図１０，図１１に基づいて、本発明の第２実施例を説明する。本実施例の特徴は、放電回路６５０Ａの作動を制御するための出力制御部６７０を設け、バッテリセルの温度を考慮して放電回路６５０Ａを作動させるようにした点にある。なお、本実施例を含めて、以下に述べる各実施例は、第１実施例の変形例に相当する。

図１０は、ディスクアレイ装置１０の電源回路に着目した回路図である。紙面の都合上、電源コモンバスの符号「５１」を省略しているが、図中左端の２つの太い線は、電源コモンバス５１を表している。

本実施例によるバッテリボックス６０Ａは、第１実施例と同様の構成を備えているが、第１実施例とは異なり、温度センサ６６０及び出力制御部６７０をさらに有する。温度センサ６６０は、複数個設けることができる。例えば、各バッテリセル毎にそれぞれ一つずつ温度センサ６６０を設けることもできるし、任意のまたは特定のバッテリセルにのみ温度センサ６６０を設けることもできる。あるいは、一つのバッテリセルに複数の温度センサ６６０を設けることもできる。さらには、あるバッテリセルには複数の温度センサ６６０を設け、他のバッテリセルには温度センサ６６０を一つだけ設けるように構成することもできる。

温度センサ６６０は、例えば、熱電対、測温抵抗体、半導体温度センサ等のように構成可能である。各温度センサ６６０は、各バッテリセルの温度をそれぞれ検出し、検出したセル温度を電気信号に変換して出力制御部６７０に出力する。

出力制御部６７０は、放電回路６５０Ａの作動を制御するための上位制御部であり、例えば、マイクロコンピュータシステムとして構成可能である。なお、出力制御部６７０は、マイクロコンピュータを備えない論理回路として構成することもできる。

各出力制御部６７０は、第２の制御線ＣＬ２を介して、相互に接続されている。また、各出力制御部６７０は、制御線ＣＬ２を介して、上位装置にあたるCHA１１０またはDKA１２０の少なくともいずれか一方にも接続されている。そして、図５に示したSVP１６０は、CHA１１０またはDKA１２０のいずれかを介して、各出力制御部６７０と通信を行うことができる。さらに、管理端末Ｍ１は、SVP１６０を介して、各出力制御部６７０の状態を監視等することができ、また、必要な指示を与えることもできる。

各出力制御部６７０は、温度センサ６６０からの検出信号（セル温度）に基づいて、バッテリセルの状態を把握する。後述のように、各出力制御部６７０は、セル温度が所定温度以上になった場合は、放電回路６５０Ａに対して出力電流の平衡化制御を中止するように指示する。放電回路６５０Ａは、制御中止指示を受信すると、例えば、第１のオペアンプ６５７の出力を第２のオペアンプ６５８の入力から切り離すことにより、出力電流の平衡化制御を中止する。

図１１は、バッテリボックス６０Ａ及びCHA１１０による補助電源制御処理の概略を示すフローチャートである。まず、出力制御部６７０は、各温度センサ６６０からのセル温度を読込む（Ｓ２１）。次に、出力制御部６７０は、他の出力制御部６７０との間で、セル温度を互いに交換する（Ｓ２２）。

そして、出力制御部６７０は、他のセル温度と自己のバッテリセルの温度とを比較し（Ｓ２３）、他のセル温度との差が所定温度以上であるか否かを判定する（Ｓ２４）。バッテリボックス６０間でバッテリセルの温度の差が所定温度内に収まっている場合（S24：YES）、異常事態は発生していないため、Ｓ２１に戻ってセル温度の監視を続ける。

他のセル温度との差が所定温度以上の場合（S24：YES）、そのバッテリセルが大電流を出力しており、過熱状態に置かれている場合であると判断可能である。そこで、出力制御部６７０は、上位装置としてのCHA１１０に対してアラーム信号を送信し、過熱状態の発生を通知する（Ｓ２５）。また、出力制御部６７０は、放電回路６５０Ａに対し、出力電流の平衡化制御の中止を指示する（Ｓ２６）。これにより、放電回路６５０Ａは、他のバッテリボックス６０の出力電流の値に左右されることなく、基準電圧発生部６５６から与えられる目標電圧と自分自身の出力電圧との差に基づいて、電流を出力する。

CHA１１０は、出力制御部６７０からのアラーム信号を受信すると（S27：YES）、SVP１６０にアラーム信号を送信する（Ｓ２９）。そして、CHA１１０は、アラーム信号を発生させた出力制御部６７０に対し、必要な制御信号を送信する（Ｓ３０）。例えば、CHA１１０は、過熱状態のバッテリセルを有するバッテリボックス６０Ａの作動を完全に停止させたり、あるいは、出力電流の目標値をさらに低下させる等の指示を与えることができる。

また、CHA１１０は、第１の制御線ＣＬ１を介して、各バッテリボックス６０の出力電流値を監視している。従って、CHA１１０は、各バッテリボックス６０Ａからアラーム信号を受信していない場合であっても（S27：NO）、制御線ＣＬ１からの信号に基づいて、出力電流に異常が生じているか否かを判定することができる（Ｓ２８）。例えば、コンデンサボックス７０から大電流が出力されていない期間であるにもかかわらず、制御線ＣＬ１上に過大な電流が出現したような場合は、出力異常と判定して（S28：YES）、SVP１６０にアラーム信号を送信することができる（Ｓ２９）。この場合、CHA１１０は、例えば、各バッテリボックス６０Ａに対し、出力電流値を低下させるように指示することができる。

なお、図１１では、各バッテリボックス６０Ａ間でセル温度を交換し、各バッテリボックス６０Ａ間でのセル温度差に着目している。これに限らず、例えば、予め設定された上限温度とセル温度とを比較し、現在のセル温度が上限温度を超えた場合に、アラーム信号を出力したり、出力電流の平衡化制御を中断させたりする構成としてもよい。この場合、上限温度は、各バッテリボックス６０Ａに共通の値を設定してもよいし、各バッテリボックス６０Ａの使用状態等を考慮して個別の値を設定してもよい。

また、各バッテリボックス６０Ａ間のセル温度の比較と、各バッテリボックス６０Ａにそれぞれ設定された上限温度とセル温度との比較との、２段階の温度監視を行う構成としてもよい。

本実施例は、このように構成されるので、第１実施例と同様の効果を得る。これに加えて、本実施例では、バッテリセルの温度を検出する温度センサ６６０と、バッテリセルの温度に基づいて放電回路６５０Ａの出力電流平衡化制御を中止または許可させる出力制御部６７０とを備えている。従って、本実施例では、バッテリセルが高温となって寿命が低下するのを抑制することができる。そして、バッテリセルの寿命低下を防止できる結果、ディステージ制御期間Ｐ２やメモリバックアップ期間Ｐ３をそれぞれより長く設定することが可能となり、主電源の異常時におけるデータバックアップの信頼性をより高くすることができる。

本実施例では、出力制御部６７０からCHA１１０（DKA１２０でもよい）に向けて、アラーム信号を送信可能な構成とした。従って、CHA１１０からSVP１６０や管理端末Ｍ１に、各バッテリボックス６０Ａの状態を通知することができ、ディスクアレイ装置１０の全体的な状況を考慮して、補助電源の出力制御を行うこともできる。例えば、アラーム信号が発生した場合、ディスクアレイ装置１０は、ディスクドライブ２１の使用数を制限し、負荷を低下させてから、各バッテリボックス６０Ａの出力電流値を低下させるように指示することができる。あるいは、ディスクアレイ装置１０は、いずれかのバッテリボックス６０Ａに異常が発生した場合、ディステージ制御動作からメモリバックアップ動作に移行させる等のように、補助電源作動時の動作モードを切り替えることもできる。

本実施例では、バッテリセルの温度に基づいて出力電流平衡化制御の作動または停止を行う構成と、バッテリボックス６０Ａの空気取入口６２の形成方法に関する構成とが結合することにより、バッテリボックス６０Ａの寿命低下を抑制することができる。即ち、前者の構成によればバッテリセルの過熱を未然に防止でき、後者の構成によれば同一のバッテリボックス６０Ａ内における各バッテリセル間の温度差を低減できる。従って、これらの電気的構成と機械的構成とが結合することにより、各バッテリセルの温度変化に起因する寿命低下を抑制できる。

図１２〜図１５に基づいて、第３実施例を説明する。本実施例の特徴の一つは、瞬間的な大電力が要求される瞬時停電保持期間では、各バッテリボックス８０間の出力のばらつきを積極的に利用し、安定した長時間の電力供給が要求されるディステージ制御期間及びメモリバックアップ期間では、各バッテリボックス８０間の出力のばらつきを抑制するように制御する点にある。

図１２は、本実施例によるディスクアレイ装置１０Ａの外観図である。このディスクアレイ装置１０Ａは、第１実施例のディスクアレイ装置１０と同様に、記憶部２０と、制御部３０と、電源部４０Ａとを備えている。しかし、このディスクアレイ装置１０Ａの電源部４０Ａは、前記実施例のバッテリボックス６０とは異なる別の複数のバッテリボックス８０を備えている。なお、図１中では、一つのボックスであるかのように示しているが、実際には複数存在する。

図１３は、電源回路に着目した回路図である。バッテリボックス８０は、複数の二次電池８１０と、充電回路８２０と、スイッチ制御回路８３０と、放電制御スイッチ８４０と、放電回路８５０と、動作禁止回路８６０とを備えている。

二次電池８１０は、例えば、鉛二次電池、ニッカド二次電池、ニッケル水素二次電池、燃料電池等から構成可能である。本実施例では、第１実施例の二次電池６１０と異なる種類の二次電池８１０として説明する。そして、例えば、複数の二次電池８１０が直列接続されて一つのバッテリセルを構成しており、複数のバッテリセルが並列に接続される。

充電回路８２０，スイッチ制御回路８３０，放電制御スイッチ８４０，放電回路８５０は、それぞれ第１実施例で述べた充電回路６２０，スイッチ制御回路６３０，放電制御スイッチ６４０，放電回路６５０にそれぞれ対応し、同様の機能を実現するので、その説明を省略する。

放電回路８５０は、主回路８５１と、PWM制御部８５２と、自己信号生成部８５３と、最大出力信号生成部８５４と、過電流検出部８５５と、基準電圧発生部８５６と、第１のオペアンプ８５７と、第２のオペアンプ８５８とを備えている。これらの各部８５１〜８５８は、第１実施例で述べた放電回路６５０の各部６５１〜６５８にそれぞれ対応し、同様の機能を実現するので、その説明を省略する。

動作禁止回路８６０は、出力電流平衡化制御の作動禁止を放電回路８５０に指示するための制御回路である。後述のように、動作禁止回路８６０は、AC／DC電源部５０の出力が所定値以下に低下したか否かを監視している。瞬時停電の発生を検出した場合、動作禁止回路８６０は、放電回路８５０に制御信号を出力し、出力電流平衡化制御の実行を所定期間だけ禁止させる。そして、動作禁止回路８６０は、瞬時停電保持期間が経過して次の動作モードに移行する場合に、出力電流平衡化制御の禁止命令を解除する。

図１４は、本実施例による補助電源制御処理の概略を示すフローチャートである。バッテリボックス８０は、電源コモンバス５１の電圧を監視しており（Ｓ４１）、瞬時停電期間中であるか否かを判定する（Ｓ４２）。より詳しくは、例えば、電源コモンバス５１の電圧が所定値以下に低下した場合に、瞬時停電の発生であると判定し、図示せぬタイマをスタートさせる。そして、このタイマが所定の時間（瞬時停電保持期間）をカウントするまでの期間が、瞬時停電保持期間であると判定される。

瞬時停電保持期間中である場合（S42：YES）、バッテリボックス８０は、出力電流平衡化制御（Ｓ４３〜Ｓ４７）を実行せず、Ｓ４１及びＳ４２を繰り返し実行する。一方、瞬時停電開始後に所定時間が経過した場合（S42：NO）、バッテリボックス８０は、第１実施例と同様に、出力電流の平衡化制御を開始する。即ち、自己の出力電流値と制御線ＣＬ１上の最大出力電流値とをそれぞれ検出し（Ｓ４３，Ｓ４４）、自己の出力電流値と最大出力電流値とを比較する（Ｓ４５）。そして、これら２つの電流値に差分が存在する場合（S45：YES）、この差分を解消させるべく、主回路８５１を制御する（Ｓ４７）。

図１５のタイミングチャートに示すように、バッテリボックス８０は、瞬時停電保持期間Ｐ１において、出力電流の平衡化制御を実行しない。従って、各バッテリボックス８０は、それぞれの電気的特性（インピーダンス等）に従って、電流を出力する。このため、瞬時停電保持期間Ｐ１では、各バッテリボックス８０は、それぞれ異なる電流値の電流をばらばらに出力する。

しかし、各バッテリボックス８０の出力電流を全体として観察すれば、図１５中の総出力電流Ｉｔに示すように、所定の大電流を所定の短時間だけ得ることができる。各バッテリボックス８０間の電気的特性のばらつきが大きいほど、結果的に、瞬時停電保持期間Ｐ１において、所定の大電流を得られる可能性が高くなる。

一方、ディステージ制御期間Ｐ２及びメモリバックアップ期間Ｐ３においては、各バッテリボックス８０は、出力電流の平衡化制御を開始する。これにより、長時間にわたって安定した電流を電源コモンバス５１に供給することができる。

本実施例は、このように構成されるので、第１実施例と同様の効果を奏する。これに加えて、本実施例では、瞬時停電保持期間Ｐ１において、各バッテリボックス８０の出力電流平衡化制御を行わず、各バッテリボックス８０間の電気的特性のばらつきを積極的に利用する構成とした。従って、コンデンサボックス７０を用いることなく、瞬時停電時の保持動作を実現することができ、また、ディステージ制御動作やメモリバックアップ動作も円滑に行うことができる。

図１６は、第４実施例に関わる回路図である。本実施例の特徴の一つは、異なる種類のバッテリボックス６０，８０Ａを併用する点にある。例えば、一方のバッテリボックス６０は、ニッケル水素二次電池６１０のバッテリセルを備え、他方のバッテリボックス８０Ａは、ニッカド二次電池８１０等のような別種類のバッテリセルを備える。

このように、それぞれ異なる種類のバッテリボックス６０，８０Ａを混在させた場合でも、各バッテリボックス６０，８０Ａは、それぞれ出力電流平衡化制御を実施するため、安定した電流を電源コモンバス５１に供給することができる。

図１７〜図１９に基づいて、第５実施例を説明する。本実施例の一つの特徴は、コンデンサボックス７０の両側にそれぞれバッテリボックス６０を配置し、コンデンサボックス７０を共通のエアダクト（冷却風通路）として利用する点にある。

図１７は、ディスクアレイ装置１０Ｂの外観図である。このディスクアレイ装置１０Ｂは、第１実施例で述べたディスクアレイ装置１０と同様に、記憶部２０と、制御部３０と、電源部４０Ｂとを備えている。また、電源部４０Ｂは、AC／DC電源部５０と、複数のバッテリボックス６０と、複数のコンデンサボックス７０とを備えている。

図１８は、バッテリボックス６０とコンデンサボックス７０の配置関係等を示す概略斜視図である。コンデンサボックス７０を両側から挟み込むようにして、各バッテリボックス６０が配置される。ここで、各バッテリボックス６０は、図３で示したような冷却ファン６５Ａ，６５Ｂを備えていない。

これに対し、図１９に示すように、各コンデンサボックス７０は、それぞれ冷却ファン７１を備えている。また、各コンデンサボックス７０は、バッテリボックス６０が配置される両側面に、複数の空気取入口７２がそれぞれ形成されている。

コンデンサボックス７０の冷却ファン７１が作動すると、圧力差が発生する。これにより、コンデンサボックス７０の両側に位置する各バッテリボックス６０では、外気が、空気取入口６２を通過して、矢示Ｆ３方向、矢示Ｆ５方向から各バッテリボックス６０内にそれぞれ流入する。各バッテリボックス６０内に流入した空気は、制御回路６３Ａ，６３Ｂ，バッテリ回路（バッテリセル）６４Ａ，６４Ｂの熱を奪って、反対側の空気取入口６２から外部にそれぞれ流れ出る。

バッテリボックス６０の外部に流出した空気は、コンデンサボックス７０の空気取入口７２を介して、コンデンサボックス７０内にそれぞれ流入する。コンデンサボックス７０内には、複数のコンデンサ７１０が設けられている。ここで、通常の場合、バッテリボックス６０内におけるバッテリセルの実装密度に比較すると、コンデンサボックス７０内の実装密度は相対的に低い。バッテリセルの形状とコンデンサの形状の相違や、バッテリセルの外形寸法とコンデンサの外形寸法等の相違により、実装密度に差異が生じる。

従って、コンデンサボックス７０内には、バッテリボックス６０内に比べて、冷却風の流通可能な空間がより多く確保される。コンデンサボックス７０内に流入した冷却風は、コンデンサ７１０の熱を奪いながら、内部空間７３を冷却ファン７１に向けて流れ、冷却ファン７１から筐体１１内の冷却風通路に排出される（図１９中の矢示Ｆ４方向）。

なお、空気取入口６２，７２は、それぞれ図４に示したように、冷却風の流通方向に応じて開口面積を変えることができる。

このように、本実施例では、比較的実装密度が低く、内部空間に余裕のあるコンデンサボックス７０の両側をバッテリボックス６０で挟み込むようにして配置し、コンデンサボックス７０内に冷却ファン７１を設ける構成とした。従って、コンデンサボックス７０の内部空間７３を共通の冷却風通路として共用することができ、より多くの冷却風を各バッテリボックス６０に取り込ませて、バッテリセルを冷却することができる。

また、本実施例では、各バッテリボックス６０間にコンデンサボックス７０を配置するため、最も両側に位置するバッテリボックス６０以外の他のバッテリボックス６０は、自身の両側にそれぞれ位置するコンデンサボックス７０を、冷却機構として利用できる。

また、本実施例では、各バッテリボックス６０をコンデンサボックス７０で隔てているため、コンデンサボックス７０を伝熱遮断機構として利用できる。従って、あるバッテリボックス６０が何らかの原因により高温となった場合でも、その高温が他のバッテリボックス６０に伝達するのを防止することができる。

このように、コンデンサボックス７０を複数のバッテリボックス６０に共通の冷却機構として利用すると共に、隣接するバッテリボックス６０間の伝熱遮断機構として利用することにより、バッテリボックス６０の温度上昇を低減することができる。従って、バッテリセルの温度上昇を抑制して、その寿命低下を防止することができ、この結果、ディステージ制御動作やメモリバックアップ動作の動作可能期間（Ｐ２，Ｐ３）をより長くすることができる。

なお、本発明は、上述した実施の形態に限定されない。当業者であれば、本発明の範囲内で、種々の追加や変更等を行うことができる。例えば、各実施例を適宜組み合わせることができる。

本発明の実施形態の概念を示す説明図である。 第１実施例によるディスクアレイ装置の外観図である。 バッテリボックスの概略構造を示す斜視図である。 空気取入口の開口面積を設定する方法を示す説明図である。 ディスクアレイ装置の機能ブロック図である。 ディスクアレイ装置の電源回路に着目した回路図である。 バッテリボックスの回路構成を示す回路図である。 出力電流平衡化制御の流れを示すフローチャートである。 電源バックアップ時のタイミングチャートである。 第２実施例に係る電源関係の回路図である。 バッテリボックスの出力制御処理等を示すフローチャートである。 第３実施例に係るディスクアレイ装置の外観図である。 電源関係の回路図である。 バッテリボックスの出力制御処理を示すフローチャートである。 電源バックアップ時のタイミングチャートである。 第４実施例に係る電源関係の回路図である。 第５実施例に係るディスクアレイ装置の外観図である。 バッテリボックス及びコンデンサボックスの斜視図である。 バッテリボックス及びコンデンサボックスを流通する冷却風の流れ方を模式的に示す説明図である。

符号の説明

１…ディスクドライブ群、１Ａ…ディスクドライブ、２…制御回路基板、３…コンデンサボックス、３Ａ…コンデンサ、４…バッテリボックス、４Ａ…バッテリセル、５…電源部、６…商用電源、７…電源コモンバス、７Ａ…バス（プラス側）、７Ｂ…バス（アース側）、１０，１０Ａ，１０Ｂ…ディスクアレイ装置、１１…筐体、２０…記憶部、
２１…ディスクドライブ、２２…RAIDグループ、２３…論理ボリューム、３０…制御部、３１…制御回路基板、３２…DC／DCコンバータ、３３Ａ，３３Ｂ…負荷、４０，４０Ａ，４０Ｂ…電源部、５０…AC／DC電源部、５１…電源コモンバス、５１Ａ…バス（プラス側）、５１Ｂ…バス（アース側）、６０，６０Ａ…バッテリボックス、６１…筐体、６２…空気取入口、６３，６３Ａ，６３Ｂ…制御回路、６４，６４Ａ，６４Ｂ…バッテリ回路、６５…冷却ファン、７０…コンデンサボックス、７１…冷却ファン、７２…空気取入口、７３…内部空間、８０，８０Ａ…バッテリボックス、１１０…チャネルアダプタ、１１１…通信ポート、１２０…ディスクアダプタ、１３０…キャッシュメモリ、１３０…キャッシュメモリ、１４０…共有メモリ、１５０…スイッチ部、６１０…二次電池、６２０…充電回路、６３０…スイッチ制御回路、６４０…放電制御スイッチ、６５０，６５０Ａ…放電回路、６５１…主回路、６５２…PWM制御部、６５３…自己信号生成部、６５４…最大出力信号生成部、６５５…過電流検出部、６５６…基準電圧発生部、６５７，６５８…オペアンプ、６６０…温度センサ、６７０…出力制御部、７１０…コンデンサ、７２０…充放電回路、７３０…電圧・電流検出回路、８１０…二次電池、８２０…充電回路、８３０…スイッチ制御回路、８４０…放電制御スイッチ、８５０…放電回路、８５１…主回路、８５２…PWM制御部、８５３…自己信号生成部、８５４…最大出力信号生成部、８５５…過電流検出部、８５６…基準電圧発生部、８５７，８５８…オペアンプ、８６０…動作禁止回路、ＣＬ１，ＣＬ２…制御線、ＣＮ１〜ＣＮ４…通信ネットワーク、Ｈ１…ホストコンピュータ、Ｍ１…管理端末、Ｐ１…瞬時停電保持期間、Ｐ２…ディステージ制御期間、Ｐ３…メモリバックアップ期間

Claims (20)

1. 上位装置とのデータ授受を制御する上位インターフェース制御部と、
   記憶デバイスとのデータ授受を制御する下位インターフェース制御部と、
   前記上位インターフェース制御部及び前記下位インターフェース制御部とに共用されるメモリ部と、
   前記上位インターフェース制御部と前記下位インターフェース制御部と前記メモリ部とにそれぞれ接続された電力供給線と、
   前記電力供給線に接続され、この電力供給線に電力を供給する主電源部と、
   前記電力供給線にそれぞれ接続され、前記電力供給線に補助電力をそれぞれ供給する複数の第１の補助電源部と、
   前記各第１の補助電源部の出力が略均一となるように制御する制御部と、
   を備えたディスクアレイ装置。
2. 前記制御部は、前記各第１の補助電源部にそれぞれ設けられた個別制御部と、これら各個別制御部間を接続する制御線とを備えて構成され、
   前記各個別制御部が前記制御線を介して制御信号をそれぞれ共有することにより、前記各第１の補助電源部間の出力が略均一となるように、前記各個別制御部は、自分自身が設けられている前記第１の補助電源部の出力をそれぞれ制御する請求項１に記載のディスクアレイ装置。
3. 前記各個別制御部は、自分自身が設けられている前記第１の補助電源部の出力を監視する自己出力監視部と、前記制御線を介して入力される前記制御信号を検出する他出力監視部と、前記自己出力監視部と前記他出力監視部との監視結果を比較する比較部と、この比較部による比較結果に応じて、前記第１の補助電源部の出力を調整する調整部とを、それぞれ備えて構成される請求項２に記載のディスクアレイ装置。
4. 第１の場合は、前記各第１の補助電源部から比較的大きな第１の補助電力を比較的短い第１のバックアップ時間供給させ、
   第２の場合は、前記各第１の補助電源部から比較的小さな第２の補助電力を比較的長い第２のバックアップ時間供給させ、
   第３の場合は、前記各第１の補助電源部から前記第２の補助電力よりも小さな第３の補助電力を前記第２のバックアップ時間よりも長い第３のバックアップ時間供給させるようになっている請求項１に記載のディスクアレイ装置。
5. 前記第１の場合は、前記主電源部の瞬間的な停止状態に対応するものであり、
   前記第２の場合は、前記メモリ部に記憶されているデータを前記記憶デバイスに退避させる状態に対応するものであり、
   前記第３の場合は、前記メモリ部に記憶されているデータを保持する状態に対応するものである請求項４に記載のディスクアレイ装置。
6. 前記制御部は、前記第２の場合と前記第３の場合とで、前記各第１の補助電源部の出力が略均一となるようにそれぞれ制御する請求項４に記載のディスクアレイ装置。
7. 前記各第１の補助電源部には、内部状態を検出する内部状態検出部をそれぞれ設け、前記各個別制御部は、前記検出された内部状態を考慮して、前記第１の補助電源部の出力を制御する請求項２に記載のディスクアレイ装置。
8. 前記各第１の補助電源部は、複数の補助電源セルを備えており、
   前記内部状態検出部は、前記各補助電源セルの温度を前記内部状態として検出するものである請求項７に記載のディスクアレイ装置。
9. 前記各個別制御部は、前記上位インターフェース制御部または前記下位インターフェース制御部のいずれかまたは両方にそれぞれ接続されている請求項２に記載のディスクアレイ装置。
10. 前記各第１の補助電源部とは別に補助電力を供給する第２の補助電源部を設け、
    第１の場合は、前記第２の補助電源部から比較的大きな第１の補助電力を比較的短い第１のバックアップ時間供給させ、
    第２の場合は、前記各第１の補助電源部から比較的小さな第２の補助電力を比較的長い第２のバックアップ時間供給させ、
    第３の場合は、前記各第１の補助電源部から前記第２の補助電力よりも小さな第３の補助電力を前記第２のバックアップ時間よりも長い第３のバックアップ時間供給させるようになっている請求項１に記載のディスクアレイ装置。
11. 前記制御部は、前記第１の場合と前記第２の場合と前記第３の場合とで、前記各第１の補助電源部の出力が略均一となるようにそれぞれ制御する請求項１０に記載のディスクアレイ装置。
12. 複数種類の第１の補助電源部を併用して、前記各第１の補助電源部を構成する請求項１に記載のディスクアレイ装置。
13. 前記第１の補助電源部は、ニッケル水素二次電池を含んで構成され、
    前記第２の補助電源部は、キャパシタを含んで構成される請求項１０に記載のディスクアレイ装置。
14. 前記各第１の補助電源部は、互いに隣接するように配置されており、
    この配置方向に沿った両側面に形成される空気取入口と、この空気取入口から取り入れられた空気を外部に排出させる冷却ファンとをそれぞれ備え、
    前記空気取入口の面積は、冷却風の流通経路に応じて設定される請求項１に記載のディスクアレイ装置。
15. 前記第２の補助電源部の両側面を前記各第１の補助電源部で挟み込むようにして前記各第１の補助電源部及び前記第２の補助電源部を配置し、
    前記各第１の補助電源部及び前記第２の補助電源には、前記配置方向に沿った両側面にそれぞれ空気取入口を形成し、
    前記第２の補助電源部には、前記各第１の補助電源部内を通過して流入した空気を外部に排出させる冷却ファンを設けた請求項１０に記載のディスクアレイ装置。
16. 上位装置とのデータ授受を制御する上位インターフェース制御部と、
    記憶デバイスとのデータ授受を制御する下位インターフェース制御部と、
    前記上位インターフェース制御部及び前記下位インターフェース制御部とに共用されるメモリ部と、
    前記上位インターフェース制御部と前記下位インターフェース制御部と前記メモリ部とにそれぞれ接続された電力供給線と、
    前記電力供給線に接続され、この電力供給線に電力を供給する主電源部と、
    前記電力供給線にそれぞれ接続され、前記電力供給線に補助電力をそれぞれ供給する複数のバッテリ装置と、を備えたディスクアレイ装置のバッテリ出力を制御する方法であって、
    前記各バッテリ装置の出力が各バッテリ装置間で略均一となるように制御するディスクアレイ装置のバッテリ出力制御方法。
17. 第１の場合は、前記各バッテリ装置から比較的大きな第１の補助電力を比較的短い第１のバックアップ時間供給させ、
    第２の場合は、前記各バッテリ装置から比較的小さな第２の補助電力を比較的長い第２のバックアップ時間供給させ、
    第３の場合は、前記各バッテリ装置から前記第２の補助電力よりも小さな第３の補助電力を前記第２のバックアップ時間よりも長い第３のバックアップ時間供給させ、
    かつ、前記第２の場合及び前記第３の場合においては、前記各バッテリ装置の出力が前記各バッテリ装置間で略均一となるように制御し、
    前記第１の場合においては、前記各バッテリ装置間の出力制御を解除することにより、前記第１の補助電力を得るようになっている請求項１６に記載のディスクアレイ装置のバッテリ出力制御方法。
18. 前記各バッテリ装置には、内部のセル温度を検出する内部温度検出部をそれぞれ設け、この検出されたセル温度を考慮して、前記各バッテリ装置の出力が前記各バッテリ装置間で略均一となるように制御する請求項１６に記載のディスクアレイ装置のバッテリ出力制御方法。
19. 前記ディスクアレイ装置は、前記バッテリ装置とは別に補助電力を供給するキャパシタ装置を備えており、
    第１の場合は、前記キャパシタ装置から比較的大きな第１の補助電力を比較的短い第１のバックアップ時間供給させ、
    第２の場合は、前記各バッテリ装置から比較的小さな第２の補助電力を比較的長い第２のバックアップ時間供給させ、
    第３の場合は、前記各バッテリ装置から前記第２の補助電力よりも小さな第３の補助電力を前記第２のバックアップ時間よりも長い第３のバックアップ時間供給させるようになっている請求項１６に記載のディスクアレイ装置のバッテリ出力制御方法。
20. 前記第１の場合と前記第２の場合と前記第３の場合とで、前記各バッテリ装置の出力が前記各バッテリ装置間で略均一となるようにそれぞれ制御する請求項１７に記載のディスクアレイ装置のバッテリ出力制御方法。
    

Images