JP2005346215A - 情報処理装置および情報処理方法 - Google Patents
情報処理装置および情報処理方法 Download PDFInfo
- Publication number
- JP2005346215A JP2005346215A JP2004162636A JP2004162636A JP2005346215A JP 2005346215 A JP2005346215 A JP 2005346215A JP 2004162636 A JP2004162636 A JP 2004162636A JP 2004162636 A JP2004162636 A JP 2004162636A JP 2005346215 A JP2005346215 A JP 2005346215A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- refill
- texture
- memory
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6024—History based prefetching
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Image Generation (AREA)
Abstract
【解決手段】2次テクスチャキャッシュ400は、複数のテクスチャユニット620〜6n0から共通して利用され、メインメモリ10のテクスチャデータの一部を記憶する。キャッシュ制御用CPU200は、複数のテクスチャユニット620〜6n0のキャッシュミスに応じて、メインメモリ10から2次テクスチャキャッシュ400へのリフィル動作を、2次テクスチャキャッシュ400にスラッシングの発生を抑制するよう制御する。キャッシュ制御用CPU200は、複数のテクスチャユニット620〜6n0が同一のメモリアドレスを所定の時間差でアクセスするとき、リフィル動作の発生を抑制する。
【選択図】図1
Description
Claims (25)
- 複数の演算部から共通して利用され、メインメモリのデータの一部を記憶するキャッシュメモリと、
前記複数の演算部のキャッシュミスに応じて、前記メインメモリから前記キャッシュメモリへのリフィル動作を、前記キャッシュメモリにスラッシングの発生を抑制するよう制御する制御部と、
を備えることを特徴とする情報処理装置。 - 複数の演算部から共通して利用され、メインメモリのデータの一部を複数のウエイで記憶するキャッシュメモリと、
前記ウエイごとに、キャッシュタグおよびエントリの状態を管理するキャッシュ管理部と、
前記複数の演算部のキャッシュミスにより発生する前記キャッシュ管理部からのリフィルリクエストに応じて、前記メインメモリから前記キャッシュメモリへのリフィル動作、および前記エントリの状態を制御する制御部と、
を備えることを特徴とする情報処理装置。 - 前記制御部は、前記複数の演算部が同一のメモリアドレスを所定の時間差でアクセスするとき、前記リフィル動作の発生を抑制することを特徴とする請求項1または2に記載の情報処理装置。
- 前記制御部は、同一のメモリアドレスへのリフィルリクエストを複数受けると、2番目以降のリフィルリクエストに対応するリフィル動作を停止することを特徴とする請求項1または2に記載の情報処理装置。
- 前記制御部は、同一のメモリアドレスへのリフィルリクエストを複数受けると、2番目以降のリフィルリクエストに対応するエントリロックを停止することを特徴とする請求項1または2に記載の情報処理装置。
- 前記制御部は、前記キャッシュミスにより発生するリフィルリクエストが所定数累積してから、前記リフィル動作を行うことを特徴とする請求項1または2に記載の情報処理装置。
- 複数の演算部から共通して利用され、メインメモリのデータの一部を記憶するキャッシュメモリと、
前記複数の演算部のキャッシュミスによる複数のリフィルリクエストに応じて、前記メインメモリから前記キャッシュメモリへのリフィル動作を制御する制御部と、を備え、
前記制御部は、前記リフィル動作の開始後、所定の時間が経過した後、前記リフィルリクエストに対応するエントリロックを前記キャッシュメモリに施すことを特徴とする情報処理装置。 - 複数の演算部から共通して利用され、メインメモリのデータの一部を記憶するキャッシュメモリと、
前記メインメモリと前記キャッシュメモリとの間に設けられる中間バッファと、
前記複数の演算部のキャッシュミスによる複数のリフィルリクエストに応じて、前記メインメモリから前記中間バッファを経由して前記キャッシュメモリへのリフィル動作を制御する制御部と、を備え、
前記制御部は、前記リフィル動作により前記キャッシュメモリに渡すデータが前記中間バッファに記憶されると、前記リフィルリクエストに対応するエントリロックを前記キャッシュメモリに施すことを特徴とする情報処理装置。 - 複数の演算部から共通して利用され、メインメモリのデータの一部を記憶するキャッシュメモリと、
前記複数の演算部のキャッシュミスによるリフィルリクエストに応じて、前記メインメモリから前記キャッシュメモリへのリフィル動作を制御し、前記複数の演算部の用いるテクスチャデータを予測して、前記メインメモリから前記キャッシュメモリへのプリフェッチ動作を制御する制御部と、を備え、
前記キャッシュメモリは、前記キャッシュミスによりリフィルする領域と、エントリロックしてプリフェッチする領域を含むことを特徴とする情報処理装置。 - 前記制御部は、前記両領域を所定の条件で切り替えることを特徴とする請求項9に記載の情報処理装置。
- 演算部から共通して利用され、メインメモリに記憶されたテクスチャデータの一部を記憶するキャッシュメモリと、
前記演算部の用いるテクスチャデータを予測し、そのテクスチャデータを含むラインを前記メインメモリから前記キャッシュメモリへプリフェッチする制御部と、
を備えることを特徴とする情報処理装置。 - 前記制御部は、所定のプログラムの実行により、前記演算部が用いるスタートシーンに必要なテクスチャデータをプリフェッチすることを特徴とする請求項11に記載の情報処理装置。
- 前記キャッシュメモリは、キャッシュミスによりリフィルする領域と、エントリロックしてプリフェッチする領域を含むことを特徴とする請求項11に記載の情報処理装置。
- 前記制御部は、前記両領域を所定の条件で切り替えることを特徴とする請求項13に記載の情報処理装置。
- キャッシュメモリにアクセスした複数の演算部のキャッシュミスによる複数のリフィルリクエストを、前記キャッシュメモリにスラッシングの発生を抑制するよう調停する調停ステップと、
調停されたリフィルリクエストに応じて、メインメモリから前記キャッシュメモリへのリフィルを実行するリフィルステップと、
を有することを特徴とする情報処理方法。 - 前記調停ステップは、前記複数の演算部が同一のメモリアドレスを所定の時間差でアクセスするとき、前記リフィルの発生を抑制することを特徴とする請求項15に記載の情報処理方法。
- 前記調停ステップは、前記リフィルリクエストが所定数累積するまで、前記リフィルの発生を抑制することを特徴とする請求項15に記載の情報処理方法。
- 前記キャッシュメモリに割り当てられた、キャッシュミスにより前記リフィルする領域と、エントリロックしてプリフェッチする領域とを所定の条件で切り替える切替ステップ、をさらに有することを徳用とする請求項15に記載の情報処理方法。
- キャッシュメモリにアクセスした複数の演算部のキャッシュミスによる複数のリフィルリクエストを調停する調停ステップと、
調停されたリフィルリクエストに応じて、メインメモリから前記キャッシュメモリへのリフィルを実行するリフィルステップと、
前記リフィルの開始後、所定の時間が経過した後、前記リフィルリクエストに対応するエントリロックを前記キャッシュメモリに施すエントリロックステップと、
を有することを特徴とする情報処理方法。 - 演算部の用いるテクスチャデータを予測する予測ステップと、
予測したテクスチャデータを含むラインを、メインメモリからキャッシュメモリへプリフェッチするプリフェッチステップと、
を有することを特徴とする情報処理方法。 - 前記予測ステップは、所定のプログラムの実行により、前記演算部が用いるスタートシーンに必要なテクスチャデータをプリフェッチ用のデータとすることを特徴とする請求項20に記載の情報処理方法。
- 前記キャッシュメモリに割り当てられた、キャッシュミスによりリフィルする領域と、エントリロックして前記プリフェッチする領域とを所定の条件で切り替える切替ステップ、をさらに有することを徳用とする請求項20に記載の情報処理方法。
- キャッシュメモリにアクセスした複数の演算部のキャッシュミスによる複数のリフィルリクエストを、前記キャッシュメモリにスラッシングの発生を抑制するよう調停する調停機能と、
調停されたリフィルリクエストに応じて、メインメモリから前記キャッシュメモリへリフィルするよう命令する機能と、
をコンピュータに発揮させることを特徴とするプログラム。 - 演算部の用いるテクスチャデータを予測する機能と、
予測したテクスチャデータを含むラインを、メインメモリからキャッシュメモリへプリフェッチするよう命令する機能と、
をコンピュータに発揮させることを特徴とするプログラム。 - 前記予測機能は、所定のプログラムの実行により、前記演算部が用いるスタートシーンに必要なテクスチャデータをプリフェッチ用のデータとすることを特徴とする請求項24に記載のプログラム。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004162636A JP4451717B2 (ja) | 2004-05-31 | 2004-05-31 | 情報処理装置および情報処理方法 |
CN2005800176741A CN1985243B (zh) | 2004-05-31 | 2005-05-30 | 信息处理装置和信息处理方法 |
EP05745825.9A EP1769364B1 (en) | 2004-05-31 | 2005-05-30 | Information processing apparatus and information processing method |
PCT/JP2005/010283 WO2005116840A2 (en) | 2004-05-31 | 2005-05-30 | Information processing apparatus and information processing method |
TW094117865A TWI332149B (en) | 2004-05-31 | 2005-05-31 | Information processing apparatus and information processing method |
US11/141,700 US7644234B2 (en) | 2004-05-31 | 2005-05-31 | Information processing apparatus with a cache memory and information processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004162636A JP4451717B2 (ja) | 2004-05-31 | 2004-05-31 | 情報処理装置および情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005346215A true JP2005346215A (ja) | 2005-12-15 |
JP4451717B2 JP4451717B2 (ja) | 2010-04-14 |
Family
ID=34968840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004162636A Expired - Lifetime JP4451717B2 (ja) | 2004-05-31 | 2004-05-31 | 情報処理装置および情報処理方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7644234B2 (ja) |
EP (1) | EP1769364B1 (ja) |
JP (1) | JP4451717B2 (ja) |
CN (1) | CN1985243B (ja) |
TW (1) | TWI332149B (ja) |
WO (1) | WO2005116840A2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008228969A (ja) * | 2007-03-20 | 2008-10-02 | Seiko Epson Corp | 画像表示装置及び遊技機 |
JP2011028610A (ja) * | 2009-07-28 | 2011-02-10 | Fujitsu Ltd | プロセッサ及び演算処理方法 |
WO2011078014A1 (ja) * | 2009-12-21 | 2011-06-30 | ソニー株式会社 | キャッシュメモリおよびキャッシュメモリ制御装置 |
JP2011141657A (ja) * | 2010-01-06 | 2011-07-21 | Yokogawa Electric Corp | データ処理装置 |
JP2011523745A (ja) * | 2008-05-30 | 2011-08-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 分散型レベル1キャッシュシステム及び集中型レベル2キャッシュを有するシェーダ複合体 |
JP2014517395A (ja) * | 2011-09-29 | 2014-07-17 | テンセント テクノロジー (シェンツェン) カンパニー リミテッド | 画像閲覧方法、システム及びコンピュータ記憶媒体 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7631145B1 (en) * | 2005-06-23 | 2009-12-08 | Nvidia Corporation | Inter-frame texel cache |
US7616210B2 (en) * | 2005-08-23 | 2009-11-10 | Canon Kabushiki Kaisha | Memory apparatus and memory control method |
US20120182832A1 (en) * | 2006-09-29 | 2012-07-19 | INOVA, Ltd. | Seismic data acquisition systems and method utilizing a wireline repeater unit |
US7986324B2 (en) * | 2007-01-12 | 2011-07-26 | Fujitsu Limited | Display device, display program storage medium and display method |
JP5145890B2 (ja) * | 2007-11-19 | 2013-02-20 | ソニー株式会社 | 情報処理装置、及び、情報処理装置の制御方法 |
US7934059B2 (en) * | 2008-01-29 | 2011-04-26 | International Business Machines Corporation | Method, system and computer program product for preventing lockout and stalling conditions in a multi-node system with speculative memory fetching |
US8001332B2 (en) * | 2008-04-30 | 2011-08-16 | Siemens Aktiengesellschaft | Adaptive caching for high volume extract transform load process |
US7855967B1 (en) * | 2008-09-26 | 2010-12-21 | Tellabs San Jose, Inc. | Method and apparatus for providing line rate netflow statistics gathering |
WO2012176109A1 (en) * | 2011-06-22 | 2012-12-27 | Koninklijke Philips Electronics N.V. | Method and apparatus for generating a signal for a display |
US8830249B2 (en) * | 2011-09-12 | 2014-09-09 | Sony Computer Entertainment Inc. | Accelerated texture lookups using texture coordinate derivatives |
TWI459201B (zh) * | 2012-04-27 | 2014-11-01 | Toshiba Kk | Information processing device |
US9165396B2 (en) * | 2013-02-26 | 2015-10-20 | Nvidia Corporation | Graphics processing unit with a texture return buffer and a texture queue |
US9171525B2 (en) * | 2013-02-26 | 2015-10-27 | Nvidia Corporation | Graphics processing unit with a texture return buffer and a texture queue |
KR102366808B1 (ko) * | 2014-10-22 | 2022-02-23 | 삼성전자주식회사 | 캐시 메모리 시스템 및 그 동작방법 |
US10042773B2 (en) * | 2015-07-28 | 2018-08-07 | Futurewei Technologies, Inc. | Advance cache allocator |
CN108733582B (zh) * | 2017-04-18 | 2021-10-29 | 腾讯科技(深圳)有限公司 | 一种数据处理方法及装置 |
US10939038B2 (en) * | 2017-04-24 | 2021-03-02 | Intel Corporation | Object pre-encoding for 360-degree view for optimal quality and latency |
US10810784B1 (en) * | 2019-07-22 | 2020-10-20 | Nvidia Corporation | Techniques for preloading textures in rendering graphics |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6046450B2 (ja) | 1981-01-19 | 1985-10-16 | 日本電気株式会社 | 高速バツフアメモリ制御方式 |
JPS5897185A (ja) | 1981-12-03 | 1983-06-09 | Nec Corp | メモリアクセス方式 |
JPS62224846A (ja) | 1986-03-26 | 1987-10-02 | Nec Corp | メモリ制御装置 |
JPH0789341B2 (ja) | 1988-03-10 | 1995-09-27 | 松下電器産業株式会社 | データ処理装置 |
JP2822588B2 (ja) | 1990-04-30 | 1998-11-11 | 日本電気株式会社 | キャッシュメモリ装置 |
CA2043493C (en) * | 1990-10-05 | 1997-04-01 | Ricky C. Hetherington | Hierarchical integrated circuit cache memory |
JPH05143451A (ja) | 1991-11-20 | 1993-06-11 | Kisaburo Nakazawa | データ処理装置 |
US5875464A (en) * | 1991-12-10 | 1999-02-23 | International Business Machines Corporation | Computer system with private and shared partitions in cache |
US6216200B1 (en) * | 1994-10-14 | 2001-04-10 | Mips Technologies, Inc. | Address queue |
JPH08123727A (ja) | 1994-10-28 | 1996-05-17 | Matsushita Electric Ind Co Ltd | 記憶装置 |
US5732242A (en) * | 1995-03-24 | 1998-03-24 | Silicon Graphics, Inc. | Consistently specifying way destinations through prefetching hints |
JP3519199B2 (ja) | 1996-02-06 | 2004-04-12 | 株式会社ソニー・コンピュータエンタテインメント | 画像生成装置 |
JP3289661B2 (ja) | 1997-11-07 | 2002-06-10 | 日本電気株式会社 | キャッシュメモリシステム |
US6771264B1 (en) | 1998-08-20 | 2004-08-03 | Apple Computer, Inc. | Method and apparatus for performing tangent space lighting and bump mapping in a deferred shading graphics processor |
US6608625B1 (en) * | 1998-10-14 | 2003-08-19 | Hitachi, Ltd. | Three dimensional graphic processor |
US6523092B1 (en) * | 2000-09-29 | 2003-02-18 | Intel Corporation | Cache line replacement policy enhancement to avoid memory page thrashing |
US6629188B1 (en) * | 2000-11-13 | 2003-09-30 | Nvidia Corporation | Circuit and method for prefetching data for a texture cache |
JP4341186B2 (ja) * | 2001-01-22 | 2009-10-07 | 株式会社日立製作所 | メモリシステム |
-
2004
- 2004-05-31 JP JP2004162636A patent/JP4451717B2/ja not_active Expired - Lifetime
-
2005
- 2005-05-30 CN CN2005800176741A patent/CN1985243B/zh not_active Expired - Fee Related
- 2005-05-30 EP EP05745825.9A patent/EP1769364B1/en not_active Not-in-force
- 2005-05-30 WO PCT/JP2005/010283 patent/WO2005116840A2/en active Application Filing
- 2005-05-31 TW TW094117865A patent/TWI332149B/zh active
- 2005-05-31 US US11/141,700 patent/US7644234B2/en active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008228969A (ja) * | 2007-03-20 | 2008-10-02 | Seiko Epson Corp | 画像表示装置及び遊技機 |
JP2011523745A (ja) * | 2008-05-30 | 2011-08-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 分散型レベル1キャッシュシステム及び集中型レベル2キャッシュを有するシェーダ複合体 |
JP2011028610A (ja) * | 2009-07-28 | 2011-02-10 | Fujitsu Ltd | プロセッサ及び演算処理方法 |
WO2011078014A1 (ja) * | 2009-12-21 | 2011-06-30 | ソニー株式会社 | キャッシュメモリおよびキャッシュメモリ制御装置 |
US9535841B2 (en) | 2009-12-21 | 2017-01-03 | Sony Corporation | Cache memory and cache memory control unit |
US10102132B2 (en) | 2009-12-21 | 2018-10-16 | Sony Corporation | Data transfer in a multiprocessor using a shared cache memory |
JP2011141657A (ja) * | 2010-01-06 | 2011-07-21 | Yokogawa Electric Corp | データ処理装置 |
JP2014517395A (ja) * | 2011-09-29 | 2014-07-17 | テンセント テクノロジー (シェンツェン) カンパニー リミテッド | 画像閲覧方法、システム及びコンピュータ記憶媒体 |
Also Published As
Publication number | Publication date |
---|---|
EP1769364A2 (en) | 2007-04-04 |
WO2005116840A3 (en) | 2006-05-04 |
JP4451717B2 (ja) | 2010-04-14 |
US7644234B2 (en) | 2010-01-05 |
EP1769364B1 (en) | 2015-08-12 |
WO2005116840A2 (en) | 2005-12-08 |
TWI332149B (en) | 2010-10-21 |
US20050275658A1 (en) | 2005-12-15 |
CN1985243B (zh) | 2011-07-06 |
TW200609730A (en) | 2006-03-16 |
CN1985243A (zh) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4451717B2 (ja) | 情報処理装置および情報処理方法 | |
JP6267314B2 (ja) | キャッシュメモリの利用トレンドに基づく複数セットグループ内のウェイごとの動的パワー供給 | |
JP5536658B2 (ja) | バッファメモリ装置、メモリシステム及びデータ転送方法 | |
US11194617B2 (en) | Merging data for write allocate | |
JP7340326B2 (ja) | メンテナンス動作の実行 | |
CN112416437B (zh) | 信息处理方法、信息处理装置和电子设备 | |
US11392498B2 (en) | Aliased mode for cache controller | |
US20090182949A1 (en) | Cache eviction | |
CN101853218B (zh) | 用于磁盘阵列的读取方法和*** | |
EP1535163A1 (en) | Processor prefetch to match memory bus protocol characteristics | |
JP5527477B2 (ja) | 演算処理装置、情報処理装置および演算処理装置の制御方法 | |
JP2001249846A (ja) | キャッシュメモリ装置及びデータ処理システム | |
US11321241B2 (en) | Techniques to improve translation lookaside buffer reach by leveraging idle resources | |
KR100859395B1 (ko) | 정보 처리 장치 및 정보 처리 방법 | |
JP7311959B2 (ja) | 複数のデータ・タイプのためのデータ・ストレージ | |
US20120151150A1 (en) | Cache Line Fetching and Fetch Ahead Control Using Post Modification Information | |
CN114281715A (zh) | 缓存合成预取方法、装置、处理器以及电子设备 | |
JPH05127990A (ja) | キヤツシユデータ転送方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4451717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |