JP2005340317A - 半導体パッケージの製造方法、半導体パッケージ、および半導体パッケージの製造装置 - Google Patents
半導体パッケージの製造方法、半導体パッケージ、および半導体パッケージの製造装置 Download PDFInfo
- Publication number
- JP2005340317A JP2005340317A JP2004154123A JP2004154123A JP2005340317A JP 2005340317 A JP2005340317 A JP 2005340317A JP 2004154123 A JP2004154123 A JP 2004154123A JP 2004154123 A JP2004154123 A JP 2004154123A JP 2005340317 A JP2005340317 A JP 2005340317A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- semiconductor package
- resin film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】ボイドを発生させることなく半導体素子を回路基板上にフリップチップ実装可能な信頼性の高い半導体パッケージの製造方法を提供する。
【解決手段】フラックス機能を有する樹脂膜3に対して半導体素子1形成されたバンプ電極2を加熱した状態で押し圧することにより、バンプ電極2側に樹脂膜3を転写する。次に、インターポーザ(回路基板)4の電極パターン5に樹脂膜3を介してバンプ電極2を当接させた状態で加熱によってバンプ電極2と電極パターン5とを接続することにより、インターポーザ4上に半導体素子1を搭載する。
【選択図】図1
【解決手段】フラックス機能を有する樹脂膜3に対して半導体素子1形成されたバンプ電極2を加熱した状態で押し圧することにより、バンプ電極2側に樹脂膜3を転写する。次に、インターポーザ(回路基板)4の電極パターン5に樹脂膜3を介してバンプ電極2を当接させた状態で加熱によってバンプ電極2と電極パターン5とを接続することにより、インターポーザ4上に半導体素子1を搭載する。
【選択図】図1
Description
本発明は、半導体パッケージの製造方法、半導体パッケージ、および半導体パッケージの製造装置に関する。
電気製品の小型、軽量、低消費電力化といった要求に応えるため、半導体素子の高集積化技術と共に、これらの半導体素子を高密度に組み付ける実装技術も展開してきている。そのような実装技術のうち、多層配線が形成された回路基板(インターポーザ)に半導体チップをフェイスダウン状態でベアチップ実装するフリップチップ接続は、半導体パッケージの小型・軽量化だけではなく、高速化の点からも有利である。
ところで、フリップチップ接続による半導体パッケージの製造においては、半田ボールで形成されたバンプによる半田接合が採用されている。半田接合の場合、半田表面と対面する電極の金属表面に付着する酸化物を除去するため、あるいは半田接合時における金属表面での再酸化を防止するために半田付け用フラックスが使用されている。以下には、フラックス機能を有する接着フィルムを用いた半導体パッケージの製造手順を説明する。
先ず、図7(1)に示すように、例えば半導体素子1側に半田バンプ2を接合させておき、接着フィルム3を半導体素子1とインターポーザ4との間に設置する。そして、図7(2)に示す様に、半導体素子1,接着フィルム3,インターポーザ4を、加熱下で圧着する。これにより、接着フィルム3が軟化して半導体素子1とインターポーザ4との間を封止する。この状態で、半田リフローを行い、半田バンプ2をインターポーザ4の電極5に半田接続させ、半導体パッケージ11を得る。その後、半導体パッケージ11をさらに加熱処理することにより、接着フィルム3を完全に硬化させる。尚、接着フィルム3は、予め半導体素子1側、あるいはインターポーザ4側に貼り付けられていても良い。そして、インターポーザ4側に貼り付けておく場合には、ラミネートロールを用いて接合することができる(以上、下記特許文献1参照)。
しかしながら、以上説明したように半導体パッケージの製造方法では、接着フィルム3を介して半導体素子1とインターポーザ4とが貼り合わせられるため、インターポーザ4に対する接着フィルム3の貼り付け位置精度が低いと、インターポーザ4の周辺部に配置されている取り出し用電極5aが接着フィルム3で覆われ、外部装置への接続不良の要因となる。これを防止するためには、インターポーザ4に対する半導体素子1の位置精度だけではなく、インターポーザ4に対する接着フィルム3の位置精度もある程度確保する必要があり、設備的には数千万円程度の高い設備が必要となる。
さらに、インターポーザ4の表面に凹凸があると、インターポーザ4と接着フィルム3との間に隙間が生じ易く、後の熱処理においてボイド(空隙)を発生させる要因となる。これは、半田バンプ2を備えた半導体素子1と接着フィルム3との間でも同様である。そして、ボイドが生じた場合、バンプ2間でリークが生じ易くなり、半導体パッケージ11の信頼性が著しく低下する。
また、もともとこの接着フィルム3は、フラックス機能を有しているため、半田バンプ2の表面を覆う酸化膜と接着フィルム3に含有されているフラックス成分とが反応することにより、水が形成される。しかしながら、半導体素子1とインターポーザ4との間には接着フィルム3が充填された状態となる。このため、上述したようにして半田バンプ2と電極5との部分で生じた水は、半導体素子1−インターポーザ4間から放出されず、後の熱処理において水蒸気となってボイドを発生させる大きな要因となる。このボイドが、半導体パッケージの信頼性を低下させることは、上述した通りである。
また、接着フィルム3は、通常PETフィルムのような台紙上に塗布形成されている。したがって、実際的な手順としては、先ず、インターポーザ4側に接着フィルム3を貼り付けてから接着フィルム3から台紙を剥がし取り、その後、インターポーザ4に対して半導体素子2を位置あわせし、接着フィルム3が貼り付けられたインターポーザ4上に半導体素子2を加熱下で圧着(マウント)することになる。
ところが、このような実際的な手順においては、インターポーザ4に対して半導体素子1の位置合わせを行う場合、インターポーザに形成された位置合わせ用のマークを、接着フィルム3を介して検出しなければならない。このため、位置合わせマークの検出精度が得られず、インターポーザ4に対して高精度に半導体素子1の位置合わせすることが困難になる。
そこで本発明は、ボイドを形成することなく半導体素子を回路基板上に精度良好にフリップチップ実装可能で外部装置への接続も良好な信頼性の高い半導体パッケージの製造方法を提供すること、およびこの製造方法によってえられる半導体パッケージ、さらにはこの半導体パッケージを製造するための製造装置を提供することを目的とする。
このような目的を達成するための本発明の半導体パッケージの製造方法は、半導体素子を回路基板上にフリップチップ実装するにあたり、フラックス機能を有する樹脂膜に対して半導体素子または回路基板に形成されたバンプ電極を加熱した状態で押し圧することにより、当該バンプ電極に当該樹脂膜を転写する工程を行うことを特徴としている。
このような製造方法では、フラックス機能を有する樹脂膜に対して、バンプ電極を加熱した状態で押し圧することにより、各バンプ電極が接触した樹脂膜部分が軟化してそれぞれ個別にバンプ電極に転写される。したがって、各バンプ電極に対してそれぞれ個別に樹脂膜が転写され、バンプ電極間の間隔が保持される。
また、上述した工程の後には、回路基板または半導体素子の電極パターンに樹脂膜を介してバンプ電極を当接させた状態で回路基板上に半導体素子を搭載し、加熱によって当該バンプ電極と電極パターンとを接続する工程を行う。
これにより、各バンプ電極に転写された樹脂膜のフラックス機能により、バンプ電極表面の酸化膜が除去され、電極パターンとバンプ電極とが良好に接続されることになる。この際、酸化膜の除去過程において水分が発生するが、上述したように樹脂膜で覆われたバンプ電極間には隙間が保たれているため、回路基板と半導体素子との間に水分が封じ込められることはなく、この隙間から水分が蒸発除去される。したがって、この水分に起因して、回路基板−半導体素子間にボイドが形成されることを防止できる。また、バンプ電極の表面を覆う樹脂と電極パターンとの間に気泡が狭持されたとしても、回路基板と半導体素子との間のバンプ電極間には外部に連通する空間が保たれているため、加熱によってこの気泡が空間を介して回路基板と半導体素子との間から容易に追い出される。また加熱によって樹脂膜からガス成分が発生した場合であっても、このガス成分は空間を介して回路基板と半導体素子との間から容易に追い出される。したがって、後の工程でこの気泡やガス成分が膨張してボイドが形成されることを防止できる。
しかも、樹脂膜で覆われた部分がバンプ電極の周囲に限定されるため、余分な箇所を樹脂膜で覆われることはない。これにより、取り出し用電極が樹脂膜で覆われる危険性が抑えられ、また回路基板に対して半導体素子の位置合わせが容易に行われる。
またさらに、上述した工程の後に、回路基板と半導体素子との間に封止樹脂を充填する工程を行うことで、ボイドを生成させることなく回路基板と半導体素子との間が封止される。
また、本発明の半導体パッケージは上述した製造方法によって得られ、バンプ電極を介して回路基板上に半導体素子をフリップチップ実装してなる半導体パッケージにおいて、バンプ電極の周囲を個別に覆う状態で樹脂膜が設けられていることを特徴としている。
このような構成の半導体パッケージによれば、樹脂膜によってバンプ電極による接続部の機械的な補強が図られる。
さらに本発明は、上述した製造方法を行うための半導体パッケージの製造装置である。この製造装置は、実装ステージ、転写ステージ、および圧着ヘッドを備えている。このうち、実装ステージは、回路基板または半導体素子を加熱可能に載置固定するためのものである。また、転写ステージは、樹脂膜を載置固定するためのものである。そして圧着ヘッドは、半導体素子または回路基板を加熱保持するもので、さらに加熱した半導体素子または回路基板の表面を、上述の実装ステージと転写ステージとに対してそれぞれ押し圧自在な構成となっている。
このような構成の製造装置では、圧着ヘッドに加熱保持された半導体素子または回路基板の表面が、転写ステージに載置固定された樹脂膜に対して押し圧され、また実装ステージに載置固定された加熱状態の回路基板または半導体素子に対して押し圧される。このため、先ず樹脂膜に対して半導体素子または回路基板の表面を押し圧することで、半導体素子または回路基板の表面の加熱状態にあるバンプ電極によって樹脂膜を軟化させて付着転写させ、次いで回路基板または半導体素子に対して半導体素子の表面を押し圧することで、樹脂膜を介してバンプ電極を回路基板または半導体素子表面の電極パターンに加熱状態で押し圧して接続する、と言った上述の製造方法が行われる。
以上説明したように本発明の半導体パッケージの製造方法によれば、バンプ電極間に隙間を保った状態で当該バンプ電極にフラックス機能を有する樹脂膜を転写できるため、その後バンプ電極を介して半導体素子を回路基板に実装した状態で、回路基板−半導体素子間にボイドが形成されることを防止できる。したがって、ボイドに起因するバンプ電極間のリークを抑えた信頼性の高い半導体パッケージを得ることができる。また、取り出し用電極が樹脂膜で覆われる危険性が抑えられると共に、回路基板に対して半導体素子の位置合わせが容易に行われるため、半導体素子を回路基板上に精度良好にフリップチップ実装可能で、外部装置への接続も良好な信頼性の高い半導体パッケージを得ることができる。
また、本発明の半導体パッケージによれば、樹脂膜によってバンプ電極による接続部の機械的な補強が図られるため、熱変動に対する耐性の向上を図ることができる。
さらに本発明の半導体パッケージの製造装置によれば、上述した半導体パッケージの製造方法を実施することが可能である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、図7を用いて説明した従来の製造方法と同一の部材には同一の符号を付して説明を行うこととする。
<半導体パッケージの製造方法、半導体パッケージ−1>
図1〜図2は、本発明の半導体パッケージの製造方法の第1例を示す工程図である。この図に示す製造方法は、回路基板上に半導体素子をフリップチップ実装する方法であり、次の手順で行うことを特徴としている。
図1〜図2は、本発明の半導体パッケージの製造方法の第1例を示す工程図である。この図に示す製造方法は、回路基板上に半導体素子をフリップチップ実装する方法であり、次の手順で行うことを特徴としている。
先ず、図1(1)に示すように、例えばPET(ポリエチレンテレフタレート)等の樹脂フィルムからなる台紙20上に塗布された樹脂膜(接着フィルム)3を用意する。この樹脂膜3は、後述するように、フラックス機能を有しており加熱によって軟化するものであり、加熱または溶剤等による溶かし込みによって軟化させた状態で、台紙20上に塗布形成されたものである。またこの樹脂膜3は、加熱によって軟化した後、さらなる加熱によって硬化するものであっても良い。
そして、台紙20上に塗布された樹脂膜3に対向させて、この半導体パッケージの製造に用いる半導体素子(ここでは例えば半導体チップ)1を配置する。この半導体素子1は、表面にバンプ電極2を設けてなり、バンプ電極2が形成された面を樹脂膜3に対向させる。
尚、このバンプ電極2は、例えばアルミニウム(Al)からなる電極パッド上に、スパッタリングなどによって銅(Cu)膜を成膜した後、マスク上からの電解メッキによってNi−Sn−Ag合金膜を部分的に形成し、マスクを除去後 不必要な部分の銅をエッチング除去した後、リフロー処理によって丸く整形したものである。尚、各バンプ電極2の高さhは、樹脂膜3の膜厚tの数倍から数分の一程度である事が好ましい。
この状態で、図1(2)に示すように、半導体素子1を、樹脂膜3に対して押し圧する。この際、バンプ電極2を加熱した状態とする。この際の加熱温度は、バンプ電極2を介しての加熱によって樹脂膜3が軟化してバンプ電極2に付着する程度の加熱温度とする。またこれにより、軟化した樹脂膜3中にバンプ電極2が挿入された状態となる。尚、ここでは、加熱したバンプ電極2を樹脂膜3に押し圧しても良いし、樹脂膜3に押し圧した状態でバンプ電極2の加熱を開始しても良い。また、樹脂への沈み込みは、樹脂への埋め込み圧力と半導体素子加熱温度で決まる。このため、樹脂膜側を若干加熱することにより、さらに正確に樹脂膜へのバンプの沈み込みを制御する事も可能である。
以上の状態で所定時間経過した後、図1(3)に示すように、半導体素子1を樹脂膜3から引き上げる。これにより、個々のバンプ電極2の少なくとも先端を覆う状態で、軟化した樹脂膜3をバンプ電極2に転写させる。
次に、図2(1)に示すように、半導体素子1を、インターポーザ(回路基板)4上に対向配置させる。このインターポーザ4は、表面側に電極パターン5が形成されたものであり、これらの電極パターン5が形成された表面側を上方に向けて配置されていることとする。またこの状態において、インターポーザ4に対して半導体素子1の位置合わせを行う。この位置合わせは、インターポーザ4に設けられた位置合わせ用のマーク(図示を省略)の検出により、各電極パターン5に対応して各バンプ電極2が配置されるように行われる。
尚、この電極パターン5は、バンプ電極2と同様のメッキであっても良い。また、Ni−Auの無電解メッキまたは電解メッキによって形成されものであっても良い。
このような状態で、図2(2)に示すように、半導体素子1をインターポーザ4に対して押し圧する。この際、バンプ電極2を加熱した状態とし、またインターポーザ4も加熱した状態とする。この際の加熱温度は、バンプ電極2表面の酸化膜が樹脂膜3のフラックス機能によって除去されると共に、バンプ電極2と電極パター5とが固相拡散するかまたは溶融する程度の加熱温度とする。これにより、バンプ電極2と電極パター5とが固相拡散接合または溶融接合されると共に、この接続部が樹脂膜3で覆われた状態となる。
尚、半導体素子1をインターポーザ4に対して押し圧させた状態とする前に、予め加熱工程を行うことで、バンプ電極2表面の酸化膜を樹脂膜3のフラックス機能によって除去しておいても良い。
以上の工程が終了した後には、加熱を行うことにより、樹脂膜3を硬化させる工程を行う。この樹脂膜3の硬化は、上述した接合のための加熱時間を長めにすることで行っても良いし、別途オーブンを用いて行っても良く、また半導体素子1のインターポーザ4に対する押し圧を解除した状態で、樹脂膜3が硬化可能な温度に保持することで行っても良い。
その後必要に応じて、図2(3)に示すように、インターポーザ4と半導体素子1との間に封止樹脂(アンダーフィル)21を充填する。この場合、インターポーザ4と半導体素子1との間にボイドが形成されることがないように、注入方向を設定して硬化前の封止樹脂21をインターポーザ4と半導体素子1との間に注入する。注入後には、封止樹脂21を硬化させて半導体パッケージ23とする。この際、インターポーザ4の周縁部に配置された取り出し用電極5aが露出された状態に保たれるように、封止樹脂21の充填を行うことが重要である。
このようにして得られた半導体パッケージ23は、バンプ電極2を介してインターポーザ4上に半導体素子1がフリップチップ実装されたものとなる。そして、バンプ電極2の周囲が樹脂膜3で個別に覆われ、さらにインターポーザ4と半導体素子1との間に樹脂膜3とは別の材料からなる封止樹脂21が充填された状態となる。
以上説明した半導体パッケージの製造方法では、図1(2)および図1(3)用いて説明したように、フラックス機能を有する樹脂膜3に対して、バンプ電極2を加熱した状態で押し圧することにより、各バンプ電極2が接触した樹脂膜3部分が、それぞれ個別にバンプ電極2に転写される。このため、バンプ電極2間は、隙間が保たれた状態に維持される。
このため、次に、図2(2)を用いて説明したように、インターポーザ4上にバンプ電極2を介して半導体素子1を搭載する場合、各バンプ電極2に転写された樹脂膜3のフラックス機能により、バンプ電極2表面の酸化膜が除去され、電極パターン5とバンプ電極2とが良好に接続されることになる。この際、酸化膜の除去過程において水分が発生するが、上述したように樹脂膜3で覆われたバンプ電極2間には隙間が保たれているため、インターポーザ4と半導体素子1との間に水分が封じ込められることはなく、この隙間から水分が蒸発除去される。したがって、この水分に起因して、インターポーザ4−半導体素子1間にボイドが形成されることを防止できる。
また、バンプ電極2の表面を覆う樹脂膜3と電極パターン5との間に気泡が狭持されたとしても、加熱によってこの気泡が樹脂膜3から放出され、バンプ電極2間の空間を介してインターポーザ4と半導体素子1との間から容易に追い出される。また加熱によって樹脂膜3からガス成分が発生した場合であっても、このガス成分は空間を介してインターポーザ4と半導体素子1との間から容易に追い出される。したがって、後の工程でこの気泡やガス成分が膨張してボイドが形成されることを防止できる。
しかも、インターポーザ4の表面が樹脂膜3によって覆われると言った状態にはならないため、インターポーザ4に対して半導体素子1の位置合わせが容易に行われ、実装位置精度を良好に保つことができる。
さらに、各バンプ電極2の周囲と言った、限られた部分のみが樹脂膜3で覆われるため、インターポーザ4上に半導体素子1をバンプ接続した状態においては、インターポーザ4の取り出し用電極5aが樹脂膜3で覆われることも防止できる。このため、外部装置との接続状態を確保することも可能である。
またさらに、上述した工程の後に図2(3)を用いて説明したように、インターポーザ4と半導体素子1との間に封止樹脂21を充填する工程を行うことで、ボイドを生成させることなくインターポーザ4と半導体素子1との間を封止することが可能である。
以上の結果、ボイドに起因するバンプ電極2間のリークを抑え、高精度に位置合わせされた実装が可能で、外部装置との接続を良好に保つことが可能な信頼性の高い半導体パッケージ23を得ることができる。
そして、このようにして得られた半導体パッケージ23は、樹脂膜3によってバンプ電極2による接続部の機械的な補強が図られる。このため、例えばこの半導体パッケージ23を外部装置に取り付ける場合等の加熱処理や、他の熱変動に対して半導体素子1とインターポーザ4とのバンプ電極2による接続を維持でき、熱変動に対する耐性の向上を図ることができる。
尚、図2(2)で示したように、封止樹脂21を充填する前の状態を半導体パッケージとしても良く、この場合であっても同様の効果を得ることができる。
次に、以上の製造方法で用いられる樹脂膜3について説明する。
この樹脂膜3としては、先に示した特開2003−231876号公報に記載されている接着フィルムが用いられる。すなわち、接着フィルムは、少なくとも1つ以上フェノール性水酸基もしくはカルボキシル基を有する第1の樹脂を含む。これにより、半田及び金属表面の酸化物などの汚れを除去し、半田接合用フラックスとして作用することができる。その理由は、前記フェノール性水酸基もしくはカルボキシル基が還元作用を有するため、半田表面や対面する電極の金属表面に付着する酸化物等を除去できるからである。更に、フラックスとして作用した第1の樹脂は、残存フラックスの除去を不要とすることができる。その理由は、第1の樹脂が半田接合後の加熱過程で硬化するので揮発分等が発生しないからである。残存フラックスの除去を不要とすることができると、半田接合後の洗浄工程を不要にでき、高温、多湿雰囲気でも電気絶縁性を保持し、接合強度、信頼性の高い半田接合が可能となる。
前記第1の樹脂としては、例えばフェノールノボラック樹脂、アルキルフェノールノボラック樹脂、多官能フェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリビニルフェノール樹脂等が挙げられる。
また接着フィルムは、酸化防止剤として作用し、且つ、硬化反応可能な第2の樹脂(第2の化合物)を含むことが好ましい。これにより、フラックス活性の熱安定性を向上することができる。酸化防止剤として作用し、且つ硬化反応可能な第2の樹脂としては、例えば、フェノール系酸化防止剤、アミン系酸化防止剤などが挙げられる。フェノール系酸化防止剤としては、モノフェノール系、ビスフェノール系、そして高分子フェノール系酸化防止剤などがある。更に硬化反応の触媒として作用するものでは、硫黄系酸化防止剤、リン系酸化防止剤などが挙げられる。
この接着フィルムでは、前記第1の樹脂および第2の樹脂とは異なる第3の樹脂を含む。前記第3の樹脂としては、例えばノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂等のエポキシ樹脂、ノボラック型シアネート樹脂、ビスフェノール型シアネート樹脂等のシアネート樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリエーテルイミド樹脂、ポリエーテルスルホン樹脂等の熱可塑性樹脂が挙げられる。これらの中でも、ビスフェノール型エポキシ樹脂(特に長鎖型のビスフェノール型エポキシ樹脂)が好ましい。これにより、半導体素子とインターポーザ等との接着・封止性をより向上することができる。この様な第3の樹脂を含むことにより、フィルム状態に容易にすることができる。
前記第3の樹脂の重量平均分子量は、特に限定されないが、1,000以上が好ましく、特に2,000〜10,000が好ましい。前記第3の樹脂の重量平均分子量が前記下限値未満であるとボイドの発生等により製膜性が低下する場合があり、前記上限値を超えると半田接合時における樹脂の流動性が低下し、半田接合接続の信頼性を向上する効果が低下する場合がある。
前記接着フィルムの軟化温度は、特に限定されないが、40〜150℃が好ましい。これは常温ではタック性が無い方が作業しやすい為である。
尚、樹脂膜3についての以上の記載はあくまでも一例であり、この樹脂膜は、基本的には、常温でフィルム状態であり、バンプを突き刺すとフィルムを形成している樹脂分がバンプに付着するか、もしくは、加熱する事でバンプを突き刺すとフィルムを形成している樹脂分がバンプに付着する性質のものである。そして、この樹脂膜を構成する成分は、加熱により錫等バンプの酸化膜を還元する機能を持ち、且つ長時間の加熱で硬化する機能を持った樹脂膜であればどのような樹脂膜でも良い。
<半導体パッケージの製造方法、半導体パッケージ−2>
図3は、本発明の半導体パッケージの製造方法の第2例の特徴部を示す工程図である。この図に示す第2例の製造方法が、先に図1〜図2を用いて説明した第1例の製造方法と異なるところは、封止樹脂を充填する手順にある。
図3は、本発明の半導体パッケージの製造方法の第2例の特徴部を示す工程図である。この図に示す第2例の製造方法が、先に図1〜図2を用いて説明した第1例の製造方法と異なるところは、封止樹脂を充填する手順にある。
すなわち、第2例の製造方法では、先ず第1例において図1(1)〜図2(2)を用いて説明したと同様の手順を行う。これより、図3(1)に示すように、インターポーザ4上にバンプ電極2を介して半導体素子1を実装し、バンプ電極2による接続部を樹脂膜3で覆った状態とする。
この状態で、図3(2)に示すように、半導体素子1が実装されたインターポーザ4を、支持基板30上に搭載(マウント)する。そして、インターポーザ4の取り出し用電極5aと、支持基板30表面の接続用電極(図示省略)とを、図示したボンディングワイヤー32やリード線のような接続配線によって接続する。
その後、図3(3)に示すように、インターポーザ4と半導体素子1との間に封止樹脂21を充填する。この場合、インターポーザ4と半導体素子1との間にボイドが形成されることがないように、注入方向を設定して硬化前の封止樹脂21をインターポーザ4と半導体素子1との間に注入すること、および注入後には封止樹脂21を硬化させることは、第1例と同様ある。ただしこの際、インターポーザ4の周縁部に配置された取り出し用電極5aには既にボンディングワイヤー32が接続されているため、この接続部が封止樹脂21で覆われても良く、取り出し用電極5aが半導体素子1に近い位置に設けられている場合には封止樹脂21で覆うようにする。
以上の後、図3(4)に示すように、半導体素子1、インターポーザ4、およびボンディングワイヤー32をモールド樹脂33で覆い、このモールド樹脂33を硬化させて半導体パッケージ34を完成させる。
このようにして得られた半導体パッケージ34は、第1例の製造方法によって得られた半導体パッケージと同様に、バンプ電極2を介してインターポーザ4上に半導体素子1がフリップチップ実装されたものとなる。そして、バンプ電極2の周囲が樹脂膜3で個別に覆われ、さらにインターポーザ4と半導体素子1との間に樹脂膜3とは別の材料からなる封止樹脂21が充填された状態となる。また、インターポーザ4がさらに支持基板30上に搭載され、支持基板30の接続電極とインターポーザ4の取り出し用電極5aとがボンディングワイヤー32で接続され、この接続部が封止樹脂21によって覆われたものとなる。
そして、このような第2例の製造方法では、第1例で説明した効果に加えて、次のような効果を得ることができる。すなわち、図3(2)を用いて説明したように、ボンディングワイヤー32による接続時には、バンプ電極5による接合部が樹脂膜3で覆われていて機械的に補強されている。このため、ボンディングワイヤー32による接続時の加熱に対して、バンプ電極2による接合部の接合状態を良好に保つことができる。
そして、図3(3)を用いて説明したように、インターポーザ4と半導体素子1との間に封止樹脂21を注入する際には、インターポーザ4の周縁部に配置された取り出し用電極5aには、既にボンディングワイヤー32が接続されている。このため、封止樹脂21を注入する際に、取り出し用電極5が汚れることを気にすることなく作業を行うことができ、作業性の向上を図ることができる。また、この接続部が封止樹脂21で覆われても良いことから、インターポーザ4の外形、すなわち半導体パッケージ34自体の外形を小型かすることができる。これにより、材料コストの削減を図ることも可能である。
<半導体パッケージの製造装置>
図4には、上述したような製造方法を実施する際に用いられる半導体パッケージの製造装置の全体構成を示す。この図に示す製造装置100は、実装ステージ101,転写ステージ102、および圧着ヘッド103を備えている。
図4には、上述したような製造方法を実施する際に用いられる半導体パッケージの製造装置の全体構成を示す。この図に示す製造装置100は、実装ステージ101,転写ステージ102、および圧着ヘッド103を備えている。
このうち実装ステージ101は、各インターポーザ(4)に分割する前のウェハWを加熱可能に載置固定するためのステージであり、載置されたウェハWを吸着固定するための吸着源となる真空ポンプ(図示省略)を備えている。そして、ウェハWが吸着固定されるステージ面101a下にはウェハWを加熱するためのヒータ(図示省略)が内蔵されている。
また転写ステージ102は、樹脂膜3を載置固定するためのステージである。ここでは、半導体パッケージの製造方法の説明において図1(1)を用いて説明したように、PETフィルムなどの台紙(20)上に塗布された状態の樹脂膜3が用いられることする。そして、転写ステージ102のステージ面102a上に、樹脂膜3が上方に向くように台紙(20)付きの樹脂膜3が載置固定される。
またこの転写ステージ102は、例えば台紙(20)付きの樹脂膜3をロール状に巻き付けた供給部104を備えている。一方、この供給部104から樹脂膜3をロール状に巻き取る巻取部105を備えている。そしてさらに、供給部103から巻取部105に巻き取られる樹脂膜3の通過部分を載置するステージ部106とを備えている。このステージ部106における樹脂膜3の載置高さは、先に説明した実装ステージ101におけるウェハWの載置高さと同程度に設定されていることとが好ましい。
そして圧着ヘッド103は、半導体素子1を保持すると共に加熱し、さらに保持した半導体素子1の表面を実装ステージ101のステージ面101aと転写ステージ102のステージ面102aとに対してそれぞれ押し圧自在に構成されている。
このため、この圧着ヘッド103には、半導体素子1をその裏面側において吸着固定するための吸着源となる真空ポンプ(図示省略)を備えている。また、吸着面103の下方(内部)には保持した半導体素子1を加熱するためのヒータ(図示省略)が内蔵されている。尚、圧着ヘッド103の吸着面103aは、実装ステージ101のステージ面101aと転写ステージ102のステージ面102aとに対して対向する状態で設けられることになるため、図面においては下方向きとなる。
また、この圧着ヘッド103は、保持した半導体素子1の表面を実装ステージ101のステージ面101aと転写ステージ102のステージ面102aとに対してそれぞれ押し圧自在とするための駆動部107を備えている。この駆動部107は、吸着ヘッド103の吸着面103aを、x,y,z方向に移動させ、さらには吸着ヘッド103を下に向けた状態で回転移動させる。
次に、このような構成の製造装置を用いて上述した製造方法を行う場合の駆動を、図4〜図5に基づいて説明する。尚、図1を用いて説明した工程との対応関係を括弧内に示す。
先ず、ここでの図示を省略した半導体素子トレーに、圧着ヘッド103を移動させる。そして、バンプ電極面が下方に向くようにトレー内に配列された半導体素子1を圧着ヘッド103に吸着保持させる。
そして、図4に示すように、圧着ヘッド103の駆動により、半導体素子1を転写ステージ102上に移動させる。一方、転写ステージ102のステージ面102a上には、巻取部105の駆動により樹脂膜3の未使用部分を載置させておく。[図1(1)対応]
次に、図5(1)に示すように、圧着ヘッド103の駆動により、半導体素子1を転写ステージ102のステージ面102a上の樹脂膜3に対して押し圧させる。この際、吸着ヘッド103により半導体素子1を加熱し、半導体素子1のバンプ電極を介して、樹脂膜3を軟化させる。[図1(2)対応]
その後、再び図4に示すように、圧着ヘッド103の駆動により、半導体素子1を樹脂膜3から引き上げる。これにより、軟化した樹脂膜3を、個々のバンプ電極2を覆う状態でバンプ電極2に転写させる。[図1(3)対応]
次いで、図5(2)に示すように、圧着ヘッド103の駆動により、半導体素子1を実装ステージ101上に移動させ、ステージ面101a上に載置固定されたウェハWの各インターポーザ部分に対して半導体素子1を位置合わせし、続けて半導体素子1をウェハWの各インターポーザ部分に押し圧する。この際、吸着ヘッド103により半導体素子1を加熱し、また実装ステージ101によりウェハWを加熱することにより、バンプ電極を介しての接続を行う。[図2(2)参照]
以上の後には、先に述べた工程を繰り返し行うことにより、ウェハWの各インターポーザ部分にそれぞれ半導体素子1を実装していく。ただし、この繰り返しにおいては、図6(1)、図6(2)に示すように、転写ステージ102上の樹脂膜3に対して、半導体素子1のバンプ電極を押し圧し、バンプ電極に樹脂膜3を転写した後に、図6(3)に示すように半導体素子1を樹脂膜3から引き上げてから、図6(4)に示すように次の半導体素子1’を押し圧する直前までの間に、転写ステージ102の巻取部105の駆動により、未使用の樹脂膜3部分をステージ部106に移動させる。
以上のような構成の製造装置によれば、上述した駆動手順により、先に説明した半導体パッケージの製造方法を実施することが可能である。
尚、上述した実施形態の説明においては、半導体素子1側にバンプ電極2が設けられ、インターポーザ4側に電極パターン5が設けられている場合を説明した。しかしながら、インターポーザ(回路基板)側にバンプ電極が形成され、半導体チップなどの半導体素子側に電極パターンが設けられている場合であっても、本発明を適用することが可能であり、同様の効果を得ることができる。この場合、上述した実施形態において、半導体素子を回路基板に、回路基板を半導体素子に置き換えることとする。
1…半導体素子、2…バンプ電極、3…樹脂膜、4…インターポーザ(回路基板)、5…電極パターン、5a…取り出し用電極、21…封止樹脂、23,34…半導体パッケージ、30…支持基板、32…ボンディングワイヤー(接続配線)、100…製造装置、101…実装ステージ、102…転写ステージ、103…圧着ヘッド、104…供給部、105…巻取部、106…ステージ部
Claims (10)
- 半導体素子を回路基板上にフリップチップ実装してなる半導体パッケージの製造方法であって、
フラックス機能を有する樹脂膜に対して半導体素子または回路基板に形成されたバンプ電極を加熱した状態で押し圧することにより、当該バンプ電極側に当該樹脂膜を転写する工程を行う
ことを特徴とする半導体パッケージの製造方法。 - 請求項1記載の半導体パッケージの製造方法において、
前記樹脂膜を転写する工程の後、
前記回路基板または半導体素子の電極パターンに前記樹脂膜を介して前記バンプ電極を当接させた状態で加熱することによって当該バンプ電極と電極パターンとを接続し、当該回路基板上に半導体素子を搭載する工程とを行う
ことを特徴とする半導体パッケージの製造方法。 - 請求項2記載の半導体パッケージの製造方法において、
前記回路基板上に前記半導体素子を搭載する工程の後、
前記半導体素子と前記回路基板との間に封止樹脂を充填する工程を行う
ことを特徴とする半導体パッケージの製造方法。 - 請求項2記載の半導体パッケージの製造方法において、
前記回路基板上に前記半導体素子を搭載する工程の後、
加熱によって前記樹脂膜を硬化させる工程と、
前記半導体素子と前記回路基板との間に封止樹脂を充填する工程とをこの順に行う
ことを特徴とする半導体パッケージの製造方法。 - 請求項2記載の半導体パッケージの製造方法において、
前記回路基板上に前記半導体素子を搭載する工程の後、
支持基板上に前記回路基板を搭載し、当該支持基板の接続電極と当該回路基板の取り出し用電極とを接続配線によって接続する工程と、
前記半導体素子と前記回路基板との間に封止樹脂を充填する工程とをこの順に行う
ことを特徴とする半導体パッケージの製造方法。 - バンプ電極を介して回路基板上に半導体素子をフリップチップ実装してなる半導体パッケージにおいて、
前記バンプ電極の周囲を個別に覆う状態で樹脂膜が設けられている
ことを特徴とする半導体パッケージ。 - 請求項6記載の半導体パッケージにおいて、
前記回路基板と前記半導体素子との間には封止樹脂が充填されている
ことを特徴とする半導体パッケージ。 - 請求項6記載の半導体パッケージにおいて、
前記半導体素子がフリップチップ実装された回路基板をさらに搭載する支持基板と、
前記支持基板の接続電極と前記回路基板の取り出し用電極とを接続する接続配線とを備え、
前記封止樹脂によって前記接続配線と前記取り出し用電極との接続部が覆われている
ことを特徴とする半導体パッケージ。 - 回路基板または半導体素子を加熱可能に載置固定するための実装ステージと、
樹脂膜を載置固定するための転写ステージと、
半導体素子または回路基板を加熱保持した状態で当該半導体素子または回路基板の表面を前記実装ステージのステージ面と前記転写ステージのステージ面とに対してそれぞれ押し圧自在な圧着ヘッドとを備えた
ことを特徴とする半導体パッケージの製造装置。 - 請求項9記載の半導体パッケージの製造装置において、
前記転写ステージは、
前記樹脂膜をロール状に巻き付けた供給部と、
前記供給部から前記樹脂膜をロール状に巻き取る巻取部と、
前記供給部から前記巻取部に巻き取られる前記樹脂膜の通過部分を載置するステージ部とを備えている
ことを特徴とする半導体パッケージの製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004154123A JP2005340317A (ja) | 2004-05-25 | 2004-05-25 | 半導体パッケージの製造方法、半導体パッケージ、および半導体パッケージの製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004154123A JP2005340317A (ja) | 2004-05-25 | 2004-05-25 | 半導体パッケージの製造方法、半導体パッケージ、および半導体パッケージの製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005340317A true JP2005340317A (ja) | 2005-12-08 |
Family
ID=35493567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004154123A Pending JP2005340317A (ja) | 2004-05-25 | 2004-05-25 | 半導体パッケージの製造方法、半導体パッケージ、および半導体パッケージの製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005340317A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4882033B1 (ja) * | 2011-06-03 | 2012-02-22 | 株式会社Welcon | 金属ベローズの製造方法及び金属ベローズ |
JP2013131669A (ja) * | 2011-12-22 | 2013-07-04 | Shinko Electric Ind Co Ltd | 電子装置及びその製造方法 |
JP2014225528A (ja) * | 2013-05-15 | 2014-12-04 | パナソニック株式会社 | フラックス供給装置、電子部品搭載装置、及び電子部品搭載方法 |
JP2014225529A (ja) * | 2013-05-15 | 2014-12-04 | パナソニック株式会社 | フラックス転写用テープ |
JP2014229856A (ja) * | 2013-05-27 | 2014-12-08 | パナソニック株式会社 | 電子部品実装方法 |
-
2004
- 2004-05-25 JP JP2004154123A patent/JP2005340317A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4882033B1 (ja) * | 2011-06-03 | 2012-02-22 | 株式会社Welcon | 金属ベローズの製造方法及び金属ベローズ |
JP2013131669A (ja) * | 2011-12-22 | 2013-07-04 | Shinko Electric Ind Co Ltd | 電子装置及びその製造方法 |
JP2014225528A (ja) * | 2013-05-15 | 2014-12-04 | パナソニック株式会社 | フラックス供給装置、電子部品搭載装置、及び電子部品搭載方法 |
JP2014225529A (ja) * | 2013-05-15 | 2014-12-04 | パナソニック株式会社 | フラックス転写用テープ |
JP2014229856A (ja) * | 2013-05-27 | 2014-12-08 | パナソニック株式会社 | 電子部品実装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4809761B2 (ja) | エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜 | |
JP4145730B2 (ja) | 半導体内蔵モジュール | |
US8080447B2 (en) | Method of manufacturing semiconductor device including exposing a dicing line on a wafer | |
JP2011222553A (ja) | 半導体チップ内蔵配線基板及びその製造方法 | |
JP2016184612A (ja) | 半導体装置の実装方法 | |
JP2003264205A (ja) | 半導体装置の製造方法 | |
JP2008159682A (ja) | 多層プリント配線板およびその製造方法 | |
JP2012015239A (ja) | 部品内蔵配線基板 | |
WO2005036633A1 (ja) | 電子部材の製造方法、及び、接着材付icチップ | |
JP4621595B2 (ja) | 半導体装置の製造方法 | |
WO2009107342A1 (ja) | 電子部品モジュールの製造方法 | |
JP5180137B2 (ja) | 半導体装置の製造方法 | |
JP2005340317A (ja) | 半導体パッケージの製造方法、半導体パッケージ、および半導体パッケージの製造装置 | |
US20090246918A1 (en) | Method of manufacturing semiconductor device | |
JP2009259997A (ja) | 電子部品モジュールの製造方法 | |
JP2012182350A (ja) | モジュール部品及びモジュール部品の製造方法 | |
JP2011049298A (ja) | 半導体装置の製造方法 | |
JP2009259998A (ja) | 電子部品モジュールの製造方法 | |
JP2007266129A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007067053A (ja) | 部品内蔵モジュールとその製造方法 | |
JP4441090B2 (ja) | プリント配線基板に半導体チップを装着する方法 | |
JP2000058597A (ja) | 電子部品実装方法 | |
JP4016557B2 (ja) | 電子部品の実装構造及び実装方法 | |
JP2011187699A (ja) | 半導体装置およびその製造方法 | |
JP3431316B2 (ja) | 半導体装置の製造方法及び半導体チツプの実装方法 |