JP2005338285A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- JP2005338285A JP2005338285A JP2004155026A JP2004155026A JP2005338285A JP 2005338285 A JP2005338285 A JP 2005338285A JP 2004155026 A JP2004155026 A JP 2004155026A JP 2004155026 A JP2004155026 A JP 2004155026A JP 2005338285 A JP2005338285 A JP 2005338285A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- liquid crystal
- electrode
- display device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
本発明は、マトリクス状に配列された複数の画素電極にそれぞれスイッチング素子としてのトランジスタが接続されたいわゆるアクティブマトリクス型の液晶表示装置に関するものである。 The present invention relates to a so-called active matrix type liquid crystal display device in which transistors as switching elements are respectively connected to a plurality of pixel electrodes arranged in a matrix.
図８は、スイッチング素子として薄膜トランジスタ（以下、ＴＦＴと称する。）３２を用いたアクティブマトリクス型の液晶表示装置３１の等価回路図である。液晶表示装置３１は、対向して配置される２枚の透明基板間に液晶層を介在させて構成されている。一方の透明基板の液晶層側の表面には、複数の走査配線３３が互いに平行に配置されるとともに、走査配線３３に直交する複数の信号配線３４が互いに平行に配置されている。複数の走査配線３３と複数の信号配線３４とが交差することによって形成された複数の矩形領域内には、画素電極３５とＴＦＴ３２とがそれぞれ配置されている。ＴＦＴ３２のゲート電極には走査配線３３が接続され、ソース電極には信号配線３４が接続され、ドレイン電極には画素電極３５が接続されている。また、他方の透明基板の液晶層側の表面には、１枚の共通電極３６が形成されている。この液晶表示装置３１では、共通電極３１と画素電極３５との間の液晶が画素に相当する。
FIG. 8 is an equivalent circuit diagram of an active matrix type liquid
このような構成の液晶表示装置３１では、共通電極３６に基準信号を供給するとともに、１番目の走査配線３３にゲート信号を供給して該走査配線３３に接続されているＴＦＴ３２をオン状態とし、複数の信号配線３４にデータ信号を供給してオン状態のＴＦＴ３２に接続されている画素電極３５にデータ信号を供給する。これによって、データ信号が供給されている画素電極３５と共通電極３６との間の液晶（画素）が駆動され、１表示ライン分の表示が行われる。以下、２番目以降の走査配線３３に順次ゲート信号を供給しながら同様の動作を繰り返すことによって、１画面分の画素が駆動され、画像が表示される。
In the liquid
ところで、近年、多数の人々に伝達したい映像や文字などの情報を発信するための表示システムとして、デジタルサイネージシステム（Digital Signage System）が普及してきている。このデジタルサイネージシステムは、表示装置と、この表示装置に表示させたい画像を作成して出力する管理装置とを備えて構成される。表示装置は、たとえば空港や駅などの人が多数集まる場所に配置される。管理装置は、コンピュータシステムで実現され、表示させたい画像をディスプレイ上で作成し、画像信号を表示装置に出力する。 By the way, in recent years, a digital signage system (Digital Signage System) has become widespread as a display system for transmitting information such as images and characters to be transmitted to many people. The digital signage system includes a display device and a management device that creates and outputs an image to be displayed on the display device. The display device is arranged at a place where many people gather, such as an airport or a station. The management device is realized by a computer system, creates an image to be displayed on a display, and outputs an image signal to the display device.
このデジタルサイネージシステムでは、多数の人々が画像を目視できるようにするために、大きな表示画面を有する表示装置を用いる必要があり、また設置スペースの観点からは薄型の表示装置を用いることが好ましい。これらの点を考慮して、デジタルサイネージシステムでは、ＣＲＴ（Cathode Ray Tube：陰極線管）に比べて薄型化および表示画面の大型化が実現されている液晶表示装置が用いられている。 In this digital signage system, it is necessary to use a display device having a large display screen so that a large number of people can see the image, and it is preferable to use a thin display device from the viewpoint of installation space. In consideration of these points, a digital signage system uses a liquid crystal display device that is thinner and has a larger display screen than a CRT (Cathode Ray Tube).
デジタルサイネージシステムの表示装置として、ＴＦＴを用いたアクティブマトリクス型の液晶表示装置を使用した場合、表示画面に焼き付きが起きやすいという問題がある。焼き付きとは、表示装置の電源をオフにして画像を消去しても表示画面上にそれまで表示していた画像が薄く残って見える現象であり、同じ画像を長時間表示したときに特に起きやすい。デジタルサイネージシステムでは同じ画像を常時表示させることが多いので、液晶表示装置の表示画面に特に焼き付きが起きやすい。 When an active matrix type liquid crystal display device using TFT is used as a display device of a digital signage system, there is a problem that image sticking is likely to occur on the display screen. Burn-in is a phenomenon in which even if an image is erased by turning off the power of the display device, the image that has been displayed so far appears to remain thin on the display screen, and is particularly likely to occur when the same image is displayed for a long time. . Since digital signage systems often display the same image at all times, burn-in is particularly likely to occur on the display screen of a liquid crystal display device.
焼き付きの原因は、ＴＦＴの光リークによってオフ電流（光リーク電流）が増加することであると考えられている。ＴＦＴの光リークとは、ＴＦＴの半導体層に光が入射してキャリアが発生することであり、キャリアが発生することによってＴＦＴのオフ電流が増加する。このとき、画素（液晶）には画像を表示するために駆動電圧が印加されるが、背景（白色または黒色）を表示するための画素には実質的に駆動電圧は印加されていないが、画像を表示するための画素には所定の電圧値の駆動電圧が印加されている。そのため、所定の電圧値の駆動電圧が印加されている画素では、ＴＦＴのオフ電流が増加すると、画素すなわち液晶に直流電流が流れる。液晶に直流電流が流れると、液晶層に含まれている配向剤などの不純物が直流電流によって移動する。そして、直流電流が長時間同じ方向に流れると、不純物は電極表面まで到達し、さらには電極表面に吸着してしまう。 The cause of burn-in is considered to be an increase in off-current (light leakage current) due to light leakage of the TFT. The light leakage of the TFT means that light is incident on the semiconductor layer of the TFT and carriers are generated. The generation of carriers increases the off current of the TFT. At this time, a drive voltage is applied to the pixels (liquid crystal) to display an image, but substantially no drive voltage is applied to the pixels to display the background (white or black). A driving voltage having a predetermined voltage value is applied to the pixel for displaying the image. Therefore, in a pixel to which a driving voltage having a predetermined voltage value is applied, a direct current flows through the pixel, that is, the liquid crystal when the off-current of the TFT increases. When a direct current flows through the liquid crystal, impurities such as an alignment agent contained in the liquid crystal layer move due to the direct current. When a direct current flows in the same direction for a long time, the impurities reach the electrode surface and are further adsorbed on the electrode surface.
液晶表示装置において同じ画像を長時間表示すると、画像を表示している画素には長時間駆動電圧が印加されることになり、直流電流も長時間流れることになる。そして、上述したように直流電流が長時間流れると、不純物が電極表面まで到達し、さらには電極表面に吸着してしまう。したがって、同じ画像を長時間表示すると、画像を表示している画素（液晶）に駆動電圧を印加している電極の表面に不純物が吸着し、これが焼き付きの原因になっていると考えられる。 When the same image is displayed for a long time in the liquid crystal display device, a driving voltage is applied to the pixel displaying the image for a long time, and a direct current also flows for a long time. As described above, when a direct current flows for a long time, the impurities reach the electrode surface and are further adsorbed on the electrode surface. Therefore, when the same image is displayed for a long time, it is considered that impurities are adsorbed on the surface of the electrode to which the drive voltage is applied to the pixel (liquid crystal) displaying the image, and this is a cause of burn-in.
光リークによるＴＦＴのオフ電流を抑えることができる液晶表示装置が、たとえば特許文献１に記載されている。特許文献１に記載されている液晶表示装置では、走査配線と信号配線の交差部近傍にトランジスタが設けられ、該トランジスタのゲート電極に該走査配線が、ソース電極に該信号配線が、ドレイン電極に画素電極がそれぞれ接続されたアクティブマトリクス基板において、該トランジスタの半導体層とソース、ドレイン電極との重なり部分を遮光している。この構造によって、トランジスタの半導体層とソース、ドレイン電極との重なり部分に光が入射するのを防止できるので、キャリアの発生を防止して光リークによるトランジスタのオフ電流を抑えることができる。これによって、表示画面の焼き付きを防止することができる。 For example, Patent Document 1 discloses a liquid crystal display device that can suppress an off current of a TFT due to light leakage. In the liquid crystal display device described in Patent Document 1, a transistor is provided in the vicinity of an intersection of a scanning wiring and a signal wiring, the scanning wiring is formed on the gate electrode of the transistor, the signal wiring is formed on the source electrode, and the drain electrode is formed on the drain electrode. In the active matrix substrate to which each pixel electrode is connected, the overlapping portion between the semiconductor layer of the transistor and the source and drain electrodes is shielded from light. With this structure, light can be prevented from entering the overlapping portion between the semiconductor layer of the transistor and the source and drain electrodes, so that generation of carriers can be prevented and the off-state current of the transistor due to light leakage can be suppressed. Thereby, burn-in of the display screen can be prevented.
また、液晶層に添加する配向剤として、不純物が電極表面に吸着しにくい配向剤を使用することで焼き付きを防止する対策も採られている。
トランジスタの半導体層とソース、ドレイン電極との重なり部分を遮光した液晶表示装置では、遮光層に対して垂直方向から入射する光は遮光できるけれども、斜め方向から入射する光は完全には遮光できないので、光リークによるトランジスタのオフ電流の抑制が充分ではなく、表示画面の焼き付きの防止は充分ではない。また、不純物が電極表面に吸着しにくい配向剤を使用した液晶表示装置では、光リークによるトランジスタのオフ電流自体を抑制するものではないので、やはり表示画面の焼き付きの防止は充分ではない。 In a liquid crystal display device in which the overlapping portion between the transistor semiconductor layer and the source and drain electrodes is shielded, light incident on the light shielding layer from the vertical direction can be shielded, but light incident from an oblique direction cannot be completely shielded. Further, the suppression of the off-state current of the transistor due to light leakage is not sufficient, and the prevention of image burn-in on the display screen is not sufficient. Further, in a liquid crystal display device using an alignment agent in which impurities are difficult to be adsorbed on the electrode surface, the off-current of the transistor itself due to light leakage is not suppressed, so that the display screen is not sufficiently prevented from being burned.
本発明は、このような従来技術における問題点に着目してなされたものであって、光リークによるトランジスタのオフ電流を抑制し、表示画面の焼き付きの発生を抑制することができる液晶表示装置を提供することを目的とする。 The present invention has been made paying attention to such problems in the prior art, and a liquid crystal display device capable of suppressing the off-current of a transistor due to light leakage and suppressing the occurrence of burn-in of a display screen. The purpose is to provide.
本発明に係る液晶表示装置は、複数の走査配線と複数の信号配線とが交差するように設けられるとともに、前記走査配線と前記信号配線とが交差する交差部近傍にスイッチング素子としてのトランジスタが設けられ、該トランジスタのゲート電極に前記走査配線が、ソース電極に前記信号配線が、ドレイン電極に画素電極がそれぞれ接続されたアクティブマトリクス基板と、ほぼ全面に共通電極が設けられた対向基板とが、液晶層を介在して対向するように配置されてなる液晶表示装置において、前記スイッチング素子としてのトランジスタのソース電極と前記信号配線との間に、抵抗素子としてのトランジスタが設けられ、該トランジスタのドレイン電極に前記スイッチング素子としてのトランジスタのソース電極が、ソース電極に前記信号配線が、ゲート電極に前記走査配線がそれぞれ接続され、さらにスイッチング素子としてのトランジスタのソース電極と抵抗素子としてのトランジスタのドレイン電極との接続配線に、付加容量を接続したことを特徴としている。 The liquid crystal display device according to the present invention is provided such that a plurality of scanning wirings and a plurality of signal wirings intersect, and a transistor as a switching element is provided in the vicinity of an intersection where the scanning wirings and the signal wiring intersect. An active matrix substrate in which the scanning wiring is connected to the gate electrode of the transistor, the signal wiring is connected to the source electrode, and the pixel electrode is connected to the drain electrode, and a counter substrate having a common electrode provided on almost the entire surface. In a liquid crystal display device arranged to face each other with a liquid crystal layer interposed therebetween, a transistor as a resistance element is provided between a source electrode of the transistor as the switching element and the signal wiring, and a drain of the transistor The source electrode of the transistor as the switching element is connected to the electrode, and the signal is connected to the source electrode. Wiring, the scanning lines to the gate electrode are connected, further connection wiring between the drain electrode of the transistor as a source electrode and the resistor of the transistor as a switching element, is characterized in that to connect the additional capacitor.
本発明の液晶表示装置によれば、スイッチング素子としてのトランジスタのソース電極と信号配線との間には抵抗素子としてのトランジスタが設けられ、さらに２つのトランジスタの接続配線には付加容量が接続されるので、スイッチング素子としてのトランジスタのソース電極と信号配線との間に、抵抗素子と付加容量とからなる遅延回路が設けられたことになる。 According to the liquid crystal display device of the present invention, the transistor as the resistance element is provided between the source electrode of the transistor as the switching element and the signal wiring, and the additional capacitor is connected to the connection wiring of the two transistors. Therefore, a delay circuit composed of a resistance element and an additional capacitor is provided between the source electrode of the transistor as a switching element and the signal wiring.
スイッチング素子としてのトランジスタを用いたアクティブマトリクス型の液晶表示装置では、第１水平表示ラインに対応する１本目の走査配線にトランジスタをオン状態にするゲートオン信号を供給し、ゲートオン信号が供給されている走査配線に接続されている複数のトランジスタをオン状態にするとともに、第１水平表示ラインの画像データに対応した表示電圧信号を複数の信号配線に供給し、オン状態のトランジスタに接続されている画素電極に表示電圧信号を供給する。これによって、第１水平表示ラインの画像表示が行われる。以下、ゲートオン信号を供給する走査配線を１本ずつずらしながら、各水平表示ラインの画像データに対応した表示電圧信号を信号配線に順次供給することによって、第２水平表示ライン以降の各水平表示ラインの画像表示が順次行われ、最後の水平表示ラインの画像表示が行われると、再び第１水平表示ラインにもどり、同じ動作が繰り返される。 In an active matrix liquid crystal display device using a transistor as a switching element, a gate-on signal for turning on a transistor is supplied to a first scanning wiring corresponding to a first horizontal display line, and a gate-on signal is supplied. The plurality of transistors connected to the scanning wiring are turned on, and the display voltage signal corresponding to the image data of the first horizontal display line is supplied to the plurality of signal wirings, so that the pixels connected to the on-state transistors A display voltage signal is supplied to the electrodes. Thereby, the image display of the first horizontal display line is performed. Thereafter, the display voltage signals corresponding to the image data of each horizontal display line are sequentially supplied to the signal lines while shifting the scanning lines for supplying the gate-on signal one by one, so that each horizontal display line after the second horizontal display line is supplied. When the image display is sequentially performed and the image display of the last horizontal display line is performed, the operation returns to the first horizontal display line again, and the same operation is repeated.
したがって、１つの画素に注目すると、トランジスタがオン状態となり、表示電圧信号が画素電極に供給されると、画素電極には電荷が蓄積され、画素電極と共通電極との間には所定の電位差が生じ、画素である液晶層に電界が印加されて画像データに応じた表示状態が実現される。そして、トランジスタがオフ状態になると、次にトランジスタがオン状態となるまでの期間、画素の表示状態は維持されることになる。 Therefore, paying attention to one pixel, when the transistor is turned on and a display voltage signal is supplied to the pixel electrode, charges are accumulated in the pixel electrode, and a predetermined potential difference is generated between the pixel electrode and the common electrode. As a result, an electric field is applied to the liquid crystal layer, which is a pixel, and a display state corresponding to the image data is realized. When the transistor is turned off, the display state of the pixel is maintained until the transistor is turned on next time.
ところで、トランジスタはオフ状態であってもソース電極−ドレイン電極間で完全に電流を遮断できるわけではなく、画素電極から信号配線に向かって微少な電流（オフ電流）が流れている。さらに、オフ状態にあるトランジスタでは、その半導体層に光が入射してキャリアが発生し、オフ電流が増加するという光リークが起こる場合がある。 By the way, even when the transistor is in the off state, the current cannot be completely cut off between the source electrode and the drain electrode, and a minute current (off current) flows from the pixel electrode to the signal wiring. Further, in a transistor in an off state, light may enter the semiconductor layer to generate carriers, resulting in light leakage in which off current increases.
光リークによるオフ電流の増加は、上述したように液晶表示装置の表示画面における焼き付きの原因となるが、本発明では、スイッチング素子としてのトランジスタのソース電極と信号配線との間に遅延回路が設けられているので、光リークによるオフ電流の増加が抑えられ、表示画面の焼き付きを防止することができる。 The increase in off-current due to light leakage causes burn-in in the display screen of the liquid crystal display device as described above. In the present invention, a delay circuit is provided between the source electrode of the transistor as a switching element and the signal wiring. Therefore, an increase in off current due to light leakage can be suppressed, and burn-in of the display screen can be prevented.
図１は、本発明の一実施形態である液晶表示装置１を構成するアクティブマトリクス基板２の拡大平面図であり、図２は、液晶表示装置１の構造を示す断面図であり、図１の切断面線ＩＩ−ＩＩから見た断面図である。 FIG. 1 is an enlarged plan view of an active matrix substrate 2 constituting a liquid crystal display device 1 according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view showing the structure of the liquid crystal display device 1. It is sectional drawing seen from the cut surface line II-II.
液晶表示装置１は、行列状に配列された複数の画素電極４に対応させてそれぞれスイッチング素子としてのＴＦＴ（薄膜トランジスタ）５が設けられているアクティブマトリクス基板２と、ガラスなどの透明基板６のほぼ全面に１枚の共通電極７が形成されている対向基板３との間に液晶層８を介在させて構成されている（図２参照）。
The liquid crystal display device 1 includes an active matrix substrate 2 provided with TFTs (thin film transistors) 5 serving as switching elements corresponding to a plurality of pixel electrodes 4 arranged in a matrix, and a transparent substrate 6 such as glass. The liquid crystal layer 8 is interposed between the
アクティブマトリクス基板２は、図１に示すように、ガラスなどの透明基板９上に、互いに平行な複数の走査配線Ｇと、走査配線Ｇに直交するとともに互いに平行な複数の信号配線Ｓとを形成し、走査配線Ｇと信号配線Ｓとによって区画された略矩形状の領域内に、スイッチング素子としてＴＦＴ５と、画素電極４と、抵抗素子としてのＴＦＴ１０と、容量素子を構成する付加容量電極１１とを形成して構成されている。
As shown in FIG. 1, the active matrix substrate 2 forms a plurality of scanning wirings G parallel to each other and a plurality of signal wirings S orthogonal to the scanning wirings G and parallel to each other on a transparent substrate 9 such as glass. In a substantially rectangular area defined by the scanning wiring G and the signal wiring S, the
走査配線Ｇと信号配線Ｓとが交差する交差部近傍に、スイッチング素子としてのＴＦＴ５と、抵抗素子としてのＴＦＴ１０とが設けられている。スイッチング素子としてのＴＦＴ５のゲート電極５Ｇは走査配線Ｇに、ソース電極５Ｓは抵抗素子としてのＴＦＴ１０のドレイン電極１０Ｄに、ドレイン電極５Ｄは画素電極４にそれぞれ接続されている。また、抵抗素子としてのＴＦＴ１０のゲート電極１０Ｇは走査配線Ｇに、ソース電極１０Ｓは信号配線Ｓに、ドレイン電極１０Ｄはスイッチング素子としてのＴＦＴ５のソース電極５Ｓにそれぞれ接続されている。
In the vicinity of the intersection where the scanning wiring G and the signal wiring S intersect, a
さらに、接続配線部分１２はスイッチング素子としてのＴＦＴ５のソース電極５Ｓと抵抗素子としてのＴＦＴ１０のドレイン電極１０Ｄで接続さる接続配線部分１２１と、前記接続部分１２１から伸びて上層に絶縁膜を介して付加容量電極１１が積層されている付加容量部分１２２を有する。付加容量は、付加容量部分１２２と付加容量電極１１間で構成される。
Furthermore, the
アクティブマトリクス基板２は、以下のようにして製造される。ガラスなどから成る透明基板９の表面に、たとえばスパッタリング法によって金属膜を形成し、この金属膜をエッチングによって所定の形状にパターニングして、互いに平行な複数の走査配線Ｇと、走査配線Ｇに接続されるゲート電極５Ｇ，１０Ｇを形成する。それから、走査配線Ｇおよびゲート電極５Ｇ，１０Ｇを覆うように透明基板９表面全体に絶縁膜１３を形成する。
The active matrix substrate 2 is manufactured as follows. A metal film is formed on the surface of the transparent substrate 9 made of glass, for example, by sputtering, and the metal film is patterned into a predetermined shape by etching, and connected to a plurality of scanning wirings G parallel to each other and the scanning wirings
次に、絶縁膜１３上であってゲート電極５Ｇ，１０Ｇに重なるように半導体層１４を形成し、半導体層１４の両端にそれぞれ金属膜を形成してソース電極５Ｓ，１０Ｓとドレイン電極５Ｄ，１０Ｄとを形成する。それから、前面に形成した金属膜をパターニングして、抵抗素子としてＴＦＴ１０のソース電極１０Ｓに接続される信号配線Ｓと、抵抗素子としてのＴＦＴ１０のドレイン電極１０Ｄとスイッチング素子としてのＴＦＴ５のソース電極５Ｓとを接続する接続配線である接続配線１２と、接続配線１２に接続される付加容量電極１１と、スイッチング素子としてのＴＦＴ５のドレイン電極５Ｄに接続される画素電極４とを形成する。
Next, a
最後に、全面にポリイミドなどの樹脂膜を形成し、ラビング法などによって樹脂膜に配向処理を施して配向膜１５を形成してアクティブマトリクス基板２が完成する。
Finally, a resin film such as polyimide is formed on the entire surface, and the
一方、対向基板３は、ガラスなどから成る透明基板６のほぼ全面に共通電極７である金属膜を形成し、さらにその表面にポリイミドなどの樹脂膜を形成し、ラビング法などによって樹脂膜に配向処理を施して配向膜１６を形成して製造される。カラー表示を行う場合は、共通電極７の表面であって、アクティブマトリクス基板２の各画素電極４に対向する位置に、カラーフィルタを形成する。なお、カラーフィルタは、アクティブマトリクス基板２側に形成してもよい。
On the other hand, the
図３は、液晶表示装置１の等価回路を示す回路図である。本実施形態の液晶表示装置１では、スイッチング素子としてのＴＦＴ５のソース電極５Ｓと信号配線Ｓとの間には抵抗素子としてのＴＦＴ１０が設けられ、さらに２つのＴＦＴ５，１０の間には付加容量Ｃｓが接続されているので、スイッチング素子としてのＴＦＴ５のソース電極５Ｓと信号配線Ｓとの間に、抵抗素子であるＴＦＴ１０と付加容量Ｃｓとからなる遅延回路が設けられたことになる。
FIG. 3 is a circuit diagram showing an equivalent circuit of the liquid crystal display device 1. In the liquid crystal display device 1 of the present embodiment, a
スイッチング素子としてのＴＦＴ５を用いたアクティブマトリクス型の液晶表示装置１では、第１水平表示ラインに対応する１本目の走査配線ＧにＴＦＴ５，１０をオン状態にするゲートオン信号を供給し、ゲートオン信号が供給されている走査配線Ｇに接続されている複数のＴＦＴ５，１０をオン状態にするとともに、第１水平表示ラインの画像データに対応した表示電圧信号を複数の信号配線Ｓに供給し、オン状態のＴＦＴ５に接続されている画素電極４に表示電圧信号を供給する。これによって、第１水平表示ラインの画像表示が行われる。
In the active matrix liquid crystal display device 1 using the
以下、ゲートオン信号を供給する走査配線Ｇを１本ずつずらしながら、各水平表示ラインの画像データに対応した表示電圧信号を信号配線Ｓに順次供給することによって、第２水平表示ライン以降の各水平表示ラインの画像表示が順次行われ、最後の水平表示ラインの画像表示が行われると、再び第１水平表示ラインにもどり、同じ動作が繰り返される。 Hereinafter, by sequentially supplying the display voltage signal corresponding to the image data of each horizontal display line to the signal line S while shifting the scanning line G for supplying the gate-on signal one by one, each horizontal line after the second horizontal display line is supplied. When the image display of the display lines is sequentially performed and the image display of the last horizontal display line is performed, the display returns to the first horizontal display line again, and the same operation is repeated.
したがって、１つの画素に注目すると、ＴＦＴ５，１０がオン状態となり、表示電圧信号が画素電極４に供給されると、画素電極４には電荷が蓄積され、画素電極４と共通電極６との間には所定の電位差が生じ、画素である液晶層８に電界が印加されて画像データに応じた表示状態が実現される。そして、ＴＦＴ５，１０がオフ状態になると、次にＴＦＴ５，１０がオン状態となるまでの期間、画素の表示状態は維持されることになる。
Accordingly, paying attention to one pixel, when the
ところで、ＴＦＴ５はオフ状態であってもソース電極−ドレイン電極間で完全に電流を遮断できるわけではなく、画素電極４から信号配線Ｓに向かって微少な電流（オフ電流）が流れている。さらに、オフ状態にあるＴＦＴ５では、その半導体層１４（図２参照）に光が入射してキャリアが発生し、オフ電流が増加するという光リークが起こる場合がある。
By the way, even if the
光リークによるオフ電流の増加は、上述したように液晶表示装置１の表示画面における焼き付きの原因となるが、本実施形態では、スイッチング素子としてのＴＦＴ５のソース電極５Ｓと信号配線Ｓとの間に遅延回路が設けられているので、光リークによるオフ電流の増加が抑えられ、表示画面の焼き付きを防止することができる。
The increase in off-current due to light leakage causes burn-in on the display screen of the liquid crystal display device 1 as described above. In the present embodiment, however, between the source electrode 5S of the
図４は、画素電圧の効果量のシミュレーション結果を示すグラフであり、図５はシミュレーションに用いた等価回路を示す回路図である。シミュレーションは、一般的なツールであるＳＰＩＣＥシミュレータを用い、図５（ａ），（ｂ）に示す画素部分の等価回路モデルに実駆動波形を印加した場合の、画素電極の電位をシミュレートし、表示電圧信号の書込み−保持が繰り返される１フレーム期間にどれだけ光リークによる電圧降下が発生するかを算出した。 FIG. 4 is a graph showing the simulation result of the effect amount of the pixel voltage, and FIG. 5 is a circuit diagram showing an equivalent circuit used for the simulation. The simulation uses a SPICE simulator, which is a general tool, to simulate the potential of the pixel electrode when an actual drive waveform is applied to the equivalent circuit model of the pixel portion shown in FIGS. 5 (a) and 5 (b). The amount of voltage drop caused by light leakage during one frame period in which writing and holding of the display voltage signal is repeated was calculated.
実線Ｌ１は、図５（ａ）に示すように、スイッチング素子としてのＴＦＴのみを設けた場合の結果を示している。この場合、画素容量を２．５ｐＦ、ＴＦＴのオフ状態での寄生抵抗を４×１０１１オームとした。 The solid line L1 indicates the result when only the TFT as the switching element is provided as shown in FIG. In this case, the pixel capacitance was 2.5 pF, and the parasitic resistance in the off state of the TFT was 4 × 10 11 ohms.
実線Ｌ２は、図５（ｂ）に示すように、スイッチング素子としてのＴＦＴに加えて、遅延回路を構成する抵抗素子であるＴＦＴおよび付加容量を設けた場合の結果を示している。この場合、画素容量を２．５ｐＦ、付加容量を１ｐＦ、各ＴＦＴのオフ状態での寄生抵抗をともに２×１０１１オームとした。 As shown in FIG. 5B, the solid line L2 shows the result when a TFT as a resistance element and an additional capacitor constituting a delay circuit are provided in addition to the TFT as a switching element. In this case, the pixel capacitance was 2.5 pF, the additional capacitance was 1 pF, and the parasitic resistance in the off state of each TFT was 2 × 10 11 ohms.
図４に示すように、スイッチング素子としてのＴＦＴのみの場合は、実線Ｌ１で示すように１５．０ｍｓｅｃ経過後には６．０Ｖまで電圧が降下しているが、スイッチング素子としてのＴＦＴに加えて遅延回路を付加した場合は、実線Ｌ２で示すように１５．０ｍｓｅｃ経過しても１０．０Ｖからほとんど電圧が降下していない。したがって、遅延回路を付加したことによって、画素電圧の降下が抑制されることが確認された。これは、光リークによるオフ電流の増加が抑えられたことが原因であると考えられる。 As shown in FIG. 4, in the case of only the TFT as the switching element, the voltage drops to 6.0 V after 15.0 msec as shown by the solid line L1, but in addition to the TFT as the switching element, the delay When the circuit is added, as shown by the solid line L2, the voltage hardly drops from 10.0V even after 15.0 msec. Therefore, it was confirmed that the pixel voltage drop is suppressed by adding the delay circuit. This is considered to be because the increase in off-current due to light leakage was suppressed.
なお、ＴＦＴを２つ形成する場合、ＴＦＴを１つ形成する場合と同じ大きさで形成すると、オン状態およびオフ状態のいずれの場合も抵抗値が２倍になり、画素電極に対して表示電圧信号を供給する際に不都合が生じる。また、ＴＦＴを１つ形成する場合と同じ大きさでＴＦＴを２つ形成すると、画素の開口率が低下するという不都合も生じる。そのため、ＴＦＴを２つ形成する場合は、ＴＦＴを１つ形成する場合よりも半分の大きさでＴＦＴを形成することが望ましい。上記のシミュレーションでは、ＴＦＴを１つ形成する場合、ＴＦＴのチャネル（半導体層）を幅Ｗ＝２０μｍ、長さＬ＝４μｍとし、ＴＦＴを２つ形成する場合は、ＴＦＴのチャネルを幅Ｗ＝２０μｍ、長さＬ＝２μｍとしている。 In the case of forming two TFTs, if the TFT is formed in the same size as that of forming one TFT, the resistance value is doubled in both the on state and the off state, and the display voltage with respect to the pixel electrode is increased. Inconvenience arises in supplying the signal. In addition, when two TFTs are formed in the same size as when one TFT is formed, there is a disadvantage that the aperture ratio of the pixel is lowered. Therefore, when two TFTs are formed, it is desirable to form the TFTs with a size half that of the case where one TFT is formed. In the above simulation, when one TFT is formed, the TFT channel (semiconductor layer) has a width W = 20 μm and a length L = 4 μm. When two TFTs are formed, the TFT channel has a width W = 20 μm. The length L is 2 μm.
このようにＴＦＴを２つ形成する場合は、チャネルの長さＬを半分にしたことによって、ＴＦＴを１つ形成する場合に比べてＷ／Ｌが２倍になり、スイッチング素子としてのＴＦＴにおける光リークによるオフ電流も２倍になることが予想される。しかしながら、抵抗素子としてのＴＦＴと付加容量とによって遅延回路を構成したことによって、上記のシミュレーション結果からもわかるように画素電圧の降下が抑制され、光リークによるオフ電流が抑制されることが確認された。 When two TFTs are formed in this way, the channel length L is halved, so that the W / L is doubled compared to the case where one TFT is formed. The off current due to leakage is also expected to double. However, it has been confirmed that the delay circuit is configured by the TFT as the resistance element and the additional capacitor, so that the drop in the pixel voltage is suppressed and the off-current due to the light leakage is suppressed, as can be seen from the above simulation results. It was.
図６は、付加容量と電圧降下との相関関係のシミュレーション結果を示すグラフであり、図７（ａ）はシミュレーションに用いた回路構成を示す回路図であり、図７（ｂ）はシミュレーションに用いたＴＦＴの特性を示すグラフである。シミュレーションは、一般的なツールであるＳＰＩＣＥシミュレータを用い、図７（ａ），（ｂ）に示す画素部の等価回路モデルに実駆動波形を印加した場合の、画素電極の電位をシミュレートし、表示電圧信号の書込み−保持が繰り返される１フレーム期間にどれだけ光リークによる電圧降下が発生するかを算出した。 6 is a graph showing a simulation result of the correlation between the additional capacitance and the voltage drop, FIG. 7A is a circuit diagram showing a circuit configuration used for the simulation, and FIG. 7B is used for the simulation. It is a graph which shows the characteristic of TFT which was. The simulation uses a SPICE simulator, which is a general tool, to simulate the potential of the pixel electrode when an actual drive waveform is applied to the equivalent circuit model of the pixel unit shown in FIGS. 7A and 7B. The amount of voltage drop caused by light leakage during one frame period in which writing and holding of the display voltage signal is repeated was calculated.
図６には、画素容量に表示電圧信号を供給して所定の電荷を書き込んだ後、ＴＦＴをオフ状態にしてから１６ｍｓｅｃ経過後の電圧降下量と付加容量との相関関係が示されている。図６に示されているように、付加容量の値を増加させるにつれて、電圧降下量が大幅に緩和されることが確認された。 FIG. 6 shows the correlation between the amount of voltage drop and the additional capacitance after 16 msec has elapsed since the display voltage signal was supplied to the pixel capacitor and a predetermined charge was written and the TFT was turned off. As shown in FIG. 6, it was confirmed that the amount of voltage drop was greatly reduced as the value of the additional capacitance was increased.
なお、図１および図２に示した液晶表示装置１の構造は一例であって、この構造に限られるものではない。すなわち、他の構造の液晶表示装置であっても、その液晶表示装置の等価回路が図３に示す等価回路と同じであれば、同様の効果が得られることは明らかである。 The structure of the liquid crystal display device 1 shown in FIGS. 1 and 2 is an example, and the structure is not limited to this structure. That is, it is obvious that even if the liquid crystal display device has another structure, the same effect can be obtained if the equivalent circuit of the liquid crystal display device is the same as the equivalent circuit shown in FIG.
１ 液晶表示装置
２ アクティブマトリクス基板
３ 対向基板
４ 画素電極
５ ＴＦＴ（スイッチング素子）
５Ｇ ゲート電極
５Ｓ ソース電極
５Ｄ ドレイン電極
６ 透明基板
７ 共通電極
８ 液晶層
９ 透明基板
１０ ＴＦＴ（抵抗素子）
１０Ｇ ゲート電極
１０Ｓ ソース電極
１０Ｄ ドレイン電極
１１ 付加容量電極
１２ 接続配線
１２１ 接続配線部分
１２２ 付加容量部分
１３ 絶縁膜
１４ 半導体層
１５ 配向膜
１６ 配向膜
Ｇ 走査配線
Ｓ 信号配線
DESCRIPTION OF SYMBOLS 1 Liquid crystal display device 2
5G Gate electrode
10G Gate electrode 10S Source electrode
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004155026A JP2005338285A (en) | 2004-05-25 | 2004-05-25 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004155026A JP2005338285A (en) | 2004-05-25 | 2004-05-25 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005338285A true JP2005338285A (en) | 2005-12-08 |
Family
ID=35491953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004155026A Withdrawn JP2005338285A (en) | 2004-05-25 | 2004-05-25 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005338285A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008151823A (en) * | 2006-12-14 | 2008-07-03 | Seiko Epson Corp | Pixel circuit, electro-optical device and its driving method using the same, and electronic equipment |
| CN108172631A (en) * | 2018-01-02 | 2018-06-15 | 上海天马微电子有限公司 | Thin film transistor, manufacturing method thereof and array substrate |
| JP2019516118A (en) * | 2016-04-06 | 2019-06-13 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | Pixel circuit and driving method, array substrate, display panel and display device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07333653A (en) * | 1994-06-02 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | Active matrix display device |
| JPH0846204A (en) * | 1994-07-28 | 1996-02-16 | Sharp Corp | Display device |
-
2004
- 2004-05-25 JP JP2004155026A patent/JP2005338285A/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07333653A (en) * | 1994-06-02 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | Active matrix display device |
| JPH0846204A (en) * | 1994-07-28 | 1996-02-16 | Sharp Corp | Display device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008151823A (en) * | 2006-12-14 | 2008-07-03 | Seiko Epson Corp | Pixel circuit, electro-optical device and its driving method using the same, and electronic equipment |
| JP2019516118A (en) * | 2016-04-06 | 2019-06-13 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | Pixel circuit and driving method, array substrate, display panel and display device |
| JP7325929B2 (en) | 2016-04-06 | 2023-08-15 | 京東方科技集團股▲ふん▼有限公司 | Pixel circuit and driving method, array substrate, display panel and display device |
| CN108172631A (en) * | 2018-01-02 | 2018-06-15 | 上海天马微电子有限公司 | Thin film transistor, manufacturing method thereof and array substrate |
| CN108172631B (en) * | 2018-01-02 | 2020-08-25 | 上海天马微电子有限公司 | Thin film transistor, manufacturing method thereof and array substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10073556B2 (en) | Liquid crystal display device with touch panel | |
| JP4812837B2 (en) | Active matrix substrate and display device including the same | |
| WO2014013945A1 (en) | Display device | |
| US20040263460A1 (en) | Active matrix display device | |
| US20180341159A1 (en) | Coa substrate and liquid crystal display panel | |
| CN106206619B (en) | Array substrate and its driving method and display device | |
| CN106066559A (en) | Liquid crystal display | |
| JP2009198874A (en) | Electro-optical device and electronic equipment | |
| JPH05188395A (en) | Liquid crystal display element | |
| CN101097312A (en) | Electrostatic discharge circuit and liquid crystal display device having the same | |
| KR970067080A (en) | Active matrix display | |
| WO2017008336A1 (en) | Array substrate and method for driving array substrate | |
| JP2011095645A (en) | Electrooptical device and electronic equipment | |
| CN108594552B (en) | Display substrate, display panel, display device and driving method thereof | |
| CN107121863B (en) | Liquid crystal display panel and liquid crystal display device | |
| JP2008116770A (en) | Display device | |
| US7859502B2 (en) | Array substrate operable in dual-pixel switching mode, display apparatus having the same and method of driving the display apparatus | |
| JP2660528B2 (en) | Driving method of liquid crystal display device | |
| JPH10213816A (en) | Active matrix type liquid crystal display device | |
| JP2005338285A (en) | Liquid crystal display device | |
| JPH04318512A (en) | Thin film transistor type liquid crystal display device | |
| JP5861740B2 (en) | Electro-optical device and electronic apparatus | |
| JP2000131713A (en) | Liquid crystal display device | |
| US11126048B2 (en) | Array substrate and display device | |
| JP6743594B2 (en) | Display device and display method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070228 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100526 |