JP2005333710A

JP2005333710A - Switching power unit

Info

Publication number: JP2005333710A
Application number: JP2004148632A
Authority: JP
Inventors: Tomoko Kinoshita; 知子木下; Yoshihiro Mori; 吉弘森
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-05-19
Filing date: 2004-05-19
Publication date: 2005-12-02

Abstract

PROBLEM TO BE SOLVED: To materialize a switching power unit which can lessen the output current at a short circuit of load, being able to get the essential protection foldback current limiting characteristics as output voltage current properties. SOLUTION: This switching power unit is equipped with a switching element 1, a regulator 2, a drain current detecting circuit 6 which detects the current flowing to the switching element 1, an oscillating circuit 9 which outputs a clock signal for controlling the switching element 1, a feedback signal control circuit 11 which detects the control signal from its secondary side and controls the current flowing to the switching element 1, a clamp circuit 12 which controls the maximum value of the current flowing to the switching element 1, a clamp voltage varying circuit 13 which varies the clamp voltage of the clamp circuit 12 and the oscillation frequency of the oscillating circuit 12, according to the voltage of a VCC terminal, a dummy load circuit 15 which is connected to the VCC terminal, and a dummy load control circuit 16 which energizes the dummy load circuit 15 when a feedback signal reaches the clamp voltage of the clamp circuit 12. COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、スイッチング電源装置に関し、特に、２次側出力の過電流保護機能を有する、スイッチング電源装置に関する。 The present invention relates to a switching power supply device, and more particularly to a switching power supply device having a secondary output overcurrent protection function.

図７は、従来のスイッチング電源装置の一例を示す回路図である。この図７において、１３０はスイッチング電源制御用半導体装置であり、スイッチング素子１０１とその制御回路から構成されている。 FIG. 7 is a circuit diagram showing an example of a conventional switching power supply device. In FIG. 7, reference numeral 130 denotes a switching power supply control semiconductor device, which is composed of a switching element 101 and its control circuit.

半導体装置１３０は、外部端子として、スイッチング素子１０１の入力端子ＤＲＡＩＮ（以下、ＤＲＡＩＮ端子という）、補助電源電圧入力端子ＶＣＣ（以下、ＶＣＣ端子という）、内部回路電源端子ＶＤＤ（以下、ＶＤＤ端子という）、フィードバック信号入力端子ＦＢ（以下、ＦＢ端子という）、過電流保護値可変端子ＣＬ（以下、ＣＬ端子という）、スイッチング素子１０１の出力端子および制御回路のグランド端子ＧＮＤ（以下、ＧＮＤ端子という）の６端子を備えている。 The semiconductor device 130 includes, as external terminals, an input terminal DRAIN (hereinafter referred to as DRAIN terminal), an auxiliary power supply voltage input terminal VCC (hereinafter referred to as VCC terminal), and an internal circuit power supply terminal VDD (hereinafter referred to as VDD terminal). , Feedback signal input terminal FB (hereinafter referred to as FB terminal), overcurrent protection value variable terminal CL (hereinafter referred to as CL terminal), output terminal of switching element 101 and ground terminal GND (hereinafter referred to as GND terminal) of the control circuit. 6 terminals are provided.

１０２は、半導体装置１３０の内部回路電源を供給するためのレギュレータで、起動電流をＶＣＣ端子へ流すためのスイッチ１０２Ａと、起動電流をＶＤＤ端子へ流すためのスイッチ１０２Ｂと、ＶＣＣ端子からＶＤＤ端子へ電流を供給するためのスイッチ１０２Ｃを備えている。 Reference numeral 102 denotes a regulator for supplying the internal circuit power of the semiconductor device 130, a switch 102A for flowing a starting current to the VCC terminal, a switch 102B for flowing the starting current to the VDD terminal, and from the VCC terminal to the VDD terminal. A switch 102C for supplying current is provided.

１０３は、起動用の回路電流を供給するための起動用定電流源であり、起動時にスイッチ１０２Ａを介してＶＣＣ端子へ起動電流を供給する。また、起動後にＶＣＣ端子電圧が一定電圧以下のときは、スイッチ１０２Ｂを介してＶＤＤ端子へ回路電流を供給する。 Reference numeral 103 denotes a starting constant current source for supplying a starting circuit current, and supplies the starting current to the VCC terminal via the switch 102A at the time of starting. When the VCC terminal voltage is equal to or lower than a certain voltage after startup, a circuit current is supplied to the VDD terminal via the switch 102B.

１０７は、半導体装置１３０の起動／停止を制御するための起動／停止回路であり、ＶＤＤ端子の電圧を検出し、ＶＤＤ端子電圧が一定電圧以下のときは、スイッチング素子１０１のスイッチング動作を停止させる信号を、ＮＡＮＤ回路１０５へ出力する。 Reference numeral 107 denotes a start / stop circuit for controlling the start / stop of the semiconductor device 130. The start / stop circuit 107 detects the voltage at the VDD terminal, and stops the switching operation of the switching element 101 when the VDD terminal voltage is equal to or lower than a certain voltage. The signal is output to the NAND circuit 105.

１０６は、スイッチング素子１０１に流れる電流を検出するためのドレイン電流検出回路であり、検出した電流を電圧信号に変換して、比較器１０８へ信号を出力する。１１１は、フィードバック信号制御回路であり、ＦＢ端子に入力される電流信号を電圧信号に変換して、比較器１０８へ信号を出力する。比較器１０８は、フィードバック信号制御回路１１１からの出力信号と、ドレイン電流検出回路１０６からの出力信号が等しくなったときに、ＲＳフリップフロップ回路１１０のリセット端子へ信号を出力する。 A drain current detection circuit 106 detects a current flowing through the switching element 101, converts the detected current into a voltage signal, and outputs a signal to the comparator 108. A feedback signal control circuit 111 converts a current signal input to the FB terminal into a voltage signal and outputs the signal to the comparator 108. The comparator 108 outputs a signal to the reset terminal of the RS flip-flop circuit 110 when the output signal from the feedback signal control circuit 111 becomes equal to the output signal from the drain current detection circuit 106.

１１２は、フィードバック信号制御回路１１１の出力信号の最大値を決めるためのクランプ回路で、これがスイッチング素子１０１に流れる電流の最大値を決定し、スイッチング素子１０１の過電流保護として機能する。１１３は、クランプ回路１１２のクランプ電圧値を変化させるための、クランプ電圧可変回路であり、ＣＬ端子からＰ型ＭＯＳＦＥＴ１１４を通って流れ込む電流が増加すると、クランプ電圧可変回路１１３により、クランプ電圧が上昇する。すなわち、ＣＬ端子に流れ込む電流が大きくなると、スイッチング素子１０１の過電流保護レベルが上昇する。また、ＣＬ端子からＰ型ＭＯＳＦＥＴ１１４を通って流れ込む電流が一定値以下になると、発振周波数低下信号を発振器１０９へ出力する。Ｐ型ＭＯＳＦＥＴ１１４は、ＣＬ端子からクランプ電圧可変回路１１３へ電流を流し、ＣＬ端子の電圧を一定値に固定するための素子であり、そのドレインがクランプ電圧可変回路１１３と接続され、そのゲートは基準電圧源と接続され、そのソースはＣＬ端子と接続されている。 Reference numeral 112 denotes a clamp circuit for determining the maximum value of the output signal of the feedback signal control circuit 111, which determines the maximum value of the current flowing through the switching element 101 and functions as overcurrent protection for the switching element 101. Reference numeral 113 denotes a clamp voltage variable circuit for changing the clamp voltage value of the clamp circuit 112. When the current flowing from the CL terminal through the P-type MOSFET 114 increases, the clamp voltage increases by the clamp voltage variable circuit 113. . That is, when the current flowing into the CL terminal increases, the overcurrent protection level of the switching element 101 increases. Further, when the current flowing from the CL terminal through the P-type MOSFET 114 becomes a certain value or less, an oscillation frequency lowering signal is output to the oscillator 109. The P-type MOSFET 114 is an element for passing a current from the CL terminal to the clamp voltage variable circuit 113 and fixing the voltage at the CL terminal to a constant value, and its drain is connected to the clamp voltage variable circuit 113 and its gate is the reference The voltage source is connected, and the source is connected to the CL terminal.

１０９は、発振回路であり、スイッチング素子１０１の最大デューティサイクルを決める、最大デューティサイクル信号１０９Ａと、スイッチング素子１０１の発振周波数を決める、クロック信号１０９Ｂを出力する。また、クランプ電圧可変回路１１３から発振周波数低下信号が入力されると、発振周波数が小さくなる。最大デューティサイクル信号１０９Ａは、ＮＡＮＤ回路１０５へ入力され、クロック信号１０９Ｂは、ＲＳフリップフロップ回路１１０のセット端子へ入力される。 Reference numeral 109 denotes an oscillation circuit that outputs a maximum duty cycle signal 109A that determines the maximum duty cycle of the switching element 101 and a clock signal 109B that determines the oscillation frequency of the switching element 101. Further, when an oscillation frequency lowering signal is input from the clamp voltage variable circuit 113, the oscillation frequency is decreased. The maximum duty cycle signal 109A is input to the NAND circuit 105, and the clock signal 109B is input to the set terminal of the RS flip-flop circuit 110.

ＮＡＮＤ回路１０５へは、起動／停止回路１０７の出力信号と、最大デューティサイクル信号１０９Ａと、ＲＳフリップフロップ回路１１０の出力信号が入力される。ＮＡＮＤ回路１０５の出力信号は、ゲートドライブ回路１０４へ入力され、スイッチング素子１０１のスイッチング動作を制御する。 To the NAND circuit 105, the output signal of the start / stop circuit 107, the maximum duty cycle signal 109A, and the output signal of the RS flip-flop circuit 110 are input. The output signal of the NAND circuit 105 is input to the gate drive circuit 104 and controls the switching operation of the switching element 101.

１４０はトランスであり、１次巻線１４０Ａと、２次巻線１４０Ｂと、１次側補助巻線１４０Ｃを有している。 A transformer 140 includes a primary winding 140A, a secondary winding 140B, and a primary side auxiliary winding 140C.

１次側補助巻線１４０Ｃには、ダイオード１３１とコンデンサ１３２とで構成される整流平滑回路が接続され、半導体装置１３０の補助電源部として活用され、ＶＣＣ端子へ入力される。１３３は、ＶＤＤ端子電圧の安定化用コンデンサである。１３５は、制御信号を２次側から１次側へ伝達するための制御信号伝達回路であり、フォトトランジスタ１３５Ａと、フォトダイオード１３５Ｂから構成される。フォトトランジスタ１３５Ａのコレクタは、ＶＤＤ端子と接続され、フォトトランジスタ１３５Ａのエミッタは、ＦＢ端子と接続される。ＶＣＣ端子とＣＬ端子の間には、抵抗１３４が接続され、ＶＣＣ端子の電圧に応じた電流が、ＣＬ端子へ流れ込む。 A rectifying / smoothing circuit including a diode 131 and a capacitor 132 is connected to the primary side auxiliary winding 140 C, which is used as an auxiliary power supply unit of the semiconductor device 130 and input to the VCC terminal. Reference numeral 133 denotes a capacitor for stabilizing the VDD terminal voltage. Reference numeral 135 denotes a control signal transmission circuit for transmitting a control signal from the secondary side to the primary side, and includes a phototransistor 135A and a photodiode 135B. The collector of the phototransistor 135A is connected to the VDD terminal, and the emitter of the phototransistor 135A is connected to the FB terminal. A resistor 134 is connected between the VCC terminal and the CL terminal, and a current corresponding to the voltage at the VCC terminal flows into the CL terminal.

２次巻線１４０Ｂには、ダイオード１５０とコンデンサ１５１とで構成される整流平滑回路が接続され、負荷１５５へ接続される。２次側制御回路１５６は、定電圧制御回路１５７から成り、定電圧制御回路１５７は、２次側出力電圧ＶＯの検出抵抗１５２および１５３で分圧された電圧を入力し、２次側出力電圧ＶＯが一定になるように、フォトダイオード１３５Ｂに流れる電流を制御する。 A rectifying / smoothing circuit including a diode 150 and a capacitor 151 is connected to the secondary winding 140 B and connected to a load 155. The secondary side control circuit 156 includes a constant voltage control circuit 157. The constant voltage control circuit 157 inputs the voltage divided by the detection resistors 152 and 153 of the secondary side output voltage VO and inputs the secondary side output voltage. The current flowing through the photodiode 135B is controlled so that VO becomes constant.

以上のように構成された、スイッチング電源装置の動作を、図７および図９を用いて説明する。図９は、図７の各部の動作波形を説明したタイムチャートである。 The operation of the switching power supply device configured as described above will be described with reference to FIGS. FIG. 9 is a time chart illustrating operation waveforms of the respective units in FIG.

図７において、入力端子には、たとえば商用の交流電源が整流平滑されてつくられる、直流電圧ＶＩＮが入力される。直流電圧ＶＩＮは、トランス１４０の１次巻線１４０Ａを介して、半導体装置１３０のＤＲＡＩＮ端子に印加される。そして、起動用定電流源１０３で作られる起動電流が流れ、レギュレータ１０２内のスイッチ１０２Ａを介して、コンデンサ１３２を充電し、ＶＣＣ端子の電圧が上昇する。また、レギュレータ１０２内のスイッチ１０２Ｃは、ＶＤＤ端子電圧が一定電圧になるように動作するため、起動電流の一部は、スイッチ１０２Ｃを介してＶＤＤ端子に接続されたコンデンサ１３３を充電し、ＶＤＤ端子の電圧も上昇する。レギュレータ１０２内のスイッチ１０２Ｂは、起動後の状態において、起動直後や過負荷時など、ＶＣＣ端子電圧が一定値以下のときに、スイッチング動作のオフ期間中に導通し、ＶＣＣ端子電圧が不足してもＶＤＤ端子電圧が低下しないようにしている。 In FIG. 7, a DC voltage VIN, which is produced by rectifying and smoothing a commercial AC power supply, for example, is input to the input terminal. The DC voltage VIN is applied to the DRAIN terminal of the semiconductor device 130 via the primary winding 140A of the transformer 140. Then, a startup current generated by the startup constant current source 103 flows, charges the capacitor 132 via the switch 102A in the regulator 102, and the voltage at the VCC terminal increases. Further, since the switch 102C in the regulator 102 operates so that the VDD terminal voltage becomes a constant voltage, a part of the starting current charges the capacitor 133 connected to the VDD terminal via the switch 102C, and the VDD terminal voltage The voltage also increases. The switch 102B in the regulator 102 becomes conductive during the OFF period of the switching operation when the VCC terminal voltage is below a certain value, such as immediately after startup or during overload, in the state after startup, and the VCC terminal voltage is insufficient. Also, the VDD terminal voltage is not lowered.

ＶＣＣおよびＶＤＤ端子電圧が上昇し、ＶＤＤ端子電圧が起動／停止回路１０７で設定された起動電圧に達すると、スイッチング素子１０１のスイッチング動作が開始される。このとき、同時にレギュレータ１０２内のスイッチ１０２Ａがオフとなるため、ＶＣＣ端子への起動電流供給は停止する。スイッチング動作が開始されると、トランス１４０の各巻線にエネルギーが供給されるようになり、２次巻線１４０Ｂ、１次側補助巻線１４０Ｃに電流が流れる。 When the VCC and VDD terminal voltages rise and the VDD terminal voltage reaches the start-up voltage set by the start / stop circuit 107, the switching operation of the switching element 101 is started. At this time, since the switch 102A in the regulator 102 is turned off at the same time, the start-up current supply to the VCC terminal is stopped. When the switching operation is started, energy is supplied to each winding of the transformer 140, and a current flows through the secondary winding 140B and the primary side auxiliary winding 140C.

２次巻線１４０Ｂに流れる電流は、ダイオード１５０とコンデンサ１５１により整流平滑されて、直流電力となり、負荷１５５に電力を供給する。スイッチング動作が繰り返されることで、出力電圧ＶＯが徐々に上昇し、出力電圧検出抵抗１５２および１５３で分圧された電圧が設定された電圧に達すると、定電圧制御回路１５７からの信号により、フォトダイオード１３５Ｂに流れる電流が増加する。そして、フォトトランジスタ１３５Ａに流れる電流が増加し、ＦＢ端子に流れ込む電流も増加する。ＦＢ端子電流が増加すると、比較器１０８に入力される電圧が減少するため、スイッチング素子１０１に流れるドレイン電流が小さくなる。このような負帰還がかかることで、出力電圧ＶＯは安定化される。 The current flowing through the secondary winding 140 B is rectified and smoothed by the diode 150 and the capacitor 151 to become DC power and supplies power to the load 155. By repeating the switching operation, the output voltage VO gradually increases, and when the voltage divided by the output voltage detection resistors 152 and 153 reaches the set voltage, the signal from the constant voltage control circuit 157 causes a photo The current flowing through the diode 135B increases. Then, the current flowing through the phototransistor 135A increases and the current flowing into the FB terminal also increases. When the FB terminal current increases, the voltage input to the comparator 108 decreases, so that the drain current flowing through the switching element 101 decreases. By applying such negative feedback, the output voltage VO is stabilized.

１次側補助巻線１４０Ｃに流れる電流は、ダイオード１３１とコンデンサ１３２により整流平滑されて、半導体装置１３０の補助電源として活用され、ＶＣＣ端子に電流を供給する。ＶＤＤ端子電圧が一度起動電圧に達すると、レギュレータ１０２内のスイッチ１０２Ａはオフとなるため、起動後の半導体装置の電流は、１次側補助巻線１４０Ｃから供給されるようになる。１次側補助巻線１４０Ｃの極性は、２次巻線１４０Ｂと同一のため、ＶＣＣ端子電圧は出力電圧ＶＯに比例した電圧となる。ただし、ＶＣＣ端子の電圧が一定以下のときは、レギュレータ１０２内のスイッチ１０２Ｂが導通可能となるため、このときは起動電流がスイッチ１０２Ｂを介してＶＤＤ端子に供給されることで、ＶＤＤ端子電圧が安定化される。 The current flowing through the primary side auxiliary winding 140C is rectified and smoothed by the diode 131 and the capacitor 132, is used as an auxiliary power source for the semiconductor device 130, and supplies current to the VCC terminal. Once the VDD terminal voltage reaches the starting voltage, the switch 102A in the regulator 102 is turned off, so that the current of the semiconductor device after the starting is supplied from the primary side auxiliary winding 140C. Since the polarity of the primary side auxiliary winding 140C is the same as that of the secondary winding 140B, the VCC terminal voltage is proportional to the output voltage VO. However, when the voltage at the VCC terminal is below a certain level, the switch 102B in the regulator 102 becomes conductive. At this time, the startup current is supplied to the VDD terminal via the switch 102B, so that the VDD terminal voltage is reduced. Stabilized.

出力電圧ＶＯが安定化された後、負荷１５５に流れる出力電流ＩＯを増加させると、出力電圧ＶＯが低下するが、このとき、１次側補助巻線電圧（ＶＣＣ端子電圧）も低下する。ＶＣＣ端子電圧が低下すると、それに伴い抵抗１３４を介してＣＬ端子に流れ込む電流が減少する。すると、クランプ電圧可変回路１１３によって、クランプ回路１１２のクランプ電圧を減少させる。そのため、ＶＯおよびＶＣＣ端子電圧が低下するにつれて、スイッチング素子１０１の過電流保護値が低下することになるため、ある出力電圧まで低下すると、スイッチング素子１０１は過電流保護状態になり、出力電流は小さくなる。さらに、発振周波数低下信号がクランプ電圧可変回路１１３から発振器１０９へ出力されるため、発振周波数が低下し、出力電流は急速に小さくなるため、図７における出力電流電圧特性は、図１１（Ａ）のようになり、出力電圧ＶＯがある電圧以下まで低下すると、出力電流ＩＯが絞られるようになるといった、いわゆるフの字特性となる。 When the output current IO flowing through the load 155 is increased after the output voltage VO is stabilized, the output voltage VO is decreased. At this time, the primary side auxiliary winding voltage (VCC terminal voltage) is also decreased. When the VCC terminal voltage decreases, the current flowing into the CL terminal via the resistor 134 decreases accordingly. Then, the clamp voltage of the clamp circuit 112 is decreased by the clamp voltage variable circuit 113. Therefore, as the VO and VCC terminal voltages decrease, the overcurrent protection value of the switching element 101 decreases. Therefore, when the voltage drops to a certain output voltage, the switching element 101 enters an overcurrent protection state, and the output current is small. Become. Further, since the oscillation frequency lowering signal is output from the clamp voltage variable circuit 113 to the oscillator 109, the oscillation frequency is lowered and the output current is rapidly reduced. Therefore, the output current voltage characteristics in FIG. Thus, when the output voltage VO decreases to a certain voltage or lower, the so-called F-shaped characteristic that the output current IO is reduced is obtained.

図８は、従来のスイッチング電源装置を構成する、スイッチング電源制御用半導体装置の一例を示す回路図である。図８は、図７における半導体装置１３０の内部回路を詳細にしたもので、図７と同一の符号は図７のそれに相当するため、同一の構成要素についての説明は省略する。 FIG. 8 is a circuit diagram showing an example of a switching power supply control semiconductor device constituting a conventional switching power supply device. FIG. 8 shows details of the internal circuit of the semiconductor device 130 in FIG. 7, and the same reference numerals as those in FIG. 7 correspond to those in FIG. 7, and thus the description of the same components is omitted.

図８において、起動／停止回路１０７は、ＶＣＣ用比較器１０７Ａ、インバータ１０７Ｂおよび１０７Ｄ、ＡＮＤ回路１０７Ｃ、ＶＤＤ用比較器１０７Ｅから構成される。ＶＣＣ用比較器１０７Ａは、ＶＣＣ端子の電圧と基準電圧を比較し、インバータ１０７Ｂへ信号を出力する。ＶＤＤ用比較器１０７Ｅは、ＶＤＤ端子の電圧と基準電圧を比較し、ＮＡＮＤ回路１０５、ＡＮＤ回路１０７Ｃおよびインバータ１０７Ｄへ信号を出力する。インバータ１０７Ｂは、ＡＮＤ回路１０７Ｃへ信号を出力する。ＡＮＤ回路１０７Ｃの出力により、スイッチ１０２Ｂが制御され、インバータ１０７Ｄの出力により、スイッチ１０２Ａが制御される。 In FIG. 8, the start / stop circuit 107 includes a VCC comparator 107A, inverters 107B and 107D, an AND circuit 107C, and a VDD comparator 107E. VCC comparator 107A compares the voltage at the VCC terminal with a reference voltage, and outputs a signal to inverter 107B. The VDD comparator 107E compares the voltage at the VDD terminal with the reference voltage, and outputs a signal to the NAND circuit 105, the AND circuit 107C, and the inverter 107D. Inverter 107B outputs a signal to AND circuit 107C. The switch 102B is controlled by the output of the AND circuit 107C, and the switch 102A is controlled by the output of the inverter 107D.

このように構成された起動／停止回路１０７の動作について、以下に説明する。起動前は、ＶＣＣ用比較器１０７Ａの出力がローレベル、ＶＤＤ用比較器１０７Ｅの出力がローレベルのため、レギュレータ１０２内のスイッチ１０２Ａがオン、スイッチ１０２Ｂはオフとなる。従って、起動用定電流源１０３の起動電流は、スイッチ１０２Ａを通ってＶＣＣ端子へ流れる。また、スイッチ１０２Ｃは、ＶＤＤ端子電圧が一定値になるように動作するため、起動時はスイッチ１０２Ｃを通ってＶＤＤ端子にも流れる。そして、ＶＤＤ端子の電圧がＶＤＤ用比較器１０７Ｅにより設定されたＶＤＤ起動電圧に達すると、ＶＤＤ用比較器１０７Ｅの出力はハイレベルとなり、スイッチング素子１０１のスイッチング動作が可能となるとともに、スイッチ１０２Ａがオフとなる。起動後は、ＶＣＣ端子の電圧がＶＣＣ用比較器１０７Ａにより設定されたＶＣＣ起動電圧よりも高い場合は、ＶＣＣ用比較器１０７Ａの出力はハイレベルとなっているため、ＡＮＤ回路１０７Ｃの出力はローレベルとなり、スイッチ１０２Ｂはオフとなる。また、起動後のＶＣＣ端子の電圧が、ＶＣＣ用比較器１０７Ａにより設定されたＶＣＣ起動電圧よりも低い場合は、ＶＣＣ用比較器１０７Ａの出力はローレベルとなっているため、ＡＮＤ回路１０７Ｃの出力はハイレベルとなり、スイッチ１０２Ｂはオンとなる。従って、起動後のＶＤＤ端子の電流は、ＤＲＡＩＮ端子もしくはＶＣＣ端子のどちらからより供給されるため、起動直後や過負荷時にＶＣＣ端子電圧が低下しても、半導体装置の動作は継続する。
特開２００３−３３３８４３号公報 The operation of the start / stop circuit 107 configured as described above will be described below. Before startup, the output of the VCC comparator 107A is low and the output of the VDD comparator 107E is low, so the switch 102A in the regulator 102 is on and the switch 102B is off. Therefore, the starting current of the starting constant current source 103 flows to the VCC terminal through the switch 102A. Further, since the switch 102C operates so that the VDD terminal voltage becomes a constant value, the switch 102C flows to the VDD terminal through the switch 102C at the time of activation. When the voltage at the VDD terminal reaches the VDD start-up voltage set by the VDD comparator 107E, the output of the VDD comparator 107E becomes high level, and the switching operation of the switching element 101 is enabled, and the switch 102A is turned on. Turn off. After startup, when the voltage at the VCC terminal is higher than the VCC startup voltage set by the VCC comparator 107A, the output of the VCC comparator 107A is high, so the output of the AND circuit 107C is low. The switch 102B is turned off. When the voltage at the VCC terminal after activation is lower than the VCC activation voltage set by the VCC comparator 107A, the output of the VCC comparator 107A is at a low level, so the output of the AND circuit 107C. Becomes high level, and the switch 102B is turned on. Accordingly, since the current of the VDD terminal after startup is supplied from either the DRAIN terminal or the VCC terminal, the operation of the semiconductor device continues even if the VCC terminal voltage decreases immediately after startup or during overload.
JP 2003-333843 A

一般的に、スイッチング電源装置には、負荷短絡時の保護機能が必要であり、負荷短絡状態が続いても、スイッチング電源構成部品が発熱したり破壊したりしないように、負荷短絡電流を極力小さくすることが望まれる。そのため、負荷短絡時の出力電流を小さく抑えるための保護回路が備わっている。 In general, a switching power supply must have a protection function when the load is short-circuited. Even if the load short-circuit continues, the load short-circuit current should be as small as possible so that the switching power supply components will not generate heat or be destroyed. It is desirable to do. For this reason, a protection circuit is provided for suppressing the output current when the load is short-circuited.

図７のような従来のスイッチング電源装置には、負荷短絡状態をＶＣＣ端子電圧で検出し、１次側スイッチング素子の過電流保護値と発振周波数を小さく抑えることで、負荷短絡時の出力電流を小さくすることができるが、過負荷時にＶＣＣ端子電圧が一定値まで低下すると、制御回路への電流供給がＤＲＡＩＮ端子に切り替わるため、この電圧を境界として、ＶＣＣ端子の負荷が軽くなるため、ＶＣＣ端子電圧の低下が遅くなり、過電流保護値の低下も遅くなる。 In the conventional switching power supply device as shown in FIG. 7, the load short circuit state is detected by the VCC terminal voltage, and the overcurrent protection value of the primary side switching element and the oscillation frequency are kept small, thereby reducing the output current when the load is short circuited. However, if the VCC terminal voltage drops to a constant value during overload, the current supply to the control circuit is switched to the DRAIN terminal, and the load on the VCC terminal becomes lighter with this voltage as a boundary. The decrease in voltage is delayed, and the decrease in overcurrent protection value is also delayed.

従って、図１０（Ｂ）に示すように、負荷短絡の瞬間には、ドレイン電流ＩＤＳが過電流保護値の最大値まで伸びて、ＶＣＣ端子電圧が一瞬上昇してから徐々に低下するが、途中からＶＣＣ端子電圧の低下が遅くなるため、過電流保護値の低下も遅くなり、場合によっては、ＶＣＣ端子電圧の低下と過電流保護値の低下が釣り合ってしまい、ＶＣＣ端子電圧と過電流保護値が安定してしまうことがある。 Therefore, as shown in FIG. 10B, at the moment of load short-circuiting, the drain current IDS increases to the maximum value of the overcurrent protection value, and the VCC terminal voltage rises momentarily but then gradually decreases. Since the decrease in the VCC terminal voltage is delayed, the decrease in the overcurrent protection value is also delayed. In some cases, the decrease in the VCC terminal voltage and the decrease in the overcurrent protection value are balanced, and the VCC terminal voltage and the overcurrent protection value are balanced. May become stable.

また、ドレイン電流ＩＤＳが過電流保護値に達した後、出力電圧が低下すると、定電力カーブにより出力電流値は伸び続けるという問題もある。 In addition, when the output voltage decreases after the drain current IDS reaches the overcurrent protection value, the output current value continues to increase due to the constant power curve.

以上より、従来の技術では、出力電圧電流特性が図１１（Ｂ）に示すようになってしまい、本来のフの字保護特性が得られずに、負荷短絡電流が大きくなってしまうという課題がある。 As described above, in the conventional technique, the output voltage current characteristic becomes as shown in FIG. 11B, and the problem that the load short circuit current becomes large without obtaining the original U-shaped protection characteristic. is there.

本発明の目的は、出力電圧電流特性として本来のフの字保護特性が得られ、負荷短絡時の出力電流を小さくすることができるスイッチング電源装置を提供することである。 An object of the present invention is to provide a switching power supply device that can obtain an original U-shaped protection characteristic as an output voltage current characteristic and can reduce an output current when a load is short-circuited.

本発明のスイッチング電源装置は、トランスと、トランスの１次巻線と直列に接続され、トランスを介して第１の直流電圧が印加されるスイッチング素子と、トランスの２次巻線と接続され、トランスの２次側出力電圧を整流し且つ平滑化することにより、第１の直流電圧から該第１の直流電圧の絶対値よりも小さい第２の直流電圧を生成して出力する出力電圧生成回路と、出力電圧生成回路で生成される第２の直流電圧に応じた信号を出力する出力電圧制御回路と、出力電圧制御回路の出力信号を１次側へ伝達する制御信号伝達回路と、スイッチング素子の動作を制御する制御回路と、２次側出力電圧と比例した１次側出力電圧を発生するトランスの補助巻線と接続され、補助巻線により発生した１次側出力電圧を整流し且つ平滑化することにより補助電源電圧を生成して制御回路へ出力する補助電源電圧生成回路とを備え、制御回路は、第１の直流電圧および補助電源電圧から制御回路の電源電圧を生成し供給するレギュレータと、スイッチング素子に印加するスイッチング信号を生成して出力する発振器と、スイッチング素子を流れる電流を検出し、素子電流検出信号として出力する電流検出回路と、制御信号伝達回路から入力される信号をフィードバック信号として出力するフィードバック信号制御回路と、素子電流検出信号とフィードバック信号とを入力し、両者を比較した比較信号を出力する比較器と、比較信号に基づいてスイッチング信号の電流量及び出力を制御するスイッチング信号制御回路と、素子電流検出信号の最大値を固定するためにフィードバック信号の最大電圧値となるクランプ電圧を設定するクランプ回路と、クランプ回路のクランプ電圧を補助電源電圧の電圧値に応じて変化させるとともに、クランプ電圧が一定値よりも低い場合には発振器の発振周波数を小さくする発振周波数低下信号を発振器へ出力するクランプ電圧可変回路と、補助電源電圧生成回路の補助電源電圧とグランド間に接続されたダミー負荷回路と、フィードバック信号制御回路より出力されるフィードバック信号と、クランプ回路のクランプ電圧とを比較し、フィードバック信号がクランプ回路のクランプ電圧に達したときにダミー負荷回路を導通させる制御を行うダミー負荷制御回路とを有している。 The switching power supply device of the present invention is connected in series with a transformer, a primary winding of the transformer, a switching element to which a first DC voltage is applied via the transformer, and a secondary winding of the transformer. An output voltage generation circuit that generates and outputs a second DC voltage smaller than the absolute value of the first DC voltage from the first DC voltage by rectifying and smoothing the secondary output voltage of the transformer An output voltage control circuit that outputs a signal corresponding to the second DC voltage generated by the output voltage generation circuit, a control signal transmission circuit that transmits the output signal of the output voltage control circuit to the primary side, and a switching element Is connected to a control circuit that controls the operation of the transformer and an auxiliary winding of a transformer that generates a primary output voltage proportional to the secondary output voltage. The primary output voltage generated by the auxiliary winding is rectified and smoothed. Become And an auxiliary power supply voltage generation circuit that generates an auxiliary power supply voltage and outputs the auxiliary power supply voltage to the control circuit. The control circuit generates and supplies the power supply voltage of the control circuit from the first DC voltage and the auxiliary power supply voltage, and switching An oscillator that generates and outputs a switching signal applied to the element, a current detection circuit that detects a current flowing through the switching element and outputs it as an element current detection signal, and outputs a signal input from the control signal transmission circuit as a feedback signal Feedback signal control circuit, a comparator that inputs an element current detection signal and a feedback signal, and outputs a comparison signal that compares them, and a switching signal control that controls the current amount and output of the switching signal based on the comparison signal To fix the maximum value of the circuit and the device current detection signal. A clamp circuit that sets a clamp voltage that is a large voltage value, and changes the clamp voltage of the clamp circuit according to the voltage value of the auxiliary power supply voltage, and if the clamp voltage is lower than a certain value, the oscillation frequency of the oscillator is reduced. A clamp voltage variable circuit that outputs an oscillation frequency lowering signal to the oscillator, a dummy load circuit connected between the auxiliary power supply voltage of the auxiliary power supply voltage generation circuit and the ground, a feedback signal output from the feedback signal control circuit, and a clamp A dummy load control circuit that compares the clamp voltage of the circuit and controls the dummy load circuit to conduct when the feedback signal reaches the clamp voltage of the clamp circuit.

この構成によれば、ダミー負荷制御回路において、フィードバック信号制御回路より出力されるフィードバック信号が、クランプ回路のクランプ電圧に達したときにダミー負荷回路が導通するようにしており、過負荷時には早い時点でダミー負荷回路が導通するため、補助電源電圧の低下が早くなり、フの字保護特性の確実性が改善される。 According to this configuration, in the dummy load control circuit, when the feedback signal output from the feedback signal control circuit reaches the clamp voltage of the clamp circuit, the dummy load circuit is turned on, and at an early point in time of overload Since the dummy load circuit becomes conductive, the auxiliary power supply voltage is quickly lowered, and the certainty of the U-shaped protection characteristic is improved.

また、本発明において、レギュレータは、起動時は補助電源電圧が一定値になるまで第１の直流電圧が補助電源電圧生成回路へ供給され、起動後は補助電源電圧が制御回路へ供給され、かつ補助電源電圧が一定値よりも低い場合には、第１の直流電圧が制御回路へ供給されるように構成されることが好ましい。 In the present invention, the regulator is supplied with the first DC voltage to the auxiliary power supply voltage generation circuit until the auxiliary power supply voltage becomes a constant value at the start-up, and after the start-up, the auxiliary power supply voltage is supplied to the control circuit; It is preferable that the first DC voltage is supplied to the control circuit when the auxiliary power supply voltage is lower than a certain value.

この構成により、過負荷時に補助電源電圧が低下しても、制御回路への電源電圧は供給されるため、安定して動作を続けることができ、起動時の補助電源電圧が高く設定されるため、過負荷時のフの字保護動作の設定範囲を広くとることができる。 With this configuration, even if the auxiliary power supply voltage drops during an overload, the power supply voltage is supplied to the control circuit, so that stable operation can be continued and the auxiliary power supply voltage at startup is set high. The setting range of the U-shaped protection operation at the time of overload can be widened.

また、本発明において、クランプ電圧可変回路は、補助電源電圧が一定値以下になると動作し、補助電源電圧が低くなるほど、クランプ回路のクランプ電圧を低くするように構成されることが好ましい。 In the present invention, it is preferable that the variable clamp voltage circuit is configured to operate when the auxiliary power supply voltage becomes a predetermined value or less, and to lower the clamp voltage of the clamp circuit as the auxiliary power supply voltage decreases.

この構成により、補助電源電圧が低くなるにつれて、スイッチング素子の過電流保護値が小さくなるため、負荷短絡時の過電流保護値が小さくなり、負荷短絡時の出力電流を小さくできる。 With this configuration, since the overcurrent protection value of the switching element decreases as the auxiliary power supply voltage decreases, the overcurrent protection value when the load is short-circuited is reduced, and the output current when the load is short-circuited can be reduced.

また、本発明において、クランプ電圧可変回路は、発振周波数低下信号を出力するまでは、クランプ回路のクランプ電圧を最大値に固定し、発振周波数低下信号が出力されると同時に、クランプ回路のクランプ電圧を低くするように構成されることが好ましい。 In the present invention, the clamp voltage variable circuit fixes the clamp voltage of the clamp circuit to the maximum value until the oscillation frequency lowering signal is output, and at the same time the clamp voltage of the clamp circuit is output. Is preferably configured to be low.

この構成により、出力電圧の垂下時には、発振周波数が小さくなってからスイッチング素子の過電流保護値が小さくなるため、出力電流が小さくなりはじめるポイントが過電流保護値のばらつきに影響しなくなるため、設定がしやすくなる。 With this configuration, when the output voltage drops, the overcurrent protection value of the switching element decreases after the oscillation frequency decreases, so the point at which the output current begins to decrease does not affect the variation in the overcurrent protection value. It becomes easy to do.

また、本発明において、スイッチング素子と制御回路とが同一半導体基板上に形成された半導体装置からなることが好ましい。 In the present invention, the switching element and the control circuit are preferably formed of a semiconductor device formed on the same semiconductor substrate.

この構成により、スイッチング電源装置の部品点数を削減でき、スイッチング電源装置の小型化・軽量化を行うことができる。 With this configuration, the number of parts of the switching power supply device can be reduced, and the switching power supply device can be reduced in size and weight.

また、本発明において、クランプ電圧可変回路は、補助電源電圧が低くなるほどクランプ回路のクランプ電圧を低くし、該クランプ電圧の最小値が最大クランプ電圧の１０％程度になるように構成されることが好ましい。 In the present invention, the clamp voltage variable circuit is configured such that the clamp voltage of the clamp circuit is lowered as the auxiliary power supply voltage is lowered, and the minimum value of the clamp voltage is about 10% of the maximum clamp voltage. preferable.

この構成により、負荷短絡時の出力電流を十分小さくできる。 With this configuration, the output current when the load is short-circuited can be sufficiently reduced.

また、本発明において、発振器は、発振周波数低下信号が入力された場合に発振周波数が、発振周波数低下信号が入力されていない通常時の発振周波数の１／５程度に低くなるように構成されることが好ましい。 In the present invention, the oscillator is configured such that when the oscillation frequency lowering signal is input, the oscillation frequency is lowered to about 1/5 of the normal oscillation frequency when the oscillation frequency lowering signal is not input. It is preferable.

本発明のスイッチング電源装置によれば、負荷短絡時の出力電流を小さくすることができ、負荷急変時の応答性にも優れた負荷短絡保護機能を実現できるといった効果がある。また、負荷短絡時には過電流保護機能が動作し、負荷短絡電流を小さくすることができるため、２次側に部品追加が不要であり、電源装置のコストや部品点数削減ができるといった効果もある。 According to the switching power supply device of the present invention, it is possible to reduce the output current when the load is short-circuited, and to realize a load short-circuit protection function that is excellent in response at the time of sudden load change. In addition, when the load is short-circuited, the overcurrent protection function operates and the load short-circuit current can be reduced, so that no additional components are required on the secondary side, and there is an effect that the cost of the power supply device and the number of components can be reduced.

以下、本発明の実施の形態を、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本発明のスイッチング電源装置の実施の形態の一例を示す回路図である。この図１において、３０はスイッチング電源制御用半導体装置であり、スイッチング素子１とその制御回路から構成されている。 FIG. 1 is a circuit diagram showing an example of an embodiment of a switching power supply device of the present invention. In FIG. 1, reference numeral 30 denotes a switching power supply control semiconductor device, which includes a switching element 1 and its control circuit.

半導体装置３０は、外部端子として、スイッチング素子１の入力端子ＤＲＡＩＮ（以下、ＤＲＡＩＮ端子という）、補助電源電圧入力端子ＶＣＣ（以下、ＶＣＣ端子という）、内部回路電源端子ＶＤＤ（以下、ＶＤＤ端子という）、フィードバック信号入力端子ＦＢ（以下、ＦＢ端子という）、過電流保護値可変端子ＣＬ（以下、ＣＬ端子という）、スイッチング素子１の出力端子および制御回路のグランド端子ＧＮＤ（以下、ＧＮＤ端子という）の６端子を備えている。 The semiconductor device 30 includes, as external terminals, an input terminal DRAIN (hereinafter referred to as DRAIN terminal), an auxiliary power supply voltage input terminal VCC (hereinafter referred to as VCC terminal), an internal circuit power supply terminal VDD (hereinafter referred to as VDD terminal). , Feedback signal input terminal FB (hereinafter referred to as FB terminal), overcurrent protection value variable terminal CL (hereinafter referred to as CL terminal), output terminal of switching element 1, and ground terminal GND (hereinafter referred to as GND terminal) of the control circuit. 6 terminals are provided.

２は、半導体装置３０の内部回路電源を供給するためのレギュレータで、起動電流をＶＣＣ端子へ流すためのスイッチ２Ａと、起動電流をＶＤＤ端子へ流すためのスイッチ２Ｂと、ＶＣＣ端子からＶＤＤ端子へ電流を供給するためのスイッチ２Ｃを備えている。 Reference numeral 2 denotes a regulator for supplying the internal circuit power of the semiconductor device 30, a switch 2A for flowing a starting current to the VCC terminal, a switch 2B for flowing the starting current to the VDD terminal, and from the VCC terminal to the VDD terminal. A switch 2C for supplying current is provided.

３は、起動用の回路電流を供給するための起動用定電流源であり、起動時にスイッチ２Ａを介してＶＣＣ端子へ起動電流を供給する。また、起動後にＶＣＣ端子電圧が一定電圧以下のときは、スイッチ２Ｂを介してＶＤＤ端子へ回路電流を供給する。 Reference numeral 3 denotes a starting constant current source for supplying a starting circuit current, and supplies the starting current to the VCC terminal via the switch 2A at the time of starting. When the VCC terminal voltage is equal to or lower than a certain voltage after startup, a circuit current is supplied to the VDD terminal via the switch 2B.

７は、半導体装置３０の起動／停止を制御するための起動／停止回路であり、ＶＤＤ端子の電圧を検出し、ＶＤＤ端子電圧が一定電圧以下のときは、スイッチング素子１のスイッチング動作を停止させる信号を、ＮＡＮＤ回路５へ出力する。また、ＶＤＤ端子電圧が一定電圧に達した後も、ＶＣＣ端子電圧が一定電圧に達するまでは、スイッチ２Ａをオンさせる信号をレギュレータ回路２へ出力し、ＤＲＡＩＮ端子からＶＣＣ端子へ起動電流を流す。 Reference numeral 7 denotes a start / stop circuit for controlling the start / stop of the semiconductor device 30, which detects the voltage of the VDD terminal and stops the switching operation of the switching element 1 when the VDD terminal voltage is equal to or lower than a certain voltage. The signal is output to the NAND circuit 5. Further, even after the VDD terminal voltage reaches the constant voltage, a signal for turning on the switch 2A is output to the regulator circuit 2 until the VCC terminal voltage reaches the constant voltage, and an activation current is supplied from the DRAIN terminal to the VCC terminal.

６は、スイッチング素子１に流れる電流を検出するためのドレイン電流検出回路であり、検出した電流を電圧信号に変換して、比較器８へ信号を出力する。１１は、フィードバック信号制御回路であり、ＦＢ端子に入力される電流信号を電圧信号に変換して、比較器８へ信号を出力する。比較器８は、フィードバック信号制御回路１１からの出力信号と、ドレイン電流検出回路６からの出力信号が等しくなったときに、ＲＳフリップフロップ回路１０のリセット端子へ信号を出力する。 Reference numeral 6 denotes a drain current detection circuit for detecting a current flowing through the switching element 1, which converts the detected current into a voltage signal and outputs a signal to the comparator 8. A feedback signal control circuit 11 converts a current signal input to the FB terminal into a voltage signal and outputs a signal to the comparator 8. The comparator 8 outputs a signal to the reset terminal of the RS flip-flop circuit 10 when the output signal from the feedback signal control circuit 11 and the output signal from the drain current detection circuit 6 become equal.

１２は、フィードバック信号制御回路１１の出力信号の最大値を決めるためのクランプ回路で、これがスイッチング素子１に流れる電流の最大値を決定し、スイッチング素子１の過電流保護として機能する。１３は、クランプ回路１２のクランプ電圧値を変化させるための、クランプ電圧可変回路であり、ＣＬ端子からＰ型ＭＯＳＦＥＴ１４を通って流れ込む電流が増加すると、クランプ電圧可変回路１３により、クランプ電圧が上昇する。すなわち、ＣＬ端子に流れ込む電流が大きくなると、スイッチング素子１の過電流保護レベルが上昇する。また、ＣＬ端子からＰ型ＭＯＳＦＥＴ１４を通って流れ込む電流が一定値以下になると、発振周波数低下信号を発振回路９へ出力する。Ｐ型ＭＯＳＦＥＴ１４は、ＣＬ端子からクランプ電圧可変回路１３へ電流を流し、ＣＬ端子の電圧を一定値に固定するための素子であり、そのドレインがクランプ電圧可変回路１３と接続され、そのゲートは基準電圧源と接続され、そのソースはＣＬ端子と接続されている。 Reference numeral 12 denotes a clamp circuit for determining the maximum value of the output signal of the feedback signal control circuit 11, which determines the maximum value of the current flowing through the switching element 1 and functions as overcurrent protection for the switching element 1. Reference numeral 13 denotes a clamp voltage variable circuit for changing the clamp voltage value of the clamp circuit 12. When the current flowing through the P-type MOSFET 14 from the CL terminal increases, the clamp voltage increases by the clamp voltage variable circuit 13. . That is, when the current flowing into the CL terminal increases, the overcurrent protection level of the switching element 1 increases. Further, when the current flowing from the CL terminal through the P-type MOSFET 14 becomes a certain value or less, an oscillation frequency lowering signal is output to the oscillation circuit 9. The P-type MOSFET 14 is an element for causing a current to flow from the CL terminal to the clamp voltage variable circuit 13 and fixing the voltage at the CL terminal to a constant value, and its drain is connected to the clamp voltage variable circuit 13 and its gate is the reference The voltage source is connected, and the source is connected to the CL terminal.

１５はダミー負荷回路であり、ＶＣＣ端子とＧＮＤ端子の間に接続され、ダミー負荷制御回路１６の出力信号ＩＮ２と、起動／停止回路７からの信号ＩＮ１により、ＶＣＣ端子にダミー負荷電流を流す。 A dummy load circuit 15 is connected between the VCC terminal and the GND terminal, and causes a dummy load current to flow to the VCC terminal by the output signal IN2 of the dummy load control circuit 16 and the signal IN1 from the start / stop circuit 7.

１６はダミー負荷回路１５のオン／オフを制御するダミー負荷制御回路であり、フィードバック信号制御回路１１より出力されるフィードバック信号と、クランプ回路１２のクランプ電圧値を比較し、比較した比較信号を出力する。 Reference numeral 16 denotes a dummy load control circuit for controlling on / off of the dummy load circuit 15. The feedback signal output from the feedback signal control circuit 11 is compared with the clamp voltage value of the clamp circuit 12, and a compared comparison signal is output. To do.

９は、発振回路であり、スイッチング素子１の最大デューティサイクルを決める、最大デューティサイクル信号９Ａと、スイッチング素子１の発振周波数を決める、クロック信号９Ｂを出力する。また、クランプ電圧可変回路１３から発振周波数低下信号が入力されると、発振周波数が小さくなる。最大デューティサイクル信号９Ａは、ＮＡＮＤ回路５へ入力され、クロック信号９Ｂは、ＲＳフリップフロップ回路１０のセット端子へ入力される。 An oscillation circuit 9 outputs a maximum duty cycle signal 9A that determines the maximum duty cycle of the switching element 1 and a clock signal 9B that determines the oscillation frequency of the switching element 1. Further, when the oscillation frequency lowering signal is input from the clamp voltage variable circuit 13, the oscillation frequency is decreased. The maximum duty cycle signal 9A is input to the NAND circuit 5, and the clock signal 9B is input to the set terminal of the RS flip-flop circuit 10.

ＮＡＮＤ回路５へは、起動／停止回路７の出力信号と、最大デューティサイクル信号９Ａと、ＲＳフリップフロップ回路１０の出力信号が入力される。ＮＡＮＤ回路５の出力信号は、ゲートドライブ回路４へ入力され、スイッチング素子１のスイッチング動作を制御する。 To the NAND circuit 5, the output signal of the start / stop circuit 7, the maximum duty cycle signal 9A, and the output signal of the RS flip-flop circuit 10 are input. The output signal of the NAND circuit 5 is input to the gate drive circuit 4 and controls the switching operation of the switching element 1.

４０はトランスであり、１次巻線４０Ａと、２次巻線４０Ｂと、１次側補助巻線４０Ｃを有している。 Reference numeral 40 denotes a transformer, which includes a primary winding 40A, a secondary winding 40B, and a primary side auxiliary winding 40C.

１次側補助巻線４０Ｃには、ダイオード３１とコンデンサ３２とで構成される整流平滑回路が接続され、半導体装置３０の補助電源部として活用され、ＶＣＣ端子へ入力される。３３は、ＶＤＤ端子電圧の安定化用コンデンサである。３５は、制御信号を２次側から１次側へ伝達するための制御信号伝達回路であり、フォトトランジスタ３５Ａと、フォトダイオード３５Ｂから構成される。フォトトランジスタ３５Ａのコレクタは、ＶＤＤ端子と接続され、フォトトランジスタ３５Ａのエミッタは、ＦＢ端子と接続される。ＶＣＣ端子とＣＬ端子の間には、抵抗３４が接続され、ＶＣＣ端子の電圧に応じた電流が、ＣＬ端子へ流れ込む。 A rectifying / smoothing circuit including a diode 31 and a capacitor 32 is connected to the primary side auxiliary winding 40C, which is used as an auxiliary power supply unit of the semiconductor device 30 and input to the VCC terminal. Reference numeral 33 denotes a capacitor for stabilizing the VDD terminal voltage. Reference numeral 35 denotes a control signal transmission circuit for transmitting a control signal from the secondary side to the primary side, and includes a phototransistor 35A and a photodiode 35B. The collector of the phototransistor 35A is connected to the VDD terminal, and the emitter of the phototransistor 35A is connected to the FB terminal. A resistor 34 is connected between the VCC terminal and the CL terminal, and a current corresponding to the voltage at the VCC terminal flows into the CL terminal.

２次巻線４０Ｂには、ダイオード５０とコンデンサ５１とで構成される整流平滑回路が接続され、負荷５５へ接続される。２次側制御回路５６は、定電圧制御回路５７から成り、定電圧制御回路５７は、２次側出力電圧ＶＯの検出抵抗５２および５３で分圧された電圧を入力し、２次側出力電圧ＶＯが一定になるように、フォトダイオード３５Ｂに流れる電流を制御する。 A rectifying / smoothing circuit including a diode 50 and a capacitor 51 is connected to the secondary winding 40 B and connected to a load 55. The secondary side control circuit 56 includes a constant voltage control circuit 57. The constant voltage control circuit 57 inputs the voltage divided by the detection resistors 52 and 53 of the secondary side output voltage VO and inputs the secondary side output voltage. The current flowing through the photodiode 35B is controlled so that VO becomes constant.

以上のように構成された、スイッチング電源装置の動作を、図１および図６を用いて説明する。図６は、図１の各部の動作波形を説明したタイムチャートである。 The operation of the switching power supply device configured as described above will be described with reference to FIGS. FIG. 6 is a time chart illustrating operation waveforms of the respective units in FIG.

図１において、入力端子には、たとえば商用の交流電源が整流平滑されてつくられる、直流電圧ＶＩＮが入力される。直流電圧ＶＩＮは、トランス４０の１次巻線４０Ａを介して、半導体装置３０のＤＲＡＩＮ端子に印加される。そして、起動用定電流源３で作られる起動電流が流れ、レギュレータ２内のスイッチ２Ａを介して、コンデンサ３２を充電し、ＶＣＣ端子の電圧が上昇する。また、レギュレータ２内のスイッチ２Ｃは、ＶＤＤ端子電圧が一定電圧になるように動作するため、起動電流の一部は、スイッチ２Ｃを介してＶＤＤ端子に接続されたコンデンサ３３を充電し、ＶＤＤ端子の電圧も上昇する。レギュレータ２内のスイッチ２Ｂは、起動後の状態において、起動直後や過負荷時など、ＶＣＣ端子電圧が一定値以下のときに、スイッチング動作のオフ期間中に導通し、ＶＣＣ端子電圧が不足してもＶＤＤ端子電圧が低下しないようにしている。 In FIG. 1, a DC voltage VIN, which is produced by rectifying and smoothing a commercial AC power supply, for example, is input to an input terminal. The DC voltage VIN is applied to the DRAIN terminal of the semiconductor device 30 through the primary winding 40A of the transformer 40. Then, a starting current generated by the starting constant current source 3 flows, the capacitor 32 is charged via the switch 2A in the regulator 2, and the voltage at the VCC terminal rises. Further, since the switch 2C in the regulator 2 operates so that the VDD terminal voltage becomes a constant voltage, a part of the starting current charges the capacitor 33 connected to the VDD terminal via the switch 2C, and the VDD terminal The voltage also increases. The switch 2B in the regulator 2 becomes conductive during the OFF period of the switching operation when the VCC terminal voltage is below a certain value, such as immediately after startup or during overload, in the state after startup, and the VCC terminal voltage is insufficient. Also, the VDD terminal voltage is not lowered.

ＶＣＣおよびＶＤＤ端子電圧が上昇し、ＶＤＤ端子電圧が起動／停止回路７で設定された起動電圧に達すると、スイッチング素子１のスイッチング動作が開始されるが、レギュレータ１０２内のスイッチ２Ａは、ＶＣＣ端子が設定電圧になるまではオンとなるため、起動開始時のＶＣＣ端子電圧は設定電圧まで上昇し、設定電圧に達した後オフとなり、ＶＣＣ端子への起動電流供給は停止する。スイッチング動作が開始されると、トランス４０の各巻線にエネルギーが供給されるようになり、２次巻線４０Ｂ、１次側補助巻線４０Ｃに電流が流れる。 When the VCC and VDD terminal voltages rise and the VDD terminal voltage reaches the start-up voltage set by the start / stop circuit 7, the switching operation of the switching element 1 is started, but the switch 2A in the regulator 102 is connected to the VCC terminal. Therefore, the VCC terminal voltage at the start of startup rises to the set voltage, turns off after reaching the set voltage, and the startup current supply to the VCC terminal stops. When the switching operation is started, energy is supplied to each winding of the transformer 40, and a current flows through the secondary winding 40B and the primary side auxiliary winding 40C.

２次巻線４０Ｂに流れる電流は、ダイオード５０とコンデンサ５１により整流平滑されて、直流電力となり、負荷５５に電力を供給する。スイッチング動作が繰り返されることで、出力電圧ＶＯが徐々に上昇し、出力電圧検出抵抗５２および５３で分圧された電圧が設定された電圧に達すると、定電圧制御回路５７からの信号により、フォトダイオード３５Ｂに流れる電流が増加する。そして、フォトトランジスタ３５Ａに流れる電流が増加し、ＦＢ端子に流れ込む電流も増加する。ＦＢ端子電流が増加すると、比較器８に入力される電圧が低下するため、スイッチング素子１に流れるドレイン電流ＩＤＳが小さくなる。このような負帰還がかかることで、出力電圧ＶＯは安定化される。 The current flowing through the secondary winding 40 B is rectified and smoothed by the diode 50 and the capacitor 51 to become DC power and supplies power to the load 55. By repeating the switching operation, the output voltage VO gradually rises, and when the voltage divided by the output voltage detection resistors 52 and 53 reaches the set voltage, the signal from the constant voltage control circuit 57 causes a photo The current flowing through the diode 35B increases. Then, the current flowing through the phototransistor 35A increases and the current flowing into the FB terminal also increases. When the FB terminal current increases, the voltage input to the comparator 8 decreases, so that the drain current IDS flowing through the switching element 1 decreases. By applying such negative feedback, the output voltage VO is stabilized.

１次側補助巻線４０Ｃに流れる電流は、ダイオード３１とコンデンサ３２により整流平滑されて、半導体装置３０の補助電源として活用され、ＶＣＣ端子に電流を供給する。ＶＤＤ端子電圧が一度起動電圧に達すると、スイッチング素子１の発振動作が開始され、その後、さらにＶＣＣ端子が上昇して設定電圧に達すると、レギュレータ２内のスイッチ２Ａはオフとなるため、起動後の半導体装置３０の電流は、１次側補助巻線４０Ｃから供給されるようになる。１次側補助巻線４０Ｃの極性は、２次巻線４０Ｂと同一のため、ＶＣＣ端子電圧は出力電圧ＶＯに比例した電圧となる。ただし、ＶＣＣ端子の電圧が一定以下のときは、レギュレータ２内のスイッチ２Ｂが導通可能となるため、このときは起動電流がスイッチ２Ｂを介してＶＤＤ端子に供給されることで、ＶＤＤ端子電圧が安定化される。 The current flowing through the primary side auxiliary winding 40C is rectified and smoothed by the diode 31 and the capacitor 32 and used as an auxiliary power source for the semiconductor device 30 to supply current to the VCC terminal. Once the VDD terminal voltage reaches the starting voltage, the oscillation operation of the switching element 1 is started. After that, when the VCC terminal further rises and reaches the set voltage, the switch 2A in the regulator 2 is turned off. The current of the semiconductor device 30 is supplied from the primary side auxiliary winding 40C. Since the polarity of the primary side auxiliary winding 40C is the same as that of the secondary winding 40B, the VCC terminal voltage is proportional to the output voltage VO. However, when the voltage at the VCC terminal is below a certain level, the switch 2B in the regulator 2 becomes conductive. At this time, the startup current is supplied to the VDD terminal via the switch 2B, so that the VDD terminal voltage is reduced. Stabilized.

出力電圧ＶＯが安定化された後、負荷５５に流れる出力電流ＩＯを増加させ、ドレイン電流ＩＤＳはクランプ回路１２のクランプ電圧によって決まる、過電流保護値に達すると、ダミー負荷制御回路１６から信号が出力され、ダミー負荷回路１５がＶＣＣ端子とグランド間に接続される（これは後述する図３（Ａ）、（Ｂ）におけるスイッチング素子１５Ａがオンすることである）。 After the output voltage VO is stabilized, the output current IO flowing through the load 55 is increased. When the drain current IDS reaches an overcurrent protection value determined by the clamp voltage of the clamp circuit 12, a signal is output from the dummy load control circuit 16. The dummy load circuit 15 is output and connected between the VCC terminal and the ground (this means that the switching element 15A in FIGS. 3A and 3B described later is turned on).

この時、出力電圧ＶＯも低下するため、出力電圧ＶＯに比例した電圧が出力される、１次側補助巻線電圧（ＶＣＣ端子電圧）も低下する。ＶＣＣ端子電圧が低下すると、それに伴い抵抗３４を介してＣＬ端子に流れ込む電流が減少する。すると、クランプ電圧可変回路１３によって、クランプ回路１２のクランプ電圧を減少させる。つまり、出力電圧ＶＯおよびＶＣＣ端子電圧が低下するにつれて、スイッチング素子１の過電流保護値が低下することになるため、過負荷時においては、常にスイッチング素子１は過電流保護状態になり、出力電流ＩＯは小さくなる。クランプ電圧可変回路１３により、ＶＣＣ端子電圧が低くなるほどクランプ回路１２のクランプ電圧を低くし、該クランプ電圧の最小値が最大クランプ電圧の１０％程度になるようにすることにより、負荷短絡時の出力電流を十分小さくできる。 At this time, since the output voltage VO also decreases, the primary auxiliary winding voltage (VCC terminal voltage) at which a voltage proportional to the output voltage VO is output also decreases. When the VCC terminal voltage decreases, the current flowing into the CL terminal via the resistor 34 decreases accordingly. Then, the clamp voltage of the clamp circuit 12 is decreased by the clamp voltage variable circuit 13. That is, as the output voltage VO and the VCC terminal voltage decrease, the overcurrent protection value of the switching element 1 decreases. Therefore, at the time of overload, the switching element 1 is always in the overcurrent protection state, and the output current IO becomes smaller. The clamp voltage variable circuit 13 lowers the clamp voltage of the clamp circuit 12 as the VCC terminal voltage decreases, so that the minimum value of the clamp voltage is about 10% of the maximum clamp voltage. The current can be made sufficiently small.

さらに、発振周波数低下信号がクランプ電圧可変回路１３から発振回路９へ出力されるため、発振周波数が低下し、出力電流ＩＯは急速に小さくなる。この発振周波数低下信号が発振回路９へ入力された場合に、発振周波数低下信号が入力されていない通常時の発振周波数の１／５程度に低くなるようにすることにより、負荷短絡時の出力電流を十分小さくできる。 Further, since the oscillation frequency lowering signal is output from the clamp voltage variable circuit 13 to the oscillation circuit 9, the oscillation frequency is reduced and the output current IO is rapidly reduced. When this oscillation frequency lowering signal is input to the oscillation circuit 9, the output current when the load is short-circuited is reduced to about 1/5 of the normal oscillation frequency when no oscillation frequency lowering signal is input. Can be made sufficiently small.

以上より、図１における出力電流電圧特性は、図１１（Ａ）のようになり、ドレイン電流ＩＤＳが過電流保護値に達すると、出力電流ＩＯが絞られるようになるといった、いわゆるフの字特性となる。 From the above, the output current-voltage characteristic in FIG. 1 is as shown in FIG. 11A, and when the drain current IDS reaches the overcurrent protection value, the output current IO is reduced so-called F-characteristic. It becomes.

ここで、過負荷時にＶＣＣ端子電圧が低下し、ＶＣＣ端子が起動／停止回路７で設定された電圧まで低下すると、レギュレータ２内のスイッチ２Ｂが導通し、ＤＲＡＩＮ端子からＶＤＤ端子への電流供給が行われるようになるため、ＶＣＣ端子の負荷が軽くなるが、過負荷時には常にダミー負荷回路１５がＶＣＣ端子とグランド間に接続されているため、図１０（Ａ）に示すように、ＶＣＣ端子が設定電圧（ＶＣＣ＿ＵＶ）以下まで低下しても、そのＶＣＣ端子電圧の低下速度は変化せず、一定のままで低下を続ける。 Here, when the VCC terminal voltage decreases during an overload and the VCC terminal decreases to the voltage set by the start / stop circuit 7, the switch 2B in the regulator 2 becomes conductive, and current supply from the DRAIN terminal to the VDD terminal is performed. Since the load on the VCC terminal is lightened, the dummy load circuit 15 is always connected between the VCC terminal and the ground at the time of overload, and therefore, as shown in FIG. Even if the voltage drops below the set voltage (VCC_UV), the rate of decrease in the VCC terminal voltage does not change and continues to decrease while remaining constant.

また、このダミー負荷回路１５は、起動時には、レギュレータ２内のスイッチ２Ａが接続されている間は接続されないため、起動時にダミー負荷が接続されてＶＣＣ端子電圧の上昇が妨げられることはない。 Further, since the dummy load circuit 15 is not connected while the switch 2A in the regulator 2 is connected at the time of startup, a dummy load is connected at the time of startup and the rise of the VCC terminal voltage is not hindered.

図２は、本発明のスイッチング電源装置を構成する、スイッチング電源制御用半導体装置の一例を示す回路図である。図２は、図１における半導体装置３０の内部回路を詳細にしたもので、図１と同一の符号は図１のそれに相当するため、同一の構成要素についての説明は省略する。 FIG. 2 is a circuit diagram showing an example of a switching power supply control semiconductor device constituting the switching power supply device of the present invention. FIG. 2 shows the details of the internal circuit of the semiconductor device 30 in FIG. 1, and the same reference numerals as those in FIG. 1 correspond to those in FIG.

図２において、起動／停止回路７は、ＶＣＣ用比較器７Ａ、インバータ７Ｂおよび７Ｄ、ＡＮＤ回路７Ｃ、ＶＤＤ用比較器７Ｅ、ＲＳフリップフロップ回路７Ｆ、ＯＲ回路７Ｇ、ＮＡＮＤ回路７Ｈから構成される。ＶＣＣ用比較器７Ａは、ＶＣＣ端子の電圧と基準電圧を比較し、インバータ７ＢとＲＳフリップフロップ回路７Ｆのセット端子へ信号を出力する。ＶＤＤ用比較器７Ｅは、ＶＤＤ端子の電圧と基準電圧を比較し、ＮＡＮＤ回路５、ＡＮＤ回路７Ｃ、インバータ７ＤおよびＮＡＮＤ回路７Ｈへ信号を出力する。インバータ７Ｂは、ＡＮＤ回路７Ｃへ信号を出力する。インバータ７Ｄは、ＲＳフリップフロップ回路７Ｆのリセット端子へ信号を出力する。ＯＲ回路７Ｇは、ＲＳフリップフロップ回路７Ｆの出力信号と、ゲートドライバー４の出力信号とを入力し、ＮＡＮＤ回路７Ｈへ信号を出力する。ＡＮＤ回路７Ｃの出力により、スイッチ２Ｂが制御され、ＮＡＮＤ回路７Ｈの出力により、スイッチ２Ａが制御される。また、ＲＳフリップフロップ回路７Ｆの出力ＩＮ１は、ダミー負荷回路１５を制御する。 In FIG. 2, the start / stop circuit 7 includes a VCC comparator 7A, inverters 7B and 7D, an AND circuit 7C, a VDD comparator 7E, an RS flip-flop circuit 7F, an OR circuit 7G, and a NAND circuit 7H. The VCC comparator 7A compares the voltage at the VCC terminal with the reference voltage, and outputs a signal to the set terminal of the inverter 7B and the RS flip-flop circuit 7F. The VDD comparator 7E compares the voltage at the VDD terminal with the reference voltage, and outputs a signal to the NAND circuit 5, the AND circuit 7C, the inverter 7D, and the NAND circuit 7H. Inverter 7B outputs a signal to AND circuit 7C. The inverter 7D outputs a signal to the reset terminal of the RS flip-flop circuit 7F. The OR circuit 7G receives the output signal of the RS flip-flop circuit 7F and the output signal of the gate driver 4, and outputs a signal to the NAND circuit 7H. The switch 2B is controlled by the output of the AND circuit 7C, and the switch 2A is controlled by the output of the NAND circuit 7H. The output IN1 of the RS flip-flop circuit 7F controls the dummy load circuit 15.

このように構成された起動／停止回路７の動作について、以下に説明する。起動前は、ＶＣＣ用比較器７Ａの出力がローレベル、ＶＤＤ用比較器７Ｅの出力がローレベルのため、レギュレータ２内のスイッチ２Ａがオン、スイッチ２Ｂはオフとなる。従って、起動用定電流源３の起動電流は、スイッチ２Ａを通ってＶＣＣ端子へ流れる。また、スイッチ２Ｃは、ＶＤＤ端子電圧が一定値になるように動作するため、起動時はスイッチ２Ｃを通ってＶＤＤ端子にも流れる。そして、ＶＤＤ端子の電圧がＶＤＤ用比較器７Ｅにより設定されたＶＤＤ起動電圧に達すると、ＶＤＤ用比較器７Ｅの出力はハイレベルとなり、スイッチング素子１のスイッチング動作が可能となる。 The operation of the start / stop circuit 7 configured as described above will be described below. Before startup, the output of the VCC comparator 7A is low and the output of the VDD comparator 7E is low, so that the switch 2A in the regulator 2 is on and the switch 2B is off. Therefore, the starting current of the starting constant current source 3 flows to the VCC terminal through the switch 2A. Further, since the switch 2C operates so that the VDD terminal voltage becomes a constant value, the switch 2C flows to the VDD terminal through the switch 2C at the time of activation. Then, when the voltage at the VDD terminal reaches the VDD start-up voltage set by the VDD comparator 7E, the output of the VDD comparator 7E becomes high level, and the switching operation of the switching element 1 becomes possible.

このときのＶＣＣ端子の電圧は、ＶＣＣ用比較器７Ａにより設定されたＶＣＣ起動電圧よりも低いため、フリップフロップ回路７Ｆの出力はローレベルである。従って、ゲートドライバー回路４の出力がローレベルの時、つまり、スイッチング素子１のオフ期間には、ＯＲ回路７Ｇの出力はローレベルとなるため、スイッチ２Ａはオンとなるため、起動開始後もＶＣＣ端子の電圧は上昇を続ける。そして、ＶＣＣ用比較器７Ａにより設定されたＶＣＣ起動電圧に達すると、フリップフロップ回路７Ｆへセット信号が入力されるため、ＯＲ回路７Ｇの出力はハイレベルとなり、スイッチ２Ａはオフとなる。起動後に、ＶＣＣ端子の電圧が、ＶＣＣ用比較器７Ａにより設定されたＶＣＣ起動電圧よりも低くなると、ＶＣＣ用比較器７Ａの出力はローレベルとなるため、ＡＮＤ回路７Ｃの出力はハイレベルとなり、スイッチ２Ｂはオンとなるため、ＤＲＡＩＮ端子からの電流によりＶＤＤ端子電圧が一定に保持される。 Since the voltage at the VCC terminal at this time is lower than the VCC starting voltage set by the VCC comparator 7A, the output of the flip-flop circuit 7F is at a low level. Therefore, when the output of the gate driver circuit 4 is at a low level, that is, during the OFF period of the switching element 1, the output of the OR circuit 7G is at a low level, so that the switch 2A is turned on. The voltage at the terminal continues to rise. When the VCC starting voltage set by the VCC comparator 7A is reached, the set signal is input to the flip-flop circuit 7F, so that the output of the OR circuit 7G becomes high level and the switch 2A is turned off. After the start-up, when the voltage at the VCC terminal becomes lower than the VCC start voltage set by the VCC comparator 7A, the output of the VCC comparator 7A becomes low level, so the output of the AND circuit 7C becomes high level, Since the switch 2B is turned on, the VDD terminal voltage is held constant by the current from the DRAIN terminal.

従って、起動後のＶＤＤ端子の電流はＶＣＣ端子から供給されるが、過負荷時にＶＣＣ端子電圧が低下するとＶＤＤ端子への電流供給はＤＲＡＩＮ端子からに切り替わるため、半導体装置３０の動作は継続する。 Therefore, although the current at the VDD terminal after startup is supplied from the VCC terminal, the current supply to the VDD terminal is switched from the DRAIN terminal when the VCC terminal voltage decreases during overload, and the operation of the semiconductor device 30 continues.

図３（Ａ）は、本発明の実施の形態のダミー負荷回路１５の一例を示す回路図である。図３（Ａ）において、ダミー負荷回路１５は、スイッチング素子１５Ａと、トランジスタ１５Ｂと１５Ｃとからなるミラー回路と、定電流源１５Ｄと、ＡＮＤ回路１５Ｅとからなり、スイッチング素子１５ＡのドレインはＶＣＣと接続され、そのゲートがダミー負荷回路の入力端子であり、そのソースがミラー回路のトランジスタ１５Ｂと接続されている。 FIG. 3A is a circuit diagram showing an example of the dummy load circuit 15 according to the embodiment of the present invention. In FIG. 3A, the dummy load circuit 15 includes a switching element 15A, a mirror circuit including transistors 15B and 15C, a constant current source 15D, and an AND circuit 15E. The drain of the switching element 15A is VCC and The gate is the input terminal of the dummy load circuit, and the source is connected to the transistor 15B of the mirror circuit.

このように構成されたダミー負荷回路１５の動作について、以下に説明する。ＲＳフリップフロップ回路７Ｆの出力ＩＮ１がハイレベル、かつ、ダミー負荷制御回路１６の出力信号ＩＮ２がハイレベルでＡＮＤ回路１５Ｅに入力されると、スイッチング素子１５Ａがオンするため、トランジスタ１５Ｂと１５Ｃからなるミラー回路と定電流源１５Ｄで設定された定電流がＶＣＣ端子とＧＮＤ端子の間に流れるようになる。従って、起動後、過電流保護が動作すると、ＶＣＣ端子にダミー電流が流れ、ＶＣＣ端子電圧は一気に低下する。 The operation of the dummy load circuit 15 configured as described above will be described below. When the output IN1 of the RS flip-flop circuit 7F is at a high level and the output signal IN2 of the dummy load control circuit 16 is at a high level and is input to the AND circuit 15E, the switching element 15A is turned on, so that transistors 15B and 15C are formed. The constant current set by the mirror circuit and the constant current source 15D flows between the VCC terminal and the GND terminal. Therefore, after the start-up, when the overcurrent protection is activated, a dummy current flows through the VCC terminal, and the VCC terminal voltage decreases at a stretch.

ここで、ダミー電流値は、半導体装置３０の全体の回路消費電流以上とすることが望ましい。 Here, it is desirable that the dummy current value be equal to or greater than the entire circuit current consumption of the semiconductor device 30.

図３（Ｂ）は、本発明の実施の形態のダミー負荷回路１５の別の一例を示す回路図である。図３（Ａ）との違いは、抵抗１５Ｆと１５ＧによりＶＣＣ端子のダミー負荷電流値を設定しているところにあり、過負荷時には、抵抗１５Ｆと１５Ｇとで決まる電流値がダミー電流となる。 FIG. 3B is a circuit diagram showing another example of the dummy load circuit 15 according to the embodiment of the present invention. The difference from FIG. 3A is that the dummy load current value of the VCC terminal is set by the resistors 15F and 15G, and at the time of overload, the current value determined by the resistors 15F and 15G becomes the dummy current.

図４は、本発明の実施の形態のダミー負荷制御回路１６の一例を示す回路図である。図４において、ダミー負荷制御回路１６は、定電流源１６Ａと、トランジスタ１６Ｂ、１６Ｃと、抵抗１６Ｄと、比較器１６Ｅとからなる。比較器１６Ｅの入力は、フィードバック信号制御回路１１より出力されるフィードバック信号がプラス入力、トランジスタ１６Ｂのソースがマイナス入力となる。トランジスタ１６Ｃはクランプ電圧可変回路１３内のトランジスタ１３Ｉを基準としたカレントミラー回路である。 FIG. 4 is a circuit diagram showing an example of the dummy load control circuit 16 according to the embodiment of the present invention. In FIG. 4, the dummy load control circuit 16 includes a constant current source 16A, transistors 16B and 16C, a resistor 16D, and a comparator 16E. As for the input of the comparator 16E, the feedback signal output from the feedback signal control circuit 11 is a plus input, and the source of the transistor 16B is a minus input. The transistor 16C is a current mirror circuit based on the transistor 13I in the clamp voltage variable circuit 13.

このように構成されたダミー負荷制御回路１６の動作について、以下に説明する。トランジスタ１６Ｃに流れる電流は、クランプ電圧可変回路１３の出力によって変化し、抵抗１６Ｄに電圧降下を発生させ、トランジスタ１６Ｂのソースには抵抗１６Ｄの両端電圧とトランジスタ１６Ｂのしきい値電圧が現れる。この電圧値は、クランプ電圧値に等しいため、フィードバック信号制御回路１１の出力信号がトランジスタ１６Ｂのソース電圧、つまりスイッチング素子１の過電流保護が動作する電圧に達すると、比較器１６Ｅの出力信号が反転し、ダミー負荷回路１５へハイレベルの出力信号ＩＮ２が入力される。 The operation of the dummy load control circuit 16 configured as described above will be described below. The current flowing through the transistor 16C varies depending on the output of the clamp voltage variable circuit 13, causing a voltage drop in the resistor 16D, and the voltage across the resistor 16D and the threshold voltage of the transistor 16B appear at the source of the transistor 16B. Since this voltage value is equal to the clamp voltage value, when the output signal of the feedback signal control circuit 11 reaches the source voltage of the transistor 16B, that is, the voltage at which the overcurrent protection of the switching element 1 operates, the output signal of the comparator 16E Inverted, and the high level output signal IN 2 is input to the dummy load circuit 15.

図５は、本発明の実施の形態のダミー負荷制御回路１６の別の一例を示す回路図である。図５において、ダミー負荷制御回路１６は、比較器１６Ｅと、抵抗１６Ｇ、１６Ｈと、トランジスタ１６Ｆからなる。比較器１６Ｅの入力は、トランジスタ１６Ｆのドレインがプラス入力、フィードバック信号制御回路１１より出力されるフィードバック信号がマイナス入力となる。トランジスタ１６Ｆは、フィードバック信号制御回路１１内のトランジスタ１１Ａを基準としたカレントミラー回路である。また、抵抗１６Ｇ、１６Ｈと、フィードバック信号制御回路１１内の抵抗１１Ｃ−１、１１Ｃ−２は同特性とする。 FIG. 5 is a circuit diagram showing another example of the dummy load control circuit 16 according to the embodiment of the present invention. In FIG. 5, the dummy load control circuit 16 includes a comparator 16E, resistors 16G and 16H, and a transistor 16F. As for the input of the comparator 16E, the drain of the transistor 16F is a positive input, and the feedback signal output from the feedback signal control circuit 11 is a negative input. The transistor 16F is a current mirror circuit based on the transistor 11A in the feedback signal control circuit 11. The resistors 16G and 16H and the resistors 11C-1 and 11C-2 in the feedback signal control circuit 11 have the same characteristics.

このように構成されたダミー負荷制御回路１６の動作について、以下に説明する。 The operation of the dummy load control circuit 16 configured as described above will be described below.

ＦＢ端子より電流が注入されると、トランジスタ１１Ａ及び１１Ｂ、１６Ｆに電流が流れ、その電流に応じた電圧降下が抵抗１１Ｃの両端、及び１６Ｇ＋１６Ｈの両端に発生する。つまり、負荷が重くなり、ＦＢ端子電流が減少すると、各抵抗に発生する電圧降下が小さくなるため、比較器８、及び比較器１６Ｅへの入力電圧が大きくなる。ここで比較器８への出力の最大値は、クランプ回路１２により固定されるため、過負荷時、過電流保護に達した後、ＦＢ端子への電流流入量がある一定以下の値となると、比較器１６Ｅへの入力電圧の方が大きくなり、比較器１６Ｅからダミー負荷回路１５へハイレベルの出力信号ＩＮ２が出力される。 When a current is injected from the FB terminal, a current flows through the transistors 11A, 11B, and 16F, and a voltage drop corresponding to the current is generated at both ends of the resistor 11C and both ends of 16G + 16H. That is, when the load becomes heavier and the FB terminal current decreases, the voltage drop generated in each resistor decreases, and the input voltage to the comparator 8 and the comparator 16E increases. Here, since the maximum value of the output to the comparator 8 is fixed by the clamp circuit 12, after reaching the overcurrent protection at the time of overload, the current inflow amount to the FB terminal becomes a certain value or less. The input voltage to the comparator 16E becomes larger, and the high level output signal IN2 is output from the comparator 16E to the dummy load circuit 15.

次に、図４、図５に示されたクランプ電圧可変回路１３と発振回路９の関係について説明しておく。ＣＬ端子から、ＶＣＣ端子の電圧に応じた電流が、Ｐ型ＭＯＳＦＥＴ１４を通ってＮ型ＭＯＳＦＥＴ１３Ａに流れ、Ｎ型ＭＯＳＦＥＴ１３Ａと同じ電流がＮ型ＭＯＳＦＥＴ１３Ｋにも流れることで、発振周波数低下レベル決定用定電流源１３Ｊの電流と比較され、Ｎ型ＭＯＳＦＥＴ１３Ｋの電流が定電流源１３Ｊの電流よりも小さいと、発振周波数低下信号が発振回路９へ出力される。したがって、ＣＬ端子の電流が定電流源１３Ｊで設定された電流よりも小さくなると、発振周波数が小さくなる。 Next, the relationship between the clamp voltage variable circuit 13 and the oscillation circuit 9 shown in FIGS. 4 and 5 will be described. A current corresponding to the voltage at the VCC terminal flows from the CL terminal through the P-type MOSFET 14 to the N-type MOSFET 13A, and the same current as that of the N-type MOSFET 13A also flows to the N-type MOSFET 13K. When compared with the current of the source 13J and the current of the N-type MOSFET 13K is smaller than the current of the constant current source 13J, an oscillation frequency lowering signal is output to the oscillation circuit 9. Therefore, when the current at the CL terminal becomes smaller than the current set by the constant current source 13J, the oscillation frequency becomes smaller.

本発明のスイッチング電源装置は、ポータブル機器のアダプターなど、過電流保護機能を必要とする電源装置等に有用である。 The switching power supply device of the present invention is useful for a power supply device that requires an overcurrent protection function, such as an adapter of a portable device.

本発明の実施の形態のスイッチング電源装置を示す回路図である。It is a circuit diagram which shows the switching power supply device of embodiment of this invention. 本発明の実施の形態のスイッチング電源装置を構成する半導体装置の一例を示す回路図である。It is a circuit diagram which shows an example of the semiconductor device which comprises the switching power supply device of embodiment of this invention. （Ａ）、（Ｂ）のそれぞれは本発明の実施の形態におけるダミー負荷回路の構成の一例を示す回路図である。Each of (A) and (B) is a circuit diagram showing an example of a configuration of a dummy load circuit in the embodiment of the present invention. 本発明の実施の形態におけるダミー負荷制御回路の構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of the dummy load control circuit in embodiment of this invention. 本発明の実施の形態におけるダミー負荷制御回路の構成の別の一例を示す回路図である。It is a circuit diagram which shows another example of a structure of the dummy load control circuit in embodiment of this invention. 本発明の実施の形態のスイッチング電源装置の動作を説明するためのタイムチャートである。It is a time chart for demonstrating operation | movement of the switching power supply device of embodiment of this invention. 従来のスイッチング電源装置の一例を示す回路図である。It is a circuit diagram which shows an example of the conventional switching power supply device. 従来のスイッチング電源装置を構成する半導体装置の一例を示す回路図である。It is a circuit diagram which shows an example of the semiconductor device which comprises the conventional switching power supply device. 従来のスイッチング電源装置の動作を説明するためのタイムチャートである。It is a time chart for demonstrating operation | movement of the conventional switching power supply apparatus. 本発明の実施の形態と従来のスイッチング電源装置の負荷短絡時の動作を比較するためのタイムチャートであり、（Ａ）が本発明の実施の形態の場合のタイムチャートであり、（Ｂ）が従来の場合のタイムチャートである。It is a time chart for comparing the operation | movement at the time of load short-circuit of embodiment of this invention and the conventional switching power supply apparatus, (A) is a time chart in the case of embodiment of this invention, (B) is It is a time chart in the conventional case. 本発明の実施の形態と従来のスイッチング電源装置の出力電圧電流特性を比較するための図であり、（Ａ）が本発明の実施の形態の場合の出力電圧電流特性図であり、（Ｂ）が従来の場合の出力電圧電流特性図である。It is a figure for comparing the output voltage-current characteristic of embodiment of this invention and the conventional switching power supply apparatus, (A) is an output voltage-current characteristic figure in the case of embodiment of this invention, (B) FIG. 6 is an output voltage / current characteristic diagram in the conventional case.

符号の説明Explanation of symbols

１スイッチング素子
２レギュレータ
２Ａ、２Ｂ、２Ｃスイッチ
３起動用定電流源
４ゲートドライバー
５ＮＡＮＤ回路
６ドレイン電流検出回路
７起動／停止回路
７ＡＶＣＣ用比較器
７Ｂ、７Ｄインバータ
７ＣＡＮＤ回路
７ＥＶＤＤ用比較器
７ＦＲＳフリップフロップ回路
７ＧＯＲ回路
７ＨＮＡＮＤ回路
８比較器
９発振回路
９Ａ最大デューティサイクル信号
９Ｂクロック信号
１０ＲＳフリップフロップ回路
１１フィードバック信号制御回路
１２クランプ回路
１３クランプ電圧可変回路
１４Ｐ型ＭＯＳＦＥＴ
１５ダミー負荷回路
１５Ａスイッチング素子
１５Ｂ、１５ＣＮ型ＭＯＳＦＥＴ
１５Ｄ定電流源
１５ＥＡＮＤ回路
１５Ｆ、１５Ｇ抵抗
１６ダミー負荷制御回路
１６Ａ定電流源
１６Ｂ、１６ＣＰ型ＭＯＳＦＥＴ
１６Ｄ、１６Ｇ、１６Ｈ抵抗
１６Ｅ比較器
１６ＦＮ型ＭＯＳＦＥＴ
３０スイッチング電源用半導体装置
３１ダイオード
３２、３３コンデンサ
３４抵抗
３５制御信号伝達回路
３５Ａフォトトランジスタ
３５Ｂフォトダイオード
４０トランス
４０Ａ１次巻線
４０Ｂ２次巻線
４０Ｃ１次側補助巻線
５０ダイオード
５１コンデンサ
５２、５３出力電圧検出用抵抗
５４出力電流検出用抵抗
５５負荷
５６２次側制御回路
５７定電圧制御回路 DESCRIPTION OF SYMBOLS 1 Switching element 2 Regulator 2A, 2B, 2C Switch 3 Start constant current source 4 Gate driver 5 NAND circuit 6 Drain current detection circuit 7 Start / stop circuit 7A VCC comparator 7B, 7D Inverter 7C AND circuit 7E VDD comparator 7F RS flip-flop circuit 7G OR circuit 7H NAND circuit 8 comparator 9 oscillation circuit 9A maximum duty cycle signal 9B clock signal 10 RS flip-flop circuit 11 feedback signal control circuit 12 clamp circuit 13 clamp voltage variable circuit 14 P-type MOSFET
15 Dummy load circuit 15A Switching element 15B, 15C N-type MOSFET
15D constant current source 15E AND circuit 15F, 15G resistor 16 dummy load control circuit 16A constant current source 16B, 16C P-type MOSFET
16D, 16G, 16H Resistor 16E Comparator 16F N-type MOSFET
30 Semiconductor device for switching power supply 31 Diode 32, 33 Capacitor 34 Resistance 35 Control signal transmission circuit 35A Phototransistor 35B Photodiode 40 Transformer 40A Primary winding 40B Secondary winding 40C Primary side auxiliary winding 50 Diode 51 Capacitor 52, 53 Output Voltage Detection Resistor 54 Output Current Detection Resistor 55 Load 56 Secondary Side Control Circuit 57 Constant Voltage Control Circuit

Claims

トランスと、
前記トランスの１次巻線と直列に接続され、前記トランスを介して第１の直流電圧が印加されるスイッチング素子と、
前記トランスの２次巻線と接続され、前記トランスの２次側出力電圧を整流し且つ平滑化することにより、前記第１の直流電圧から該第１の直流電圧の絶対値よりも小さい第２の直流電圧を生成して出力する出力電圧生成回路と、
前記出力電圧生成回路で生成される前記第２の直流電圧に応じた信号を出力する出力電圧制御回路と、
前記出力電圧制御回路の出力信号を１次側へ伝達する制御信号伝達回路と、
前記スイッチング素子の動作を制御する制御回路と、
前記２次側出力電圧と比例した１次側出力電圧を発生する前記トランスの補助巻線と接続され、前記補助巻線により発生した前記１次側出力電圧を整流し且つ平滑化することにより補助電源電圧を生成して前記制御回路へ出力する補助電源電圧生成回路とを備え、
前記制御回路は、
前記第１の直流電圧および前記補助電源電圧から前記制御回路の電源電圧を生成し供給するレギュレータと、
前記スイッチング素子に印加するスイッチング信号を生成して出力する発振器と、
前記スイッチング素子を流れる電流を検出し、素子電流検出信号として出力する電流検出回路と、
前記制御信号伝達回路から入力される信号をフィードバック信号として出力するフィードバック信号制御回路と、
前記素子電流検出信号と前記フィードバック信号とを入力し、両者を比較した比較信号を出力する比較器と、
前記比較信号に基づいて前記スイッチング信号の電流量及び出力を制御するスイッチング信号制御回路と、
前記素子電流検出信号の最大値を固定するために前記フィードバック信号の最大電圧値となるクランプ電圧を設定するクランプ回路と、
前記クランプ回路のクランプ電圧を前記補助電源電圧の電圧値に応じて変化させるとともに、前記クランプ電圧が一定値よりも低い場合には前記発振器の発振周波数を小さくする発振周波数低下信号を前記発振器へ出力するクランプ電圧可変回路と、
前記補助電源電圧生成回路の補助電源電圧とグランド間に接続され、導通・非導通の制御がなされるダミー負荷回路と、
前記フィードバック信号制御回路より出力されるフィードバック信号と、前記クランプ回路のクランプ電圧とを比較し、前記フィードバック信号が前記クランプ回路のクランプ電圧に達したときに前記ダミー負荷回路を導通させる制御を行うダミー負荷制御回路とを有したスイッチング電源装置。 With a transformer,
A switching element connected in series with the primary winding of the transformer and to which a first DC voltage is applied via the transformer;
A second output smaller than the absolute value of the first DC voltage from the first DC voltage is connected to the secondary winding of the transformer and rectifies and smoothes the secondary output voltage of the transformer. An output voltage generation circuit that generates and outputs a DC voltage of
An output voltage control circuit that outputs a signal corresponding to the second DC voltage generated by the output voltage generation circuit;
A control signal transmission circuit for transmitting an output signal of the output voltage control circuit to the primary side;
A control circuit for controlling the operation of the switching element;
An auxiliary winding of the transformer that generates a primary output voltage proportional to the secondary output voltage is connected to the transformer by rectifying and smoothing the primary output voltage generated by the auxiliary winding. An auxiliary power supply voltage generation circuit that generates a power supply voltage and outputs it to the control circuit,
The control circuit includes:
A regulator that generates and supplies a power supply voltage of the control circuit from the first DC voltage and the auxiliary power supply voltage;
An oscillator that generates and outputs a switching signal applied to the switching element;
A current detection circuit that detects a current flowing through the switching element and outputs the current as an element current detection signal;
A feedback signal control circuit that outputs a signal input from the control signal transmission circuit as a feedback signal;
A comparator that inputs the device current detection signal and the feedback signal and outputs a comparison signal that compares both;
A switching signal control circuit for controlling a current amount and output of the switching signal based on the comparison signal;
A clamp circuit for setting a clamp voltage to be the maximum voltage value of the feedback signal in order to fix the maximum value of the element current detection signal;
The clamp voltage of the clamp circuit is changed according to the voltage value of the auxiliary power supply voltage, and when the clamp voltage is lower than a certain value, an oscillation frequency lowering signal for decreasing the oscillation frequency of the oscillator is output to the oscillator Clamping voltage variable circuit,
A dummy load circuit connected between the auxiliary power supply voltage of the auxiliary power supply voltage generation circuit and the ground and controlled to be conductive / nonconductive;
A dummy that compares the feedback signal output from the feedback signal control circuit with the clamp voltage of the clamp circuit and controls the dummy load circuit to conduct when the feedback signal reaches the clamp voltage of the clamp circuit. A switching power supply device having a load control circuit.

前記レギュレータは、起動時は前記補助電源電圧が一定値になるまで前記第１の直流電圧が前記補助電源電圧生成回路へ供給され、起動後は前記補助電源電圧が前記制御回路へ供給され、かつ前記補助電源電圧が一定値よりも低い場合には、前記第１の直流電圧が前記制御回路へ供給されるように構成された、請求項１に記載のスイッチング電源装置。 The regulator is supplied with the first DC voltage to the auxiliary power supply voltage generation circuit until the auxiliary power supply voltage becomes a constant value at startup, and after startup, the auxiliary power supply voltage is supplied to the control circuit; and 2. The switching power supply device according to claim 1, wherein the first DC voltage is supplied to the control circuit when the auxiliary power supply voltage is lower than a predetermined value.

前記クランプ電圧可変回路は、前記補助電源電圧が一定値以下になると動作し、前記補助電源電圧が低くなるほど、前記クランプ回路のクランプ電圧を低くするように構成された、請求項１または２に記載のスイッチング電源装置。 3. The clamp voltage variable circuit is configured to operate when the auxiliary power supply voltage is equal to or lower than a predetermined value, and to lower the clamp voltage of the clamp circuit as the auxiliary power supply voltage decreases. Switching power supply.

前記クランプ電圧可変回路は、前記発振周波数低下信号を出力するまでは、前記クランプ回路のクランプ電圧を最大値に固定し、前記発振周波数低下信号が出力されると同時に、前記クランプ回路のクランプ電圧を低くするように構成された、請求項１および２に記載のスイッチング電源装置。 The clamp voltage variable circuit fixes the clamp voltage of the clamp circuit to the maximum value until the oscillation frequency lowering signal is output, and at the same time the clamp frequency of the clamp circuit is output The switching power supply device according to claim 1, wherein the switching power supply device is configured to be lowered.

前記スイッチング素子と前記制御回路とが同一半導体基板上に形成された半導体装置からなる、請求項１〜４のいずれかに記載のスイッチング電源装置。 The switching power supply device according to claim 1, wherein the switching element and the control circuit are formed of a semiconductor device formed on the same semiconductor substrate.

前記クランプ電圧可変回路は、前記補助電源電圧が低くなるほど前記クランプ回路のクランプ電圧を低くし、該クランプ電圧の最小値が最大クランプ電圧の１０％程度になるように構成された、請求項１〜５のいずれかに記載のスイッチング電源装置。 The clamp voltage variable circuit is configured such that the clamp voltage of the clamp circuit is lowered as the auxiliary power supply voltage is lowered, and the minimum value of the clamp voltage is about 10% of the maximum clamp voltage. The switching power supply device according to any one of 5.

前記発振器は、前記発振周波数低下信号が入力された場合に発振周波数が、前記発振周波数低下信号が入力されていない通常時の発振周波数の１／５程度に低くなるように構成された、請求項１〜６のいずれかに記載のスイッチング電源装置。 The oscillator is configured such that when the oscillation frequency reduction signal is input, the oscillation frequency is reduced to about 1/5 of a normal oscillation frequency when the oscillation frequency reduction signal is not input. The switching power supply device according to any one of 1 to 6.