JP2005333081A - 基板、半導体装置及び基板の製造方法 - Google Patents
基板、半導体装置及び基板の製造方法 Download PDFInfo
- Publication number
- JP2005333081A JP2005333081A JP2004152341A JP2004152341A JP2005333081A JP 2005333081 A JP2005333081 A JP 2005333081A JP 2004152341 A JP2004152341 A JP 2004152341A JP 2004152341 A JP2004152341 A JP 2004152341A JP 2005333081 A JP2005333081 A JP 2005333081A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- inductor
- substrate
- resin
- electrodeposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000011347 resin Substances 0.000 claims abstract description 81
- 229920005989 resin Polymers 0.000 claims abstract description 81
- 238000004070 electrodeposition Methods 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000000945 filler Substances 0.000 claims abstract description 30
- 230000035699 permeability Effects 0.000 claims description 41
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 230000002265 prevention Effects 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910000859 α-Fe Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910000889 permalloy Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001246 colloidal dispersion Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0215—Metallic fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/08—Magnetic details
- H05K2201/083—Magnetic materials
- H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/135—Electrophoretic deposition of insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Coils Or Transformers For Communication (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 本発明は、インダクタを備えた基板、半導体装置及び基板の製造方法に関し、高いインダクタンスを得ることができ、インダクタを小型化することのできる基板、半導体装置及び基板の製造方法を提供することを目的とする。
【解決手段】 櫛形に形成された配線27を高透磁率材料のフィラーを含んだ電着樹脂28で被膜して、インダクタ26を構成する。
【選択図】 図3
【解決手段】 櫛形に形成された配線27を高透磁率材料のフィラーを含んだ電着樹脂28で被膜して、インダクタ26を構成する。
【選択図】 図3
Description
本発明は、基板、半導体装置及び基板の製造方法に係り、特にインダクタを備えた基板、半導体装置及び基板の製造方法に関する。
近年、電子機器の多機能化、高密度化に伴い、インダクタ、キャパシタ、レジスタ等の受動素子を多層配線とされた基板に設けることが行われている。また、電子機器の小型化に伴い、基板の小型化が望まれている。
インダクタを基板に設ける際の方式としては、チップインダクタ部品を基板の配線に実装する表面実装型方式と、基板にループ状、或いはスパイラル状に形成された配線にインダクタとしての機能を持たせる内蔵型方式とがある(例えば、特許文献1参照。)。インダクタは、キャパシタと組み合わせることで、ローパスフィルタやハイパスフィルタのようなフィルタとして機能して、周波数の選定を行う。
また、インダクタは、ICカード等に設けられる電波の送受信用のアンテナにも適用されている。このようなインダクタには、高いインダクタンスを有していることが望まれる。また、上記基板には、半導体素子や、チップキャパシタ等が実装される。
特開2003−243570号公報
しかしながら、表面実装型方式の場合には、高いインダクタンスをチップインダクタ部品に付与することができるが、チップインダクタ部品を実装するための実装領域が基板に必要となるため、基板を小型化することが困難であるという問題があった。
内蔵型方式の場合、高いインダクタンスを得るためには、長さの長い配線を基板に設ける必要があり、基板を小型化できないという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、高いインダクタンスを得ることができ、インダクタを小型化することのできる基板、半導体装置及び基板の製造方法を提供することを目的とする。
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項1記載の発明では、第1の配線よりなるインダクタを設けた基板において、前記第1の配線を高透磁率材料のフィラーを含んだ樹脂で被膜したことを特徴とする基板により、解決できる。
上記発明によれば、第1の配線を高透磁率材料のフィラーを含んだ樹脂で被膜することにより、従来の第1の配線のみのインダクタと比較して高いインダクタンスを得ることができ、インダクタを小型化することができる。
請求項2記載の発明では、前記第1の配線が形成された領域の上方の空間に、前記第1の配線と電気的に接続された第2の配線を設け、該第2の配線を前記高透磁率材料のフィラーを含んだ樹脂で被膜したことを特徴とする請求項1に記載の基板により、解決できる。
上記発明によれば、第1の配線が形成された同一平面上に第2の配線を形成するための領域を別途設けることなく、高透磁率材料のフィラーを含んだ樹脂で被膜された第2の配線を形成して、インダクタを構成する配線の長さを長くすることができる。これにより、高いインダクタンスを得ることができ、インダクタを小型化することができる。
請求項3記載の発明では、前記樹脂は、電着法により形成された電着樹脂であることを特徴とする請求項1または2に記載の基板により、解決できる。
上記発明によれば、樹脂には、電着法により形成された電着樹脂を用いることにより、第1の配線及び/又は第2の配線を被膜する高透磁率材料のフィラーを含んだ樹脂の厚さを容易に制御できると共に、第1の配線又は第2の配線が微細な場合でも、第1の配線及び/又は第2の配線に対して、高透磁率材料のフィラーを含んだ樹脂を精度良く被膜させることができる。
請求項4記載の発明では、請求項1乃至3のいずれか1項に記載の基板と、該基板に実装される半導体素子とを備えたことを特徴とする半導体装置により、解決できる。
上記発明によれば、高いインダクタンスを有し、かつ小型化されたインダクタを備えることで、半導体装置の性能を向上させることができる。
請求項5記載の発明では、配線よりなるインダクタを設けた基板の製造方法であって、前記配線を形成する配線形成工程と、電着法により、前記配線を被膜する高透磁率材料のフィラーを含んだ電着樹脂を形成する電着樹脂形成工程とを有したことを特徴とする基板の製造方法により、解決できる。
上記発明によれば、配線を被膜する高透磁率材料のフィラーを含んだ電着樹脂を形成することにより、従来の配線のみのインダクタと比較して、高いインダクタンスを得ることができ、インダクタを小型化することができる。また、電着法を用いることにより、配線を被膜する高透磁率材料のフィラーを含んだ樹脂の厚さを容易に制御できると共に、配線が微細な場合でも、高透磁率材料のフィラーを含んだ樹脂を配線に対して精度良く被膜させることができる。
請求項6記載の発明では、前記配線形成工程は、第1の配線を形成する第1の配線形成工程と、前記第1の配線が形成された領域の上方に、前記第1の配線と電気的に接続される第2の配線を形成する第2の配線形成工程とを有し、前記第1の配線と第2の配線との間には、空間が形成されていることを特徴とする請求項5に記載の基板の製造方法により、解決できる。
上記発明によれば、第1の配線が形成された同一平面上に第2の配線を形成するための領域を別途設けることなく、第2の配線を形成して、インダクタを構成する配線の長さを長くすることができる。これにより、高いインダクタンスを得ることができ、インダクタを小型化することができる。
本発明は、高いインダクタンスを得ることができ、インダクタを小型化することのできる基板、半導体装置及び基板の製造方法を提供することができる。
次に、図面に基づいて本発明の実施例を説明する。
(第1実施例)
始めに、図1を参照して、本発明の第1実施例による半導体装置30について説明する。図1は、本発明の第1実施例による半導体装置の断面図である。半導体装置30は、大略すると基板10と、はんだバンプ24を有したLSIチップ45と、チップキャパシタ47とを有した構成とされている。
始めに、図1を参照して、本発明の第1実施例による半導体装置30について説明する。図1は、本発明の第1実施例による半導体装置の断面図である。半導体装置30は、大略すると基板10と、はんだバンプ24を有したLSIチップ45と、チップキャパシタ47とを有した構成とされている。
半導体素子であるLSIチップ45は、複数の配線及び絶縁層(図示せず)からなる多層配線構造とされており、はんだバンプ24を介して、基板10とフリップチップ接続されている。LSIチップ45と基板10との間には、アンダーフィル樹脂46が配設されている。アンダーフィル樹脂46は、LSIチップ45と基板10との間の熱膨張係数のミスマッチを抑制するためのものである。チップキャパシタ47は、CPU等のLSIチップ45の電源のノイズを吸収するためのものである。チップキャパシタ47は、はんだボール39を介して基板10と電気的に接続されている。
基板10は、大略するとコア基板11と、ビルドアップ層12,13と、はんだボール39,41と、インダクタ26とを有した構成とされている。コア基板11は、樹脂基材15と、貫通ビア16と、複数の内層配線及びビア(図示せず)とを有した多層配線構造とされている。基板10は、具体的には、例えばプリント配線基板である。貫通ビア16は、樹脂基材15を貫通するよう形成されている。貫通ビア16は、ビルドアップ層12とビルドアップ層13との間を電気的に接続するためのものである。
コア基板11の下面には、ビルドアップ層13が形成されている。ビルドアップ層13は、大略すると絶縁層である樹脂層31−1,31−2と、Cu配線32,42と、ビア33と、Cu膜からなる接続パッド35,38、拡散防止膜36と、ソルダーレジスト37と、はんだボール39,41とを有した構成とされている。樹脂層31−1,31−2には、Cu配線32及びビア33が複数設けられており、上下方向に設けられたCu配線32,42は、ビア33により電気的に接続されている。
ソルダーレジスト37は、接続パッド35,38を露出し、かつCu配線42を覆うように配設されている。拡散防止膜36は、接続パッド35,38とはんだボール39,41との間に形成されている。拡散防止膜36は、接続パッド35,38に含まれるCuがはんだボール39,41に拡散することを防止するためや、はんだのぬれ性向上のためのものである。拡散防止膜36には、例えば、Ni層/Au層の2層構造の積層膜を用いることができる。はんだボール41は、例えば、半導体装置30をマザーボード等の実装基板に実装するためのものである。また、はんだボール39は、チップキャパシタ47を接続するためのものである。
コア基板11の上面には、ビルドアップ層12が形成されている。ビルドアップ層12は、大略すると絶縁層である樹脂層17−1,17−2と、Cu配線18,20と、ビア19と、Cu膜からなる接続パッド21、拡散防止膜22と、ソルダーレジスト25と、インダクタ26とを有した構成とされている。樹脂層17−1,17−2には、Cu配線18及びビア19が複数設けられており、上下方向に設けられたCu配線18,20は、ビア19により電気的に接続されている。
ソルダーレジスト25は、接続パッド21を露出し、かつCu配線20を覆うように形成されている。拡散防止膜22は、接続パッド21とはんだバンプ24との間に形成されている。拡散防止膜22は、接続パッド21に含まれるCuがはんだバンプ24に拡散することを防止するためや、はんだのぬれ性向上のためのものである。拡散防止膜22には、例えば、Ni層/Au層の2層構造の積層膜を用いることができる。
次に、図2及び図3を参照して、インダクタ26について説明する。図2は、図1に示したインダクタの平面図であり、図3は、図2に示したインダクタのA−A線方向の断面図である。
インダクタ26は、Cu配線27と、電着樹脂28とにより構成されている。Cu配線27は、樹脂層17−2上に形成されており、ソルダーレジスト25により形成された開口部25Aにより露出されている。第1の配線であるCu配線27は、配線の長さを長くするために櫛形形状とされている。Cu配線27の端部27A,27Bは、ビア19を介して下層の配線18と電気的に接続されている。
電着樹脂28は、高透磁率材料のフィラーを含んだ樹脂である。電着樹脂28は、Cu配線27の側面及び上面を被膜するように形成されている。電着樹脂28を構成する樹脂には、ポリイミド系樹脂、エポキシ系樹脂等を用いることができる。また、上記高透磁率材料の透磁率は、100以上が好ましい。
ここで、インダクタ26のインダクタンス(L)について説明する。透磁率μbの媒質B(本実施例の電着樹脂28)の中に配置された半径a、長さl、透磁率μaの導体(本実施例のCu配線27)のインダクタンス(L)は、下記(1)式により求められる。
したがって、本実施例のインダクタ26のように、Cu配線27を被膜するよう高透磁率材料のフィラーを含んだ電着樹脂28を設けることにより、従来の配線のみにより構成されたインダクタよりも高いインダクタンスを得ることができ、インダクタ26を小型化することができる。また、インダクタ26を形成する際、基板10上に必要なインダクタ形成領域も小さくすることができる。なお、電着樹脂28は、電着法により形成されるため、電着樹脂28の厚さの制御が容易となり、電着樹脂28の厚さを制御することで所望のインダクタンスを得ることができる。
高透磁率材料としては、例えばフェライト(透磁率μ=2000)、Fe、Ni、Fe−Ni合金、パーマロイ等を用いることができる。また、高透磁率材料のフィラーは、例えばサブμm〜数μm程度の大きさのものを用いることができる。
また、本実施例の基板10において、高透磁率材料のフィラーとしてフェライト(透磁率μ=2000)を用いてインダクタ26を構成したところ、インダクタの単位長さあたりのインダクタンスは、従来の配線のみにより構成されたインダクタの数十倍の値となることが確認できた。
なお、図1乃至図3では、インダクタ26をビルドアップ層12の最上層の樹脂層17−2に設けた場合について説明したが、図4に示す半導体装置50のように、ビルドアップ層12の内層部分にインダクタ26を設けた場合においても、半導体装置30と同様な効果を得ることができる。また、インダクタ26をビルドアップ層13の外層又は内層に設けた構成としても良い。図4は、ビルドアップ層の内層部分にインダクタを設けた半導体装置の断面図である。なお、図4において、図1に示した基板10と同一構成部分には同一の符号を付す。
次に、図5乃至図6を参照して、図1に示したインダクタ26の製造する場合を例に挙げてインダクタの製造方法について説明する。図5は、配線形成工程を示した図であり、図6は、配線に電着樹脂を形成する電着樹脂形成工程を示した図である。
始めに、図5に示すように、樹脂層17−2上にCu配線27を櫛形にパターニングする。Cu配線27は、例えばフォトリソグラフィ及びめっき法により形成することができる。続いて、図6に示すように、樹脂層17−2上に形成されたCu配線27の上面及び側面を覆うように、電着法により高透磁率の金属粉末を含んだ電着樹脂28を形成する。この電着処理は、例えば電着槽に溶剤であるイソプロピルアルコール中に高透磁率材料のフィラーであるフェライトを含んだポリイミド樹脂をコロイド状に分散させたものを用意して、この電解層中に基板10を浸漬させ、電解層と基板10とをそれぞれ電極とし、両者に所定の大きさの電界をかけることで行うことができる。
このような電着処理を行うことで、Cu配線27に高透磁率材料のフィラーを含んだポリイミド樹脂が被膜され、インダクタ26を形成することができる。なお、図5及び図6では、Cu配線27の上面及び側面の全体に電着樹脂28を設けた場合について説明したが、電着樹脂28は、所望のCu配線27部分にのみ設けた構成としても良い。
次に、図7乃至図9を参照して、所望のCu配線27部分に高透磁率材料のフィラーを含んだ電着樹脂28を設けたインダクタ54の製造方法について説明する。図7乃至図9は、所望の配線部分に電着樹脂を設けたインダクタの製造工程を示した図である。
始めに、先の図5に示すように、Cu配線27を櫛形に形成する。続いて、図7に示すように、電着樹脂28を形成したいCu配線27部分のみを露出する開口部51Aを有したレジスト膜51をパターニングする。次に、図8に示すように、図7に示した構造に対して、高透磁率材料のフィラーを含んだ電着樹脂28を電着法により形成する。その後、図9に示すように、レジスト膜51をレジスト剥離液により剥離処理することで、所望のCu配線27部分が電着樹脂28に被膜されたインダクタ54を形成することができる。
以上説明したように、Cu配線27を覆うよう高透磁率材料のフィラーを含んだ電着樹脂28を設けることにより、従来の配線のみで構成されたインダクタよりも高いインダクタンスを得ることができ、インダクタ26を小型化することができる。なお、本実施例においては、配線Cu27の形状が櫛形の場合を例に挙げて説明したが、配線Cu27の形状は、例えばスパイラル形状でも良く、配線Cu27の形状は本実施例の形状に限定されない。
(第2実施例)
次に、図10及び図11を参照して、本発明の第2実施例のインダクタ60について説明する。図10は、本発明の第2実施例のインダクタの平面図であり、図11は、図10に示したインダクタのB−B線方向の断面図である。なお、図10は、インダクタ60をビルドアップ層12の樹脂層17−2上に形成した例を示している。また、図11に示した領域Eは、支持部62により支持されていない板状配線部63部分を示している。
次に、図10及び図11を参照して、本発明の第2実施例のインダクタ60について説明する。図10は、本発明の第2実施例のインダクタの平面図であり、図11は、図10に示したインダクタのB−B線方向の断面図である。なお、図10は、インダクタ60をビルドアップ層12の樹脂層17−2上に形成した例を示している。また、図11に示した領域Eは、支持部62により支持されていない板状配線部63部分を示している。
インダクタ60は、大略すると、第1の配線であるスパイラル状配線部61及び配線部61Cと、第2の配線である支持部62及び板状配線部63と、高透磁率材料のフィラーを含んだ電着樹脂65とを有した構成とされている。スパイラル状配線部61は、樹脂層17−2上にスパイラル状に形成されており、2つの端部61A,61Bを有している。端部61Aは、スパイラル状配線部61の中心付近に設けられており、端部61Bは、スパイラル状配線部61の最外周から離間した位置(図10の右側)に設けられている。また、スパイラル状配線部61の最外周から離間した位置(図10の左側)には、支持部62と電気的に接続される配線部61Cが設けられている。
スパイラル状配線部61の端部61B及び配線部61Cは、配線20と電気的に接続されている。スパイラル状配線部61及び配線部61Cには、例えばCu膜を用いることができ、Cu膜の厚さは20〜30μm程度に形成することができる。
支持部62は、スパイラル状配線部61の端部61A上面と、配線部61Cの上面とにそれぞれ形成されており、スパイラル状配線部61及び配線部61Cと電気的に接続されている。支持部62には、例えばCu膜を用いることができ、Cu膜の厚さは20〜30μm程度に形成することができる。
板状配線部63は、その端部63A,63Bが支持部62により支持及び電気的に接続されており、スパイラル状配線部61が形成された上方に位置するよう構成されている。また、領域Eに対応した板状配線部63は、スパイラル状配線部61との間に空間Gを有した構成とされている。
このように、樹脂層17−2上に板状配線部63を形成するための領域を別途設けることなく、スパイラル状配線部61が形成された領域の上方の空間を生かして、板状配線部63を設けることにより、インダクタ60を構成する配線の長さを長くすると共に、インダクタ60を小型化することができる。
高透磁率材料のフィラーを含んだ電着樹脂65は、上記説明したスパイラル状配線部61、配線部61C、支持部62、及び板状配線部63から構成される配線構造体を被膜するように設けられている。この際、領域Eに対応した板状配線部63部分の下面63Dにも、高透磁率材料のフィラーを含んだ電着樹脂65が被膜される。高透磁率材料としては、透磁率が100以上のものが好ましく、例えばフェライト(透磁率μ=2000)、Fe、Ni、Fe−Ni合金、パーマロイ等を用いることができる。また、高透磁率材料のフィラーは、例えばサブμm〜数μm程度の大きさのものを用いることができる。電着樹脂65を構成する樹脂には、例えばポリイミド系樹脂、エポキシ系樹脂等を用いることができる。
このように、スパイラル状配線部61、配線部61C、支持部62、及び板状配線部63から構成される配線構造体を覆うように、高透磁率材料のフィラーを含んだ電着樹脂65を設けることで、インダクタ60のインダクタンスを高くすることができると共に、インダクタ60の強度を増加させることができる。
次に、図12乃至図21を参照して、本発明の第2実施例のインダクタ60をビルドアップ層12の樹脂層17−2上に形成する場合を例に挙げてインダクタ60の製造方法について説明する。図12乃至図21は、本発明の第2実施例のインダクタの製造工程を示した図である。
始めに、図12に示すように、樹脂層17−2上にシード層67を形成する。シード層67には、例えば無電解めっき法により形成したCu膜を用いることができる。また、シード層67の厚さは、例えば1〜2μm程度に形成することができる。続いて、図13に示すように、シード層67上に、スパイラル状配線部61を形成するための開口部68Aと、配線部61Cを形成するための開口部68Bとを有したレジスト膜68を形成する。レジスト膜68の厚さは、スパイラル状配線部61及び配線部61Cの厚さと略等しくなるようにすると良く、例えば20〜30μmの厚さに形成することができる。
次に、図14に示すように、シード層67を給電層として電解めっきにより、レジスト膜68に形成された開口部68A,68BにCu膜を充填して、スパイラル状配線部61と配線部61Cとを同時に形成する。続いて、図15に示すように、図14に示した構造体上に、支持部62を形成するための開口部71A,71Bを有したレジスト膜71を形成する。開口部71Aは、配線部61Cの上面を露出するように形成されており、開口部71Bは、スパイラル状配線部61の端部61Aの上面を露出するように形成されている。レジスト膜71の厚さは、支持部62の厚さと略等しくなるようにすると良く、例えば20〜30μmの厚さに形成することができる。
続いて、図16に示すように、レジスト膜71に形成された開口部71A,71Bに電解めっきによりCu膜を充填して、2つの支持部62を形成する。次に、図17に示すように、図16に示した構造体上に、板状配線部63を形成するための開口部74Aを有したレジスト膜74を形成する。レジスト膜74の厚さは、板状配線部63の厚さと略等しくなるようにすると良く、例えば20〜30μmの厚さに形成することができる。
次に、図18に示すように、レジスト膜74に形成された開口部74Aに電解めっきによりCu膜を充填して、板状配線部63を形成する。続いて、図19に示すように、レジスト剥離液によりレジスト膜68,71,74を除去する。次に、図20に示すように、エッチングによりシード層67の除去を行う。これにより、図20に示すような配線構造体70が形成される。続いて、図21に示すように、電着法により配線構造体70を覆うように電着樹脂65を設けることで、インダクタ60が形成される。なお、この電着処理は、例えば電着槽に溶剤であるイソプロピルアルコール中に高透磁率材料のフィラーであるフェライトを含んだポリイミド樹脂をコロイド状に分散させたものを用意して、この電解層中に基板を浸漬させ、電解層と基板とをそれぞれ電極とし、両者に所定の大きさの電界をかけることで行われる。
以上説明したように、スパイラル状配線部61が形成された領域の上方に位置する空間を利用して、支持部62に支持された板状配線部63を設け、スパイラル状配線部61、配線部61C、支持部62、及び板状配線部63からなる配線構造体70を被膜する高透磁率材料のフィラーを含んだ電着樹脂65を設けることで、高いインダクタンスを得ることができ、インダクタ60を小型化することができる。
なお、本実施例では、電解めっき法を用いて、スパイラル状配線部61、配線部61C、支持部62、及び板状配線部63からなる配線構造体70を形成したが、印刷法により配線構造体70を形成しても良い。本実施例においては、インダクタ60をビルドアップ層12に形成された最上層の樹脂層17−2に設けた場合について説明したが、インダクタ60をビルドアップ層12の内層に設けても良い。また、インダクタ60をビルドアップ層13の内層又は外層に設けても良い。さらに、配線構造体70に対して部分的に電着樹脂65を設けた構成としても良い。
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。なお、基板10には、非接触ICタグや非接触ICカードと、基板10に設けられたLSIチップ45との通信用のアンテナが設けられる場合があるが、第1及び第2実施例において説明したインダクタ26,54,60は、このような通信用のアンテナに適用することができる。さらに、第1及び第2実施例において説明したインダクタ26,54,60を、ICタグやICカードに使用するLSIチップ45上に絶縁層を介して形成しても良い。この場合、LSIチップ自体をインダクタを設ける基板とみなす。
本発明は、高いインダクタンスを得ることができ、インダクタを小型化することのできる基板、半導体装置及び基板の製造方法に適用できる。
10 基板
11 コア基板
12,13 ビルドアップ層
15 樹脂基材
16 貫通ビア
17−1,17−2,31−1,31−2 樹脂層
18,20,27,32,42 Cu配線
19,33 ビア
39,41 はんだボール
21,35,38 接続パッド
22,36 拡散防止膜
24 はんだバンプ
25,37 ソルダーレジスト
25A,51A,68A,68B,71A,71B,74A 開口部
26,54,60 インダクタ
27A,27B,61A,61B,63A,63B 端部
28,65 電着樹脂
30,50 半導体装置
45 LSIチップ
46アンダーフィル樹脂
47 チップキャパシタ
51,68,71,74 レジスト膜
61 スパイラル状配線部
61C 配線部
62 支持部
63 板状配線部
63D 下面
67 シード層
70 配線構造体
E 領域
G 空間
11 コア基板
12,13 ビルドアップ層
15 樹脂基材
16 貫通ビア
17−1,17−2,31−1,31−2 樹脂層
18,20,27,32,42 Cu配線
19,33 ビア
39,41 はんだボール
21,35,38 接続パッド
22,36 拡散防止膜
24 はんだバンプ
25,37 ソルダーレジスト
25A,51A,68A,68B,71A,71B,74A 開口部
26,54,60 インダクタ
27A,27B,61A,61B,63A,63B 端部
28,65 電着樹脂
30,50 半導体装置
45 LSIチップ
46アンダーフィル樹脂
47 チップキャパシタ
51,68,71,74 レジスト膜
61 スパイラル状配線部
61C 配線部
62 支持部
63 板状配線部
63D 下面
67 シード層
70 配線構造体
E 領域
G 空間
Claims (6)
- 第1の配線よりなるインダクタを設けた基板において、
前記第1の配線を高透磁率材料のフィラーを含んだ樹脂で被膜したことを特徴とする基板。 - 前記第1の配線が形成された領域の上方の空間に、前記第1の配線と電気的に接続された第2の配線を設け、
該第2の配線を前記高透磁率材料のフィラーを含んだ樹脂で被膜したことを特徴とする請求項1に記載の基板。 - 前記樹脂は、電着法により形成された電着樹脂であることを特徴とする請求項1または2に記載の基板。
- 請求項1乃至3のいずれか1項に記載の基板と、
該基板に実装される半導体素子とを備えたことを特徴とする半導体装置。 - 配線よりなるインダクタを設けた基板の製造方法であって、
前記配線を形成する配線形成工程と、
電着法により、前記配線を被膜する高透磁率材料のフィラーを含んだ電着樹脂を形成する電着樹脂形成工程とを有したことを特徴とする基板の製造方法。 - 前記配線形成工程は、第1の配線を形成する第1の配線形成工程と、
前記第1の配線が形成された領域の上方に、前記第1の配線と電気的に接続される第2の配線を形成する第2の配線形成工程とを有し、
前記第1の配線と第2の配線との間には、空間が形成されていることを特徴とする請求項5に記載の基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004152341A JP2005333081A (ja) | 2004-05-21 | 2004-05-21 | 基板、半導体装置及び基板の製造方法 |
US11/132,062 US20050258509A1 (en) | 2004-05-21 | 2005-05-18 | Substrate, semiconductor device, and substrate fabricating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004152341A JP2005333081A (ja) | 2004-05-21 | 2004-05-21 | 基板、半導体装置及び基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005333081A true JP2005333081A (ja) | 2005-12-02 |
Family
ID=35374406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004152341A Pending JP2005333081A (ja) | 2004-05-21 | 2004-05-21 | 基板、半導体装置及び基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050258509A1 (ja) |
JP (1) | JP2005333081A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006157738A (ja) * | 2004-11-30 | 2006-06-15 | Fujitsu Media Device Kk | 電子部品及びその製造方法 |
JP2019186365A (ja) * | 2018-04-09 | 2019-10-24 | 日東電工株式会社 | 磁性配線回路基板 |
JP2019192920A (ja) * | 2019-05-31 | 2019-10-31 | 株式会社村田製作所 | インダクタ部品、パッケージ部品およびスィッチングレギュレータ |
JP2020102482A (ja) * | 2018-12-20 | 2020-07-02 | 国立大学法人信州大学 | チップインダクタ |
JPWO2021186997A1 (ja) * | 2020-03-16 | 2021-09-23 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7247932B1 (en) | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
JP4185499B2 (ja) * | 2005-02-18 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
US7538429B2 (en) * | 2006-08-21 | 2009-05-26 | Intel Corporation | Method of enabling solder deposition on a substrate and electronic package formed thereby |
US8212155B1 (en) * | 2007-06-26 | 2012-07-03 | Wright Peter V | Integrated passive device |
JP5403903B2 (ja) * | 2007-12-04 | 2014-01-29 | ルネサスエレクトロニクス株式会社 | 半導体装置、その製造方法、および当該半導体装置を用いた信号送受信方法 |
US8999807B2 (en) | 2010-05-27 | 2015-04-07 | Semiconductor Components Industries, Llc | Method for manufacturing a semiconductor component that includes a common mode choke and structure |
KR20110139983A (ko) * | 2010-06-24 | 2011-12-30 | 삼성전자주식회사 | 반도체 패키지 |
US8766401B2 (en) | 2010-10-01 | 2014-07-01 | Semiconductor Components Industries, Llc | Method of manufacturing a semiconductor component and structure |
US9209132B2 (en) | 2013-07-26 | 2015-12-08 | Semiconductor Components Industries, Llc | Semiconductor component and method of manufacture |
US9431385B2 (en) | 2013-08-09 | 2016-08-30 | Semiconductor Components Industries, Llc | Semiconductor component that includes a common mode filter and method of manufacturing the semiconductor component |
US9111758B2 (en) | 2013-08-09 | 2015-08-18 | Semiconductor Components Industries, Llc | Semiconductor component and method of manufacture |
US9111772B1 (en) * | 2014-01-29 | 2015-08-18 | Infineon Technologies Ag | Electronic array and chip package |
CN112349695B (zh) * | 2020-09-28 | 2022-04-19 | 中国电子科技集团公司第二十九研究所 | 一种四层布线lcp封装基板、制造方法及多芯片***级封装结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3792635B2 (ja) * | 2001-12-14 | 2006-07-05 | 富士通株式会社 | 電子装置 |
-
2004
- 2004-05-21 JP JP2004152341A patent/JP2005333081A/ja active Pending
-
2005
- 2005-05-18 US US11/132,062 patent/US20050258509A1/en not_active Abandoned
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006157738A (ja) * | 2004-11-30 | 2006-06-15 | Fujitsu Media Device Kk | 電子部品及びその製造方法 |
JP2019186365A (ja) * | 2018-04-09 | 2019-10-24 | 日東電工株式会社 | 磁性配線回路基板 |
JP7220948B2 (ja) | 2018-04-09 | 2023-02-13 | 日東電工株式会社 | 磁性配線回路基板 |
JP2020102482A (ja) * | 2018-12-20 | 2020-07-02 | 国立大学法人信州大学 | チップインダクタ |
JP7182766B2 (ja) | 2018-12-20 | 2022-12-05 | 国立大学法人信州大学 | チップインダクタ |
JP2019192920A (ja) * | 2019-05-31 | 2019-10-31 | 株式会社村田製作所 | インダクタ部品、パッケージ部品およびスィッチングレギュレータ |
JPWO2021186997A1 (ja) * | 2020-03-16 | 2021-09-23 | ||
WO2021186997A1 (ja) * | 2020-03-16 | 2021-09-23 | 京セラ株式会社 | 配線基板 |
JP7309037B2 (ja) | 2020-03-16 | 2023-07-14 | 京セラ株式会社 | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
US20050258509A1 (en) | 2005-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005333081A (ja) | 基板、半導体装置及び基板の製造方法 | |
JP4790297B2 (ja) | 半導体装置およびその製造方法 | |
JP5221315B2 (ja) | 配線基板及びその製造方法 | |
US9693458B2 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
JP2019046993A (ja) | インダクタ部品 | |
JP2017069523A (ja) | インダクタ部品、パッケージ部品およびスィッチングレギュレータ | |
JP4769056B2 (ja) | 配線基板及びその製法方法 | |
JP6766740B2 (ja) | プリント配線基板およびスイッチングレギュレータ | |
JP2007173775A (ja) | 回路基板構造及びその製法 | |
JP2007053311A (ja) | コイル構造体及びその製造方法ならびに半導体パッケージ | |
KR20100130555A (ko) | 배선기판 및 그 제조방법 | |
TWI725992B (zh) | 配線基板與其製造方法 | |
TWI505756B (zh) | 印刷電路板及其製造方法 | |
US11430725B2 (en) | Wiring board and method of manufacturing the same | |
KR20100133317A (ko) | 배선기판의 제조방법 | |
US11087916B2 (en) | Inductor and method of manufacturing the same | |
CN112954895B (zh) | 印刷电路板 | |
CN112449482A (zh) | 印刷电路板 | |
US20160276255A1 (en) | Wiring substrate and semiconductor device | |
KR102662853B1 (ko) | 인쇄회로기판 | |
KR102662847B1 (ko) | 인쇄회로기판 | |
JP5466096B2 (ja) | 半導体装置及びその製造方法 | |
CN115942608A (zh) | 电路板 | |
JP7379066B2 (ja) | インダクタ部品 | |
CN113873756A (zh) | 印刷电路板 |