JP2005327771A - ボールグリッド型半導体装置 - Google Patents
ボールグリッド型半導体装置 Download PDFInfo
- Publication number
- JP2005327771A JP2005327771A JP2004141935A JP2004141935A JP2005327771A JP 2005327771 A JP2005327771 A JP 2005327771A JP 2004141935 A JP2004141935 A JP 2004141935A JP 2004141935 A JP2004141935 A JP 2004141935A JP 2005327771 A JP2005327771 A JP 2005327771A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- wall surface
- frame body
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】十分な放熱性を担保しつつ簡易な構成で、基板の大きさ如何に関わらず基板の反りを低減できるBGA型半導体装置を提供する。
【解決手段】半導体チップ1と、主面にバンプ電極2により半導体チップ1がフリップチップ実装されると共に裏面にボール電極用のパッドが配置された回路配線基板3と、半導体チップ1から発生する熱を放熱させるための天板部5と、回路配線基板3及び天板部5の周囲に、これらと当接するように形成された枠体7とを備えたボールグリッド型半導体装置であって、半導体チップ1におけるコーナー部近傍と枠体の内壁面7cとの対向距離が、半導体チップ1における側壁面中央部近傍と枠体7の内壁面との対向距離よりも短くなるように枠体7を形成した。
【選択図】図1
【解決手段】半導体チップ1と、主面にバンプ電極2により半導体チップ1がフリップチップ実装されると共に裏面にボール電極用のパッドが配置された回路配線基板3と、半導体チップ1から発生する熱を放熱させるための天板部5と、回路配線基板3及び天板部5の周囲に、これらと当接するように形成された枠体7とを備えたボールグリッド型半導体装置であって、半導体チップ1におけるコーナー部近傍と枠体の内壁面7cとの対向距離が、半導体チップ1における側壁面中央部近傍と枠体7の内壁面との対向距離よりも短くなるように枠体7を形成した。
【選択図】図1
Description
本発明は、主面に半導体チップがフリップ実装され、裏面にボール電極用のパッドが配置されている回路配線基板を備えるボールグリッドアレイ(Ball Grid Array、以下(BGA)と略記する)型半導体装置に関する。
基幹系の通信機器やハイエンド・コンピュータなどに利用される半導体デバイスでは、年々、高速化、高性能化への要求が高まっている。こうしたニーズに応えるには、半導体デバイスの多ピン化や優れた電気特性を実現する必要がある。その解決策となるのがBGA型半導体装置である。
従来、半導体チップとパッケージ基板を電気的に接続する方法として、チップの回路面を上にして、金の細線を使って端子と配線するワイヤ・ボンディング方式が用いられていた。これに対し、BGA型半導体装置では、半導体チップの回路面を下にして半田や金の端子(バンプ)を使いチップをパッケージ基板に接続することで電気的な接続を行うフリップチップ方式を採用している。
この方式は、ワイヤ・ボンディング方式に比して、配線の長さが短いため電気特性に優れ、高速化や高密度化に対応できるというメリットを有する。また、半導体チップの真下にもピンを二次元的に配置できるため数千ピンという多ピン化が容易、といった特長を備えている。さらに、構造上、半導体チップ背面から熱を逃がすことが可能なため、放熱性にも優れている。
この方式は、ワイヤ・ボンディング方式に比して、配線の長さが短いため電気特性に優れ、高速化や高密度化に対応できるというメリットを有する。また、半導体チップの真下にもピンを二次元的に配置できるため数千ピンという多ピン化が容易、といった特長を備えている。さらに、構造上、半導体チップ背面から熱を逃がすことが可能なため、放熱性にも優れている。
図9から図12は、従来のBGA型半導体装置を説明するための図である。図9は、従来の第1のBGA型半導体装置を示す概略断面図である。
図9に示すように、回路配線基板43の主面43aには、半田ボール42を介して矩形形状の半導体チップ41がフリップチップ実装されている。また、半導体チップ41の回路配線基板43と当接する当接面41bとは逆側の面(以下、半導体チップ背面という)41aには、半導体チップ41から発生した熱を放熱させるための天板部45が設けられている。天板部45は、放熱効果をより高くするために、通常は回路配線基板43と略同一の大きさのものが用いられる。そして、半導体チップ41の周辺部において、回路配線基板43の主面43aと天板部45とに当接するように枠体47が設けられている。
半導体チップ41の各側面41cと枠体47の内壁面47cとは、それぞれ略等間隔で対向するように配置され、その間隙の回路配線基板43上には不図示のセラミックチップコンデンサ等が載置されている。枠体47と天板部45とは、図9に示すように一体的に形成されているもの(特許文献1、特許文献2)と、図10に示すように別体として形成されているもの(特許文献3)が知られている。一体型の構造の場合、図11に示すように半導体チップが予め載置された回路配線基板43に、枠体47及び天板部45からなる一体成形された凹形状の蓋体が接着剤Dを介して接合せしめられる。
別体型の構造の場合、図12に示すように、枠体57及び半導体チップ51が予め回路配線基板53上に接着剤Dを介して接合せしめられ、その後に天板部55が接着剤を介して接合せしめられている。
特開2002−203866号公報
特開2001−338999号公報
特開2002−190560号公報
図9に示すように、回路配線基板43の主面43aには、半田ボール42を介して矩形形状の半導体チップ41がフリップチップ実装されている。また、半導体チップ41の回路配線基板43と当接する当接面41bとは逆側の面(以下、半導体チップ背面という)41aには、半導体チップ41から発生した熱を放熱させるための天板部45が設けられている。天板部45は、放熱効果をより高くするために、通常は回路配線基板43と略同一の大きさのものが用いられる。そして、半導体チップ41の周辺部において、回路配線基板43の主面43aと天板部45とに当接するように枠体47が設けられている。
半導体チップ41の各側面41cと枠体47の内壁面47cとは、それぞれ略等間隔で対向するように配置され、その間隙の回路配線基板43上には不図示のセラミックチップコンデンサ等が載置されている。枠体47と天板部45とは、図9に示すように一体的に形成されているもの(特許文献1、特許文献2)と、図10に示すように別体として形成されているもの(特許文献3)が知られている。一体型の構造の場合、図11に示すように半導体チップが予め載置された回路配線基板43に、枠体47及び天板部45からなる一体成形された凹形状の蓋体が接着剤Dを介して接合せしめられる。
別体型の構造の場合、図12に示すように、枠体57及び半導体チップ51が予め回路配線基板53上に接着剤Dを介して接合せしめられ、その後に天板部55が接着剤を介して接合せしめられている。
ところが、上記のようなBGA型半導体装置においては、回路配線基板上に半導体チップを搭載すること等に起因して回路配線基板に反りが発生するという問題がある。回路配線基板の反りが発生すると、基板の実装が不可能となる恐れが生じ得る。また、半導体チップにクラックや剥離が発生してしまう恐れが生じ得る。
基板の反りを低減する方法として、基板の厚みを大きくする方法が考えられる。しかしながら、基板の厚みを大きくすると、厚み方向に配線を形成することが困難となる。また、配線が切れやすいという新たな問題が生じてしまう。
近年、回路配線基板の大きさが大型化する傾向に有る。基板が大きくなるにつれて、基板の反り量が大きくなり、上記問題がより深刻となってしまった。
基板の反りを低減する方法として、基板の厚みを大きくする方法が考えられる。しかしながら、基板の厚みを大きくすると、厚み方向に配線を形成することが困難となる。また、配線が切れやすいという新たな問題が生じてしまう。
近年、回路配線基板の大きさが大型化する傾向に有る。基板が大きくなるにつれて、基板の反り量が大きくなり、上記問題がより深刻となってしまった。
本発明は、上記問題点に鑑みてなされたものであり、その目的とするところは、BGA型半導体装置において、十分な放熱性を担保しつつ簡易な構成で、基板の大きさ如何に関わらず基板の反りを低減できるBGA型半導体装置を提供することである。
本発明に係るBGA型半導体装置は、半導体チップ(例えば、本実施形態1に係る半導体チップ1)と、主面にバンプ電極により該半導体チップがフリップチップ実装されると共に裏面にボール電極用のパッドが配置された回路配線基板(例えば、本実施形態に係る回路配線基板3)と、該半導体チップから発生する熱を放熱させるための天板部(例えば、本実施形態に係る天板部5)と、該半導体チップの周囲において、該回路配線基板及び該天板部と当接するように形成された枠体(例えば、本実施形態1に係る枠体7)とを備えたBGA型半導体装置であって、該半導体チップにおけるコーナー部近傍と該枠体の内壁面との対向距離が、該半導体チップにおける側壁面中央部近傍と該枠体の内壁面との対向距離よりも短くなるように該枠体を形成したものである。
上記のように回路配線基板に搭載された半導体チップにおいては、半導体チップのコーナー部に応力が集中する。上記態様のBGA型半導体装置によれば、半導体チップの側壁面中央部近傍と枠体との対向距離よりも半導体チップのコーナー部近傍と枠体との対向距離を短くしているので、従来に比して半導体チップの応力集中部であるコーナー部を枠体及び天板部とにより強固に固定することができる。
その結果、半導体チップの側壁面中央部近傍と枠体との対向距離を従来と同程度にした場合、従来よりも基板の反り量を低減することができる。また、基板の大きさを従来よりも大きくした場合においても、基板のそり量を同様にして低減することができる。
なお、半導体チップの側壁面中央部近傍と枠体との対向距離を従来に比して短くすれば、基板の反りの抑制により効果的であるが、上述したとおり当該間隙にはセラミックコンデンサ等を載置するので、ある程度の対向距離を確保する必要がある。また、半導体チップのコーナー部と枠体とを当接させると、材質の違いによる熱膨張係数の違いなどから不具合が発生する恐れがあるので、半導体チップのコーナー部と枠体とはある程度の離間距離を確保する必要がある。
その結果、半導体チップの側壁面中央部近傍と枠体との対向距離を従来と同程度にした場合、従来よりも基板の反り量を低減することができる。また、基板の大きさを従来よりも大きくした場合においても、基板のそり量を同様にして低減することができる。
なお、半導体チップの側壁面中央部近傍と枠体との対向距離を従来に比して短くすれば、基板の反りの抑制により効果的であるが、上述したとおり当該間隙にはセラミックコンデンサ等を載置するので、ある程度の対向距離を確保する必要がある。また、半導体チップのコーナー部と枠体とを当接させると、材質の違いによる熱膨張係数の違いなどから不具合が発生する恐れがあるので、半導体チップのコーナー部と枠体とはある程度の離間距離を確保する必要がある。
本発明においては、枠体の内壁面の開口形状を円形とし、当該円形の中心と半導体チップの外接円の中心とを略一致させるよう構成することができる。
ここで、枠体の内壁面の開口形状を正方形形状、半導体チップの回路配線基板との当接面も正方形形状のものとし、その中心を略一致させ、図11に示すように両者の4つのコーナー部をそれぞれ同一直線上に配置せしめた場合を考える。この場合、半導体チップの側壁面中央部近傍と枠体との対向距離を1とした場合、半導体チップのコーナー部と枠体との対向距離は、その距離よりも約1.4倍離れることになる。
本発明に係るBGA型半導体装置においては、枠体の内壁面の開口形状を円形とし、この円形の中心と、半導体チップの外接円の中心とを略一致させているので、半導体チップの側壁面中央部近傍と枠体の内壁面との対向距離よりも、半導体チップのコーナー部近傍と枠体の内側面との対向距離を短くすることができる。その結果、半導体チップの側壁面中央部近傍と枠体との対向距離を従来と同程度に保った場合においても、従来より基板のそり量を低減することができる。また、基板の大きさを従来よりも大きくした場合においても同様の効果が得られる。
ここで、枠体の内壁面の開口形状を正方形形状、半導体チップの回路配線基板との当接面も正方形形状のものとし、その中心を略一致させ、図11に示すように両者の4つのコーナー部をそれぞれ同一直線上に配置せしめた場合を考える。この場合、半導体チップの側壁面中央部近傍と枠体との対向距離を1とした場合、半導体チップのコーナー部と枠体との対向距離は、その距離よりも約1.4倍離れることになる。
本発明に係るBGA型半導体装置においては、枠体の内壁面の開口形状を円形とし、この円形の中心と、半導体チップの外接円の中心とを略一致させているので、半導体チップの側壁面中央部近傍と枠体の内壁面との対向距離よりも、半導体チップのコーナー部近傍と枠体の内側面との対向距離を短くすることができる。その結果、半導体チップの側壁面中央部近傍と枠体との対向距離を従来と同程度に保った場合においても、従来より基板のそり量を低減することができる。また、基板の大きさを従来よりも大きくした場合においても同様の効果が得られる。
本発明に係るBGA型半導体装置においては、枠体の内側の開口形状を(4n+1)の頂点を有する略正多角形(ただし、nは1以上の整数)とし、略正多角形の外接円の中心と、半導体チップの外接円の中心とを一致させるように構成することができる。この場合において、半導体チップの側壁面中央部近傍と枠体の内側面との対向距離よりも、半導体チップのコーナー部近傍と枠体の内側面との対向距離を短くなるように配置する。その結果、半導体チップの側壁面中央部近傍と枠体との対向距離を従来と同程度に保った場合において、従来よりも基板のそり量を低減することができる。また、基板の大きさを従来よりも大きくした場合においても同様の効果が得られる。
本発明に係るBGA型半導体装置においては、枠体と天板部とを一体的に成形してもよい。かかる構成によれば、天板部と枠体とを一括加工できるので製造プロセスを簡易化できる。
本発明に係るBGA型半導体装置においては、枠体の内壁面の高さ方向にテーパーを形成させてもよい。このように構成することにより、枠体が回路配線基板へ与えるストレスを、テーパーを設けない場合に比して低減させることができる。ドリル等による一括加工が容易となるなどの加工容易性の観点から、テーパー形状は、枠体の厚みが天板部から回路配線基板に向かうにつれて薄くなるように構成することがより好ましい。
本発明によれば、BGA型半導体装置において、十分な放熱性を担保しつつ簡易な構成で、基板の大きさ如何に関わらず基板の反りを低減できる半導体装置を提供することができる。
[実施形態1]
以下、本発明を適用した半導体装置の実施形態の一例について説明する。
図1は、本実施形態1に係るBGA型半導体装置100の概略構成を示す断面図である。図1に示すように、回路配線基板3の主面3aには、半田ボール2を介して矩形形状の半導体チップ1がフリップチップ実装されている。また、半導体チップ1の回路配線基板3と当接する面1bとは逆側の面(以下、「半導体チップ背面」という)1aには、半導体チップ1から発生した熱を放熱させるための天板部5がAgペースト9を介して接着せしめられている。天板部5は、半導体チップ1から発生した熱を逃す役割を担っている。そして、回路配線基板3の主面3aの周辺部と天板部5の周辺部とには、図1に示すように枠体7bが設けられている。
半導体チップ1の側面1cと枠体7の内壁面7cとは、間隙を持って対向するように配置され、その間隙の回路配線基板3上には不図示のセラミックチップコンデンサ等が載置されている。本実施形態1においては、天板部5と枠体7とは一体的に形成されている。以下、一体的に形成された天板部5と枠体7とを併せて一体型Lid6という。
なお、回路配線基板3の主面3aとは反対側の裏面3bは、半田ボール4を通して外部と接続されるように構成されている。
以下、本発明を適用した半導体装置の実施形態の一例について説明する。
図1は、本実施形態1に係るBGA型半導体装置100の概略構成を示す断面図である。図1に示すように、回路配線基板3の主面3aには、半田ボール2を介して矩形形状の半導体チップ1がフリップチップ実装されている。また、半導体チップ1の回路配線基板3と当接する面1bとは逆側の面(以下、「半導体チップ背面」という)1aには、半導体チップ1から発生した熱を放熱させるための天板部5がAgペースト9を介して接着せしめられている。天板部5は、半導体チップ1から発生した熱を逃す役割を担っている。そして、回路配線基板3の主面3aの周辺部と天板部5の周辺部とには、図1に示すように枠体7bが設けられている。
半導体チップ1の側面1cと枠体7の内壁面7cとは、間隙を持って対向するように配置され、その間隙の回路配線基板3上には不図示のセラミックチップコンデンサ等が載置されている。本実施形態1においては、天板部5と枠体7とは一体的に形成されている。以下、一体的に形成された天板部5と枠体7とを併せて一体型Lid6という。
なお、回路配線基板3の主面3aとは反対側の裏面3bは、半田ボール4を通して外部と接続されるように構成されている。
図2は、本実施形態1に係る一体型Lidタイプの構造を示す説明図である。本実施形態1においては、一体型Lidを構成する天板部5は、回路配線基板と略同一の大きさのものを用いた。十分な放熱性を発揮させるためである。また、一体型Lid6の内壁の開口形状を円形とした。この円形の大きさは、半導体チップ1の一体型Lid6と当接する面1bの外接円よりも大きくなるように形成されている。また、一体型Lidの枠体7の高さhは、半導体チップの取付高さと、接着剤の厚みを考慮して決定される。
一体型Lid6は、放熱性と十分な機械的強度を有する材料で構成する。例えば、Cu、Al、及びこれらの合金、SiC、AlNを用いることができる。
なお、一体型Lid6の開口内部の空間をザグリ部8という。
一体型Lid6は、放熱性と十分な機械的強度を有する材料で構成する。例えば、Cu、Al、及びこれらの合金、SiC、AlNを用いることができる。
なお、一体型Lid6の開口内部の空間をザグリ部8という。
本実施形態においては、一体型Lid6のザグリ部8は、大型ドリルによって一括形成されている。このようにすることにより、搭載される半導体チップの取付高さに応じて、ザグリ部8の深さを適宜変更することが容易となる。また、一括加工によれば、エッチング加工に比して安価に成形加工することができる。さらに、半導体チップ1とAgペースト9を介して当接される天板部5の表面の平坦度がエッチングに比べて良好である。従って、放熱性をエッチング方式に比して向上させることができる。
図3は、一体型Lid6と回路配線基板3とを取り付ける製造工程を示す概略説明図である。同図に示すように回路配線基板3に半田バンプ2で半導体チップ1を搭載した後、回路配線基板周囲に接着剤Dを、半導体チップ裏面1aにはAgペースト9を塗布する。そして、ザグリ部8のある側と回路配線基板3及び半導体チップ1とを接合する。このとき、半導体チップ1における回路配線基板3との当接面の外接円中心と、枠体7の内壁面7cの円中心とが略一致するように配設する。
そして、図3に示すように、一体型Lid6の枠体7が、回路配線基板3と接着剤Dを介して接着せしめられ、ザグリ部8に半導体チップが収容される。
なお、半導体チップ裏面1aの接着剤として、Agペースト9の例について説明したが、これに限定されるものではなく、放熱性と接着性を併せ持つものであれば用いることができる。また、液状のもののほか、フィルム状のもの等の公知のものを用いることができる。
そして、図3に示すように、一体型Lid6の枠体7が、回路配線基板3と接着剤Dを介して接着せしめられ、ザグリ部8に半導体チップが収容される。
なお、半導体チップ裏面1aの接着剤として、Agペースト9の例について説明したが、これに限定されるものではなく、放熱性と接着性を併せ持つものであれば用いることができる。また、液状のもののほか、フィルム状のもの等の公知のものを用いることができる。
応力解析ツール(サイバーネット社製、登録商標 ANSYS)を用いて、一体型Lidが搭載された半導体装置の応力、並びに基板の反り量の構造解析を行った。回路配線基板として、50[mm]×50[mm]、厚みが1[mm]の有機基板(FR4)を用いた。また、一体型Lidの厚みは、1[mm]のものを用いた。なお、コンピューター容量の関係で、この値は完全な円形ではなく、多角形で近似したモデルを適用している。
図4は、本実施形態に係るBGA型半導体装置100及び従来の一体型LidのBGA型半導体装置における基板の反り量に対してその度数をプロットしたものである。実線は、ザグリ部の開口形状を矩形とした従来例の実測値を示している。点線は、ザグリ部の開口形状を円形とした場合の解析値を示している。
図4は、本実施形態に係るBGA型半導体装置100及び従来の一体型LidのBGA型半導体装置における基板の反り量に対してその度数をプロットしたものである。実線は、ザグリ部の開口形状を矩形とした従来例の実測値を示している。点線は、ザグリ部の開口形状を円形とした場合の解析値を示している。
上記実験を行ったところ、一体型Lid6のザグリ部8の開口形状を矩形形状から円形にすることにより、半導体チップのコーナー部の応力の絶対値の値を同等か、僅かに低減できることが明らかとなった。また、基板の反り量は、ザグリ部の開口形状を矩形から円形に変更することによって、図4に示すように低減できることがわかる。より具体的には、基板の反り量を5[%]低減できることが判明した。
表1に、基板の反り量の平均値と標準偏差の値を示す。従来例では、基板の反り量の平均値が130[μm]であったのに対し、本実施形態1では、基板の反り量が123[μm]という結果を得た。標準偏差に関しては、両者ともに10[μm]という結果を得た。
表1に、基板の反り量の平均値と標準偏差の値を示す。従来例では、基板の反り量の平均値が130[μm]であったのに対し、本実施形態1では、基板の反り量が123[μm]という結果を得た。標準偏差に関しては、両者ともに10[μm]という結果を得た。
本実施形態に係るBGA型半導体装置においては、枠体の内壁面の開口形状を図5に示すように円形とし、この円の中心と、半導体チップの外接円の中心とを略一致させているので、半導体チップの側壁面中央部近傍と枠体の内側面との対向距離(図5中の矢印B)よりも、半導体チップのコーナー部近傍と枠体の内側面との対向距離(図5中の矢印A)を短くすることができる。その結果、半導体チップの側壁面中央部近傍と枠体との対向距離を従来と同程度に保った場合においても、応力の集中する半導体チップのコーナー部を強固に固定して、基板のそりを低減することができたと考えている。
なお、40[mm]×40[mm]の基板(他の条件は、上記と同じ)で同様の実験を行ったところ、基板の反り量を、ザグリ部の開口形状を矩形から円形に変更することによって3[%]低減できることが明らかとなった。
なお、40[mm]×40[mm]の基板(他の条件は、上記と同じ)で同様の実験を行ったところ、基板の反り量を、ザグリ部の開口形状を矩形から円形に変更することによって3[%]低減できることが明らかとなった。
[実施形態2]
次に、上記実施形態1とは異なる他の実施形態について説明する。
図6は、本実施形態2にかかるBGA型半導体装置を説明するための図である。このBGA型半導体装置は、上記実施形態1のBGA型半導体装置と基本的な構成は同様であるが(図1参照)、天板部、及び枠体の構造が異なっている。すなわち、上記実施形態1のBGA型半導体装置100においては、天板部5と枠体7とが一体的に構成されていたが、本実施形態2に係るBGA型半導体装置110においては、天板部15と枠体17とが別体に構成されている。以下、このような天板部15と枠体17とが別体に構成されている構造を2ピースLid16という。
次に、上記実施形態1とは異なる他の実施形態について説明する。
図6は、本実施形態2にかかるBGA型半導体装置を説明するための図である。このBGA型半導体装置は、上記実施形態1のBGA型半導体装置と基本的な構成は同様であるが(図1参照)、天板部、及び枠体の構造が異なっている。すなわち、上記実施形態1のBGA型半導体装置100においては、天板部5と枠体7とが一体的に構成されていたが、本実施形態2に係るBGA型半導体装置110においては、天板部15と枠体17とが別体に構成されている。以下、このような天板部15と枠体17とが別体に構成されている構造を2ピースLid16という。
本実施形態2は、図6に示すように回路配線基板13に半田バンプ等で半導体チップ11を搭載した後、回路配線基板13周囲に接着剤Dを塗布して、枠体たるスティフナ17を接合する。その後、スティフナ上面17aと半導体チップ裏面11aとに接着剤を介して天板部15を接合せしめる。このとき、半導体チップ11における回路配線基板13との当接面の外接円中心と、スティフナ開口部の円中心とが略一致するように配設する。
このようにして、回路配線基板13と2ピースLid16との間に半導体チップ11が収容されることになる。
このようにして、回路配線基板13と2ピースLid16との間に半導体チップ11が収容されることになる。
上記実施形態1と同様にして、本実施形態2のBGA型半導体装置110の応力、及び基板の反り量の構造解析を行った。実験条件は、上記実施形態1と同様である。
図7は、本実施形態に係るBGA型半導体装置110及び従来の2ピースLid型のBGA型半導体装置における基板の反り量に対して、その度数をプロットしたものである。実線は、ザグリ部の開口形状を矩形とした従来例の実測値を示している。点線は、ザグリ部の開口形状を円形とした場合の解析値を示している。
図7は、本実施形態に係るBGA型半導体装置110及び従来の2ピースLid型のBGA型半導体装置における基板の反り量に対して、その度数をプロットしたものである。実線は、ザグリ部の開口形状を矩形とした従来例の実測値を示している。点線は、ザグリ部の開口形状を円形とした場合の解析値を示している。
上記実験を行ったところ、2ピースLidのザグリ部の開口形状を矩形形状から円形にすることにより、半導体チップのコーナー部の応力の絶対値の値を同等か、僅かに低減できることが明らかとなった。
表2に、基板の反り量の平均値と標準偏差の値を示す。従来例では、基板の反り量の平均値が155[μm]であったのに対し、本実施形態1では、基板の反り量が147[μm]という結果を得た。標準偏差に関しては、両者ともに15[μm]という結果を得た。
表2に、基板の反り量の平均値と標準偏差の値を示す。従来例では、基板の反り量の平均値が155[μm]であったのに対し、本実施形態1では、基板の反り量が147[μm]という結果を得た。標準偏差に関しては、両者ともに15[μm]という結果を得た。
本実施形態に係るBGA型半導体装置においては、枠体の内壁面の開口形状を円形とし、この円の中心と、半導体チップの外接円の中心とを略一致させているので、半導体チップの側壁面中央部近傍と枠体の内側面との対向距離よりも、半導体チップのコーナー部近傍と枠体の内側面との対向距離を短くすることができる。その結果、半導体チップの側壁面中央部近傍と枠体との対向距離を従来と同程度に保った場合においても、基板のそりを低減することができたと考えている。
本実施形態によれば、2ピースLidタイプを適用しているので資材運用の効率化を図ることができる。すなわち、半導体チップの取付高さは、ウエハーの裏面研削厚の違い等により変更する場合がある。本実施形態2のように2ピースLid構造を採用することにより、半導体チップの取付高さに応じてスティフナ部を複数作製し、天板部は共通部材を用いることができる。
[変形例1]
次に、上記実施形態1の一体型Lidの変形例について説明する。図8は、本変形例1にかかる一体型Lidの概略構成を示す断面図である。この一体型Lidは、上記実施形態1のBGA型半導体装置に用いられる一体型Lidと基本的な構成は同様であるが(図1、図2参照)、以下の点が異なっている。すなわち、上記実施形態1の一体型Lidにおいては、枠体の厚みが高さ方向に一定であったが、本変形例1においては、枠体の厚みが天板部から回路配線基板に向かうにつれて薄くなるように構成されている。このように構成することにより、枠体が回路配線基板へ与えるストレスを、テーパーを設けない場合に比して低減させることができる
本変形例における一体型Lidは、図8に示すように、テーパーを予め設けたドリル40により一括加工している。このようにすることにより、製造工程を簡易化することができる。
次に、上記実施形態1の一体型Lidの変形例について説明する。図8は、本変形例1にかかる一体型Lidの概略構成を示す断面図である。この一体型Lidは、上記実施形態1のBGA型半導体装置に用いられる一体型Lidと基本的な構成は同様であるが(図1、図2参照)、以下の点が異なっている。すなわち、上記実施形態1の一体型Lidにおいては、枠体の厚みが高さ方向に一定であったが、本変形例1においては、枠体の厚みが天板部から回路配線基板に向かうにつれて薄くなるように構成されている。このように構成することにより、枠体が回路配線基板へ与えるストレスを、テーパーを設けない場合に比して低減させることができる
本変形例における一体型Lidは、図8に示すように、テーパーを予め設けたドリル40により一括加工している。このようにすることにより、製造工程を簡易化することができる。
[変形例2]
次に、上記実施形態2の2ピースLidの変形例について説明する。このBGA型半導体装置は、上記実施形態2の2ピースLidと基本的な構成は同様であるが、スティフナ部の開口形状が異なっている。上記実施形態2においては、スティフナの開口形状を円形としていたが、本変形例2においては、正八角形としている。そして、正八角形の外接円の中心点と半導体チップの外接円の中心点とが略一致させ、かつ、正八角形を構成する辺と半導体チップのコーナー部とが最近接距離となるようにスティフナが回路配線基板に接着剤を介して接合されている。
このように構成することにより、半導体チップの側壁面中央部近傍と枠体との対向距離を従来と同程度に保った場合においても、基板のそりを低減することができる。また、基板の大きさを従来よりも大きくした場合においても同様の効果が得られる。
次に、上記実施形態2の2ピースLidの変形例について説明する。このBGA型半導体装置は、上記実施形態2の2ピースLidと基本的な構成は同様であるが、スティフナ部の開口形状が異なっている。上記実施形態2においては、スティフナの開口形状を円形としていたが、本変形例2においては、正八角形としている。そして、正八角形の外接円の中心点と半導体チップの外接円の中心点とが略一致させ、かつ、正八角形を構成する辺と半導体チップのコーナー部とが最近接距離となるようにスティフナが回路配線基板に接着剤を介して接合されている。
このように構成することにより、半導体チップの側壁面中央部近傍と枠体との対向距離を従来と同程度に保った場合においても、基板のそりを低減することができる。また、基板の大きさを従来よりも大きくした場合においても同様の効果が得られる。
なお、枠体の内壁の開口形状として円形のもの、正八角形のものについて説明したが、これに限定されるものではなく、半導体チップのコーナー部近傍と枠体の内壁面との対向距離が、半導体チップの側壁面中央部近傍と枠体の内壁面との対向距離よりも短くなるように枠体を形成するものであれば用いることができる。
また、テーパー形状として、天板部から回路配線基板に向かうにつれて枠体の厚みが薄くなる例について説明したが、これに限定されるものではなく、天板部から回路配線基板に向かうにつれて枠体の厚みが厚くなるようにしてもよい。
ただし、加工容易性(例えば、ドリルをあらかじめテーパー形状としておく等)の観点から、天板部から回路配線基板に向かうにつれて半導体チップとの対向距離が長くなるように構成することがより好ましい。
また、テーパー形状として、天板部から回路配線基板に向かうにつれて枠体の厚みが薄くなる例について説明したが、これに限定されるものではなく、天板部から回路配線基板に向かうにつれて枠体の厚みが厚くなるようにしてもよい。
ただし、加工容易性(例えば、ドリルをあらかじめテーパー形状としておく等)の観点から、天板部から回路配線基板に向かうにつれて半導体チップとの対向距離が長くなるように構成することがより好ましい。
1、11 半導体チップ
2、12 半田ボール
3、13 回路配線基板
5、15 天板部
6 一体型Lid
7 枠体
8 ザグリ部
16 2ピースLid
17 スティフナ
18 スティフナ開口部空間
100 一体型LidタイプのBGA型半導体装置
110 2ピースLidタイプのBGA型半導体装置
2、12 半田ボール
3、13 回路配線基板
5、15 天板部
6 一体型Lid
7 枠体
8 ザグリ部
16 2ピースLid
17 スティフナ
18 スティフナ開口部空間
100 一体型LidタイプのBGA型半導体装置
110 2ピースLidタイプのBGA型半導体装置
Claims (6)
- 半導体チップと、
主面にバンプ電極により該半導体チップがフリップチップ実装されると共に裏面にボール電極用のパッドが配置された回路配線基板と、
該半導体チップから発生する熱を放熱させるための天板部と、
該半導体チップの周囲において、該回路配線基板と該天板部と当接するように形成された枠体とを備えたボールグリッド型半導体装置であって、
該半導体チップにおけるコーナー部近傍と該枠体の内壁面との対向距離が、該半導体チップにおける側壁面中央部近傍と該枠体の内壁面との対向距離よりも短くなるように該枠体を形成したボールグリッド型半導体装置。 - 上記枠体の内壁面の開口形状が円形であって、該円形の中心点と上記半導体チップの外接円の中心点とが略一致することを特徴とする請求項1に記載のボールグリッド型半導体装置。
- 上記枠体の内壁面の開口形状が、4(n+1)個(但し、nは整数)の頂点を持つ略正多角形であって、該略正多角形の外接円の中心と上記半導体チップの外接円の中心点とが略一致することを特徴とする請求項1に記載のボールグリッド型半導体装置。
- 上記天板部と上記枠体とが一体的に形成されていることを特徴とする請求項1、2、又は3に記載のボールグリッド型半導体装置。
- 上記枠体の内壁面は、高さ方向にテーパーが形成されていることを特徴とする請求項1、2、3、又は4に記載のボールグリッド型半導体装置。
- 請求項5に記載のボールグリッド型半導体装置において、
上記枠体の内壁面のテーパーは、上記天板部から上記回路配線基板表面に近くなるにつれて枠体の厚みが薄くなるように形成されていることを特徴とするボールグリッド型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004141935A JP2005327771A (ja) | 2004-05-12 | 2004-05-12 | ボールグリッド型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004141935A JP2005327771A (ja) | 2004-05-12 | 2004-05-12 | ボールグリッド型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005327771A true JP2005327771A (ja) | 2005-11-24 |
Family
ID=35473897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004141935A Pending JP2005327771A (ja) | 2004-05-12 | 2004-05-12 | ボールグリッド型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005327771A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103441108A (zh) * | 2013-08-28 | 2013-12-11 | 江苏长电科技股份有限公司 | 一种芯片正装bga封装结构 |
CN103441106A (zh) * | 2013-08-28 | 2013-12-11 | 江苏长电科技股份有限公司 | 一种芯片倒装bga封装结构 |
-
2004
- 2004-05-12 JP JP2004141935A patent/JP2005327771A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103441108A (zh) * | 2013-08-28 | 2013-12-11 | 江苏长电科技股份有限公司 | 一种芯片正装bga封装结构 |
CN103441106A (zh) * | 2013-08-28 | 2013-12-11 | 江苏长电科技股份有限公司 | 一种芯片倒装bga封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101022638B1 (ko) | 멀티-다이 반도체 패키지 | |
JP2006318996A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
JP2016146427A (ja) | 半導体装置 | |
JP2005217405A (ja) | 熱放出形半導体パッケージ及びその製造方法 | |
JP2003249607A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2009099697A (ja) | 半導体装置及びその製造方法 | |
KR20020076030A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP5059478B2 (ja) | 表面実装用の圧電発振器及び圧電振動子 | |
JP2017147272A (ja) | 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体 | |
JP2010147070A (ja) | 半導体装置 | |
JP5642473B2 (ja) | Bga半導体パッケージおよびその製造方法 | |
JP2005294443A (ja) | 半導体装置及びその製造方法 | |
JP2006228897A (ja) | 半導体装置 | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
JP4626445B2 (ja) | 半導体パッケージの製造方法 | |
JP2008085002A (ja) | 半導体装置およびその製造方法 | |
JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008211231A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
JP2008218932A (ja) | 半導体素子搭載用基板およびその製造方法 | |
JP2003110080A (ja) | 半導体装置 | |
JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
JP2005327771A (ja) | ボールグリッド型半導体装置 | |
JP2005303056A (ja) | 半導体集積回路装置 | |
JP2005353867A (ja) | 半導体装置 | |
JP4207791B2 (ja) | 半導体装置 |