JP2005322900A - Gate insulating film forming method, computer-readable storage medium, and computer program - Google Patents
Gate insulating film forming method, computer-readable storage medium, and computer program Download PDFInfo
- Publication number
- JP2005322900A JP2005322900A JP2005112816A JP2005112816A JP2005322900A JP 2005322900 A JP2005322900 A JP 2005322900A JP 2005112816 A JP2005112816 A JP 2005112816A JP 2005112816 A JP2005112816 A JP 2005112816A JP 2005322900 A JP2005322900 A JP 2005322900A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- gate insulating
- insulating film
- hafnium silicate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
本発明は、ゲート絶縁膜の形成方法に関し、詳しくは、ハフニウムシリケート（ＨｆＳｉＯｘ）系材料を用いたゲート絶縁膜の形成方法、ならびにこのような方法を実行するためのコンピュータ読取可能な記憶媒体およびコンピュータプログラムに関する。 The present invention relates to a method for forming a gate insulating film, and more particularly, to a method for forming a gate insulating film using a hafnium silicate (HfSiOx) -based material, and a computer-readable storage medium and computer for executing such a method. Regarding the program.
近時、ＬＳＩの高集積化、高速化の要請からＬＳＩを構成する半導体素子のデザインルールが益々微細化されており、それにともなってＣＭＯＳデバイスにおいては、ゲート絶縁膜が電気膜厚（ＳｉＯ２容量換算膜厚：ＥＯＴ（Equivalent Oxide Thickness））で１．５ｎｍ程度以下の値が要求されている。このような薄い絶縁膜をゲートリーク電流を増加させずに実現する材料として高誘電率材料、いわゆるＨｉｇｈ−ｋ材料が注目されている。 In recent years, design rules for semiconductor elements constituting an LSI have been increasingly miniaturized due to demands for higher integration and higher speed of the LSI, and accordingly, in a CMOS device, a gate insulating film has an electric film thickness (SiO 2 capacitance). A value of about 1.5 nm or less is required in terms of equivalent film thickness (EOT (Equivalent Oxide Thickness)). As a material for realizing such a thin insulating film without increasing the gate leakage current, a high dielectric constant material, so-called High-k material, has attracted attention.
中でもハフニウムシリケート（ＨｆＳｉＯｘ）は耐熱性が高く、高誘電率あり、ＣＶＤにより成膜可能であることから、次世代のゲート絶縁膜の候補として研究が進められている。しかしながら、このような薄い絶縁膜を実際にＣＶＤにより成膜した場合には、その下地のシリコンとの間で良好な界面を形成することが困難であるとともに、膜に欠陥や不純物が取り込まれ膜質が十分とはいえない。また、ＨｆＯ２とＳｉＯ２への相分離が生じる可能性があり膜の安定性も十分とはいえない。 Among these, hafnium silicate (HfSiO x ) has high heat resistance, has a high dielectric constant, and can be formed by CVD. Therefore, research is being conducted as a candidate for a next-generation gate insulating film. However, when such a thin insulating film is actually formed by CVD, it is difficult to form a good interface with the underlying silicon, and defects and impurities are taken into the film, resulting in film quality. Is not enough. In addition, phase separation into HfO 2 and SiO 2 may occur, and the stability of the film is not sufficient.
このため、下地となるシリコンウエハ表面を希フッ酸で洗浄し、その上に直接、ＣＶＤによるハフニウムシリケート膜を形成した後に、プラズマによる酸化処理およびプラズマによる窒化処理を実施して、シリコンウエハとハフニウムシリケート膜との間の界面制御および膜の改質を実現する技術が提案されている（非特許文献１）。この文献では、ハフニウムシリケート膜は、ハフニウム原料としてＨＴＢ（ハフニウムテトラターシャリブトキサイド）を用い、シリコン原料としてＴＥＯＳ（テトラエトキシシラン）を用いて、ＭＯ−ＣＶＤ（有機金属ＣＶＤ）により成膜している。 For this reason, after cleaning the surface of the underlying silicon wafer with dilute hydrofluoric acid and directly forming a hafnium silicate film by CVD on it, the silicon wafer and hafnium are subjected to oxidation treatment by plasma and nitridation treatment by plasma. A technique for realizing interface control with a silicate film and film modification has been proposed (Non-Patent Document 1). In this document, the hafnium silicate film is formed by MO-CVD (organometallic CVD) using HTB (hafnium tetratertibroxide) as a hafnium raw material and TEOS (tetraethoxysilane) as a silicon raw material. Yes.
しかしながら、上記技術を用いてさらに薄膜のハフニウムシリケート膜を形成しようとすると、ＣＶＤによるハフニウムシリケート膜のラフネスが大きく、ゲート絶縁膜として絶縁性が不十分となる可能性がある。
本発明はかかる事情に鑑みてなされたものであって、膜厚が薄いのにもかかわらず表面ラフネスが良好なハフニウムシリケート系材料からなるゲート絶縁膜を形成することができるゲート絶縁膜の形成方法を提供することを目的とする。また、このような方法を実行するためのコンピュータ読取可能な記憶媒体およびコンピュータプログラムを提供することを目的とする。 The present invention has been made in view of such circumstances, and a method for forming a gate insulating film capable of forming a gate insulating film made of a hafnium silicate-based material having a good surface roughness despite its thin film thickness The purpose is to provide. Another object of the present invention is to provide a computer-readable storage medium and a computer program for executing such a method.
上記課題を解決するため、本発明の第１の観点では、ＳｉＯ２容量換算膜厚が１．４５ｎｍ以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、アミド系有機ハフニウム化合物とシリコン含有原料とを用いたＣＶＤプロセスにより、前記シリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に酸化処理を施す工程と、前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを有することを特徴とするゲート絶縁膜の形成方法を提供する。 In order to solve the above problems, according to a first aspect of the present invention, there is provided a gate insulating film forming method for forming a gate insulating film having a SiO 2 capacitance equivalent film thickness of 1.45 nm or less on a silicon substrate. A hafnium silicate film is formed on the clean surface of the silicon substrate by a step of cleaning the surface of the silicon substrate to obtain a clean surface substantially free of oxygen and a CVD process using an amide-based organic hafnium compound and a silicon-containing raw material. There is provided a method for forming a gate insulating film, comprising: a step, a step of oxidizing the hafnium silicate film, and a step of nitriding the hafnium silicate film after the oxidation treatment.
上記第１の観点において、前記シリコン含有原料としてはアミド系有機シリコン化合物を用いることができる。また、前記アミド系有機ハフニウム化合物としてテトラキスジエチルアミノハフニウムを、前記アミド系有機シリコン化合物としてテトラキスジメチルアミノシランを好適に用いることができる。さらに、前記酸化処理および前記窒化処理は、プラズマを用いて実施することができる。また、前記酸化処理および前記窒化処理は、１つのプラズマ処理装置にて連続して行うことができる。前記酸化処理および前記窒化処理は、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて行われることが好ましい。 In the first aspect, an amide-based organosilicon compound can be used as the silicon-containing material. Further, tetrakisdiethylaminohafnium can be suitably used as the amide organic hafnium compound, and tetrakisdimethylaminosilane can be suitably used as the amide organic silicon compound. Furthermore, the oxidation treatment and the nitridation treatment can be performed using plasma. Further, the oxidation treatment and the nitridation treatment can be performed continuously in one plasma processing apparatus. The oxidation treatment and the nitriding treatment are preferably performed using plasma formed by radiating microwaves with a slot antenna.
本発明の第２の観点では、ＳｉＯ２容量換算膜厚が１．４５ｎｍ以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、前記シリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、アルコキシド系有機ハフニウム化合物とシリコン含有原料とを用いたＣＶＤプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に窒化処理を施す工程とを有することを特徴とするゲート絶縁膜の形成方法を提供する。 According to a second aspect of the present invention, there is provided a method for forming a gate insulating film having a SiO 2 capacitance equivalent film thickness of 1.45 nm or less on a silicon substrate, wherein the surface of the silicon substrate is substantially cleaned. A step of forming a clean surface free of oxygen, a step of forming a base film made of silicon oxide or silicon oxynitride on the clean surface of the silicon substrate, an alkoxide-based organic hafnium compound, and a silicon-containing raw material. There is provided a method for forming a gate insulating film, comprising: a step of forming a hafnium silicate film on the base film by a CVD process; and a step of nitriding the hafnium silicate film.
上記第２の観点において、前記シリコン含有原料としてはアルコキシド系有機シリコン化合物を用いることができる。また、前記アルコキシド系有機ハフニウム化合物としてハフニウムテトラターシャリブトキサイドを、前記アルコキシド系有機シリコン化合物としてテトラエトキシシランを好適に用いることができる。さらに、前記下地膜の膜厚が０．４ｎｍ以上であることが好ましい。さらにまた、前記窒化処理は、プラズマを用いて実施されることが好ましく、この際にスロットアンテナによりマイクロ波を放射して形成するプラズマを用いて行われることが好ましい。さらにまた、前記窒化処理に先立ってハフニウムシリケート膜に酸化処理を施すことが好ましく、この際の酸化処理は、プラズマを用いて実施されることが好ましい。この酸化処理も、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて行われることが好ましい。さらにまた、前記窒化処理および前記酸化処理をプラズマで実施する場合において、これらを１つのプラズマ処理装置にて連続して行うことが好ましい。さらにまた、前記下地膜を形成する処理は、紫外線励起ラジカルによる処理、リモートプラズマによる処理のいずれかまたは両方により行うことが好ましい。この中では、紫外線励起ラジカルによる酸化処理、または紫外線励起ラジカルによる酸化処理とリモートプラズマによる窒化処理が特に好ましい。 In the second aspect, an alkoxide-based organosilicon compound can be used as the silicon-containing material. In addition, hafnium tetratertibutoxide can be suitably used as the alkoxide-based organic hafnium compound, and tetraethoxysilane can be suitably used as the alkoxide-based organic silicon compound. Furthermore, it is preferable that the film thickness of the base film is 0.4 nm or more. Furthermore, the nitriding treatment is preferably performed using plasma, and at this time, it is preferably performed using plasma formed by radiating microwaves with a slot antenna. Furthermore, it is preferable to subject the hafnium silicate film to an oxidation treatment prior to the nitriding treatment, and the oxidation treatment at this time is preferably performed using plasma. This oxidation treatment is also preferably performed using plasma formed by radiating microwaves from a slot antenna. Furthermore, when the nitriding treatment and the oxidation treatment are performed with plasma, it is preferable that these are continuously performed with one plasma processing apparatus. Furthermore, the treatment for forming the base film is preferably performed by one or both of treatment with ultraviolet excited radicals and treatment with remote plasma. Of these, oxidation treatment with ultraviolet-excited radicals, or oxidation treatment with ultraviolet-excited radicals and nitriding treatment with remote plasma are particularly preferred.
本発明の第３の観点では、ＳｉＯ２容量換算膜厚が１．４５ｎｍ以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、テトラキスジエチルアミノハフニウムとテトラキスジメチルアミノシランとを用いたＣＶＤプロセスにより、前記シリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記ハフニウムシリケート膜に酸化処理を施す工程と、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを有することを特徴とするゲート絶縁膜の形成方法を提供する。 According to a third aspect of the present invention, there is provided a method for forming a gate insulating film having a SiO 2 capacitance equivalent film thickness of 1.45 nm or less on a silicon substrate, wherein the surface of the silicon substrate is substantially cleaned. Forming a hafnium silicate film on the clean surface of the silicon substrate by a CVD process using tetrakisdiethylaminohafnium and tetrakisdimethylaminosilane, and a microwave generated by a slot antenna. A step of oxidizing the hafnium silicate film using plasma formed by radiating, and a nitriding process on the hafnium silicate film after performing the oxidation process using plasma formed by radiating microwaves from a slot antenna And a method of forming a gate insulating film characterized by comprising: provide.
上記第３の観点において、前記ハフニウムシリケート膜を成膜する工程は、成膜温度を５００〜６５０℃の範囲にして行われることが好ましく、特に５００〜５５０℃の範囲にして行われることが好ましい。また、前記ハフニウムシリケート膜を成膜する工程は、相対的に高温でかつ相対的にＳｉ濃度が高い膜を形成する第１工程と、相対的に低温でかつ相対的にＳｉ濃度が低い膜を形成する第２工程とを有することが好ましい。さらに、前記ハフニウムシリケート膜を成膜する工程は、成膜圧力を６００Ｐａ以下にして行われることが好ましい。さらにまた、前記ハフニウムシリケート膜を成膜する工程は、酸素分圧を４０Ｐａ以下にして行われることが好ましい。前記ハフニウムシリケート膜を成膜する工程は、テトラキスジエチルアミノハフニウムとテトラキスジメチルアミノシランの流量比を１以上にして行われることが好ましい。 In the third aspect, the step of forming the hafnium silicate film is preferably performed at a film formation temperature in the range of 500 to 650 ° C., particularly preferably in the range of 500 to 550 ° C. . The step of forming the hafnium silicate film includes a first step of forming a film having a relatively high temperature and a relatively high Si concentration, and a film having a relatively low temperature and a relatively low Si concentration. It is preferable to have the 2nd process to form. Furthermore, the step of forming the hafnium silicate film is preferably performed at a film forming pressure of 600 Pa or less. Furthermore, the step of forming the hafnium silicate film is preferably performed at an oxygen partial pressure of 40 Pa or less. The step of forming the hafnium silicate film is preferably performed at a flow rate ratio of tetrakisdiethylaminohafnium and tetrakisdimethylaminosilane of 1 or more.
本発明の第４の観点では、ＳｉＯ２容量換算膜厚が１．４５ｎｍ以下のゲート絶縁膜をシリコン基板上に形成するゲート絶縁膜の形成方法であって、シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、前記シリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、ハフニウムテトラターシャリブトキサイドとテトラエトキシシランとを用いたＣＶＤプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記ハフニウムシリケート膜に酸化処理を施す工程と、スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを有することを特徴とするゲート絶縁膜の形成方法を提供する。 According to a fourth aspect of the present invention, there is provided a method for forming a gate insulating film having a SiO 2 capacitance equivalent film thickness of 1.45 nm or less on a silicon substrate, wherein the surface of the silicon substrate is substantially cleaned. Forming a clean surface free of oxygen, forming a base film made of silicon oxide or silicon oxynitride on the clean surface of the silicon substrate, and using hafnium tetratertibutoxide and tetraethoxysilane. A step of forming a hafnium silicate film on the base film by a conventional CVD process, a step of oxidizing the hafnium silicate film using plasma formed by radiating microwaves from a slot antenna, and a slot antenna. The hafnium silicide after the oxidation treatment is performed using plasma formed by radiating microwaves And a step of nitriding the Kate film. A method for forming a gate insulating film is provided.
上記第４の観点において、前記下地膜を形成する処理は、紫外線励起ラジカルによる処理、リモートプラズマによる処理のいずれかまたは両方により行うことが好ましい。この中では、紫外線励起ラジカルによる酸化処理、または紫外線励起ラジカルによる酸化処理とリモートプラズマによる窒化処理が特に好ましい。 In the fourth aspect, it is preferable that the process for forming the base film is performed by one or both of a process using ultraviolet-excited radicals and a process using remote plasma. Of these, oxidation treatment with ultraviolet-excited radicals, or oxidation treatment with ultraviolet-excited radicals and nitriding treatment with remote plasma are particularly preferred.
本発明の第１〜第４の観点において、前記シリコン基板の表面を洗浄する工程は、フッ酸系洗浄剤により好適に行うことができる。また、ゲート絶縁膜のＳｉＯ２容量換算膜厚が１．４ｎｍ以下であることが好ましく、１．２ｎｍ以下が一層好ましい。 1st-4th viewpoint of this invention WHEREIN: The process of wash | cleaning the surface of the said silicon substrate can be suitably performed with a hydrofluoric-acid type | system | group cleaning agent. Further, it is preferable that SiO 2 equivalent oxide thickness of the gate insulating film is equal to or less than 1.4 nm, or less being more preferred 1.2 nm.
本発明の第５の観点では、コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、アミド系有機ハフニウム化合物とシリコン含有原料とを用いたＣＶＤプロセスにより、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に酸化処理を施す工程と、前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、ＳｉＯ２容量換算膜厚が１．４５ｎｍ以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御する、コンピュータ読取可能な記憶媒体を提供する。 According to a fifth aspect of the present invention, there is provided a computer-readable storage medium in which software for causing a computer to execute a control program is stored. The control program, when executed, includes an amide organic hafnium compound, a silicon-containing raw material, A step of forming a hafnium silicate film on a clean surface of a silicon substrate that has been cleaned so that the surface becomes a clean surface substantially free of oxygen, and an oxidation treatment is performed on the hafnium silicate film. A process system and a process of nitriding the hafnium silicate film after the oxidation process are performed by the processing system, and a gate insulating film having a SiO 2 capacitance conversion film thickness of 1.45 nm or less is formed on the silicon substrate. A computer-readable storage medium for controlling the processing system is provided.
本発明の第６の観点では、コンピュータ上で動作し、実行時に、アミド系有機ハフニウム化合物とシリコン含有原料とを用いたＣＶＤプロセスにより、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に酸化処理を施す工程と、前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、ＳｉＯ２容量換算膜厚が１．４５ｎｍ以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御するソフトウエアを含むコンピュータプログラムを提供する。 According to a sixth aspect of the present invention, the surface is a clean surface that is substantially free from oxygen by a CVD process that operates on a computer and uses an amide-based organic hafnium compound and a silicon-containing raw material during execution. Forming a hafnium silicate film on the cleaned surface of the cleaned silicon substrate; oxidizing the hafnium silicate film; and nitriding the hafnium silicate film after the oxidation process. A computer program including software for controlling the processing system to form a gate insulating film having a SiO 2 capacitance equivalent film thickness of 1.45 nm or less on a silicon substrate is provided.
本発明の第７の観点では、コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、アルコキシド系有機ハフニウム化合物とシリコン含有原料とを用いたＣＶＤプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、ＳｉＯ２容量換算膜厚が１．４５ｎｍ以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御する、コンピュータ読取可能な記憶媒体を提供する。 According to a seventh aspect of the present invention, there is provided a computer-readable storage medium storing software for causing a computer to execute a control program, wherein the control program has a surface on which a surface is substantially free of oxygen during execution. A step of forming a base film made of silicon oxide or silicon oxynitride on a clean surface of a silicon substrate cleaned to be a surface, and a CVD process using an alkoxide-based organic hafnium compound and a silicon-containing raw material, A process system for forming a hafnium silicate film on a base film and a nitriding process on the hafnium silicate film are performed by a processing system, and a gate insulating film having a SiO 2 capacitance conversion film thickness of 1.45 nm or less is formed of silicon. Provided is a computer readable storage medium for controlling a processing system to be formed on a substrate To do.
本発明の第８の観点では、コンピュータ上で動作し、実行時に、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、アルコキシド系有機ハフニウム化合物とシリコン含有原料とを用いたＣＶＤプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、ＳｉＯ２容量換算膜厚が１．４５ｎｍ以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御するソフトウエアを含むコンピュータプログラムを提供する。 According to an eighth aspect of the present invention, a silicon oxide or silicon oxynitride is formed on a clean surface of a silicon substrate that operates on a computer and is cleaned so that the surface becomes a clean surface substantially free of oxygen at the time of execution. Forming a hafnium silicate film on the undercoating film by a CVD process using an alkoxide-based organic hafnium compound and a silicon-containing material, and nitriding the hafnium silicate film And a computer program including software for controlling the processing system so as to form a gate insulating film having a SiO 2 capacitance equivalent film thickness of 1.45 nm or less on a silicon substrate.
本発明の第１の観点および第３の観点によれば、シリコン基板の表面を洗浄して実質的に酸素が存在しない状態の清浄面とした後、ＭＯ−ＣＶＤにより直接に前記清浄面にハフニウムシリケート膜を形成し、その後ハフニウムシリケート膜に酸化処理および窒化処理を行って改質し、ゲート酸化膜を形成するに際し、ハフニウム原料として分解しやすいアミド系有機ハフニウム化合物を用いるので、均一に吸着しやすく、膜厚がＳｉＯ２容量換算膜厚（ＥＯＴ）で１．４５ｎｍ以下と薄いものであってもゲート絶縁膜の表面粗さを小さいものとすることができ、リーク電流を小さくすることができる。 According to the first and third aspects of the present invention, after cleaning the surface of the silicon substrate to obtain a clean surface substantially free of oxygen, the hafnium is directly applied to the clean surface by MO-CVD. A silicate film is formed, and then the hafnium silicate film is oxidized and nitrided for modification, and when forming a gate oxide film, an amide-based organic hafnium compound that is easily decomposed is used as a hafnium raw material, so it is adsorbed uniformly Even if the film thickness is as thin as 1.45 nm or less in terms of SiO 2 capacitance equivalent film thickness (EOT), the surface roughness of the gate insulating film can be reduced, and the leakage current can be reduced. .
本発明の第２の観点および第４の観点によれば、シリコン基板の表面を洗浄して実質的に酸素が存在しない状態の清浄面とし、その上にシリコン酸化膜またはシリコン酸窒化膜からなる下地膜を形成した後、アルコキシド系有機ハフニウム化合物とシリコン原料とを用いたＭＯ−ＣＶＤによりハフニウムシリケート膜を形成し、その後ハフニウムシリケート膜に窒化処理を行って改質し、ゲート酸化膜を形成するが、アルコキシド系有機ハフニウム化合物を用いてハフニウムシリケート膜を成膜する場合には、下地膜の存在により、膜厚がＳｉＯ２容量換算膜厚（ＥＯＴ）で１．４５ｎｍ以下と薄いものであってもゲート絶縁膜の表面粗さを小さいものとすることができ、リーク電流を小さくすることができる。 According to the second and fourth aspects of the present invention, the surface of the silicon substrate is cleaned to obtain a clean surface substantially free of oxygen, and is formed of a silicon oxide film or a silicon oxynitride film thereon. After forming the base film, a hafnium silicate film is formed by MO-CVD using an alkoxide-based organic hafnium compound and a silicon raw material, and then the hafnium silicate film is modified by nitriding to form a gate oxide film However, when a hafnium silicate film is formed using an alkoxide-based organic hafnium compound, the film thickness is as thin as 1.45 nm or less in terms of SiO 2 capacity conversion film thickness (EOT) due to the presence of the base film. In addition, the surface roughness of the gate insulating film can be reduced, and the leakage current can be reduced.
以下、添付図面を参照して、本発明の実施の形態について説明する。
［第１の実施形態］
図１は本発明の第１の実施形態に係るゲート絶縁膜の形成方法を説明するための工程図である。
Embodiments of the present invention will be described below with reference to the accompanying drawings.
[First Embodiment]
FIG. 1 is a process diagram for explaining a method of forming a gate insulating film according to the first embodiment of the present invention.
本実施形態では、まず、図１の（ａ）に示すように、シリコンウエハ１を例えば希フッ酸（ＤＨＦ）溶液に浸漬することによりシリコンウエハ１の表面を洗浄し、表面に実質的に酸素のない清浄な状態とする（工程１）。希フッ酸としては１％フッ酸（ＨＦ分が０．５ｖｏｌ％）を用いることができ、例えば室温で１〜３分間処理する。
In this embodiment, first, as shown in FIG. 1A, the surface of the
次いで、図１の（ｂ）に示すように、有機金属を用いたＣＶＤ（ＭＯ−ＣＶＤ）によりハフニウムシリケート（ＨｆＳｉＯｘ）膜２を成膜する（工程２）。この際に、成膜原料として、ハフニウム原料とシリコン原料と酸化剤とを用いるが、本実施形態では、ハフニウム原料としてアミド系有機ハフニウム化合物、例えばＴＤＥＡＨ（テトラキスジエチルアミノハフニウム）を用い、シリコン原料としては、ハフニウム原料と同様、アミド系有機シリコン化合物、例えばＴＤＭＡＳ（テトラキスジメチルアミノシラン）を用いる。
Next, as shown in FIG. 1B, a hafnium silicate (HfSiOx)
ＴＤＥＡＨ、ＴＤＭＡＳの分子構造は、それぞれ以下の（１）式および（２）式の通りであり、分子の中心にあるＨｆおよびＳｉは４つのＮと結合しており、ＴＤＥＡＨでは各Ｎに２つのエチル基が結合しており、ＴＤＭＡＳでは各Ｎに２つのメチル基が結合している。
その後、図１の（ｃ）に示すように、上記のようにして成膜したハフニウムシリケート膜２に、プラズマ酸化処理を施す（工程３）。このプラズマ酸化処理は、ハフニウムシリケート膜２の酸素欠陥を埋め、残存しているＣ等の不純物を除去するとともに、シリコンウエハ１とハフニウムシリケート（ＨｆＳｉＯｘ）膜２の界面に薄い酸化膜３を形成してこれらの界面モホロジーを良好にする作用を有する。このプラズマ酸化処理は、ハフニウムシリケート膜２にダメージを与えない観点から、電子温度が低く、かつ高密度なプラズマを用いることが好ましい。例えば、スロットアンテナを用いたマイクロ波プラズマ、誘導結合プラズマ（ＩＣＰ）、表面反射波プラズマ、マグネトロンプラズマが用いられる。
Thereafter, as shown in FIG. 1C, plasma oxidation treatment is performed on the
引き続き、図１の（ｄ）に示すように、プラズマ酸化処理を施したハフニウムシリケート膜２にプラズマ窒化処理を施す（工程４）。このプラズマ窒化処理は、ハフニウムシリケートがＨｆＯ２とＳｉＯ２とに相分離することを防止するとともに、窒化により誘電率をさらに上昇させる作用を有する。このプラズマ窒化処理も、ハフニウムシリケート膜２にダメージを与えない観点から、電子温度が低く、かつ高密度なプラズマを用いることが好ましく、同様に、スロットアンテナを用いたマイクロ波プラズマ、誘導結合プラズマ（ＩＣＰ）、表面反射波プラズマ、マグネトロンプラズマ等を用いることができる。
Subsequently, as shown in FIG. 1D, the plasma nitridation process is performed on the
本実施形態では、このような一連の工程により、ＥＯＴ（Equivalent Oxide Thickness）で１．４５ｎｍ以下のゲート絶縁膜４を形成する。
In the present embodiment, the
このように、本実施形態では、工程２のハフニウムシリケート膜２の成膜の際に、ハフニウム原料として、アミド系有機ハフニウム化合物、例えばＴＤＥＡＨを用い、シリコン原料として、アミド系有機シリコン化合物、例えばＴＤＭＡＳを用いるが、これらは、上記構造式に示すように、中心にある金属原子の周囲に４つのＮ原子が存在するので金属原子とＮ原子の間で切れやすく、分子構造が小さい状態でシリコンウエハに吸着する。したがって、シリコンウエハのＤＨＦ洗浄面に直接成膜する場合に、均一に吸着しやすく、膜厚がＥＯＴで１．４５ｎｍ以下と薄いものであってもゲート絶縁膜の表面粗さを中心線粗さＲａで０．３ｎｍより小さいものとすることができ、リーク電流を小さくすることができる。
Thus, in the present embodiment, when forming the
例えば、従来のＨＴＢ−ＴＥＯＳ系の原料を用いて、希フッ酸処理したシリコンウエハ上に直接にハフニウムシリケート膜を成膜し、膜厚がＥＯＴで１．４５ｎｍ以下になると、その後同様にプラズマ酸化処理およびプラズマ窒化処理を行ってもゲート絶縁膜の表面粗さが中心線粗さＲａで０．３５ｎｍ程度で表面粗さが改善しない。これに対し、本実施形態のＴＤＥＡＨ−ＴＤＭＡＳ系の原料を用いて基板に成膜した場合には、ゲート絶縁膜の膜厚がＥＯＴで１．４５ｎｍ以下であっても、ゲート絶縁膜の表面粗さを中心線粗さＲａで０．２〜０．２５ｎｍと小さくすることができ、ゲート絶縁膜を薄膜化してもリーク電流を小さくすることがでる。 For example, when a hafnium silicate film is formed directly on a silicon wafer that has been treated with dilute hydrofluoric acid using a conventional HTB-TEOS-based raw material and the film thickness becomes 1.45 nm or less by EOT, plasma oxidation is similarly performed thereafter. Even when the treatment and the plasma nitriding treatment are performed, the surface roughness of the gate insulating film is about 0.35 nm as the center line roughness Ra, and the surface roughness is not improved. On the other hand, when the film is formed on the substrate using the TDEAH-TDMAS material of the present embodiment, the surface roughness of the gate insulating film is reduced even if the film thickness of the gate insulating film is 1.45 nm or less by EOT. The center line roughness Ra can be reduced to 0.2 to 0.25 nm, and the leakage current can be reduced even if the gate insulating film is thinned.
ゲート絶縁膜の膜厚はＥＯＴで１．４ｎｍ以下が好ましく、１．２ｎｍ以下がより好ましい。さらに好ましくは１．０ｎｍ以下である。このように本実施形態ではハフニウムシリケート膜が薄い膜であっても表面粗さの小さい膜を形成することができ、リーク電流を許容範囲にすることができる。 The thickness of the gate insulating film is preferably 1.4 nm or less, more preferably 1.2 nm or less in terms of EOT. More preferably, it is 1.0 nm or less. Thus, in this embodiment, even if the hafnium silicate film is a thin film, a film having a small surface roughness can be formed, and the leakage current can be set within an allowable range.
実際のデバイスプロセスにおいては、このようにしてゲート絶縁膜４を形成した後、ハフニウムシリケート膜２の上にゲート電極材料、たとえばポリシリコンを成膜し、次いで、イオン注入により必要な不純物ドープを行い、さらに活性化アニールを行った後、エッチングを行ってゲート電極を形成し、さらにシリコンウエハの主面にイオン注入により拡散領域を形成し、ＭＯＳ型トランジスタを製造する。
In an actual device process, after forming the
次に、本実施形態の方法を実現するためのシステムの例について説明する。
図２は本発明の方法を実現するための処理システムの例を示す図である。この処理システム１００は、工程１の希フッ酸洗浄を行った後のウエハに対して工程２以降の処理を行ものである。
Next, an example of a system for realizing the method of this embodiment will be described.
FIG. 2 is a diagram showing an example of a processing system for realizing the method of the present invention. The
図２に示すように、この処理システム１００は、ＭＯ−ＣＶＤによりハフニウムシリケート膜を成膜する２つの成膜装置１１，１２、およびハフニウムシリケート膜に対してプラズマ酸化処理およびプラズマ窒化処理を施すプラズマ処理装置１３，１４を有しており、これら成膜装置１１，１２，およびプラズマ処理装置１３，１４は、六角形をなすウエハ搬送室１５の４つの辺にそれぞれ対応して設けられている。また、ウエハ搬送室１５の他の２つの辺にはそれぞれロードロック室１６，１７が設けられている。これらロードロック室１６，１７のウエハ搬送室１５と反対側にはウエハ搬入出室１８が設けられており、ウエハ搬入出室１８のロードロック室１６，１７と反対側にはウエハＷを収容可能な３つのフープ（ＦＯＵＰ）Ｆを取り付けるポート１９，２０，２１が設けられている。なお、成膜装置１１と１２、およびプラズマ処理装置１３と１４は、それぞれ同じ構造を有している。
As shown in FIG. 2, this
成膜装置１１，１２およびプラズマ処理装置１３，１４およびロードロック室１６，１７は、同図に示すように、ウエハ搬送室１５の各辺にゲートバルブＧを介して接続され、これらは各ゲートバルブＧを開放することによりウエハ搬送室１５と連通され、各ゲートバルブＧを閉じることによりウエハ搬送室１５から遮断される。また、ロードロック室１６，１７のウエハ搬入出室１８に接続される部分にもゲートバルブＧが設けられており、ロードロック室１６，１７は、ゲートバルブＧを開放することによりウエハ搬入出室１８に連通され、これらを閉じることによりウエハ搬入出室１８から遮断される。
The
ウエハ搬送室１５内には、成膜装置１１，１２、プラズマ処理装置１３，１４、およびロードロック室１６，１７に対して、被処理体であるウエハＷの搬入出を行うウエハ搬送装置２２が設けられている。このウエハ搬送装置２２は、ウエハ搬送室１５の略中央に配設されており、回転および伸縮可能な回転・伸縮部２３の先端にウエハＷを保持する２つのブレード２４ａ，２４ｂを有しており、これら２つのブレード２４ａ，２４ｂは互いに反対方向を向くように回転・伸縮部１３に取り付けられている。なお、このウエハ搬送室１５内は所定の真空度に保持されるようになっている。
In the
ウエハ搬入出室１８の天井部にはＨＥＰＡフィルタ（図示せず）が設けられており、このＨＥＰＡフィルタを通過して有機物やパーティクル等が除去された清浄な空気がウエハ搬入出室１８内にダウンフロー状態で供給され、大気圧の清浄空気雰囲気でウエハＷの搬入出が行われるようになっている。ウエハ搬入出室１８のフープＦ取り付け用の３つのポート１９，２０，２１にはそれぞれシャッター（図示せず）が設けられており、これらポート１９，２０，２１にウエハＷを収容したまたは空のフープが直接取り付けられ、取り付けられた際にシャッターが外れて外気の侵入を防止しつつウエハ搬入出室１８と連通するようになっている。また、ウエハ搬入出室１８の側面にはアライメントチャンバー２５が設けられており、そこでウエハＷのアライメントが行われる。
A HEPA filter (not shown) is provided at the ceiling of the wafer carry-in / out
ウエハ搬入出室１８内には、フープＦに対するウエハＷの搬入出およびロードロック室１６，１７に対するウエハＷの搬入出を行うウエハ搬送装置２６が設けられている。このウエハ搬送装置２６は、２つの多関節アームを有しており、フープＦの配列方向に沿ってレール２８上を走行可能となっており、その先端のハンド２７上にウエハＷを載せてその搬送を行う。なお、図２では一方のハンド２７がウエハ搬入出室１８に存在し、他方のハンドはフープＦ内に挿入されている状態を示している。
In the wafer loading /
処理システム１００の構成部、例えば成膜装置１１，１２、プラズマ処理装置１３，１４、ウエハ搬送装置２２，２６等は、コンピュータからなる制御部３００に接続されて制御される構成となっている。また、制御部３００には、工程管理者がシステムを管理するためにコマンドの入力操作等を行うキーボードや、システムの稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース３０１が接続されている。さらに、制御部３００には、システムで実行される各種処理を制御部３００の制御にて実現するための制御プログラムや、処理条件に応じて各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部３０２が接続されている。レシピはハードディスクや半導体メモリーに記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性の記憶媒体に収容された状態で記憶部３０２の所定位置にセットするようになっていてもよい。さらに、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。そして、必要に応じて、ユーザーインターフェース３０１からの指示等にて任意のレシピを記憶部３０２から呼び出して制御部３００に実行させることで、制御部３００の制御下で、処理システムでの所望の処理が行われる。なお、制御部３００は、各構成部を直接制御するようにしてもよいし、各構成部に個別のコントローラを設けそれらを介して制御するようにしてもよい。
The components of the
このような処理システム１００においては、まず、図示しない希フッ酸洗浄装置で希フッ酸洗浄処理および乾燥処理が行われたウエハを収容したフープＦがローディングされる。
In such a
次いで、大気圧の清浄空気雰囲気に保持されたウエハ搬入出室１８内のウエハ搬送装置２６により、フープＦから工程１の希フッ酸処理を施して清浄面が形成されたウエハＷを一枚取り出してアライメントチャンバー２５に搬入し、ウエハＷの位置合わせを行う。引き続き、ウエハＷをロードロック室１６，１７のいずれかに搬入し、そのロードロック内を真空引きした後、ウエハ搬送室１５内のウエハ搬送装置２２によりそのロードロック内のウエハを取り出し、ウエハＷを成膜装置１１または１２に装入して、工程２のハフニウシリケート膜の成膜を行う。この際に、フープＦから成膜装置までの間、ウエハＷ表面が清浄状態に維持され、その清浄状態のままウエハＷが成膜装置１１または１２に装入される。ハフニウムシリケート膜成膜後のウエハＷを引き続きプラズマ処理装置１３または１４に装入して工程３のプラズマ酸化処理および工程４のプラズマ窒化処理を行う。その後成膜後のウエハＷをウエハ搬送装置２２によりロードロック室１６，１７のいずれかに搬入し、その中を大気圧に戻した後、ウエハ搬入出室１８内のウエハ搬送装置２６によりロードロック室内のウエハＷを取り出し、フープＦのいずれかに収容される。このような動作を１ロットのウエハＷに対して行い、１セットの処理が終了する。このような処理により上述したゲート絶縁膜４が形成される。
Next, the
次に、工程２のハフニウムシリケート膜２の形成に用いられる成膜装置１１について説明する。
図３は、成膜装置１１を示す断面図である。この成膜装置１１は、気密に構成された略円筒状のチャンバー３１を有しており、その中には被処理体であるウエハＷを水平に支持するためのサセプタ３２がその中央下部に設けられた円筒状の支持部材３３により支持された状態で配置されている。このサセプタ３２はＡｌＮ等のセラミックスからなっている。また、サセプタ３２にはヒーター３５が埋め込まれており、このヒーター３５にはヒーター電源３６が接続されている。一方、サセプタ３２の上面近傍には熱電対３７が設けられており、熱電対３７の信号はコントローラ３８に伝送されるようになっている。そして、コントローラ３８は熱電対３７の信号に応じてヒーター電源３６に指令を送信し、ヒーター３５の加熱を制御してウエハＷを所定の温度に制御するようになっている。
Next, the
FIG. 3 is a cross-sectional view showing the
なお、チャンバー３１の内壁、およびサセプタ３２および支持部材３３の外周には、付着物が堆積することを防止するための石英ライナー３９が設けられている。石英ライナー３９とチャンバー３１の壁部との間にはパージガス（シールドガス）を流すようになっており、これにより壁部へ付着物が堆積することが防止されコンタミネーションが防止される。また、石英ライナー３９はチャンバー３１内のメンテナンスが効率的に行われるように取り外しが可能となっている。
A
チャンバー３１の天壁３１ａには、円形の孔３１ｂが形成されており、そこからチャンバー３１内へ突出するシャワーヘッド４０が嵌め込まれている。シャワーヘッド４０は、後述するガス供給機構６０から供給された成膜用のガスをチャンバー３１内に吐出するためのものであり、その上部には有機金属原料ガスが導入される第１の導入路４１と、酸化剤としての酸素ガスが導入される第２の導入路４２とを有している。シャワーヘッド４０の内部には上下２段に空間４３、４４が設けられている。上側の空間４３には第１の導入路４１が繋がっており、この空間４３から第１のガス吐出路４５がシャワーヘッド４０の底面まで延びている。下側の空間４４には第２の導入路４２が繋がっており、この空間４４から第２のガス吐出路４６がシャワーヘッド４０の底面まで延びている。すなわち、シャワーヘッド４０は、金属原料ガスと酸化剤とが混じることなく、空間４３，４４で均一に拡散してそれぞれ独立して吐出路４５および４６から吐出するポストミックスタイプとなっている。
A
チャンバー３１の底壁には、下方に向けて突出する排気室５１が設けられている。排気室５１の側面には排気管５２が接続されており、この排気管５２には排気装置５３が接続されている。そしてこの排気装置５３を作動させることによりチャンバー３１内を所定の真空度まで減圧することが可能となっている。
An
チャンバー３１の側壁には、ウエハ搬送室１５との間でウエハＷの搬入出を行うための搬入出口５４と、この搬入出口５４を開閉するゲートバルブＧとが設けられている。
On the side wall of the
ガス供給機構６０は、ハフニウム原料であるＴＤＥＡＨを貯留するハフニウム原料タンク６１と、シリコン原料であるＴＤＭＡＳを貯留するシリコン原料タンク６２と、キャリアガスであるＮ２ガスを供給するＮ２ガス供給源６７，６８と、酸化剤であるＯ２ガスを供給するＯ２ガス源７３とを有している。ハフニウム原料およびシリコン原料はオクタン等の有機溶媒に希釈して用いることもできる。キャリアガスとしてはＮ２ガスを用いてもよい。
ハフニウム原料タンク６１にはＨｅガス等の圧送ガスが導入され、その中の液体状のＴＤＥＡＨが配管６３を介して気化ユニット６５に導かれる。一方、シリコン原料タンク６２にもＨｅガス等の圧送ガスが導入され、その中の液体状のＴＤＭＡＳが配管６４を介して気化ユニット６６に導かれる。
A pressurized gas such as He gas is introduced into the hafnium
気化ユニット６５で気化されたＴＤＥＡＨは、Ｎ２ガス供給源６７から配管６９を介して気化ユニット６５に導入されたＮ２ガスによって配管７１を搬送される。一方、気化ユニット６６で気化されたＴＤＭＡＳは、Ｎ２ガス供給源６８から配管７０を介して気化ユニット６６に導入されたＮ２ガスによって配管７２を搬送される。そして、配管７２は配管７１に接続され、ガス化されたＴＤＥＡＨとＴＤＭＡＳは配管７１内を合流してシャワーヘッド４０の第１の導入路４１に導かれる。Ｎ２ガスの代わりにＡｒ等他の不活性ガスを用いてもよい。
The TDEAH vaporized by the
酸化剤であるＯ２ガスを供給するＯ２ガス源７３には、配管７４が接続されており、Ｏ２ガス源７３からのＯ２ガスは配管７４を搬送されてシャワーヘッド４０の第２の導入路４２に導かれる。酸化剤としては、Ｏ２ガスの他、オゾン、清浄空気、ラジカル酸素、ＮＯガス、Ｎ２Ｏガス、ＮＯ２ガス等を用いることができる。
The O 2
なお、気体を搬送する配管６９，７０，７４には、マスフローコントローラ７７およびマスフローコントローラ７７を挟んで２つのバルブ７８が設けられている。また、配管７１，７４からは、それぞれ排気ラインに繋がるプリフロー配管７５，７６が分岐している。また、配管７１，７４のシャワーヘッド４０近傍、およびプリフロー配管７５，７６の分岐点近傍には、バルブ８０が設けられている。さらに、液体を搬送する配管６３，６４には、液体マスフローコントローラ７９が設けられている。
Note that the
このように構成された成膜装置においては、まず、チャンバー３１内を排気して圧力を８０〜８００Ｐａ程度とし、ヒーター３５によりウエハＷを４５０〜７００℃、好ましくは５００〜６５０℃に加熱する。
In the film forming apparatus thus configured, first, the
この状態でハフニウム原料タンク６１からのＴＤＥＡＨを気化ユニット６５で気化させ、シリコン原料タンク６２からのＴＤＭＡＳを気化ユニット６６で気化させて、プリフローライン７５に流し、Ｏ２供給源７３からのＯ２ガスをプリフローライン７６に流して所定時間プリフローを行った後、バルブ８０を切り換えてＴＤＥＡＨおよびＴＤＭＡＳを第１の導入路４１へ供給し、Ｏ２ガスを第２の導入路４２へ供給して、それぞれ、第１のガス吐出路４５および第２のガス吐出路４６から吐出し、成膜を開始する。これにより、加熱されたウエハＷ上でＴＤＥＡＨとＴＤＭＡＳの酸化反応が生じ、ウエハＷ上にハフニウムシリケート膜が成膜される。
In this state, TDEAH from the hafnium
この際のガス流量は、ＴＤＥＡＨ（液体）：０．０１５〜０．５ｍＬ／ｍｉｎ、ＴＤＭＡＳ（液体）：０．０１５〜０．６ｍＬ／ｍｉｎ、各Ｎ２ガス：０〜９００ｍＬ／ｍｉｎ、Ｏ２ガス：１００〜１０００ｍＬ／ｍｉｎ程度が例示される。また、成膜の際のチャンバー３１内の圧力は、８０〜８００Ｐａが例示される。
The gas flow rates at this time are as follows: TDEAH (liquid): 0.015-0.5 mL / min, TDMAS (liquid): 0.015-0.6 mL / min, each N 2 gas: 0-900 mL / min, O 2 Gas: about 100 to 1000 mL / min is exemplified. The pressure in the
このようにして、アミド系有機ハフニウム化合物であるＴＤＥＡＨと、アミド系有機シリコン化合物であるＴＤＭＡＳを用いることにより、上述したように表面粗さが極めて小さいハフニウムシリケート膜を形成することができる。 In this way, by using TDEAH, which is an amide-based organic hafnium compound, and TDMA, which is an amide-based organic silicon compound, a hafnium silicate film having an extremely small surface roughness can be formed as described above.
このようなハフニウムシリケート膜を成膜する際のプロセス条件について具体的に説明する。
（１）成膜温度の影響
図４は、横軸に成膜の際の温度をとり、縦軸にＳｉＯ２を基準にしたリーク電流値（Δｌｇ＝ｌｇ／ｌｇ ＳｉＯ２）をＳｉＯ２容量換算膜厚ＥＯＴで規格化した規格化リーク電流値Δｌｇ＊およびハフニウムシリケート膜のＳｉ濃度をとって、これらの関係を示す図である。また、図５は、横軸に成膜温度をとり縦軸にＥＯＴの値から標準条件でのＥＯＴ（ＥＯＴｓｔｄ）を引いたΔＥＯＴおよびハフニウムシリケート膜のＳｉ濃度をとって、これらの関係を示す図である。なお、ここでの温度以外のプロセス条件は、圧力：２８０Ｐａ、プリフローＯ２流量：２．５Ｌ／ｍｉｎ、ＴＤＥＡＴ／ＴＤＭＡＳ／Ｏ２流量：５６．３／５６．３／５００（ｍＬ／ｍｉｎ）、後処理：後述のＳＰＡによる酸化（２６６Ｐａ、１０ｓｅｃ）および窒化（６．７Ｐａ、３６０ｓｅｃ）である。
The process conditions for forming such a hafnium silicate film will be specifically described.
(1) Effect Figure 4 the film formation temperature, takes the temperature in the deposition on the horizontal axis, the leakage current value of SiO 2 based on the vertical axis (Δlg = lg / lg SiO 2 ) and SiO 2 equivalent oxide It is a figure which shows these relations, taking the normalized leak current value Δlg * normalized by the film thickness EOT and the Si concentration of the hafnium silicate film. FIG. 5 shows the relationship between ΔEOT obtained by subtracting EOT (EOT std ) under standard conditions from the EOT value on the horizontal axis and Si concentration of the hafnium silicate film on the vertical axis. FIG. The process conditions other than the temperature are as follows: pressure: 280 Pa, preflow O 2 flow rate: 2.5 L / min, TDEAT / TDMAS / O 2 flow rate: 56.3 / 56.3 / 500 (mL / min), Post-treatment: oxidation (266 Pa, 10 sec) and nitridation (6.7 Pa, 360 sec) with SPA described later.
図４に示すように、成膜温度が上昇するほどハフニウムシリケート膜中のＳｉ濃度が上昇し、規格化リーク電流値Δｌｇ＊が低下していく。すなわち、温度が上昇するほど膜質が良好になる。一方、図５に示すように、成膜温度が５５０℃以下になるとＥＯＴが低下する傾向にあり、現在指向されているゲート絶縁膜の薄膜化に対して好ましい。しかし、図４に示すように成膜温度を低温化すると規格化リーク電流値Δｌｇ＊が上昇するので、成膜温度はリーク電流が許容可能な範囲でできるだけ低温化すればよく、このような観点からは５００〜５５０℃が好ましい。 As shown in FIG. 4, the Si concentration in the hafnium silicate film increases as the deposition temperature increases, and the normalized leakage current value Δlg * decreases. That is, the film quality improves as the temperature increases. On the other hand, as shown in FIG. 5, when the film forming temperature is 550 ° C. or lower, EOT tends to decrease, which is preferable for the thinning of the gate insulating film which is currently directed. However, as shown in FIG. 4, when the film formation temperature is lowered, the standardized leakage current value Δlg * increases, so the film formation temperature may be lowered as much as possible within the allowable range of the leakage current. Is preferably 500 to 550 ° C.
薄膜化と低リーク電流化を両立させるためには、第１段として例えば６００℃以上でＳｉリッチの膜を形成した後、第２段として例えば５５０℃以下でＨｆリッチの膜を形成するという２ステップ成膜が考えられる。 In order to achieve both a reduction in thickness and a reduction in leakage current, a Si-rich film is formed at, for example, 600 ° C. or higher as the first stage, and then an Hf-rich film is formed at the second stage, for example, at 550 ° C. or lower. Step film formation can be considered.
（２）成膜圧力の影響
図６は、横軸にＥＯＴをとり縦軸にリーク電流値をとって、成膜の際のチャンバー内圧力を変化させた場合のこれらの関係を示す図であり、図７は、横軸に成膜の際の圧力をとり、縦軸に規格化リーク電流値Δｌｇ＊およびハフニウムシリケート膜のＳｉ濃度をとって、これらの関係を示す図である。なお、ここでの圧力以外のプロセス条件は、温度が５９０℃の他、図４の場合と同じである。
(2) Influence of film formation pressure FIG. 6 is a diagram showing these relationships when the horizontal pressure is EOT and the vertical axis is the leakage current value, and the pressure in the chamber is changed during film formation. FIG. 7 is a graph showing the relationship between the horizontal axis representing the pressure during film formation and the vertical axis representing the normalized leakage current value Δlg * and the Si concentration of the hafnium silicate film. Here, the process conditions other than the pressure are the same as those in FIG. 4 except that the temperature is 590 ° C.
これらの図に示すように、成膜圧力が上昇するほどハフニウムシリケート膜中のＳｉ濃度が上昇し、ＥＯＴおよび規格化リーク電流値Δｌｇ＊は圧力が低下するほど低下する傾向を示し、６００Ｐａ以下になるとＥＯＴが１．４５ｎｍ以下となり、４００Ｐａ以下になるとＥＯＴが１．４ｎｍ以下となる。また、リーク電流も６００Ｐａ以下で小さくなる傾向となる。したがって、成膜の際のチャンバー内の圧力は６００Ｐａ以下が好ましく、４００Ｐａ以下がより好ましい。圧力の下限は特にないが、現実的には１００Ｐａ程度となる。 As shown in these figures, the Si concentration in the hafnium silicate film increases as the film forming pressure increases, and the EOT and the normalized leakage current value Δlg * tend to decrease as the pressure decreases. Then, EOT becomes 1.45 nm or less, and when it becomes 400 Pa or less, EOT becomes 1.4 nm or less. Also, the leakage current tends to decrease at 600 Pa or less. Accordingly, the pressure in the chamber during film formation is preferably 600 Pa or less, and more preferably 400 Pa or less. There is no particular lower limit to the pressure, but in reality it is about 100 Pa.
（３）酸素分圧の影響
図８は、横軸に酸素分圧をとり縦軸にΔＥＯＴおよびＳｉ濃度をとって、これらの関係を示す図である。この図に示すように、酸素分圧を低下させるほどＥＯＴを薄くすることができる。特に、酸素分圧が４０Ｐａ以下においてＥＯＴの低下が顕著となる。ただし、酸素分圧によってハフニウムシリケート膜中のＳｉ濃度はほとんど変化せず、規格化リーク電流値Δｌｇ＊の値は酸素分圧を変化させてもほとんど変化しない。
(3) Influence of Oxygen Partial Pressure FIG. 8 is a diagram showing the relationship between oxygen partial pressure on the horizontal axis and ΔEOT and Si concentrations on the vertical axis. As shown in this figure, the EOT can be made thinner as the oxygen partial pressure is lowered. In particular, when the oxygen partial pressure is 40 Pa or less, the reduction in EOT becomes significant. However, the Si concentration in the hafnium silicate film hardly changes due to the oxygen partial pressure, and the value of the normalized leakage current value Δlg * hardly changes even when the oxygen partial pressure is changed.
（４）原料流量比の影響
図９は、横軸にＴＤＥＡＨ／ＴＤＭＡＳ流量比をとり縦軸にΔＥＯＴおよびＳｉ濃度をとって、これらの関係を示す図である。この図に示すように、ＴＤＥＡＨが増加するほどＥＯＴを薄くできることがわかる。このような観点から、ＴＤＥＡＨ／ＴＤＭＡＳ流量比は１以上が好ましい。なお、ＴＤＥＡＨ／ＴＤＭＡＳ流量比によって膜中のＳｉ濃度も５５〜７５％の範囲で変化する。
(4) Influence of Raw Material Flow Ratio FIG. 9 is a diagram showing the relationship between the TDEAH / TDMAS flow ratio on the horizontal axis and ΔEOT and Si concentrations on the vertical axis. As shown in this figure, it can be seen that the EOT can be made thinner as the TDEAH increases. From such a viewpoint, the TDEAH / TDMAS flow rate ratio is preferably 1 or more. Note that the Si concentration in the film also varies in the range of 55 to 75% depending on the TDEAH / TDMAS flow rate ratio.
次に、工程３のプラズマ酸化処理および工程４のプラズマ窒化処理を施すプラズマ処理装置１３について説明する。図１０は、プラズマ処理装置１３を示す断面図である。
Next, the
このプラズマ処理装置１３は、マイクロ波プラズマにより酸化処理および窒化処理を行う。このプラズマ処理装置１３は、気密に構成され、接地された略円筒状のチャンバー１０１を有している。チャンバー１０１の底壁１０１ａの略中央部には円形の開口部１１０が形成されており、底壁１０１ａには、この開口部１１０と連通し、下方に向けて突出する排気室１１１が設けられている。チャンバー１０１内には被処理基板であるウエハＷを水平に支持するためのＡｌＮ等のセラミックスからなるサセプタ１０２が設けられている。このサセプタ１０２は、排気室１１１の底部中央から上方に延びる円筒状のＡｌＮ等のセラミックスからなる支持部材１０３により支持されている。サセプタ１０２の外縁部にはウエハＷをガイドするためのガイドリング１０４が設けられている。また、サセプタ１０２には抵抗加熱型のヒーター１０５が埋め込まれており、このヒーター１０５にはヒーター電源１０６が接続されている。一方、サセプタ１０２の上面近傍には熱電対１０７が設けられており、熱電対１０７の信号はコントローラ１０８に伝送されるようになっている。そして、コントローラ１０８は熱電対１０７の信号に応じてヒーター電源１０６に指令を送信し、ヒーター１０５の加熱を制御してウエハＷを所定の温度に制御するようになっている。このとき、例えば室温から８００℃まで範囲で温度制御可能となっている。なお、チャンバー１０１の内周には、石英からなる円筒状のライナー１０９が設けられている。
The
サセプタ１０２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）がサセプタ１０２の表面に対して突没可能に設けられている。 The susceptor 102 is provided with wafer support pins (not shown) for supporting the wafer W and moving it up and down so as to protrude and retract with respect to the surface of the susceptor 102.
チャンバー１０１の側壁には環状をなすガス導入部材１１５が設けられており、このガス導入部材１１５にはガス供給系１１６が接続されている。ガス導入部材はシャワー状に配置してもよい。このガス供給系１１６は、Ａｒガス供給源１１７、Ｎ２ガス供給源１１８、Ｏ２ガス供給源１１９を有しており、これらガスが、それぞれガスライン１２０を介してガス導入部材１１５に至り、ガス導入部材１１５からチャンバー１０１内に導入される。なお、ガスライン１２０の各々には、マスフローコントローラ１２１およびその前後の開閉バルブ１２２が設けられている。
An annular
上記排気室１１１の側面には排気管１２３が接続されており、この排気管１２３には高速真空ポンプを含む排気装置１２４が接続されている。そしてこの排気装置１２４を作動させることによりチャンバー１０１内のガスが、排気室１１１の空間１１１ａ内へ均一に排出され、排気管１２３を介して排気される。これによりチャンバー１０１内は所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
An
チャンバー１０１の側壁には、ウエハ搬送室１５との間でウエハＷの搬入出を行うための搬入出口１２５と、この搬入出口１２５を開閉するゲートバルブＧとが設けられている。
On the side wall of the
チャンバー１０１の上部は開口部となっており、この開口部の周縁部に沿ってリング状の支持部１２７が設けられており、この支持部１２７に誘電体、例えば石英やＡｌ２Ｏ３等のセラミックスからなり、マイクロ波を透過するマイクロ波透過板１２８がシール部材１２９を介して気密に設けられている。したがって、チャンバー１０１内は気密に保持される。
The upper portion of the
マイクロ波透過板１２８の上方には、サセプタ１０２と対向するように、円板状の平面アンテナ部材１３１が設けられている。この平面アンテナ部材１３１はチャンバー１０１の側壁上端に係止されている。平面アンテナ部材１３１は、例えば表面が金メッキされた銅板またはアルミニウム板からなり、多数のマイクロ波放射孔１３２が所定のパターンで貫通して形成された構成となっている。このマイクロ波放射孔１３２は、例えば長溝状のスロットからなり、隣接するスロット同士が「Ｔ」字状に配置され、これら複数のスロットが同心円状に配置されている。なお、マイクロ波放射孔１３２は、円形状の貫通孔等他の形状であってもよい。この平面アンテナ部材１３１の上面には、真空よりも大きい誘電率を有する遅波材１３３が設けられている。チャンバー１０１の上面には、これら平面アンテナ部材１３１および遅波材１３３を覆うように、例えばアルミニウムやステンレス鋼等の金属材からなるシールド蓋体１３４が設けられている。チャンバー１０１の上面とシールド蓋体１３４とはシール部材１３５によりシールされている。シールド蓋体１３４には、図示しない冷却水流路が形成されており、そこに冷却水を通流させることにより、平面アンテナ１３１、マイクロ波透過板１２８、遅波材１３３、シールド蓋体１３４を冷却するようになっている。なお、シールド蓋体１３４は接地されている。
A disk-shaped
シールド蓋体１３４の上壁の中央には開口部１３６が形成されており、この開口部には導波管１３７が接続されている。この導波管１３７の端部には、マッチング回路１３８を介してマイクロ波発生装置１３９が接続されている。これにより、マイクロ波発生装置１３９で発生した例えば周波数２．４５ＧＨｚのマイクロ波が導波管１３７を介して上記平面アンテナ部材１３１へ伝搬されるようになっている。なお、マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
An
導波管１３７は、上記シールド蓋体１３４の開口部１３６から上方へ延出する断面円形状の同軸導波管１３７ａと、この同軸導波管１３７ａの上端部に接続された水平方向に延びる断面矩形状の矩形導波管１３７ｂとを有している。矩形導波管１３７ｂの同軸導波管１３７ａとの接続部側の端部はモード変換器１４０となっている。同軸導波管１３７ａの中心には内導体１４１が延在しており、この内導体１４１の下端部は平面アンテナ部材１３１の中心に接続固定されている。
The
このように構成されたプラズマ処理装置１３においては、ゲートバルブＧを開にして搬入出口１２５からハフニウムシリケート膜が形成されたウエハＷをチャンバー１０１内に搬入し、サセプタ１０２上に載置する。
In the
まず、ウエハＷに成膜したハフニウムシリケート膜に対して、プラズマ酸化処理を施す。このプラズマ酸化処理においては、ガス供給系１１６のＡｒガス供給源１１７およびＯ２ガス供給源１１９から、ＡｒガスおよびＯ２ガスを所定の流量でガス導入部材１１５を介してチャンバー１０１内に導入し、所定の圧力に維持する。この際の条件としては、例えば流量を、Ａｒガス：２０００ｍＬ／ｍｉｎ、Ｏ２ガス：２００ｍＬ／ｍｉｎとし、チャンバー内圧力を６．７〜２６７Ｐａ、例えば２６７Ｐａとする。
First, a plasma oxidation process is performed on the hafnium silicate film formed on the wafer W. In this plasma oxidation treatment, Ar gas and O 2 gas are introduced into the
次いで、マイクロ波発生装置１３９からのマイクロ波をマッチング回路１３８を経て導波管１３７に導く。マイクロ波は、矩形導波管１３７ｂ、モード変換器１４０、および同軸導波管１３７ａを順次通って平面アンテナ部材１３１に供給され、平面アンテナ部材１３１からマイクロ波透過板１２８を経てチャンバー１０１内におけるウエハＷの上方空間に放射される。マイクロ波は、矩形導波管１３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器１４０でＴＥＭモードに変換されて、同軸導波管１３７ａ内を平面アンテナ部材１３１に向けて伝搬されていく。
Next, the microwave from the
平面アンテナ部材１３１の透過孔１３２からマイクロ波透過板１２８を経てチャンバー１０１に放射されたマイクロ波により、チャンバー１０１内ではＡｒガスおよびＯ２ガスがプラズマ化し、このプラズマによりハフニウムシリケート膜を酸化処理する。このマイクロ波プラズマは、略１０１２／ｃｍ３以上のプラズマ密度でかつ略１．５ｅＶ以下の低電子温度プラズマであり、低温かつ短時間で酸化処理を行うことができ、しかも下地膜へのイオン等のプラズマダメージが小さい等のメリットがある。この処理により、ハフニウムシリケート膜の酸素欠陥を埋め、残存しているＣ等の不純物を除去するとともに、ウエハとハフニウムシリケート膜の界面に薄い酸化膜が形成されてこれらの界面をスムースにする。
Ar gas and O 2 gas are converted into plasma in the
引き続き、プラズマ酸化処理を施した後のハフニウムシリケート膜に対し、プラズマ窒化処理を施す。このプラズマ窒化処理においては、ガス供給系１１６のＡｒガス供給源１１７およびＮ２ガス供給源１１８から、ＡｒガスおよびＮ２ガスを所定の流量でガス導入部材１１５を介してチャンバー１０１内に導入し、所定の圧力に維持する。この際の条件としては、例えば流量を、Ａｒガス：１０００ｍＬ／ｍｉｎ、Ｎ２ガス：４０ｍＬ／ｍｉｎとし、チャンバー内圧力を６．７〜１２７Ｐａ、例えば６．７Ｐａとする。
Subsequently, a plasma nitriding process is performed on the hafnium silicate film after the plasma oxidation process. In this plasma nitriding process, Ar gas and N 2 gas are introduced into the
次いで、上記プラズマ酸化処理の場合と同様にして、マイクロ波をチャンバー１０１内に放射し、ＡｒガスおよびＮ２ガスをプラズマ化し、このプラズマによりハフニウムシリケート膜を窒化処理する。この場合にも、形成されたプラズマは高密度かつ低電子温度プラズマであり、低温かつ短時間で窒化処理を行うことができ、しかも下地膜へのプラズマダメージが小さい。この処理により、ハフニウムシリケートがＨｆＯ２とＳｉＯ２とに相分離することを防止するとともに、窒化により誘電率がさらに上昇する。
Next, in the same manner as in the plasma oxidation process, microwaves are radiated into the
次に、本実施形態の効果を確認した実験結果について説明する。
ここでは、上記手順に従って、工程１のシリコンウエハ表面の希フッ酸洗浄を行った後、図２〜４に示す装置を用いて、種々の条件で工程２のハフニウムシリケート膜の成膜、工程３のプラズマ酸化処理、および工程４のプラズマ窒化処理を行ってゲート絶縁膜を形成した。
Next, experimental results confirming the effects of this embodiment will be described.
Here, after performing the dilute hydrofluoric acid cleaning of the silicon wafer surface in
これらゲート絶縁膜について、表面粗さを測定するとともに、ＥＯＴとリーク電流とを求めた。比較のため、シリコンウエハ上に下地膜を介することなく直接にＨＴＢとＴＥＯＳを用いてハフニウムシリケート膜を成膜した後に同様にプラズマ酸化処理およびプラズマ窒化処理を行って形成したゲート絶縁膜（非特許文献１と同様の条件および異なる条件）についても、同様にＥＯＴとリーク電流とを求めた。その結果を図１１に示す。なお、リーク電流の値は、ＳｉＯ２のジャンクションリークによりノーマライズした値である。また、図１１中、ＩＬは基板とハフニウムシリケート膜との間の下地膜（インターレイヤー）を示す。
For these gate insulating films, the surface roughness was measured, and the EOT and leakage current were determined. For comparison, a gate insulating film formed by performing plasma oxidation treatment and plasma nitriding treatment in the same manner after forming a hafnium silicate film directly on the silicon wafer using HTB and TEOS without interposing a base film (non-patent document) The EOT and leakage current were also obtained in the same manner for the same conditions as in
本実施形態を満たすものは、表面粗さが中心表面粗さで０．２０〜０．２５ｎｍと極めて小さい値であり、図１１に示すように、ＳｉＯ２容量換算膜厚（ＥＯＴ）が１．４ｎｍ以下であってもリーク電流値が許容レベルであり、比較の絶縁膜に比べて薄い膜厚でのリーク電流が低いことが確認された。 In the present embodiment, the surface roughness is as small as 0.20 to 0.25 nm in terms of the center surface roughness, and the SiO 2 capacity equivalent film thickness (EOT) is 1. Even when the thickness was 4 nm or less, the leak current value was at an acceptable level, and it was confirmed that the leak current at a thin film thickness was lower than that of the comparative insulating film.
［第２の実施形態］
図１２は本発明の第２の実施形態に係るゲート絶縁膜の形成方法を説明するための工程図である。
本実施形態では、まず、図１２の（ａ）に示すように、第１の実施形態と同様、シリコンウエハ２０１を例えば希フッ酸（ＤＨＦ）に浸漬することによりシリコンウエハ２０１の表面を洗浄し、表面に実質的に酸素のない清浄な状態とする（工程１１）。
[Second Embodiment]
FIG. 12 is a process diagram for explaining a method of forming a gate insulating film according to the second embodiment of the present invention.
In the present embodiment, as shown in FIG. 12A, first, as in the first embodiment, the surface of the
次いで、図１２の（ｂ）に示すように、シリコンウエハ２０１の洗浄面に酸化シリコン（ＳｉＯ２）膜または酸窒化シリコン（ＳｉＯＮ）膜からなる下地膜２０２を成膜する（工程１２）。この際の成膜方法は問わないが、低温かつ短時間で成膜でき、かつ下地にダメージを与えないことから、紫外線励起ラジカル酸化処理または酸窒化処理が好ましい。リモートプラズマによる酸化処理または酸窒化処理であってもよい。また、紫外線励起ラジカル酸化処理とリモートプラズマ窒化処理を組み合わせたものであってもよい。さらに、ラジアルスロットアンテナ等のスロットアンテナを用いた高密度で低電子温度のプラズマによる酸化処理または酸窒化処理を採用することもできる。あるいは、誘導結合プラズマ（ＩＣＰ）、表面反射波プラズマ、マグネトロンプラズマも使用可能である。この際の下地膜の膜厚は０．４ｎｍ以上であることが好ましい。表面粗さの観点からは膜厚の上限は存在しないがキャパシタンスおよび超微細化の観点から０．８ｎｍ程度が事実上の上限となる。なお、窒化処理のみで下地膜を形成しても下地膜がない場合よりはＥＯＴを低下させることができる。
Next, as shown in FIG. 12B, a
紫外線励起ラジカル酸化処理（ＵＶＯ）の条件としては、ガス：Ｏ２、流量：５０〜４０００ｍＬ／ｍｉｎ、圧力：１．３３〜６６５Ｐａ、温度：３００〜７５０℃、時間：１５〜６００ｓｅｃが例示され、好ましい範囲は、流量：２００〜２０００ｍＬ／ｍｉｎ、圧力：１．３３〜１３３Ｐａ、温度：４５０〜７００℃、時間：３０〜９０ｓｅｃである。 Examples of the conditions of UV-excited radical oxidation treatment (UVO) include gas: O 2 , flow rate: 50-4000 mL / min, pressure: 1.33-665 Pa, temperature: 300-750 ° C., time: 15-600 sec, Preferred ranges are: flow rate: 200 to 2000 mL / min, pressure: 1.33 to 133 Pa, temperature: 450 to 700 ° C., time: 30 to 90 sec.
紫外線励起ラジカル酸窒化処理（ＵＶＮＯ）の条件としては、ガス：ＮＯ、流量：１０〜１０００ｍＬ／ｍｉｎ、圧力：０．１３〜６６５Ｐａ、温度：３００〜７５０℃、時間：１５〜６００ｓｅｃが例示され、好ましい範囲は、流量：５０〜１００ｍＬ／ｍｉｎ、圧力：０．１３〜１３３Ｐａ、温度：４５０〜７５０℃、時間：３０〜９０ｓｅｃである。 Examples of the conditions of UV-excited radical oxynitriding (UVNO) include gas: NO, flow rate: 10-1000 mL / min, pressure: 0.13-665 Pa, temperature: 300-750 ° C., time: 15-600 sec, Preferred ranges are: flow rate: 50-100 mL / min, pressure: 0.13-133 Pa, temperature: 450-750 ° C., time: 30-90 sec.
リモートプラズマによる窒化処理（ＲＦＮ）の条件としては、ガス：Ａｒ＋Ｎ２、Ａｒ＋Ｎ２の合計流量：５００〜２５００ｍＬ／ｍｉｎ、Ａｒ／Ｎ２流量比：２〜２００、圧力：０．１３〜１３３３Ｐａ、温度：３００〜７５０℃、時間：１０〜１８０ｓｅｃが例示され、好ましい範囲は、流量：１４００〜２０００ｍＬ／ｍｉｎ、圧力：０．１３〜１３３Ｐａ、温度：４５０〜７００℃、時間：１０〜９０ｓｅｃである。 As conditions for nitriding treatment (RFN) by remote plasma, gas: Ar + N 2 , Ar + N 2 total flow rate: 500-2500 mL / min, Ar / N 2 flow rate ratio: 2-200, pressure: 0.13-1333 Pa, temperature : 300 to 750 ° C., time: 10 to 180 sec are exemplified, and preferred ranges are flow rate: 1400 to 2000 mL / min, pressure: 0.13 to 133 Pa, temperature: 450 to 700 ° C., time: 10 to 90 sec.
リモートプラズマによる酸化処理（ＲＦＯ）の条件としては、ガス：Ａｒ＋Ｏ２、Ａｒ＋Ｏ２の合計流量：５００〜２５００ｍＬ／ｍｉｎ、Ａｒ／Ｏ２流量比：２〜２００、圧力：０．１３〜１３３３Ｐａ、温度：３００〜７５０℃、時間：１０〜１８０ｓｅｃが例示される。 As conditions for the oxidation treatment (RFO) by remote plasma, gas: Ar + O 2 , Ar + O 2 total flow rate: 500-2500 mL / min, Ar / O 2 flow rate ratio: 2-200, pressure: 0.13-1333 Pa, temperature : 300 to 750 ° C., and time: 10 to 180 sec.
リモートプラズマによる酸窒化処理（ＲＦＮＯ）の条件としては、ガス：Ａｒ＋ＮＯ、Ａｒ＋ＮＯの合計流量：５００〜２５００ｍＬ／ｍｉｎ、Ａｒ／ＮＯ流量比：２〜２００、圧力：０．１３〜１３３３Ｐａ、温度：３００〜７５０℃、時間：１０〜１８０ｓｅｃが例示される。 The conditions of the oxynitriding treatment (RFNO) by remote plasma are as follows: gas: Ar + NO, Ar + NO total flow rate: 500-2500 mL / min, Ar / NO flow rate ratio: 2-200, pressure: 0.13-1333 Pa, temperature: 300 -750 degreeC and time: 10-180 sec are illustrated.
実際の下地膜形成においては、これら単独または適宜組み合わせて行われる。代表的な処理および条件としては、低温（ＬＴ）では、ＬＴＵＶＯ処理（ガス：Ｏ２、流量：４５０ｍＬ／ｍｉｎ、圧力：１３．３Ｐａ、温度：４５０℃、時間：６０ｓｅｃ）、ＬＴＵＶＮＯ処理（ガス：ＮＯ、流量：１００ｍＬ／ｍｉｎ、圧力：４Ｐａ、温度：４５０℃、時間：６０ｓｅｃ）、ＬＴＲＦＮ処理（ガス：Ａｒ＋Ｎ２、流量：Ａｒ／Ｎ２＝１３００／２００ｍＬ／ｍｉｎ、圧力：２６．６Ｐａ、温度：４５０℃、時間：３０ｓｅｃ）、これらを組み合わせた、ＬＴＵＶＯ２＋ＬＴＲＦＮ（ＬＴＵＶＯステップ：６０ｓｅｃ、ＲＦＮステップ：３０ｓｅｃ）、ＬＴＵＶＮＯ＋ＬＴＲＦＮ（ＬＴＵＶＮＯステップ：６０ｓｅｃ、ＬＴＲＦＮステップ：３０ｓｅｃ）、ＬＴＲＦＮ＋ＬＴＵＶＯ（ＲＦＮステップ：３０ｓｅｃ、ＬＴＵＶＯステップ：６０ｓｅｃ）を挙げることができる。 In actual base film formation, these are carried out alone or in appropriate combination. As typical treatments and conditions, at low temperature (LT), LTUVO treatment (gas: O 2 , flow rate: 450 mL / min, pressure: 13.3 Pa, temperature: 450 ° C., time: 60 sec), LTUVNO treatment (gas: NO, flow rate: 100 mL / min, pressure: 4 Pa, temperature: 450 ° C., time: 60 sec), LTRFN treatment (gas: Ar + N 2 , flow rate: Ar / N 2 = 1300/200 mL / min, pressure: 26.6 Pa, temperature , 450 ° C., time: 30 sec), LTUVO2 + LTRFN (LTUVO step: 60 sec, RFN step: 30 sec), LTUVNO + LTRFN (LTUVNO step: 60 sec, LTRFN step: 30 sec), LTRFN + LTUVO (RFN step: 30 sec, L) UVO step: 60sec) can be mentioned.
また、高温（ＨＴ）では、ＨＴＵＶＯ処理（ガス：Ｏ２、流量：２００ｍＬ／ｍｉｎ、圧力：２．７Ｐａ、温度：７００℃、時間：６０ｓｅｃ）、ＨＴＵＶＮＯ処理（ガス：ＮＯ、流量：５０ｍＬ／ｍｉｎ、圧力：１．１Ｐａ、温度：７００℃、時間：３０ｓｅｃ）、ＨＴＲＦＮ処理（ガス：Ａｒ＋Ｎ２、流量：Ａｒ／Ｎ２＝１９３０／２０ｍＬ／ｍｉｎ、圧力：２６．７Ｐａ、温度：７００℃、時間：３０ｓｅｃ）、これらを組み合わせた、ＨＴＵＶＯ＋ＨＴＲＦＮ（ＨＴＵＶＯ２ステップ：６０ｓｅｃ、ＨＴＲＦＮステップ：３０ｓｅｃ）、ＨＴＵＶＮＯ＋ＨＴＲＦＮ（ＬＴＵＶＮＯステップ：３０ｓｅｃ、ＲＦＮステップ：３０ｓｅｃ）、ＬＴＲＦＮ＋ＬＴＵＶＯ（ＲＦＮステップ：３０ｓｅｃ、ＬＴＵＶＯステップ：６０ｓｅｃ）を挙げることができる。 At high temperature (HT), HTUVO treatment (gas: O 2 , flow rate: 200 mL / min, pressure: 2.7 Pa, temperature: 700 ° C., time: 60 sec), HTUVNO treatment (gas: NO, flow rate: 50 mL / min) , Pressure: 1.1 Pa, temperature: 700 ° C., time: 30 sec), HTRFN treatment (gas: Ar + N 2 , flow rate: Ar / N 2 = 1930/20 mL / min, pressure: 26.7 Pa, temperature: 700 ° C., time) : 30 sec), a combination thereof, HTUVO + HTRFN (HTUVO2 step: 60 sec, HTRFN step: 30 sec), HTUVNO + HTRFN (LTUVNO step: 30 sec, RFN step: 30 sec), LTRFN + LTUVO (RFN step: 30 sec, LTUVO step: 60 sec) It can be mentioned.
下地膜の成膜に引き続き、図１２の（ｃ）に示すように、有機金属を用いたＣＶＤ（ＭＯ−ＣＶＤ）によりハフニウムシリケート（ＨｆＳｉＯｘ）膜２０３を成膜する（工程１３）。この際に、ハフニウム原料としてアルコキシド系有機ハフニウム化合物、例えば非特許文献１と同様のＨＴＢ（ハフニウムターシャリブトキサイト）を用い、シリコン原料としてもアルコキシド系有機シリコン化合物、例えば非特許文献１と同様のＴＥＯＳ（テトラエトキシシラン）を用いる。
Subsequent to the formation of the base film, as shown in FIG. 12C, a hafnium silicate (HfSiOx)
ＨＴＢ、ＴＥＯＳの分子構造は、それぞれ以下の（３）式および（４）式の通りであり、分子の中心にあるＨｆおよびＳｉは４つのＯと結合しており、ＨＴＢでは各Ｏにターシャリブチル基が結合しており、ＴＥＯＳでは各Ｏにエチル基が結合している。これらは分子中にＯを含んでいるため、酸化剤を用いなくともハフニウムシリケート膜を形成することができるが、酸化剤を用いたほうが好ましい。
ハフニウムシリケート膜のＳｉＯ２容量換算膜厚（ＥＯＴ）をより薄くする観点から、ハフニウムシリケート膜はＨｆリッチであることが好ましい。このことを図１３に示す。この図は、後述の図１６の黒丸（Ｓｉ濃度：７０％）と黒四角（Ｓｉ濃度：５０％）とを、Ｓｉ濃度とＥＯＴとの関係で整理したものである。なお、ハフニウムシリケート膜の膜厚は３ｎｍである。この図から、ＨＴＢ、ＴＥＯＳを用いた場合、ＨｆリッチのほうがＥＯＴが低下することがわかる。そして、Ｓｉ濃度（Ｓｉ／（Ｈｆ＋Ｓｉ））が７０％のときのＥＯＴが１．４５ｎｍであるから、Ｓｉ濃度（Ｓｉ／（Ｈｆ＋Ｓｉ））は７０％以下が好ましい。ただし、Ｓｉ濃度が低すぎるとハフニウムシリケートが得難くなるので、Ｓｉ濃度の事実上の下限は１０％である。 From the viewpoint of reducing the SiO 2 capacity equivalent film thickness (EOT) of the hafnium silicate film, the hafnium silicate film is preferably Hf-rich. This is shown in FIG. In this figure, black circles (Si concentration: 70%) and black squares (Si concentration: 50%) in FIG. 16 described later are arranged in relation to the Si concentration and EOT. The film thickness of the hafnium silicate film is 3 nm. From this figure, it can be seen that when HTB and TEOS are used, the EOT decreases with Hf rich. Since the EOT when the Si concentration (Si / (Hf + Si)) is 70% is 1.45 nm, the Si concentration (Si / (Hf + Si)) is preferably 70% or less. However, if the Si concentration is too low, it becomes difficult to obtain hafnium silicate, so the practical lower limit of the Si concentration is 10%.
その後、図１２の（ｄ）に示すように、上記のようにして成膜したハフニウムシリケート膜２０３に、プラズマ酸化処理を施す（工程１４）。このプラズマ酸化処理は、第１の実施形態の工程３と同様、ハフニウムシリケート膜２の酸素欠陥を埋め、残存しているＣ等の不純物を除去するとともに、Ｓｉ基板界面に酸化膜を成長させ、下地膜２０２と一体となった酸化膜２０４を形成して界面モホロジーを良好にする作用を有する。このプラズマ酸化処理は、ハフニウムシリケート膜２０３にダメージを与えない観点から、電子温度が低く、かつ高密度なプラズマを用いることが好ましい。本実施形態では予め下地膜２０２を形成することから、この工程は必須のものではない。
After that, as shown in FIG. 12D, the
引き続き、図１２の（ｅ）に示すように、プラズマ酸化処理を施したハフニウムシリケート膜２０３にプラズマ窒化処理を施す（工程１５）。このプラズマ窒化処理は、第１の実施形態の工程４と同様、ハフニウムシリケートがＨｆＯ２とＳｉＯ２とに相分離することを防止するとともに、窒化により誘電率をさらに上昇させる作用を有する。このプラズマ窒化処理も、ハフニウムシリケート膜２０３にダメージを与えない観点から、電子温度が低く、かつ高密度なプラズマを用いることが好ましい。
Subsequently, as shown in FIG. 12E, plasma nitridation is performed on the
本実施形態では、このような一連の工程により、ＳｉＯ２容量換算膜厚（ＥＯＴ）で１．４５ｎｍ以下のゲート絶縁膜４を形成する。
In the present embodiment, the
このように、本実施形態では、工程１３のハフニウムシリケート膜２０３の成膜に先だって、工程１２において、酸化シリコンまたは酸窒化シリコンからなる下地膜２０２を形成する。非特許文献１の犬宮らの実験によれば、予めこのような下地膜を形成してもリーク電流特性が改善されないとしているが、このようにゲート絶縁膜の膜厚がＳｉＯ２容量換算膜厚（ＥＯＴ）で１．４ｎｍ以下という薄い領域であれば、下地膜を設けることにより、犬宮らと同じアルコキシド系原料を用いても、ハフニウムシリケート膜の表面粗さを小さくすることができることが見出された。
As described above, in this embodiment, prior to the formation of the
このことを図１４で説明する。図１４は、横軸に下地膜２０２の膜厚をとり、縦軸にハフニウムシリケート膜の中心線表面粗さＲａをとって、これらの関係を示す図であり、ハフニウムシリケート膜を形成する際の材料としてアルコキシド系材料（ＨＴＢ＋ＴＥＯＳ）を用いた場合と、第１の実施形態で用いたアミド系材料（ＴＤＥＡＨ＋ＴＤＭＡＳ）を用いた場合とで示したグラフである。この図から明らかなように、ＨＴＢ＋ＴＥＯＳを用いた場合には、下地膜２０２がない場合には、表面粗さがＲａで０．３ｎｍを超えているのに対し、下地膜２０２の厚さが増加するに従って表面粗さが低下し、下地膜２０２の膜厚が０．４ｎｍ以上でＲａが０．２ｎｍまで低下することが判明した。これに対し、第１の実施形態で用いたＴＤＥＡＨ＋ＴＤＭＡＳでは希フッ酸処理後のシリコンウエハに直接成膜した場合には表面粗さが小さいが下地膜を設けることによりかえって表面粗さが増加することがわかる。
This will be described with reference to FIG. FIG. 14 is a diagram showing the relationship between the film thickness of the
次に、ハフニウムシリケート膜を形成する際の材料としてアルコキシド系材料（ＨＴＢ＋ＴＥＯＳ）を用いた場合において、下地膜を設けない場合と設けた場合についてリーク電流を測定した結果について説明する。図１５は、シリコンウエハの表面を１％希フッ酸で洗浄した後、下地膜を設けずにハフニウムシリケート膜を２ｎｍ，３ｎｍ，４ｎｍの厚さで成膜し、図１０の装置によりプラズマ酸化処理およびプラズマ窒化処理を施した場合について、ＳｉＯ２容量換算膜厚（ＥＯＴ）とリーク電流の関係を示したものである。また、図１６は、シリコンウエハの表面を１％希フッ酸で洗浄した後、紫外線励起ラジカル酸化処理＋リモートプラズマ窒化処理により下地膜を０．６ｎｍ形成し、その後ハフニウムシリケート膜を３ｎｍ，４ｎｍの厚さで成膜し、同様の後処理を行った場合と後処理を行わなかった場合について、ＳｉＯ２容量換算膜厚（ＥＯＴ）とリーク電流の関係を示したものである。 Next, a description will be given of the result of measuring the leakage current in the case where an alkoxide-based material (HTB + TEOS) is used as a material for forming the hafnium silicate film, with and without the base film. In FIG. 15, after cleaning the surface of a silicon wafer with 1% dilute hydrofluoric acid, a hafnium silicate film is formed to a thickness of 2 nm, 3 nm, and 4 nm without providing a base film, and plasma oxidation treatment is performed using the apparatus of FIG. 4 shows the relationship between the SiO 2 capacity equivalent film thickness (EOT) and the leakage current when the plasma nitriding treatment is performed. FIG. 16 shows that after cleaning the surface of the silicon wafer with 1% dilute hydrofluoric acid, a base film of 0.6 nm is formed by ultraviolet-excited radical oxidation treatment + remote plasma nitridation treatment, and then a hafnium silicate film of 3 nm and 4 nm is formed. It shows the relationship between the SiO 2 capacity equivalent film thickness (EOT) and the leakage current when the film is formed with a thickness and the same post-processing is performed and when the post-processing is not performed.
図１５に示すように、下地膜を設けない場合は、ハフニウムシリケート膜の膜厚が３ｎｍ以下では膜質が悪いためＥＯＴが低下せず、リーク電流も大きかった。膜厚が４ｎｍでＥＯＴが多少低下するが、１．５ｎｍ程度であり不十分である。これに対して、図１６に示すように、下地膜を設けた場合には、ハフニウムシリケート膜の膜厚が３ｎｍであってもＥＯＴを１．４５ｎｍ以下と薄くすることができ、同じＥＯＴで見た場合、リーク電流を小さくすることができる。 As shown in FIG. 15, when the base film was not provided, the EOT was not lowered and the leakage current was large because the film quality was poor when the thickness of the hafnium silicate film was 3 nm or less. Although the EOT slightly decreases when the film thickness is 4 nm, it is about 1.5 nm, which is insufficient. On the other hand, as shown in FIG. 16, when the base film is provided, the EOT can be reduced to 1.45 nm or less even if the hafnium silicate film has a thickness of 3 nm. In this case, the leakage current can be reduced.
このように、本実施形態では、下地膜を０．２〜０．８ｎｍ、好ましくは０．４〜０．８ｎｍの厚さで形成することにより、ゲート絶縁膜の膜厚がＥＯＴで１．４５ｎｍ以下であっても、ゲート絶縁膜の表面粗さを中心線粗さＲａで０．２ｎｍ程度とすることができ、ゲート絶縁膜を薄膜化してもリーク電流を小さくすることができる。 Thus, in this embodiment, the base film is formed to a thickness of 0.2 to 0.8 nm, preferably 0.4 to 0.8 nm, so that the gate insulating film has a thickness of 1.45 nm in EOT. Even in the following cases, the surface roughness of the gate insulating film can be about 0.2 nm in terms of the center line roughness Ra, and the leakage current can be reduced even if the gate insulating film is thinned.
本実施形態においても、ゲート絶縁膜の膜厚はＥＯＴで１．４ｎｍ以下が好ましく、１．２ｎｍ以下がより好ましく、１．０ｎｍ以下が一層好ましい。上記下地膜の存在により、ゲート絶縁膜がこのように薄くても表面粗さの小さい膜を形成することができ、リーク電流を許容範囲にすることができる。 Also in this embodiment, the film thickness of the gate insulating film is preferably 1.4 nm or less by EOT, more preferably 1.2 nm or less, and further preferably 1.0 nm or less. Due to the presence of the base film, a film having a small surface roughness can be formed even if the gate insulating film is thin as described above, and the leakage current can be within an allowable range.
本実施形態の方法を実現するための装置については、第１の実施形態と同様の図２のシステムを用いることができる。工程１２の下地膜２０２の成膜は、成膜装置１１，１２、プラズマ処理装置１３，１４のいずれかに替えて例えば紫外線励起ラジカル酸化処理を行う装置またはリモートプラズマ処理装置を設け、そこで下地膜２０２の成膜を行うようにすることができる。紫外線励起ラジカル酸化処理での酸化とリモートプラズマ処理装置での窒化を併用する場合には、成膜装置１１，１２、プラズマ処理装置１３，１４のいずれか２つに替えてこれら２つを搭載すればよい。もちろん、プラズマ処理装置１３，１４のいずれかを用いて下地膜２０２を形成するようにしてもよい。
As an apparatus for realizing the method of this embodiment, the system of FIG. 2 similar to that of the first embodiment can be used. For the formation of the
また、工程１３のハフニウムシリケート膜２０３の成膜においては、図３に示す装置構造において、ハフニウム原料タンク６１にＨＴＢを貯留し、シリコン原料タンク６２にＴＥＯＳを貯留すれば成膜可能である。この場合の成膜条件としては、ウエハ温度：５００℃、チャンバー内圧力：４０〜４００Ｐａ、ＨＴＢ流量：０．２〜１ｍＬ／ｍｉｎ、ＴＥＯＳ流量：０．１〜５ｍＬ／ｍｉｎ、各Ｎ２ガス：１００〜２０００ｍＬ／ｍｉｎ、Ｏ２ガス１００〜５００ｍＬ／ｍｉｎが例示される。ＨＴＢはオクタン溶液の状態として用いてもよい。
In addition, the formation of the
工程１４，１５のプラズマ酸化処理およびプラズマ窒化処理については、プラズマ処理装置１３，１４のいずれかを用いて、第１の実施形態と同様の条件および手順で行うことができる。
The plasma oxidation process and the plasma nitridation process in
次に、下地膜形成処理と成膜後の後処理の種類別に、ＥＯＴおよびリーク電流を求めた結果について説明する。図１７は横軸にＥＯＴをとり縦軸にリーク電流をとって、各処理別にプロットした結果を示す図である。下地膜形成時に、紫外線励起ラジカル酸化処理（ＵＶＯ）、または紫外線励起ラジカル酸化処理（ＵＶＯ）＋リモートプラズマ窒化処理（ＲＦＮ）を用いることにより、リーク電流をあまり上昇させずにＥＯＴを薄くすることができる。 Next, the results of obtaining the EOT and the leakage current for each kind of the base film forming process and the post-processing after film formation will be described. FIG. 17 is a diagram showing the results plotted for each process, with EOT on the horizontal axis and leakage current on the vertical axis. When forming the base film, by using ultraviolet excited radical oxidation (UVO) or ultraviolet excited radical oxidation (UVO) + remote plasma nitriding (RFN), the EOT can be made thin without increasing the leak current. it can.
次に、下地膜形成処理として紫外線励起ラジカル酸化処理（ＵＶＯ）＋リモートプラズマ窒化処理（ＲＦＮ）を用い、成膜後の後処理、ハフニウムシリケート膜の膜厚（３ｎｍ、４ｎｍ）およびＳｉ濃度（５０％、７０％）を変えた場合に、ＥＯＴを求めた結果について説明する。図１８はこれらにおけるＥＯＴの値を示すグラフである。後処理としてはラジアルスロットアンテナ（ＲＬＳＡ）を用いたマイクロ波プラズマ処理による酸処理および窒化処理（ＳＰＡ−Ｏ／Ｎ）と、紫外線励起ラジカル酸化処理（ＵＶＯ）を用い、後処理を行わなかった場合についても実験を行った。この図に示すように、膜後の後処理としてＳＰＡ−Ｏ／Ｎを用い、ハフニウムシリケート膜の膜厚が３ｎｍ、Ｓｉ濃度が５０％のときにＥＯＴが１．１８ｎｍと最も小さくなった。 Next, ultraviolet excitation radical oxidation treatment (UVO) + remote plasma nitridation treatment (RFN) is used as the base film formation treatment, post-treatment after film formation, hafnium silicate film thickness (3 nm, 4 nm) and Si concentration (50 %, 70%), the result of obtaining EOT will be described. FIG. 18 is a graph showing the EOT values in these. When post-treatment is performed using acid treatment and nitriding treatment (SPA-O / N) by microwave plasma treatment using a radial slot antenna (RLSA) and ultraviolet-excited radical oxidation treatment (UVO). An experiment was also conducted. As shown in this figure, SPA-O / N was used as a post-treatment after the film, and the EOT was as small as 1.18 nm when the hafnium silicate film thickness was 3 nm and the Si concentration was 50%.
次に、下地膜形成処理、成膜後の後処理、フニウムシリケート膜の膜厚を変えた場合に、ＥＯＴを求めた結果について説明する。図１９はこれらにおけるＥＯＴの値を示すグラフである。下地膜形成処理については、リモートプラズマ窒化処理（ＲＦＮ）、紫外線励起ラジカル酸化処理（ＵＶＯ）、ＵＶＯ＋ＲＦＮを用い、下地膜形成処理を行わなかった場合についても実験を行った。成膜後の後処理については、ＳＰＡ−Ｏ／ＮとＳＰＡ−Ｎを用いた。ハフニウムシリケート膜の膜厚は２ｎｍ、３ｎｍとし、Ｓｉ濃度は５０％とした。この図から、下地膜がない場合にはＥＯＴが低下しないが、下地膜を適切に形成することにより、ＥＯＴが低下することが確認された。特に、下地膜形成処理としてＵＶＯおよびＵＶＯ＋ＲＦＮを行った場合にＥＯＴの値を最も低くすることができることがわかる。 Next, a description will be given of the results of obtaining EOT when the base film forming process, post-processing after film formation, and the film thickness of the fium silicate film are changed. FIG. 19 is a graph showing the EOT values in these. For the base film formation process, remote plasma nitridation process (RFN), ultraviolet-excited radical oxidation process (UVO), and UVO + RFN were used, and an experiment was also performed when the base film formation process was not performed. SPA-O / N and SPA-N were used for post-treatment after film formation. The film thickness of the hafnium silicate film was 2 nm and 3 nm, and the Si concentration was 50%. From this figure, it was confirmed that the EOT does not decrease when there is no base film, but the EOT decreases when the base film is appropriately formed. In particular, it is understood that the EOT value can be minimized when UVO and UVO + RFN are performed as the base film forming process.
次に、本実施形態の効果を確認した実験結果について説明する。
ここでは、上記手順に従って、工程１１のシリコンウエハ表面の希フッ酸洗浄を行った後、図２〜４に示す装置を用いて、工程１２の下地膜の成膜、工程１３のハフニウムシリケート膜の成膜、工程１４のプラズマ酸化処理、および工程１５のプラズマ窒化処理を行ってゲート絶縁膜を形成した。
Next, experimental results confirming the effects of this embodiment will be described.
Here, after performing the dilute hydrofluoric acid cleaning of the silicon wafer surface in
これらゲート絶縁膜について、表面粗さを測定するとともに、ＥＯＴとリーク電流とを求めた。比較のため、シリコンウエハ上に直接にＨＴＢとＴＥＯＳを用いてハフニウムシリケート膜を成膜した後に同様にプラズマ酸化処理およびプラズマ窒化処理を行って形成したゲート絶縁膜（非特許文献１と同様の条件および異なる条件）についても、同様にＥＯＴとリーク電流とを求めた。その結果を図２０に示す。なお、リーク電流の値は、ＳｉＯ２のジャンクションリークによりノーマライズした値である。また、図２０中、ＩＬは基板とハフニウムシリケート膜との間の下地膜（インターレイヤー）を示す。 For these gate insulating films, the surface roughness was measured, and the EOT and leakage current were determined. For comparison, a gate insulating film formed by performing plasma oxidation treatment and plasma nitridation treatment after forming a hafnium silicate film directly on a silicon wafer using HTB and TEOS (same conditions as in Non-Patent Document 1) Similarly, the EOT and the leakage current were also obtained for the different conditions. The result is shown in FIG. Note that the value of the leakage current is a value normalized by the junction leakage of SiO 2 . In FIG. 20, IL denotes a base film (interlayer) between the substrate and the hafnium silicate film.
本実施形態に従って下地膜を設けた後にＨＴＢ＋ＴＥＯＳを用いてハフニウムシリケートを成膜したものは、表面粗さが小さくなる傾向にあり、特に、下地膜の厚さが０．４５ｎｍ以上になると中心表面粗さで０．２０ｎｍ程度と極めて小さい値となり（図１４参照）、図２０に示すように、ＳｉＯ２容量換算膜厚が１．４ｎｍ以下であってもリーク電流値が許容レベルであり、比較の絶縁膜に比べて薄い膜厚でのリーク電流が低いことが確認された。 In the case where the base film is provided according to the present embodiment and the hafnium silicate film is formed by using HTB + TEOS, the surface roughness tends to be small. In particular, when the thickness of the base film is 0.45 nm or more, the center surface roughness is reduced. Now, it is an extremely small value of about 0.20 nm (see FIG. 14), and as shown in FIG. 20, even if the SiO 2 capacitance conversion film thickness is 1.4 nm or less, the leakage current value is an acceptable level. It was confirmed that the leakage current at a thin film thickness was lower than that of the insulating film.
なお、本発明は上記実施の形態に限定されることなく種々変形可能である。例えば、上記第１の実施形態では、ハフニウム原料としてＴＤＥＡＨを用いたが、他のアミド系有機ハフニウム化合物、例えば、テトラキスエチルメチルアミノハフニウム、テトラキスジメチルアミノハフニウム、テトラキスイソプロピルアミノハフニウム等の他のアミド系有機ハフニウム化合物を用いてもよい。また、シリコン原料としてアミド系有機シリコン化合物であるＴＤＭＡＳを用いたが、これに限らず、ＴＥＯＳや、シラン、ジシラン等の他のシリコン化合物であってもよい。 The present invention can be variously modified without being limited to the above embodiment. For example, in the first embodiment, TDEAH is used as the hafnium raw material, but other amide-based organic hafnium compounds such as tetrakisethylmethylaminohafnium, tetrakisdimethylaminohafnium, tetrakisisopropylaminohafnium, and the like are used. An organic hafnium compound may be used. Moreover, although TDMAS which is an amide type organic silicon compound was used as a silicon raw material, it is not limited to this, and other silicon compounds such as TEOS, silane, and disilane may be used.
また、上記第２の実施形態では、ハフニウム原料としてＨＴＢを用いたが、他のアルコキシド系有機ハフニウム化合物、例えば、ハフニウムテトラノルマルブトキサイド、ハフニウムテトライソプロポキサイド等の他のアルコキシド系有機ハフニウム化合物を用いてもよい。また、シリコン原料としてアルコキシド系有機シリコン化合物であるＴＥＯＳを用いたが、これに限らず、ＴＤＭＡＳや、シラン、ジシラン等の他のシリコン化合物であってもよい。 In the second embodiment, HTB is used as the hafnium raw material. However, other alkoxide organic hafnium compounds such as hafnium tetranormal butoxide and hafnium tetraisopropoxide are used. May be used. Moreover, although TEOS which is an alkoxide type organic silicon compound was used as a silicon raw material, it is not limited to this, and other silicon compounds such as TDMAS, silane, and disilane may be used.
さらに、いずれの実施形態においても、成膜に先立って行う洗浄処理は、希フッ酸洗浄に限らず、ＦＮＨ４＋ＨＦ等の他のフッ酸系洗浄剤を用いてもよく、フッ酸を用いない洗浄剤を用いてもよい。また、このようなウェット洗浄に限らず、プラズマを用いたドライ洗浄であっても構わない。プラズマによる洗浄は、ＩＣＰプラズマや、上述のようなマイクロ波をスロットアンテナを用いて放射して形成するプラズマ、マイクロ波によるリモートプラズマ等のプラズマ密度が高く、下地にダメージを与えないプラズマを用いたものであることが好ましい。 Furthermore, in any of the embodiments, the cleaning process performed before the film formation is not limited to dilute hydrofluoric acid cleaning, and other hydrofluoric acid-based cleaning agents such as FNH 4 + HF may be used, and hydrofluoric acid is not used. A cleaning agent may be used. In addition to such wet cleaning, dry cleaning using plasma may be used. The plasma cleaning uses ICP plasma, plasma formed by radiating microwaves as described above using a slot antenna, plasma with high plasma density such as microwave remote plasma, and the like that does not damage the substrate. It is preferable.
さらにまた、上記いずれの実施形態においても、プラズマ酸化処理およびプラズマ窒化処理を、スロットアンテナによりマイクロ波を放射して形成するプラズマにより行った例について示したが、誘導結合プラズマ（ＩＣＰ）や、マイクロ波によるリモートプラズマ、表面反射波プラズマ、マグネトロンプラズマ等の他の高密度プラズマを用いて行ってもよく、また、プラズマを用いずに、例えば、オゾンによる酸化処理、アンモニアによる窒化処理であってもよい。 Furthermore, in any of the above-described embodiments, the example in which the plasma oxidation process and the plasma nitridation process are performed using plasma formed by radiating microwaves with a slot antenna has been described. However, inductively coupled plasma (ICP), Other high-density plasma such as remote plasma by waves, surface reflected wave plasma, magnetron plasma, etc. may be used, and without plasma, for example, oxidation treatment by ozone, nitridation treatment by ammonia Good.
さらにまた、本発明の範囲を逸脱しない限り、上記実施形態の構成要素を適宜組み合わせたもの、あるいは上記実施形態の構成要素を一部取り除いたものも本発明の範囲内である。 Furthermore, a combination of the constituent elements of the above-described embodiment as appropriate or a part of the constituent elements of the above-described embodiment is removed is also within the scope of the present invention without departing from the scope of the present invention.
１，２０１…シリコンウエハ
２，２０３…ハフニウムシリケート膜
３，２０４…酸化膜
４，２０５…ゲート絶縁膜
１１，１２…成膜装置
１３，１４…プラズマ処理装置
１００…処理システム
２０２…下地膜
３００…制御部
３０１…ユーザーインターフェース
３０２…記憶部
Ｗ…ウエハ
DESCRIPTION OF SYMBOLS 1,201 ... Silicon wafer 2,203 ... Hafnium silicate film 3,204 ... Oxide film 4,205 ...
Claims (35)
シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、
アミド系有機ハフニウム化合物とシリコン含有原料とを用いたＣＶＤプロセスにより、前記シリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、
前記ハフニウムシリケート膜に酸化処理を施す工程と、
前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程と
を有することを特徴とするゲート絶縁膜の形成方法。 A method of forming a gate insulating film, wherein a gate insulating film having a SiO 2 capacitance equivalent film thickness of 1.45 nm or less is formed on a silicon substrate,
Cleaning the surface of the silicon substrate to a clean surface substantially free of oxygen;
Forming a hafnium silicate film on the clean surface of the silicon substrate by a CVD process using an amide-based organic hafnium compound and a silicon-containing raw material;
A step of oxidizing the hafnium silicate film;
And a step of nitriding the hafnium silicate film after the oxidation treatment.
シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、
前記シリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、
アルコキシド系有機ハフニウム化合物とシリコン含有原料とを用いたＣＶＤプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、
前記ハフニウムシリケート膜に窒化処理を施す工程と
を有することを特徴とするゲート絶縁膜の形成方法。 A method of forming a gate insulating film, wherein a gate insulating film having a SiO 2 capacitance equivalent film thickness of 1.45 nm or less is formed on a silicon substrate,
Cleaning the surface of the silicon substrate to a clean surface substantially free of oxygen;
Forming a base film made of silicon oxide or silicon oxynitride on the clean surface of the silicon substrate;
A step of forming a hafnium silicate film on the base film by a CVD process using an alkoxide-based organic hafnium compound and a silicon-containing raw material;
And a step of nitriding the hafnium silicate film.
シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、
テトラキスジエチルアミノハフニウムとテトラキスジメチルアミノシランとを用いたＣＶＤプロセスにより、前記シリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、
スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記ハフニウムシリケート膜に酸化処理を施す工程と、
スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程と
を有することを特徴とするゲート絶縁膜の形成方法。 A method of forming a gate insulating film, wherein a gate insulating film having a SiO 2 capacitance equivalent film thickness of 1.45 nm or less is formed on a silicon substrate,
Cleaning the surface of the silicon substrate to a clean surface substantially free of oxygen;
Forming a hafnium silicate film on the clean surface of the silicon substrate by a CVD process using tetrakisdiethylaminohafnium and tetrakisdimethylaminosilane;
Oxidizing the hafnium silicate film using plasma formed by radiating microwaves from a slot antenna; and
And a step of nitriding the hafnium silicate film after the oxidation treatment using plasma formed by radiating microwaves from a slot antenna.
シリコン基板の表面を洗浄し実質的に酸素が存在しない清浄面にする工程と、
前記シリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、
ハフニウムテトラターシャリブトキサイドとテトラエトキシシランとを用いたＣＶＤプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、
スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記ハフニウムシリケート膜に酸化処理を施す工程と、
スロットアンテナによりマイクロ波を放射して形成するプラズマを用いて前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程と
を有することを特徴とするゲート絶縁膜の形成方法。 A method of forming a gate insulating film, wherein a gate insulating film having a SiO 2 capacitance equivalent film thickness of 1.45 nm or less is formed on a silicon substrate,
Cleaning the surface of the silicon substrate to a clean surface substantially free of oxygen;
Forming a base film made of silicon oxide or silicon oxynitride on the clean surface of the silicon substrate;
A step of forming a hafnium silicate film on the base film by a CVD process using hafnium tetratertiarytrioxide and tetraethoxysilane;
Oxidizing the hafnium silicate film using plasma formed by radiating microwaves from a slot antenna; and
And a step of nitriding the hafnium silicate film after the oxidation treatment using plasma formed by radiating microwaves from a slot antenna.
前記制御プログラムは、実行時に、アミド系有機ハフニウム化合物とシリコン含有原料とを用いたＣＶＤプロセスにより、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に酸化処理を施す工程と、前記酸化処理を施した後のハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、ＳｉＯ２容量換算膜厚が１．４５ｎｍ以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御する、コンピュータ読取可能な記憶媒体。 A computer-readable storage medium storing software for causing a computer to execute a control program,
The control program executes hafnium on a clean surface of a silicon substrate that has been cleaned by a CVD process using an amide-based organic hafnium compound and a silicon-containing raw material so that the surface is a clean surface substantially free of oxygen. A process for forming a silicate film, a process of oxidizing the hafnium silicate film, and a process of nitriding the hafnium silicate film after the oxidation process are performed in a processing system, and converted to SiO 2 capacity A computer-readable storage medium for controlling a processing system to form a gate insulating film having a thickness of 1.45 nm or less on a silicon substrate.
前記制御プログラムは、実行時に、表面が実質的に酸素が存在しない清浄面となるように洗浄されたシリコン基板の清浄面にシリコン酸化物またはシリコン酸窒化物からなる下地膜を形成する工程と、アルコキシド系有機ハフニウム化合物とシリコン含有原料とを用いたＣＶＤプロセスにより、前記下地膜の上にハフニウムシリケート膜を成膜する工程と、前記ハフニウムシリケート膜に窒化処理を施す工程とを処理システムに実施させ、ＳｉＯ２容量換算膜厚が１．４５ｎｍ以下のゲート絶縁膜をシリコン基板上に形成するように処理システムを制御する、コンピュータ読取可能な記憶媒体。 A computer-readable storage medium storing software for causing a computer to execute a control program,
The control program includes, when executed, forming a base film made of silicon oxide or silicon oxynitride on a clean surface of a silicon substrate that has been cleaned so that the surface is a clean surface substantially free of oxygen; A processing system performs a process of forming a hafnium silicate film on the base film and a process of nitriding the hafnium silicate film by a CVD process using an alkoxide-based organic hafnium compound and a silicon-containing raw material. A computer-readable storage medium for controlling a processing system to form a gate insulating film having a SiO 2 capacitance equivalent film thickness of 1.45 nm or less on a silicon substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005112816A JP4526995B2 (en) | 2004-04-09 | 2005-04-08 | Method for forming gate insulating film, computer-readable storage medium, and computer program |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004115961 | 2004-04-09 | ||
| JP2005112816A JP4526995B2 (en) | 2004-04-09 | 2005-04-08 | Method for forming gate insulating film, computer-readable storage medium, and computer program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005322900A true JP2005322900A (en) | 2005-11-17 |
| JP4526995B2 JP4526995B2 (en) | 2010-08-18 |
Family
ID=35469908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005112816A Expired - Fee Related JP4526995B2 (en) | 2004-04-09 | 2005-04-08 | Method for forming gate insulating film, computer-readable storage medium, and computer program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4526995B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243049A (en) * | 2006-03-10 | 2007-09-20 | Tokyo Electron Ltd | Semiconductor device |
| JP2008182243A (en) * | 2007-01-25 | 2008-08-07 | Internatl Business Mach Corp <Ibm> | Integrated semiconductor chip having plurality of gate dielectric compositions and gate dielectric thicknesses and method of manufacturing the same |
| JP2009177161A (en) * | 2007-12-27 | 2009-08-06 | Canon Inc | Method for forming insulation film |
| US8476155B1 (en) | 2010-07-14 | 2013-07-02 | Samsung Electronics Co., Ltd. | Formation of a high-K crystalline dielectric composition |
| WO2016130238A1 (en) * | 2015-02-09 | 2016-08-18 | Applied Materials, Inc. | Selectively lateral growth of silicon oxide thin film |
| JP2022077990A (en) * | 2020-11-06 | 2022-05-24 | アプライド マテリアルズ インコーポレイテッド | Treatments to enhance material structures |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8993459B2 (en) | 2012-08-31 | 2015-03-31 | Globalfoundries Inc. | Method of forming a material layer in a semiconductor structure |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002079211A1 (en) * | 2001-03-30 | 2002-10-10 | Advanced Technology Materials, Inc. | Metalloamide and aminosilane precursors for cvd formation of dielectric thin films |
| JP2002359371A (en) * | 2001-03-28 | 2002-12-13 | Toshiba Corp | Semiconductor device and its manufacturing method |
| WO2003088341A1 (en) * | 2002-03-29 | 2003-10-23 | Tokyo Electron Limited | Method for forming underlying insulation film |
| JP2003347297A (en) * | 2002-05-27 | 2003-12-05 | Kojundo Chem Lab Co Ltd | Method for manufacturing hafnium silicate film by atom layer adsorption and deposition method |
| JP2004006614A (en) * | 2001-12-07 | 2004-01-08 | Tokyo Electron Ltd | Nitriding method, semiconductor device and its manufacture, substrate processing device, and substrate processing method |
| WO2004008544A1 (en) * | 2002-07-16 | 2004-01-22 | Nec Corporation | Semiconductor device, production method and production device thereof |
| JP2004031760A (en) * | 2002-06-27 | 2004-01-29 | Nec Corp | Semiconductor device and method for manufacturing the same |
| JP2004303894A (en) * | 2003-03-31 | 2004-10-28 | Semiconductor Leading Edge Technologies Inc | Semiconductor device and manufacturing method therefor |
| JP2005045166A (en) * | 2003-07-25 | 2005-02-17 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| JP2005217272A (en) * | 2004-01-30 | 2005-08-11 | Semiconductor Leading Edge Technologies Inc | Semiconductor device and its manufacturing method |
| JP2005285805A (en) * | 2004-03-26 | 2005-10-13 | Toshiba Corp | Method of manufacturing semiconductor device |
-
2005
- 2005-04-08 JP JP2005112816A patent/JP4526995B2/en not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359371A (en) * | 2001-03-28 | 2002-12-13 | Toshiba Corp | Semiconductor device and its manufacturing method |
| WO2002079211A1 (en) * | 2001-03-30 | 2002-10-10 | Advanced Technology Materials, Inc. | Metalloamide and aminosilane precursors for cvd formation of dielectric thin films |
| JP2004006614A (en) * | 2001-12-07 | 2004-01-08 | Tokyo Electron Ltd | Nitriding method, semiconductor device and its manufacture, substrate processing device, and substrate processing method |
| WO2003088341A1 (en) * | 2002-03-29 | 2003-10-23 | Tokyo Electron Limited | Method for forming underlying insulation film |
| JP2003347297A (en) * | 2002-05-27 | 2003-12-05 | Kojundo Chem Lab Co Ltd | Method for manufacturing hafnium silicate film by atom layer adsorption and deposition method |
| JP2004031760A (en) * | 2002-06-27 | 2004-01-29 | Nec Corp | Semiconductor device and method for manufacturing the same |
| WO2004008544A1 (en) * | 2002-07-16 | 2004-01-22 | Nec Corporation | Semiconductor device, production method and production device thereof |
| JP2004303894A (en) * | 2003-03-31 | 2004-10-28 | Semiconductor Leading Edge Technologies Inc | Semiconductor device and manufacturing method therefor |
| JP2005045166A (en) * | 2003-07-25 | 2005-02-17 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| JP2005217272A (en) * | 2004-01-30 | 2005-08-11 | Semiconductor Leading Edge Technologies Inc | Semiconductor device and its manufacturing method |
| JP2005285805A (en) * | 2004-03-26 | 2005-10-13 | Toshiba Corp | Method of manufacturing semiconductor device |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243049A (en) * | 2006-03-10 | 2007-09-20 | Tokyo Electron Ltd | Semiconductor device |
| WO2007105413A1 (en) * | 2006-03-10 | 2007-09-20 | Tokyo Electron Limited | Semiconductor device |
| JP2008182243A (en) * | 2007-01-25 | 2008-08-07 | Internatl Business Mach Corp <Ibm> | Integrated semiconductor chip having plurality of gate dielectric compositions and gate dielectric thicknesses and method of manufacturing the same |
| JP2009177161A (en) * | 2007-12-27 | 2009-08-06 | Canon Inc | Method for forming insulation film |
| US8476155B1 (en) | 2010-07-14 | 2013-07-02 | Samsung Electronics Co., Ltd. | Formation of a high-K crystalline dielectric composition |
| US8975171B1 (en) | 2010-07-14 | 2015-03-10 | Samsung Electronics Co., Ltd. | Method of forming a high-k crystalline dielectric |
| WO2016130238A1 (en) * | 2015-02-09 | 2016-08-18 | Applied Materials, Inc. | Selectively lateral growth of silicon oxide thin film |
| US9508545B2 (en) | 2015-02-09 | 2016-11-29 | Applied Materials, Inc. | Selectively lateral growth of silicon oxide thin film |
| US9741558B2 (en) | 2015-02-09 | 2017-08-22 | Applied Materials, Inc. | Selectively lateral growth of silicon oxide thin film |
| US10002757B2 (en) | 2015-02-09 | 2018-06-19 | Applied Materials, Inc. | Selectively lateral growth of silicon oxide thin film |
| JP2022077990A (en) * | 2020-11-06 | 2022-05-24 | アプライド マテリアルズ インコーポレイテッド | Treatments to enhance material structures |
| JP7313414B2 (en) | 2020-11-06 | 2023-07-24 | アプライド マテリアルズ インコーポレイテッド | Treatment to improve material structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4526995B2 (en) | 2010-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100906509B1 (en) | Method of forming gate insulating film, storage medium and computer program | |
| US7217659B2 (en) | Process for producing materials for electronic device | |
| KR101250057B1 (en) | Method for modifying insulating film with plasma | |
| KR101364834B1 (en) | Plasma-nitriding method | |
| JP4926219B2 (en) | Manufacturing method of electronic device material | |
| US7446052B2 (en) | Method for forming insulation film | |
| JP4429300B2 (en) | Manufacturing method of electronic device material | |
| WO2013035561A1 (en) | Semiconductor device manufacturing method and substrate treatment system | |
| KR101122347B1 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
| KR100874517B1 (en) | Plasma Treatment Method | |
| KR100966927B1 (en) | Method of fabricating insulating layer and method of fabricating semiconductor device | |
| KR101188574B1 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
| JP4526995B2 (en) | Method for forming gate insulating film, computer-readable storage medium, and computer program | |
| JP2004356528A (en) | Method for modifying insulating film | |
| JP2009177161A (en) | Method for forming insulation film | |
| KR100942106B1 (en) | Plasma nitriding method, method for manufacturing semiconductor device and plasma processing apparatus | |
| US20050255711A1 (en) | Method for forming underlying insulation film | |
| JPWO2003088342A1 (en) | Manufacturing method of electronic device material | |
| JP4083000B2 (en) | Insulating film formation method | |
| KR100966388B1 (en) | Method for metal silicate film formation and recording medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |