JP2005285805A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2005285805A
JP2005285805A JP2004092801A JP2004092801A JP2005285805A JP 2005285805 A JP2005285805 A JP 2005285805A JP 2004092801 A JP2004092801 A JP 2004092801A JP 2004092801 A JP2004092801 A JP 2004092801A JP 2005285805 A JP2005285805 A JP 2005285805A
Authority
JP
Japan
Prior art keywords
film
silicon oxide
metal
oxide film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004092801A
Other languages
Japanese (ja)
Inventor
Tomonori Aoyama
知憲 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004092801A priority Critical patent/JP2005285805A/en
Publication of JP2005285805A publication Critical patent/JP2005285805A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device which can suppress the penetration of boron into a substrate while suppressing an increase in thickness of a base interface layer and can reduce dopants in a gate insulation film. <P>SOLUTION: After forming a silicon oxide film and a metal silicificated film on a silicon substrate in order, the substrate is heat-treated in an atmosphere containing active oxygen to remove impurities contained in the silicon oxide film and the metal silicificated film. Next, in an inert gas, the substrate is heat-treated at a temperature of ≥500°C and not more than a crystallization temperature of the metal silicificated film to cause the silicon oxide film and the metal silicificated film to become a more coherent mass. Thereafter, the substrate is heat-treated at a temperature of ≥500°C and not more than the crystallization temperature of the metal silicificated film in an ammonia-contained atmosphere to turn the metal silicificated film into a metal silicate nitride film. By the treatment for causing the films to become a more coherent mass, a quantity of nitrogen penetrating into the metal silicificated film can be reduced, resulting in preventing the silicon oxide film from nitriding and gaining thickness. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置の製造方法に関し、より詳しくは、比誘電率がシリコン酸化膜よりも高い絶縁膜を有する半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having an insulating film having a relative dielectric constant higher than that of a silicon oxide film.

近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置ではトランジスタ等の素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。   In recent years, high integration in semiconductor integrated circuit devices has greatly advanced. In MOS (Metal Oxide Semiconductor) type semiconductor devices, miniaturization of elements such as transistors and high performance have been achieved. In particular, with regard to the gate insulating film which is one of the elements constituting the MOS structure, the thinning is rapidly progressing to cope with the miniaturization, high speed operation and low voltage of the transistor.

ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜（ＳｉＯ２膜）やシリコン酸窒化膜（ＳｉＯＮ膜）などが用いられてきた。しかしながら、これらの材料を用いた場合には、薄膜化に伴いリーク電流が増大するという問題があった。 Conventionally, a silicon oxide film (SiO 2 film), a silicon oxynitride film (SiON film), or the like has been used as a material constituting the gate insulating film. However, when these materials are used, there is a problem that leakage current increases as the film thickness is reduced.

一方、サブ０．１μｍ世代のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）では、ゲート絶縁膜に対して、シリコン酸化膜換算膜厚で１．５ｎｍ以下の性能が必要とされる。このため、金属酸化膜または金属珪酸化膜（金属シリケート膜）などの比誘電率の大きい材料をゲート絶縁膜として用い、膜厚を大きくすることによってリーク電流を抑制することが提案されている。   On the other hand, a sub 0.1 μm generation CMOS (Complementary Metal Oxide Semiconductor) requires a performance of 1.5 nm or less in terms of a silicon oxide film with respect to a gate insulating film. For this reason, it has been proposed to use a material having a high relative dielectric constant, such as a metal oxide film or a metal silicate film (metal silicate film), as the gate insulating film, and to suppress the leakage current by increasing the film thickness.

しかし、シリコン基板のチャネル領域上に直接高誘電率絶縁膜を形成すると、シリコン基板とゲート絶縁膜との界面特性が悪くなってキャリアの移動度が低下するという問題があった。そこで、界面特性を良好にするために、高誘電率絶縁膜とシリコン基板との界面に、膜厚１ｎｍ以下の薄いシリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜などの下地界面層を形成する方法が提案されている。   However, when the high dielectric constant insulating film is formed directly on the channel region of the silicon substrate, there is a problem that the interface characteristics between the silicon substrate and the gate insulating film are deteriorated and the carrier mobility is lowered. Therefore, in order to improve the interface characteristics, a base interface layer such as a thin silicon oxide film, silicon nitride film, or silicon oxynitride film having a thickness of 1 nm or less is formed at the interface between the high dielectric constant insulating film and the silicon substrate. A method has been proposed.

また、ゲート電極にシリコンを用いる場合、Ｎ型の場合はリンまたは砒素を、また、Ｐ型の場合はホウ素またはフッ化ホウ素をイオン注入し、これらの不純物を活性化させるために１，０００℃以上の温度で熱処理することが必要となる。しかし、熱処理によってゲート酸化膜が結晶化して結晶粒を形成すると、粒界を通して電流が流れやすくなるためにゲートリーク電流が増大するという問題があった。一方、Ｐ型の場合には、ゲート電極に注入したホウ素がゲート絶縁膜を突き抜けて基板まで拡散することによって、移動度の低下および閾値電圧の変動を生じるという問題があった。   In addition, when silicon is used for the gate electrode, phosphorus or arsenic is ion-implanted in the case of N-type, and boron or boron fluoride is ion-implanted in the case of P-type to activate these impurities at 1,000 ° C. It is necessary to perform heat treatment at the above temperature. However, when the gate oxide film is crystallized by heat treatment to form crystal grains, there is a problem in that the gate leakage current increases because the current easily flows through the grain boundaries. On the other hand, in the case of the P type, there is a problem that boron implanted into the gate electrode penetrates the gate insulating film and diffuses to the substrate, thereby lowering the mobility and changing the threshold voltage.

こうした問題を解決する手法として、ゲート絶縁膜に窒素を添加することが提案されている（例えば、特許文献１〜８参照）。また、膜厚３ｎｍのハフニウム珪酸化膜を膜厚０．５ｎｍのシリコン酸化膜上に形成した後、窒化処理によって１０２２個／ｃｍ３以上の窒素をハフニウム珪酸化膜に含有させると、多結晶シリコンを用いたゲート電極形成後にホウ素を注入して１，０５０℃で１秒間の不純物活性化熱処理を行った場合であっても、アモルファス状態を保ち、且つ、ホウ素の基板への突き抜けが抑制されることが本発明者により確認されている（非特許文献１参照）。この場合、ハフニウム珪酸化膜形成後に、オゾン（Ｏ３）処理によってハフニウム膜中の炭素および水素等の不純物を低減し、温度７００℃のアンモニア（ＮＨ３）雰囲気中で処理することによって、上記窒素濃度を達成して良好なトランジスタ特性が得られる。 As a technique for solving such a problem, it has been proposed to add nitrogen to the gate insulating film (see, for example, Patent Documents 1 to 8). Further, when a hafnium silicate film having a thickness of 3 nm is formed on a silicon oxide film having a thickness of 0.5 nm and then nitrogen of 10 22 atoms / cm 3 or more is contained in the hafnium silicate film by nitriding, polycrystalline Even when boron is implanted after the gate electrode is formed using silicon and the impurity activation heat treatment is performed at 1,050 ° C. for 1 second, the amorphous state is maintained and the penetration of boron into the substrate is suppressed. (See Non-Patent Document 1). In this case, after the hafnium silicate film is formed, impurities such as carbon and hydrogen in the hafnium film are reduced by ozone (O 3 ) treatment, and the nitrogen is treated in an ammonia (NH 3 ) atmosphere at a temperature of 700 ° C. By achieving the concentration, good transistor characteristics can be obtained.

しかしながら、ハフニウム珪酸化膜の膜厚を２ｎｍ以下と薄くすると、わずかながら、ホウ素が基板まで突き抜けてしまうという問題があった。一方、ＮＨ３処理温度を上げるとホウ素の突き抜けは防止できるが、ＮＨ３がハフニウム珪酸化膜を突き抜けることによって下地のシリコン酸化膜を窒化し、界面層の膜厚増加が生じて容量が低下するという問題もあった（非特許文献２参照。）。 However, when the thickness of the hafnium silicate film is reduced to 2 nm or less, there is a problem that boron slightly penetrates to the substrate. On the other hand, if the NH 3 treatment temperature is raised, boron penetration can be prevented, but NH 3 penetrates the hafnium silicate film, so that the underlying silicon oxide film is nitrided, resulting in an increase in the thickness of the interface layer and a decrease in capacitance. There was also a problem (refer nonpatent literature 2).

米国特許第６，０２０，２４３号明細書US Pat. No. 6,020,243 米国特許第６，２９１，８６７号明細書US Pat. No. 6,291,867 米国特許第６，３００，２０２号明細書US Pat. No. 6,300,202 米国特許第６，４１３，３８６号明細書US Pat. No. 6,413,386 特開２００１−２５７３４４号公報JP 2001-257344 A 特開２００１−３３２５４７号公報JP 2001-332547 A 特開２００２−２９９６０７号公報JP 2002-299607 A 特開２００２−３１４０６７号公報JP 2002-314067 A ティー・アオヤマ（Ｔ．Ａｏｙａｍａ）ら、ゲート絶縁膜国際研究会（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｗｏｒｋｓｈｏｐ ｏｎ Ｇａｔｅ Ｉｎｓｕｌａｔｏｒ）、２００３年、ｐ．１７４T. Aoyama et al., International Workshop on Gate Insulator, 2003, p. 174 ティー・アオヤマ（Ｔ．Ａｏｙａｍａ）ら、Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ Ｆａｌｌ Ｍｅｅｔｉｎｇ Ｅ４．９、２００３年T. Aoyama et al., Materials Research Society Fall Meeting E4.9, 2003

本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、下地界面層の膜厚増加を抑制しつつ、ホウ素の基板への突き抜けを防止するとともに、ゲート絶縁膜中の炭素や水素等の不純物を低減させることのできる半導体装置の製造方法を提供することにある。   The present invention has been made in view of such problems. In other words, an object of the present invention is to provide a semiconductor device capable of preventing boron from penetrating into a substrate and reducing impurities such as carbon and hydrogen in a gate insulating film while suppressing an increase in the thickness of a base interface layer. It is in providing the manufacturing method of.

本発明の他の目的および利点は、以下の記載から明らかとなるであろう。   Other objects and advantages of the present invention will become apparent from the following description.

本発明の第１の半導体装置の製造方法は、シリコン基板上にシリコン酸化膜を形成する第１の工程と、このシリコン酸化膜上に、金属を含む高誘電率絶縁膜を形成する第２の工程と、活性酸素を含む雰囲気中で熱処理を行い、シリコン酸化膜および高誘電率絶縁膜に含まれる不純物を除去する第３の工程と、不活性ガス中において、５００℃以上であって高誘電率絶縁膜の結晶化温度以下で熱処理を行い、シリコン酸化膜および高誘電率絶縁膜を緻密化する第４の工程と、アンモニアを含む雰囲気中において、５００℃以上且つ上記の結晶化温度以下で熱処理を行い、高誘電率絶縁膜を窒化する第５の工程とを有することを特徴とするものである。   According to a first method of manufacturing a semiconductor device of the present invention, a first step of forming a silicon oxide film on a silicon substrate, and a second step of forming a high dielectric constant insulating film containing a metal on the silicon oxide film. A third step of performing heat treatment in an atmosphere containing active oxygen to remove impurities contained in the silicon oxide film and the high dielectric constant insulating film, and a high dielectric constant at 500 ° C. or higher in an inert gas. A fourth step of densifying the silicon oxide film and the high-dielectric-constant insulating film by performing heat treatment at a temperature equal to or lower than the crystallization temperature of the dielectric constant insulating film, and 500 ° C. or higher and lower than or equal to the above crystallization temperature in an atmosphere containing ammonia. And a fifth step of performing a heat treatment and nitriding the high dielectric constant insulating film.

本願の第１の半導体装置の製造方法は、第４の工程の後に、第３の工程から第４の工程までを１回以上繰り返して行ってから第５の工程を行うことができる。   The first semiconductor device manufacturing method of the present application can perform the fifth step after repeating the third step to the fourth step one or more times after the fourth step.

また、本発明の第２の半導体装置の製造方法は、シリコン基板上に金属を含む高誘電率絶縁膜を形成する第１の工程と、活性酸素を含む雰囲気中で熱処理を行い、高誘電率絶縁膜に含まれる不純物を除去するとともに、シリコン基板と高誘電率絶縁膜との界面にシリコン酸化膜を形成する第２の工程と、不活性ガス中において、５００℃以上であって高誘電率絶縁膜の結晶化温度以下で熱処理を行い、シリコン酸化膜および高誘電率絶縁膜を緻密化する第３の工程と、アンモニアを含む雰囲気中において、５００℃以上且つ上記の結晶化温度以下で熱処理を行い、高誘電率絶縁膜を窒化する第４の工程とを有することを特徴とするものである。   The second method for manufacturing a semiconductor device according to the present invention includes a first step of forming a high dielectric constant insulating film containing a metal on a silicon substrate, and a heat treatment in an atmosphere containing active oxygen. A second step of removing impurities contained in the insulating film and forming a silicon oxide film at the interface between the silicon substrate and the high dielectric constant insulating film; and a high dielectric constant at 500 ° C. or higher in an inert gas. A third step of densifying the silicon oxide film and the high dielectric constant insulating film by performing a heat treatment at a temperature equal to or lower than the crystallization temperature of the insulating film; and a heat treatment at a temperature of 500 ° C. or higher and lower than the above crystallization temperature in an atmosphere containing ammonia And a fourth step of nitriding the high dielectric constant insulating film.

本願の第２の半導体装置の製造方法は、第３の工程の後に、第２の工程から第３の工程までを１回以上繰り返して行ってから第４の工程を行うことができる。   In the second method for manufacturing a semiconductor device of the present application, after the third step, the fourth step can be performed after the second step to the third step are repeated one or more times.

上記の第１および第２の半導体装置の製造方法において、活性酸素を含む雰囲気中での熱処理は２００℃以上４５０℃以下の温度で行うことが好ましい。また、高誘電率絶縁膜は、金属珪酸化膜および金属酸化膜のいずれか一方であることが好ましい。この場合、金属は、ハフニウムおよびジルコニウムのいずれか一方であることが好ましい。   In the first and second semiconductor device manufacturing methods, the heat treatment in an atmosphere containing active oxygen is preferably performed at a temperature of 200 ° C. or higher and 450 ° C. or lower. The high dielectric constant insulating film is preferably one of a metal silicate film and a metal oxide film. In this case, the metal is preferably one of hafnium and zirconium.

この発明は以上説明したように、活性酸素を含む雰囲気中で熱処理を行い、シリコン酸化膜および金属珪酸化膜に含まれる不純物を除去した後に、不活性ガス中において、５００℃以上であって金属珪酸化膜の結晶化温度以下で熱処理を行い、シリコン酸化膜および金属珪酸化膜を緻密化するので、窒化処理の際に金属珪酸化膜を突き抜ける窒素の量を低減して、窒化によりシリコン酸化膜の膜厚が増加するのを抑制することができる。   As described above, the present invention performs heat treatment in an atmosphere containing active oxygen and removes impurities contained in the silicon oxide film and the metal silicate film, and then in an inert gas at a temperature of 500 ° C. or higher. Since the silicon oxide film and the metal silicate film are densified by performing heat treatment below the crystallization temperature of the silicate film, the amount of nitrogen penetrating the metal silicate film during nitriding is reduced, and silicon oxide is oxidized by nitriding. An increase in the film thickness can be suppressed.

また、本発明は、活性酸素を含む雰囲気中で熱処理を行い、金属珪酸化膜に含まれる不純物を除去するとともに、シリコン基板と金属珪酸化膜との界面にシリコン酸化膜を形成した後に、不活性ガス中において、５００℃以上であって金属珪酸化膜の結晶化温度以下で熱処理を行い、シリコン酸化膜および金属珪酸化膜を緻密化するので、窒化処理の際に金属珪酸化膜を突き抜ける窒素の量を低減して、窒化によりシリコン酸化膜の膜厚が増加するのを抑制することができる。   In addition, the present invention performs heat treatment in an atmosphere containing active oxygen to remove impurities contained in the metal silicate film, and after forming a silicon oxide film at the interface between the silicon substrate and the metal silicate film, In the active gas, heat treatment is performed at a temperature of 500 ° C. or more and below the crystallization temperature of the metal silicate film to densify the silicon oxide film and the metal silicate film, so that the metal silicate film penetrates during the nitriding process. By reducing the amount of nitrogen, it is possible to suppress an increase in the thickness of the silicon oxide film due to nitriding.

上記問題を解決するために、本発明では以下の手法を用いる。まず、下地界面層としてのシリコン酸化膜と、金属を含む高誘電率絶縁膜とを順に形成してゲート絶縁膜とする。金属を含む高誘電率絶縁膜としては、金属珪酸化膜または金属酸化膜を用いることができる。次に、オゾン、酸素ラジカルまたは酸素プラズマ等の活性酸素を含む雰囲気中で熱処理することによって、ゲート絶縁膜中に含まれる不純物を除去する。この熱処理は、２００℃以上４５０℃以下の温度で行うことが好ましい。次に、不活性ガス中において、５００℃以上であって高誘電率絶縁膜の結晶化温度以下の温度で熱処理を行う。この熱処理により、高誘電率絶縁膜およびシリコン酸化膜の密度が増大して緻密化する。その後、５００℃以上であって高誘電率絶縁膜の結晶化温度以下の温度において、ＮＨ３雰囲気中で熱処理を行うことによって高誘電率絶縁膜を窒化する。尚、上記の緻密化処理後に、不純物除去のための熱処理から緻密化のための熱処理までの工程をｎ（ｎは１以上の整数）回以上繰り返して行ってから、高誘電率絶縁膜の窒化処理を行ってもよい。この場合、ｎは５以下であることが好ましい。 In order to solve the above problem, the following method is used in the present invention. First, a silicon oxide film as a base interface layer and a high dielectric constant insulating film containing metal are sequentially formed to form a gate insulating film. As the high dielectric constant insulating film containing metal, a metal silicate film or a metal oxide film can be used. Next, an impurity contained in the gate insulating film is removed by heat treatment in an atmosphere containing active oxygen such as ozone, oxygen radicals, or oxygen plasma. This heat treatment is preferably performed at a temperature of 200 ° C. or higher and 450 ° C. or lower. Next, heat treatment is performed in an inert gas at a temperature of 500 ° C. or higher and lower than the crystallization temperature of the high dielectric constant insulating film. By this heat treatment, the high dielectric constant insulating film and the silicon oxide film are increased in density and densified. Thereafter, the high dielectric constant insulating film is nitrided by performing heat treatment in an NH 3 atmosphere at a temperature of 500 ° C. or higher and lower than the crystallization temperature of the high dielectric constant insulating film. After the above densification treatment, the steps from the heat treatment for removing impurities to the heat treatment for densification are repeated n (n is an integer of 1 or more) times before nitriding the high dielectric constant insulating film. Processing may be performed. In this case, n is preferably 5 or less.

金属珪酸化膜を窒化することによって、ホウ素の基板への突き抜けを防止することができる。ここで、本発明によれば、窒化処理の前に、金属珪酸化膜およびシリコン酸化膜の高密度化を行うので、金属珪酸化膜を突き抜ける窒素の量を低減できる。したがって、シリコン酸化膜が窒化されて膜厚が増加するのを抑制することが可能となる。   By nitriding the metal silicate film, it is possible to prevent boron from penetrating into the substrate. Here, according to the present invention, since the density of the metal silicate film and the silicon oxide film is increased before the nitriding treatment, the amount of nitrogen penetrating the metal silicate film can be reduced. Therefore, it is possible to suppress an increase in film thickness due to nitridation of the silicon oxide film.

実施の形態１．
以下、本発明の実施の形態１を図面を参照して説明する。 Embodiment 1 FIG.
Embodiment 1 of the present invention will be described below with reference to the drawings.

図１〜図７を用いて、本実施形態におけるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｆｅｅｆｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造工程を説明する。   A manufacturing process of a MISFET (Metal Insulator Semiconductor Field Feet Transistor) according to the present embodiment will be described with reference to FIGS.

まず、図１（ａ）に示すように、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域２および犠牲酸化膜３を形成する。   First, as shown in FIG. 1A, a silicon oxide film is embedded in a predetermined region of the silicon substrate 1 to form an element isolation region 2 and a sacrificial oxide film 3 having an STI (Shallow Trench Isolation) structure.

次に、図１（ｂ）に示すように、レジスト４をマスクとして、シリコン基板１の所定領域にＰ(リン)をイオン注入する。Ｐの注入は拡散層の形成の他、トランジスタの閾値電圧の調整用であり、複数回に渡って行われる。   Next, as shown in FIG. 1B, P (phosphorus) ions are implanted into a predetermined region of the silicon substrate 1 using the resist 4 as a mask. The implantation of P is performed not only for the formation of the diffusion layer but also for adjusting the threshold voltage of the transistor, and is performed a plurality of times.

Ｐを注入した後にレジスト４を剥離し、さらに、同様の方法でＢ(ボロン)を注入した後、熱拡散を行うことによってＮ型拡散層６とＰ型拡散層７を形成する(図２（ａ）)。   After injecting P, the resist 4 is peeled off, and further, B (boron) is injected by the same method, and then thermal diffusion is performed to form an N-type diffusion layer 6 and a P-type diffusion layer 7 (FIG. 2 ( a)).

この後、ＮＨ４Ｆ水溶液を用いて犠牲酸化膜３を除去する。その後、０．５％〜５％濃度の希フッ酸水溶液で表面洗浄をした直後に、反応炉に入れて真空引きした後、昇温速度２５０℃／分、Ｏ２分圧が１０Ｐａの雰囲気中で６５０℃まで昇温する。その後、Ｏ２の供給を停止し、代わりに分圧０．１Ｐａの水を供給して１０分間熱処理することによって、膜厚０．５ｎｍのシリコン酸化膜８をシリコン基板１の表面に形成する（第１の工程）。本実施の形態においては、シリコン酸化膜８が下地界面層である。 Thereafter, the sacrificial oxide film 3 is removed using an NH 4 F aqueous solution. Thereafter, immediately after surface cleaning with a dilute hydrofluoric acid aqueous solution having a concentration of 0.5% to 5%, it was put in a reactor and evacuated, and then in an atmosphere having a temperature rising rate of 250 ° C./min and an O 2 partial pressure of 10 Pa. The temperature is raised to 650 ° C. Thereafter, the supply of O 2 is stopped, and water having a partial pressure of 0.1 Pa is supplied instead, and heat treatment is performed for 10 minutes, thereby forming a silicon oxide film 8 having a thickness of 0.5 nm on the surface of the silicon substrate 1 ( First step). In the present embodiment, the silicon oxide film 8 is a base interface layer.

さらに、炉内を真空引きして水分を除去し、炉内温度を２７０℃まで降温させ、テトラ−ｔ−ブトキシハフニウムとＳｉ２Ｈ６を炉内に導入して、図２（ｂ）に示すように膜厚２．０ｎｍのハフニウム珪酸化膜９ａを形成する（第２の工程）。 Furthermore, the inside of the furnace is evacuated to remove moisture, the temperature in the furnace is lowered to 270 ° C., and tetra-t-butoxyhafnium and Si 2 H 6 are introduced into the furnace, as shown in FIG. Thus, a hafnium silicate film 9a having a thickness of 2.0 nm is formed (second step).

次に、温度２００℃〜４５０℃で、Ｏ３，Ｎ２Ｏ，ＮＯの内少なくとも１種類以上のガスを含む雰囲気中または酸素プラズマ若しくは酸素ラジカルを含む雰囲気中で熱処理を行い、ハフニウム珪酸化膜９ａに含まれる炭素および水素等の不純物を除去する（第３の工程）。 Next, heat treatment is performed at a temperature of 200 ° C. to 450 ° C. in an atmosphere containing at least one kind of gas of O 3 , N 2 O, and NO, or in an atmosphere containing oxygen plasma or oxygen radicals, and a hafnium silicate film Impurities such as carbon and hydrogen contained in 9a are removed (third step).

次に、不活性ガス中において、５００℃以上、且つ、ハフニウム珪酸化膜９ａの結晶化温度以下の温度で熱処理を行うことによって、シリコン酸化膜８およびハフニウム珪酸化膜９ａを緻密化する（第４の工程）。不活性ガスとしては、ＨｅおよびＡｒなどの希ガスまたは窒素ガスを用いることができる。   Next, the silicon oxide film 8 and the hafnium silicate film 9a are densified by performing heat treatment in an inert gas at a temperature of 500 ° C. or higher and not higher than the crystallization temperature of the hafnium silicate film 9a (first). Step 4). As the inert gas, a rare gas such as He and Ar or a nitrogen gas can be used.

その後、５００℃以上、且つ、ハフニウム珪酸化膜９ａの結晶化温度以下の温度において、ＮＨ３を含む雰囲気中で熱処理を行うことによって、図３（ａ）に示すようにハフニウム珪酸化膜９ａを窒化してハフニウム珪酸窒化膜９ｂを形成する（第５の工程）。 Thereafter, heat treatment is performed in an atmosphere containing NH 3 at a temperature of 500 ° C. or higher and lower than the crystallization temperature of the hafnium silicate film 9a, thereby forming the hafnium silicate film 9a as shown in FIG. Nitriding is performed to form a hafnium silicate nitride film 9b (fifth step).

尚、本実施の形態においては、第４の工程の後に、第３の工程から第４の工程までを１回以上繰り返して行ってから第５の工程を行ってもよい。リーク電流が多少高くても薄いシリコン酸化膜換算膜厚が必要なデバイス(例えば、Ｌｏｗ Ｏｐｅｒａｔｉｏｎ Ｐｏｗｅｒ Ｄｅｖｉｃｅなど)では、不純物除去処理および緻密化処理を１回にしてもよい。また、逆に、シリコン酸化膜換算膜厚が多少厚くても低いリーク電流が必要なデバイス(例えば、Ｌｏｗ Ｓｔａｎｄｂｙ Ｐｏｗｅｒ Ｄｅｖｉｃｅなど)では、不純物除去処理および緻密化処理の回数を２回以上行うことも可能である。但し、繰り返し回数が多いほどシリコン酸化膜換算膜厚が増加する傾向にあるので、繰り返しの上限は多くても５回程度と考えられる。   In the present embodiment, after the fourth step, the fifth step may be performed after the third step to the fourth step are repeated one or more times. In a device that requires a thin equivalent silicon oxide film thickness (for example, Low Operation Power Device) even if the leakage current is somewhat high, the impurity removal process and the densification process may be performed once. Conversely, in a device that requires a low leakage current even if the equivalent silicon oxide film thickness is somewhat thick (for example, Low Standby Power Device), the impurity removal process and the densification process may be performed twice or more. Is possible. However, since the equivalent number of silicon oxide film tends to increase as the number of repetitions increases, the upper limit of repetition is considered to be about 5 at most.

次に、図３（ｂ）に示すように、多結晶のシリコン膜１０をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で成膜し、レジスト１１をマスクとして、Ｎ型拡散層６上のシリコン膜１０にＢをイオン注入する。尚、多結晶シリコン膜の代わりにアモルファスシリコン膜を成膜してもよい。また、シリコン膜の代わりにシリコンゲルマニウム膜を用いてもよい。   Next, as shown in FIG. 3B, a polycrystalline silicon film 10 is formed by a CVD (Chemical Vapor Deposition) method, and B is formed on the silicon film 10 on the N-type diffusion layer 6 using the resist 11 as a mask. Ion implantation. Note that an amorphous silicon film may be formed instead of the polycrystalline silicon film. Further, a silicon germanium film may be used instead of the silicon film.

不要となったレジスト１１を剥離した後、同様の方法で、Ｐ型拡散層７上のシリコン膜１０にＰをイオン注入する。   After removing the resist 11 that is no longer needed, P is ion-implanted into the silicon film 10 on the P-type diffusion layer 7 by the same method.

次に、図４（ａ）に示すように、レジスト１３をマスクとして、シリコン膜１０をゲート電極の形状に加工する。図４（ａ）において、シリコン膜１０はドープトシリコン膜パターンである。   Next, as shown in FIG. 4A, the silicon film 10 is processed into the shape of the gate electrode using the resist 13 as a mask. In FIG. 4A, the silicon film 10 is a doped silicon film pattern.

次に、不要となったレジスト１３を剥離した後（図４（ｂ））、シリコン膜１０の下部を除いてハフニウム珪酸窒化膜９ｂおよびシリコン酸化膜８を除去する（図４（ｂ））。図４（ｂ）において、シリコン酸化膜８とハフニウム珪酸窒化膜９ｂとでゲート絶縁膜が構成される。   Next, after removing the unnecessary resist 13 (FIG. 4B), the hafnium silicate nitride film 9b and the silicon oxide film 8 are removed except for the lower portion of the silicon film 10 (FIG. 4B). In FIG. 4B, the silicon oxide film 8 and the hafnium silicate nitride film 9b constitute a gate insulating film.

次に、酸素濃度が０．０５％〜１％である雰囲気中において、９００℃〜１，０００℃の温度でシリコン膜１０の側壁をわずかに酸化した後、レジスト１４およびシリコン膜１０をマスクとして、Ｎ型拡散層６の領域にＢをイオン注入する(図５（ａ）)。同様の方法で、Ｐ型拡散層７の領域にもＰをイオン注入して、Ｐ型のエクステンション領域１６とＮ型のエクステンション領域１７を形成する（図５（ｂ））。   Next, after slightly oxidizing the side wall of the silicon film 10 at a temperature of 900 ° C. to 1,000 ° C. in an atmosphere having an oxygen concentration of 0.05% to 1%, the resist 14 and the silicon film 10 are used as a mask. Then, B ions are implanted into the region of the N-type diffusion layer 6 (FIG. 5A). In the same manner, P ions are also implanted into the region of the P-type diffusion layer 7 to form a P-type extension region 16 and an N-type extension region 17 (FIG. 5B).

次に、図６（ａ）に示すように、ＣＶＤ法によってシリコン酸化膜１８とシリコン窒化膜１９を順に形成する。この後、反応性イオンエッチングによって、シリコン膜１０の側壁部を除いてシリコン酸化膜１８とシリコン窒化膜１９を除去する。ここで、シリコン酸化膜１８は第１の側壁絶縁膜であり、シリコン窒化膜１９は第２の側壁絶縁膜である。尚、場合により、第１の側壁絶縁膜はなくてもよい。   Next, as shown in FIG. 6A, a silicon oxide film 18 and a silicon nitride film 19 are sequentially formed by a CVD method. Thereafter, the silicon oxide film 18 and the silicon nitride film 19 are removed by reactive ion etching except for the side wall portion of the silicon film 10. Here, the silicon oxide film 18 is a first sidewall insulating film, and the silicon nitride film 19 is a second sidewall insulating film. In some cases, the first sidewall insulating film may be omitted.

次に、図６（ｂ）に示すように、レジスト２０および側壁の形成されたシリコン膜(１０，１８，１９)をマスクとして、Ｎ型拡散層６の領域にＢをイオン注入する。そして、レジスト２０を剥離した後、同様の方法でＰ型拡散層７の領域にもＰをイオン注入する。その後、９００℃〜１，１００℃の温度における熱処理によって活性化を行い、Ｐ型のソース・ドレイン拡散層２２とＮ型のソース・ドレイン拡散層２３を形成する（図７（ａ））。   Next, as shown in FIG. 6B, B is ion-implanted in the region of the N-type diffusion layer 6 using the resist 20 and the silicon film (10, 18, 19) on which the sidewalls are formed as a mask. Then, after removing the resist 20, P is ion-implanted also into the region of the P-type diffusion layer 7 by the same method. Thereafter, activation is performed by heat treatment at a temperature of 900 ° C. to 1,100 ° C., and a P-type source / drain diffusion layer 22 and an N-type source / drain diffusion layer 23 are formed (FIG. 7A).

次に、全面にＮｉ膜（図示せず）およびＴｉＮ（図示せず）膜を順に成膜して、熱処理を行う。その後、ＴｉＮ膜および未反応のＮｉ膜をエッチング除去することにより、ソース・ドレイン拡散層２２，２３およびシリコン膜１０の上にのみ、選択的にニッケルシリサイド膜２４を形成する(図７（ｂ）)。その後、層間絶縁膜、コンタクト、配線等の形成を行う。   Next, a Ni film (not shown) and a TiN (not shown) film are sequentially formed on the entire surface, and heat treatment is performed. Thereafter, the nickel silicide film 24 is selectively formed only on the source / drain diffusion layers 22 and 23 and the silicon film 10 by etching away the TiN film and the unreacted Ni film (FIG. 7B). ). Thereafter, an interlayer insulating film, contacts, wirings and the like are formed.

本実施の形態によれば、ハフニウム珪酸化膜９ａを成膜した後に、活性な酸素を含む雰囲気中で熱処理することによって、ハフニウム珪酸化膜９ａ中の炭素および水素などの不純物の濃度を低減させることができる。また、その後に、５００℃以上且つ結晶化温度以下の温度で熱処理してハフニウム珪酸化膜９ａおよびシリコン酸化膜８を緻密化することによって、その後の窒化処理の際に、窒素がハフニウム珪酸化膜９ａを突き抜けてシリコン酸化膜８を窒化するのを防止することができる。   According to the present embodiment, after the hafnium silicate film 9a is formed, heat treatment is performed in an atmosphere containing active oxygen, thereby reducing the concentration of impurities such as carbon and hydrogen in the hafnium silicate film 9a. be able to. Further, heat treatment is performed at a temperature not lower than 500 ° C. and not higher than the crystallization temperature to densify the hafnium silicate film 9 a and the silicon oxide film 8, so that nitrogen is converted into a hafnium silicate film during the subsequent nitriding process. It is possible to prevent the silicon oxide film 8 from nitriding through the hole 9a.

尚、上述した結晶化温度は、ハフニウム珪酸化膜９ａ中における｛Ｈｆ／（Ｈｆ＋Ｓｉ）｝濃度によって決定される。例えば、｛Ｈｆ／（Ｈｆ＋Ｓｉ）｝濃度が７０％の場合では結晶化温度は８５０℃となり、｛Ｈｆ／（Ｈｆ＋Ｓｉ）｝濃度が６０％の場合では結晶化温度は９００℃となり、｛Ｈｆ／（Ｈｆ＋Ｓｉ）｝濃度が５０％の場合では結晶化温度は９５０℃となり、｛Ｈｆ／（Ｈｆ＋Ｓｉ）｝濃度が２５％の場合では結晶化温度は１，０００℃となる。   The crystallization temperature described above is determined by the {Hf / (Hf + Si)} concentration in the hafnium silicate film 9a. For example, when the {Hf / (Hf + Si)} concentration is 70%, the crystallization temperature is 850 ° C., and when the {Hf / (Hf + Si)} concentration is 60%, the crystallization temperature is 900 ° C., and {Hf / ( When the Hf + Si)} concentration is 50%, the crystallization temperature is 950 ° C., and when the {Hf / (Hf + Si)} concentration is 25%, the crystallization temperature is 1,000 ° C.

また、膜厚０．５ｎｍのシリコン酸化膜上に膜厚２ｎｍのハフニウム珪酸化膜を成膜した後に、１）２５０℃で３分間のＯ３処理を行った場合、２）１）の処理後、さらに７００℃のＮ２中で１０分間の熱処理を行った場合、３）２）の処理後、さらに８５０℃で１０分間のＮＨ３処理を行った場合について、ゲート絶縁膜のトータル膜厚（ＨｆＳｉＯｘ膜厚＋ＳｉＯ２膜厚）の変化をプロットした結果を図８に示す。尚、比較のために、１）の不純物除去処理を行った後、２）の緻密化処理を行わずに３）の窒化処理を行った場合についても示している。 In addition, after forming a 2 nm-thick hafnium silicate film on a 0.5 nm-thick silicon oxide film, 1) when O 3 treatment is performed at 250 ° C. for 3 minutes, 2) after the treatment of 1) Further, when heat treatment is further performed for 10 minutes in N 2 at 700 ° C. 3) The total film thickness of the gate insulating film (when the NH 3 treatment is further performed for 10 minutes at 850 ° C. after the treatment of 2) is performed. FIG. 8 shows the result of plotting the change of (HfSiO x film thickness + SiO 2 film thickness). For comparison, the case where the nitridation process of 3) is performed without performing the densification process of 2) after performing the impurity removal process of 1) is also shown.

図８から分かるように、緻密化処理を行った場合の方が窒化処理後のトータル膜厚は薄くなる。ここで、緻密化処理を行わない場合に、窒化処理後のトータル膜厚が増加するのは、窒素がシリコン酸化膜まで到達してシリコン酸窒化膜（ＳｉＯＮ膜）を形成することによるものである。この際、窒素が基板まで達すると、正の固定電荷を発生して、閾値の負側へのシフトや移動度の劣化等の問題を生じる。一方、図８から明白であるように、窒化処理後のトータル膜厚の増加は非常に小さいものとなっている。このことは、緻密化処理を行うことによって、ハフニウム珪酸化膜を突き抜ける窒素の量を低減できるので、シリコン酸化膜が窒化されて膜厚が増加するのを抑制できることを示している。   As can be seen from FIG. 8, the total film thickness after the nitriding process is thinner when the densifying process is performed. Here, when the densification treatment is not performed, the total film thickness after the nitriding treatment increases because nitrogen reaches the silicon oxide film and forms a silicon oxynitride film (SiON film). . At this time, when nitrogen reaches the substrate, positive fixed charges are generated, causing problems such as a shift of the threshold value to the negative side and deterioration of mobility. On the other hand, as is clear from FIG. 8, the increase in the total film thickness after the nitriding treatment is very small. This indicates that the densification treatment can reduce the amount of nitrogen penetrating through the hafnium silicate film, so that the silicon oxide film can be prevented from being nitrided to increase its film thickness.

実施の形態２．
以下、本発明の実施の形態２を図面を参照して説明する。 Embodiment 2. FIG.
Embodiment 2 of the present invention will be described below with reference to the drawings.

図９〜図１１を用いて、本実施の形態におけるＭＩＳＦＥＴの製造方法について説明する。   A manufacturing method of the MISFET in the present embodiment will be described with reference to FIGS.

まず、実施の形態１で説明した図１（ａ）〜図２（ａ）と同様にして、シリコン基板１０１の所定領域に素子分離領域１０２を形成した後、犠牲酸化膜１０３、Ｎ型拡散層１０６およびＰ型拡散層１０７を形成して図９（ａ）の構造とする。   First, in the same manner as in FIGS. 1A to 2A described in the first embodiment, an element isolation region 102 is formed in a predetermined region of the silicon substrate 101, and then a sacrificial oxide film 103, an N-type diffusion layer are formed. 106 and a P-type diffusion layer 107 are formed to obtain the structure of FIG.

この後、ＮＨ４Ｆ水溶液を用いて犠牲酸化膜１０３を除去する。その後、０．５％〜５％濃度の希フッ酸水溶液で表面洗浄をした直後に、反応炉に入れて真空引きした後、炉内温度を２７０℃として、テトラ−ｔ−ブトキシハフニウムとＳｉ２Ｈ６を炉内に導入して、図９（ｂ）に示すように膜厚２．０ｎｍのハフニウム珪酸化膜１０９ａを形成する（第１の工程）。本実施の形態においては、ハフニウム珪酸化膜１０９ａが金属を含む高誘電率絶縁膜である。 Thereafter, the sacrificial oxide film 103 is removed using an NH 4 F aqueous solution. Thereafter, immediately after surface cleaning with a dilute hydrofluoric acid solution having a concentration of 0.5% to 5%, the reactor was put in a reactor and evacuated, and then the temperature in the furnace was set to 270 ° C., and tetra-t-butoxyhafnium and Si 2 H 6 is introduced into the furnace to form a hafnium silicate film 109a having a thickness of 2.0 nm as shown in FIG. 9B (first step). In the present embodiment, the hafnium silicate film 109a is a high dielectric constant insulating film containing a metal.

次に、温度２００℃〜４５０℃で、Ｏ３，Ｎ２Ｏ，ＮＯの内少なくとも１種類以上のガスを含む雰囲気中または酸素プラズマ若しくは酸素ラジカルを含む雰囲気中で熱処理を行い、ハフニウム珪酸化膜１０９ａ中に含まれる炭素および水素等の不純物を除去するとともに、ハウニウム珪酸化膜１０９ａと拡散層１０６，１０７との界面にシリコン酸化膜１０８を形成して、図１０（ａ）に示す構造とする（第２の工程）。本実施の形態においては、シリコン酸化膜１０８が下地界面層として機能する。 Next, heat treatment is performed at a temperature of 200 ° C. to 450 ° C. in an atmosphere containing at least one kind of gas of O 3 , N 2 O, and NO, or in an atmosphere containing oxygen plasma or oxygen radicals, and a hafnium silicate film An impurity such as carbon and hydrogen contained in 109a is removed, and a silicon oxide film 108 is formed at the interface between the haonium silicate film 109a and the diffusion layers 106 and 107 to obtain the structure shown in FIG. (Second step). In the present embodiment, the silicon oxide film 108 functions as a base interface layer.

次に、不活性ガス中において、５００℃以上、且つ、ハフニウム珪酸化膜９ａの結晶化温度以下の温度で熱処理を行い、ハフニウム珪酸化膜１０９ａおよびシリコン酸化膜１０８を緻密化する（第３の工程）。不活性ガスとしては、ＨｅおよびＡｒなどの希ガスまたは窒素ガスを用いることができる。   Next, heat treatment is performed in an inert gas at a temperature of 500 ° C. or higher and lower than the crystallization temperature of the hafnium silicate film 9a, thereby densifying the hafnium silicate film 109a and the silicon oxide film 108 (third Process). As the inert gas, a rare gas such as He and Ar or a nitrogen gas can be used.

その後、さらに２００℃〜４５０℃の温度で、Ｏ３，Ｎ２Ｏ，ＮＯの内少なくとも１種類以上のガスを含む雰囲気中またはは酸素プラズマ若しくは酸素ラジカルを含む雰囲気中で熱処理を行い（第２の工程）、ハフニウム珪酸化膜１０９ａ中に含まれる炭素および水素等の不純物をさらに除去するとともに、シリコン酸化膜１０８の膜厚を増加させる。 Thereafter, heat treatment is further performed at a temperature of 200 ° C. to 450 ° C. in an atmosphere containing at least one kind of gas of O 3 , N 2 O, NO, or in an atmosphere containing oxygen plasma or oxygen radicals (second Step), impurities such as carbon and hydrogen contained in the hafnium silicate film 109a are further removed, and the film thickness of the silicon oxide film 108 is increased.

そして、不活性ガス中において、５００℃以上、且つ、ハフニウム珪酸化膜９ａの結晶化温度以下の温度で熱処理を行い（第３の工程）、ハフニウム珪酸化膜９ａおよびシリコン酸化膜１０８のさらなる緻密化を行う。また、この際、併せて、ハフニウム珪酸化膜９ａ中の余剰酸素を外方拡散させるとともに、ハフニウム珪酸化膜９ａとシリコン酸化膜１０８との界面に酸素を供給してシリコン酸化膜１０８中の酸素欠損を補充する。   Then, heat treatment is performed in an inert gas at a temperature not lower than 500 ° C. and not higher than the crystallization temperature of the hafnium silicate film 9a (third step), thereby further densifying the hafnium silicate film 9a and the silicon oxide film 108. To do. In addition, at this time, excess oxygen in the hafnium silicate film 9a is diffused outward, and oxygen is supplied to the interface between the hafnium silicate film 9a and the silicon oxide film 108, thereby causing oxygen in the silicon oxide film 108 to be diffused. Fill in the defect.

次に、５００℃以上、且つ、ハフニウム珪酸化膜９ａの結晶化温度以下の温度において、ＮＨ３を含む雰囲気中で熱処理を行い、図１０（ｂ）に示すように、ハフニウム珪酸化膜１０９ａを窒化してハフニウム珪酸窒化膜１０９ｂを形成する(第４の工程)。 Next, heat treatment is performed in an atmosphere containing NH 3 at a temperature not lower than 500 ° C. and not higher than the crystallization temperature of the hafnium silicate film 9a, and the hafnium silicate film 109a is formed as shown in FIG. Nitriding is performed to form a hafnium silicate nitride film 109b (fourth step).

次に、図１１（ａ）に示すように、多結晶のシリコン膜１０１０をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で成膜し、レジスト１０１１をマスクとして、Ｎ型拡散層１０６上のシリコン膜１０１０にＢをイオン注入する。尚、多結晶シリコン膜の代わりにアモルファスシリコン膜を成膜してもよい。また、シリコン膜の代わりにシリコンゲルマニウム膜を用いてもよい。   Next, as shown in FIG. 11A, a polycrystalline silicon film 1010 is formed by a CVD (Chemical Vapor Deposition) method, and B is formed on the silicon film 1010 on the N-type diffusion layer 106 using the resist 1011 as a mask. Ion implantation. Note that an amorphous silicon film may be formed instead of the polycrystalline silicon film. Further, a silicon germanium film may be used instead of the silicon film.

この後は、不要となったレジスト１０１１を剥離した後、上記と同様の方法で、Ｐ型拡散層１０７上のシリコン膜１０１０にＰをイオン注入する。そして、実施の形態１で説明した図４（ａ）〜図７（ｂ）と同様にして、シリコン基板１０１に、Ｐ型のエクステンション領域１０１６とＮ型のエクステンション領域（図示せず）を形成した後、シリコン膜１０１０の側壁部に、第１の側壁絶縁膜としてのシリコン酸化膜１０１８と、第２の側壁絶縁膜としてのシリコン窒化膜１０１９とを形成する。その後、シリコン基板１０１にＰ型のソース・ドレイン拡散層１０２２とＮ型のソース・ドレイン拡散層１０２３を形成してから、ソース・ドレイン拡散層１０２２，１０２３とシリコン膜１０１０の上にのみ、選択的にニッケルシリサイド膜１０２４を形成する。これにより、図１１（ｂ）に示す構造とすることができる。その後、層間絶縁膜、コンタクト、配線等の形成を行う。   Thereafter, after removing the resist 1011 that is no longer necessary, P is ion-implanted into the silicon film 1010 on the P-type diffusion layer 107 by the same method as described above. Then, a P-type extension region 1016 and an N-type extension region (not shown) are formed on the silicon substrate 101 in the same manner as in FIGS. 4A to 7B described in the first embodiment. Thereafter, a silicon oxide film 1018 as a first side wall insulating film and a silicon nitride film 1019 as a second side wall insulating film are formed on the side wall portion of the silicon film 1010. Thereafter, a P-type source / drain diffusion layer 1022 and an N-type source / drain diffusion layer 1023 are formed on the silicon substrate 101, and then selectively formed only on the source / drain diffusion layers 1022, 1023 and the silicon film 1010. Then, a nickel silicide film 1024 is formed. Thereby, it can be set as the structure shown in FIG.11 (b). Thereafter, an interlayer insulating film, contacts, wirings and the like are formed.

本実施の形態が実施の形態１と異なる点は、ハフニウム珪酸化膜１０９ａを直接シリコン基板１０１の上に形成し、その後の不純物除去処理工程を通じて、下地界面層としてのシリコン酸化膜１０８を形成していることにある。このようにすることによって、実施の形態１よりも不純物除去の際の温度を高くしたり、または、その処理時間を長くしたりすることができる。   This embodiment is different from the first embodiment in that a hafnium silicate oxide film 109a is formed directly on the silicon substrate 101, and a silicon oxide film 108 as a base interface layer is formed through a subsequent impurity removal process. There is in being. By doing in this way, the temperature at the time of impurity removal can be made higher than that in Embodiment 1, or the processing time can be made longer.

また、本実施の形態では、不純物除去処理および緻密化処理を２回繰り返して行ったが、リーク電流が多少高くても薄いシリコン酸化膜換算膜厚が必要なデバイス(例えば、Ｌｏｗ Ｏｐｅｒａｔｉｏｎ Ｐｏｗｅｒ Ｄｅｖｉｃｅなど)では、不純物除去処理および緻密化処理を１回にしてもよい。また、逆に、シリコン酸化膜換算膜厚が多少厚くても低いリーク電流が必要なデバイス(例えば、Ｌｏｗ Ｓｔａｎｄｂｙ Ｐｏｗｅｒ Ｄｅｖｉｃｅなど)では、不純物除去処理および緻密化処理の回数を２回以上行うことも可能である。換言すると、上記の第３の工程の後に、第２の工程から第３の工程までを１回以上繰り返して行ってから第４の工程を行うことができる。   In this embodiment, the impurity removal process and the densification process are repeated twice, but a device that requires a thin equivalent silicon oxide film thickness (for example, Low Operation Power Device, etc.) even if the leakage current is somewhat high. ), The impurity removal process and the densification process may be performed once. Conversely, in a device that requires a low leakage current even if the equivalent silicon oxide film thickness is somewhat thick (for example, Low Standby Power Device), the impurity removal process and the densification process may be performed twice or more. Is possible. In other words, after the third step, the fourth step can be performed after the second step to the third step are repeated one or more times.

図１２は、不純物除去処理後に緻密化処理を行う工程を３回繰り返して行い、各処理後におけるゲート絶縁膜のトータル膜厚の変化を示した例である。具体的には、膜厚２ｎｍのハフニウム珪酸化膜をシリコン基板上に成膜した後、３００℃で５分間のＯ３処理を行ってから、８００℃のＮ２中で１０分間の熱処理を行う工程を３回繰り返して行った。 FIG. 12 is an example showing a change in the total film thickness of the gate insulating film after each process by performing the densification process three times after the impurity removal process. Specifically, after a hafnium silicate film having a thickness of 2 nm is formed on a silicon substrate, O 3 treatment is performed at 300 ° C. for 5 minutes, and then heat treatment is performed in N 2 at 800 ° C. for 10 minutes. The process was repeated 3 times.

図１２より、工程を繰り返すことによってトータル膜厚が増加することから、下地界面層としてのシリコン酸化膜の膜厚が増加している様子が分かる。   From FIG. 12, it can be seen that the film thickness of the silicon oxide film as the underlying interface layer is increased because the total film thickness is increased by repeating the process.

また、１）不純物除去処理および緻密化の処理をしない場合（成膜直後）、２）３００℃で５分間のＯ３処理（不純物除去処理）を行った後に８００℃のＮ２中で１０分間の熱処理（緻密化処理）をした場合（１サイクル後）、３）３００℃でのＯ３処理と８００℃でのＮ２処理を３回繰り返した場合（３サイクル後）について、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ，ＳＩＭＳ）による炭素のプロファイルを図１３に示す。 In addition, 1) When impurity removal treatment and densification treatment are not performed (immediately after film formation), 2) O 3 treatment (impurity removal treatment) at 300 ° C. for 5 minutes, and then N 2 at 800 ° C. for 10 minutes. When the heat treatment (densification treatment) was performed (after 1 cycle), 3) the secondary ion mass for the case where the O 3 treatment at 300 ° C. and the N 2 treatment at 800 ° C. were repeated 3 times (after 3 cycles). FIG. 13 shows a carbon profile obtained by the analysis method (Secondary Ion Mass Spectrometry, SIMS).

図１３より、不純物除去処理と緻密化処理を繰り返すことによって、ハフニウム珪酸化膜中の炭素濃度が次第に減少していくことが分かる。   FIG. 13 shows that the carbon concentration in the hafnium silicate film is gradually decreased by repeating the impurity removal process and the densification process.

また、１）Ｏ３処理および緻密化の処理をしない場合（成膜直後）、２）３００℃で５分間のＯ３処理（不純物除去処理）を行った後に８００℃のＮ２中で１０分間の熱処理（緻密化処理）をした場合（１サイクル後）、３）３００℃でのＯ３処理と８００℃でのＮ２処理を３回繰り返した場合（３サイクル後）のそれぞれについて、８５０℃のＮＨ３中で１０分間の窒化処理を行って得られたハフニウム珪酸窒化膜のゲートリーク電流特性を調べた（図１４）。 1) When O 3 treatment and densification treatment are not performed (immediately after film formation), 2) O 3 treatment (impurity removal treatment) at 300 ° C. for 5 minutes, and then N 2 at 800 ° C. for 10 minutes. When heat treatment (densification treatment) was performed (after 1 cycle), and 3) O 3 treatment at 300 ° C. and N 2 treatment at 800 ° C. were repeated three times (after 3 cycles), 850 ° C. The gate leakage current characteristics of the hafnium silicate nitride film obtained by nitriding in NH 3 for 10 minutes were examined (FIG. 14).

図１４は、ハフニウム珪酸窒化膜の膜厚を変化させることによって、シリコン酸化膜等価膜厚とリーク電流密度との関係を示したものである。   FIG. 14 shows the relationship between the equivalent thickness of the silicon oxide film and the leakage current density by changing the thickness of the hafnium silicate nitride film.

図１４より、シリコン酸化膜換算膜厚が同じであれば、不純物除去処理を行った後に緻密化処理を行うことによって、これらの処理を行わない場合に比較してリーク電流密度を大幅に低減できることが分かる。また、不純物除去処理と緻密化処理を３回繰り返すことによって、リーク電流密度をさらに低減できることが判明した。但し、前述したように、これらの処理はデバイスの種類によって使い分ける必要があり、繰り返し回数が多いほどシリコン酸化膜換算膜厚が増加する傾向にあるので、繰り返しの上限は多くても５回程度と考えられる。換言すると、本実施の形態においては、緻密化処理後に、不純物除去のための熱処理から緻密化のための熱処理までの工程をｎ（ｎは１以上の整数）回以上繰り返して行ってから金属珪酸化膜の窒化処理を行うことができるが、この場合、ｎは５以下であることが好ましい。   As shown in FIG. 14, if the equivalent silicon oxide film thickness is the same, the density of leakage current can be greatly reduced by performing the densification process after performing the impurity removal process as compared with the case where these processes are not performed. I understand. It has also been found that the leakage current density can be further reduced by repeating the impurity removal treatment and the densification treatment three times. However, as described above, these treatments need to be used properly depending on the type of device, and as the number of repetitions increases, the silicon oxide equivalent film thickness tends to increase, so the upper limit of repetition is about 5 times at most. Conceivable. In other words, in this embodiment, after the densification treatment, the steps from the heat treatment for removing impurities to the heat treatment for densification are repeated n (n is an integer of 1 or more) times and then the metal silicate In this case, n is preferably 5 or less.

実施の形態１および２においては、下地界面層としてシリコン酸化膜を用いたが、本発明はこれに限られるものではない。本発明は、シリコン酸窒化膜を下地界面層として用いる場合にも適用可能である。   In the first and second embodiments, the silicon oxide film is used as the base interface layer, but the present invention is not limited to this. The present invention is also applicable when a silicon oxynitride film is used as the underlying interface layer.

また、実施の形態１および２においては、ハフニウム珪酸(窒)化膜をゲート絶縁膜として用いたが、本発明はこれに限られるものではない。例えば、ゲート絶縁膜として、ハフニウム珪酸(窒)化膜の代わりにジルコニウム珪酸(窒)化膜を用いてもよいし、ハフニウム酸(窒)化膜またはジルコニウム酸(窒)化膜などを用いてもよい。また、ゲート絶縁膜は、ハフニウム珪酸(窒)化膜、ジルコニウム珪酸(窒)化膜、ハフニウム酸(窒)化膜またはジルコニウム酸(窒)化膜などの上に、シリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜を積層した構造であってもよい。   In the first and second embodiments, the hafnium silicate (nitride) film is used as the gate insulating film, but the present invention is not limited to this. For example, as a gate insulating film, a zirconium silicate (nitride) film may be used instead of a hafnium silicate (nitride) film, or a hafnium acid (nitride) film or a zirconium acid (nitride) film is used. Also good. In addition, the gate insulating film is a silicon oxide film, a silicon nitride film on a hafnium silicate (nitride) film, a zirconium silicate (nitride) film, a hafnium acid (nitride) film, or a zirconate (nitride) film. Alternatively, a structure in which silicon oxynitride films are stacked may be used.

また、実施の形態１および２では、金属珪酸化膜を形成する際に、有機金属原料として、テトラ−ｔ−ブトキシハフニウムを用いたが、ハフニウムやジルコニウムの元素を含んでいる有機金属原料であれば同様に実施することができる。   In the first and second embodiments, tetra-t-butoxyhafnium is used as the organic metal material when forming the metal silicate film. However, any organic metal material containing elements of hafnium or zirconium may be used. It can be implemented similarly.

さらに、実施の形態１および２では、ゲート電極に不純物がドープされたシリコンを用いているが、シリコンの代わりにタングステン膜、チタン膜、ルテニウム膜、タンタル膜およびハフニウム膜などの金属膜または金属窒化膜若しくは金属シリサイド膜などを用いても本発明を実施することができる。   Further, in the first and second embodiments, silicon doped with impurities is used for the gate electrode. Instead of silicon, a metal film such as a tungsten film, a titanium film, a ruthenium film, a tantalum film, and a hafnium film, or metal nitriding is used. The present invention can also be implemented using a film or a metal silicide film.

尚、本発明は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々変形して実施することができる。
The present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the present invention.

（ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。(A) And (b) is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 1. FIG. （ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。(A) And (b) is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 1. FIG. （ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。(A) And (b) is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 1. FIG. （ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。(A) And (b) is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 1. FIG. （ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。(A) And (b) is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 1. FIG. （ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。(A) And (b) is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 1. FIG. （ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。(A) And (b) is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 1. FIG. 実施の形態１において、処理条件によるゲート絶縁膜のトータル膜厚の変化を示す図である。In Embodiment 1, it is a figure which shows the change of the total film thickness of the gate insulating film by process conditions. （ａ）および（ｂ）は、実施の形態２による半導体装置の製造方法を示す断面図である。(A) And (b) is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 2. FIG. （ａ）および（ｂ）は、実施の形態２による半導体装置の製造方法を示す断面図である。(A) And (b) is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 2. FIG. （ａ）および（ｂ）は、実施の形態２による半導体装置の製造方法を示す断面図である。(A) And (b) is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 2. FIG. 実施の形態２において、処理条件によるゲート絶縁膜のトータル膜厚の変化を示す図である。In Embodiment 2, it is a figure which shows the change of the total film thickness of the gate insulating film by process conditions. 実施の形態２において、処理条件による炭素のプロファイル変化を示す図である。In Embodiment 2, it is a figure which shows the profile change of the carbon by process conditions. 実施の形態２において、処理条件によるシリコン酸化膜等価膜厚とリーク電流密度との関係を示す図である。In Embodiment 2, it is a figure which shows the relationship between the silicon oxide film equivalent film thickness by a process condition, and a leakage current density.

符号の説明Explanation of symbols

１，１０１ シリコン基板
２，１０２ 素子分離領域
３，１０３ 犠牲酸化膜
６，１０６ Ｎ型拡散層
７，１０７ Ｐ型拡散層
８，１０１８ シリコン酸化膜
９ａ，１０９ａ ハフニウム珪酸化膜
９ｂ，１０９ｂ ハフニウム珪酸窒化膜
１０，１０１０ シリコン膜
１６，１０１６ Ｐ型エクステンション領域
１７ Ｎ型エクステンション領域
１９，１０１９ シリコン窒化膜
２２，１０２２ Ｐ型ソース・ドレイン領域
２３，１０２３ Ｎ型ソース・ドレイン領域
２４，１０２４ ニッケルシリサイド膜 1,101 Silicon substrate 2,102 Element isolation region 3,103 Sacrificial oxide film 6,106 N-type diffusion layer 7,107 P-type diffusion layer 8,1018 Silicon oxide film 9a, 109a Hafnium silicate film 9b, 109b Hafnium silicate oxynitride Film 10,1010 Silicon film 16,1016 P-type extension region 17 N-type extension region 19,1019 Silicon nitride film 22,1022 P-type source / drain region 23,1023 N-type source / drain region 24,1024 Nickel silicide film

Claims (7)

シリコン基板上にシリコン酸化膜を形成する第１の工程と、
前記シリコン酸化膜上に、金属を含む高誘電率絶縁膜を形成する第２の工程と、
活性酸素を含む雰囲気中で熱処理を行い、前記シリコン酸化膜および前記高誘電率絶縁膜に含まれる不純物を除去する第３の工程と、
不活性ガス中において、５００℃以上であって前記高誘電率絶縁膜の結晶化温度以下で熱処理を行い、前記シリコン酸化膜および前記高誘電率絶縁膜を緻密化する第４の工程と、
アンモニアを含む雰囲気中において、５００℃以上且つ前記結晶化温度以下で熱処理を行い、前記高誘電率絶縁膜を窒化する第５の工程とを有することを特徴とする半導体装置の製造方法。 A first step of forming a silicon oxide film on a silicon substrate;
A second step of forming a high dielectric constant insulating film containing metal on the silicon oxide film;
Performing a heat treatment in an atmosphere containing active oxygen to remove impurities contained in the silicon oxide film and the high dielectric constant insulating film;
A fourth step of densifying the silicon oxide film and the high dielectric constant insulating film by performing a heat treatment in an inert gas at a temperature of 500 ° C. or higher and below the crystallization temperature of the high dielectric constant insulating film;
And a fifth step of nitriding the high dielectric constant insulating film by performing a heat treatment at 500 ° C. or higher and below the crystallization temperature in an atmosphere containing ammonia. 前記第４の工程の後に、前記第３の工程から前記第４の工程までを１回以上繰り返して行ってから前記第５の工程を行う請求項１に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein after the fourth step, the fifth step is performed after the third step to the fourth step are repeated one or more times. シリコン基板上に金属を含む高誘電率絶縁膜を形成する第１の工程と、
活性酸素を含む雰囲気中で熱処理を行い、前記高誘電率絶縁膜に含まれる不純物を除去するとともに、前記シリコン基板と前記高誘電率絶縁膜との界面にシリコン酸化膜を形成する第２の工程と、
不活性ガス中において、５００℃以上であって前記高誘電率絶縁膜の結晶化温度以下で熱処理を行い、前記シリコン酸化膜および前記高誘電率絶縁膜を緻密化する第３の工程と、
アンモニアを含む雰囲気中において、５００℃以上且つ前記結晶化温度以下で熱処理を行い、前記高誘電率絶縁膜を窒化する第４の工程とを有することを特徴とする半導体装置の製造方法。 A first step of forming a high dielectric constant insulating film containing a metal on a silicon substrate;
A second step of performing a heat treatment in an atmosphere containing active oxygen to remove impurities contained in the high dielectric constant insulating film and forming a silicon oxide film at an interface between the silicon substrate and the high dielectric constant insulating film; When,
A third step of densifying the silicon oxide film and the high dielectric constant insulating film by performing heat treatment in an inert gas at a temperature of 500 ° C. or higher and below the crystallization temperature of the high dielectric constant insulating film;
And a fourth step of nitriding the high dielectric constant insulating film by performing a heat treatment in an atmosphere containing ammonia at a temperature not lower than 500 ° C. and not higher than the crystallization temperature. 前記第３の工程の後に、前記第２の工程から前記第３の工程までを１回以上繰り返して行ってから前記第４の工程を行う請求項３に記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein after the third step, the fourth step is performed after the second step to the third step are repeated one or more times. 5. 前記活性酸素を含む雰囲気中での熱処理を２００℃以上４５０℃以下の温度で行う請求項１〜４に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the heat treatment in an atmosphere containing active oxygen is performed at a temperature of 200 ° C. or higher and 450 ° C. or lower. 前記高誘電率絶縁膜は、金属珪酸化膜および金属酸化膜のいずれか一方である請求項１〜５に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the high dielectric constant insulating film is one of a metal silicate film and a metal oxide film. 前記金属は、ハフニウムおよびジルコニウムのいずれか一方である請求項６に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 6, wherein the metal is one of hafnium and zirconium.
JP2004092801A 2004-03-26 2004-03-26 Method of manufacturing semiconductor device Pending JP2005285805A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004092801A JP2005285805A (en) 2004-03-26 2004-03-26 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004092801A JP2005285805A (en) 2004-03-26 2004-03-26 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2005285805A true JP2005285805A (en) 2005-10-13

Family

ID=35183907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004092801A Pending JP2005285805A (en) 2004-03-26 2004-03-26 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2005285805A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322900A (en) * 2004-04-09 2005-11-17 Tokyo Electron Ltd Gate insulating film forming method, computer-readable storage medium, and computer program
JP2007194582A (en) * 2005-12-20 2007-08-02 Tokyo Electron Ltd Modifying method for ferroelectric thin film, and semiconductor device
WO2007138937A1 (en) * 2006-05-26 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322900A (en) * 2004-04-09 2005-11-17 Tokyo Electron Ltd Gate insulating film forming method, computer-readable storage medium, and computer program
JP4526995B2 (en) * 2004-04-09 2010-08-18 東京エレクトロン株式会社 Method for forming gate insulating film, computer-readable storage medium, and computer program
JP2007194582A (en) * 2005-12-20 2007-08-02 Tokyo Electron Ltd Modifying method for ferroelectric thin film, and semiconductor device
WO2007138937A1 (en) * 2006-05-26 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7955995B2 (en) 2006-05-26 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film
TWI421981B (en) * 2006-05-26 2014-01-01 Semiconductor Energy Lab Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film
US9231070B2 (en) 2006-05-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film

Similar Documents

Publication Publication Date Title
KR100741442B1 (en) Semiconductor device and manufacturing method for the same
US7541246B2 (en) Method of manufacturing semiconductor device
KR100400323B1 (en) CMOS of semiconductor device and method for manufacturing the same
US20080001237A1 (en) Semiconductor device having nitrided high-k gate dielectric and metal gate electrode and methods of forming same
JP2005079309A (en) Semiconductor device and method for manufacturing the same
JP2011171706A (en) Transistor and manufacturing method therefor
JP2008300779A (en) Semiconductor device and manufacturing method therefor
JP2008244059A (en) Manufacturing method of semiconductor device
KR101078498B1 (en) Manufacturing method of insulator thin film
KR101627509B1 (en) Etching solution, method of forming a gate insulation layer using a etching solution and method of manufacturing a semiconductor device using a etching solution
JP4762169B2 (en) Manufacturing method of semiconductor device
KR20050083280A (en) Method of manufacturing a flash memory device
WO2004107451A1 (en) Semiconductor device fitted with mis type field-effect transistor, process for producing the same and method of forming metal oxide film
JP2005158998A (en) Manufacturing method of semiconductor device
JP2009238877A (en) Method of manufacturing semiconductor device
JP2005340329A (en) Semiconductor device and its manufacturing method
JP2004165470A (en) Semiconductor device and its manufacturing method
US20060115967A1 (en) Methods of manufacturing a semiconductor device
JP2005285805A (en) Method of manufacturing semiconductor device
JP4532925B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2006019615A (en) Semiconductor device and its manufacturing method
JP5141321B2 (en) Manufacturing method of semiconductor device
JP4719422B2 (en) Manufacturing method of semiconductor device
JP2005277318A (en) Semiconductor device having high dielectric thin film and manufacturing method for the semiconductor device
JP2006054382A (en) Metallic silicate film, manufacturing method thereof, semiconductor device, and manufacturing method thereof