JP2005321933A - データ入出力装置およびデータ入出力方法 - Google Patents
データ入出力装置およびデータ入出力方法 Download PDFInfo
- Publication number
- JP2005321933A JP2005321933A JP2004138314A JP2004138314A JP2005321933A JP 2005321933 A JP2005321933 A JP 2005321933A JP 2004138314 A JP2004138314 A JP 2004138314A JP 2004138314 A JP2004138314 A JP 2004138314A JP 2005321933 A JP2005321933 A JP 2005321933A
- Authority
- JP
- Japan
- Prior art keywords
- data
- fifo memory
- read
- output device
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【解決手段】 読み出し許可フラグ生成回路25は、1ポートRAM3に所定数(RSIZE)のデータが書き込まれていると判定すると、所定時間経過後に1ポートRAM3からのデータ読み出しを許可する。所定時間を経過してからデータの書き込みを許可するので、データの書き込みから読み出しまでに遅延を生じるメモリであっても、確実に書き込んだデータを読み出すことができる。
【選択図】 図1
Description
3 1ポートRAM 4、5、6 FIFO
10 書き込みタイミング制御部 11、21 ライトカウンタ
12、22 比較回路 13、23 リードカウンタ
14、24 ディレイカウンタ 15 書き込み許可フラグ生成回路
20 読み出しタイミング制御部
25 読み出し許可フラグ生成回路
26 書き込みエンドフラグ生成部 27 第2ディレイカウンタ
Claims (18)
- 入力データをFIFOメモリに一時的に蓄積して出力するデータ入出力装置であって、
前記FIFOメモリに所定数以上のデータが書き込まれているか否かを判定し、前記所定数以上のデータが書き込まれていないと判定すると、前記FIFOメモリからのデータの読み出しを禁止し、前記所定数以上のデータが書き込まれていると判定すると、所定時間経過後に前記FIFOメモリからのデータ読み出しを許可する読み出しタイミング制御手段を有することを特徴とするデータ入出力装置。 - 前記FIFOメモリに所定数以上のデータを書き込める余地があるか否かを判定し、前記所定数以上のデータを書き込む余地がないと判定すると、前記FIFOメモリへのデータの書き込みを禁止し、前記所定数以上のデータを書き込む余地があると判定すると、所定時間経過後に前記FIFOメモリへのデータ書き込みを許可する書き込みタイミング制御手段を有することを特徴とする請求項1記載のデータ入出力装置。
- 前記読み出しタイミング制御手段は、書き込まれるデータが終了したことを示すデータエンド信号を検出すると、所定時間経過後に強制的にデータ読み出しを実行させることを特徴とする請求項1記載のデータ入出力装置。
- 前記FIFOメモリは、シングルポートRAMからなることを特徴とする請求項1から3の何れか一項記載のデータ入出力装置。
- 前記FIFOメモリは、複数のFIFOメモリを多段接続していることを特徴とする請求項1から3の何れか一項記載のデータ入出力装置。
- 前記FIFOメモリは、シングルポートRAMと、複数のFIFOメモリを多段接続したFIFOメモリとからなることを特徴とする請求項1から3の何れか一項記載のデータ入出力装置。
- 前記書き込みタイミング制御手段は、前記所定時間を計時する計時手段を有し、
前記計時手段は、外部入力された前記所定時間に従って時間を計時することを特徴とする請求項2記載のデータ入出力装置。 - 前記読み出しタイミング制御手段は、前記所定時間を計時する計時手段を有し、
前記計時手段は、外部入力された前記所定時間に従って時間を計時することを特徴とする請求項1記載のデータ入出力装置。 - 前記所定時間は、前記FIFOメモリ内でのデータ遅延時間を基に設定することを特徴とする請求項7または8記載のデータ入出力装置。
- 前記所定時間は、多段接続した前記FIFOメモリの段数を基に設定することを特徴とする請求項7または8記載のデータ入出力装置。
- 前記所定時間は、前記FIFOメモリにデータを書き込む書き込みクロックと、前記FIFOメモリからデータを読み出す読み出しクロックとの周波数に基づいて設定することを特徴とする請求項7または8記載のデータ入出力装置。
- 前記所定時間は、多段接続した前記FIFOメモリの段数と、前記FIFOメモリにデータを書き込む書き込みクロックと前記FIFOメモリからデータを読み出す読み出しクロックとの周波数に基づいて設定することを特徴とする請求項7または8記載のデータ入出力装置。
- 前記読み出しタイミング制御手段は、前記FIFOメモリに書き込まれるデータ数をカウントする書き込みカウント手段と、前記FIFOメモリから読み出されるデータ数をカウントする読み出しカウント手段とを有し、
前記書き込みカウント手段のカウント数と前記読み出しカウント手段のカウント数とに基づいて、外部から設定された前記所定数以上のデータが前記FIFOメモリに書き込まれているか否かを判定することを特徴とする請求項1記載のデータ入出力装置。 - 前記書き込みタイミング制御手段は、前記FIFOメモリに書き込まれるデータ数をカウントする書き込みカウント手段と、前記FIFOメモリから読み出されるデータ数をカウントする読み出しカウント手段とを有し、
前記書き込みカウント手段のカウント数と前記読み出しカウント手段のカウント数とに基づいて、外部から設定された前記所定数以上のデータを書き込み可能な余地が前記FIFOメモリにあるか否かを判定することを特徴とする請求項2記載のデータ入出力装置。 - 前記FIFOメモリは、同期型のFIFOメモリであることを特徴とする請求項1または2記載のデータ入出力装置。
- 前記FIFOメモリは、非同期型のFIFOメモリであることを特徴とする請求項1または2記載のデータ入出力装置。
- 入力データをFIFOメモリに一時的に蓄積して出力するデータ入出力方法であって、
前記FIFOメモリに所定数以上のデータが書き込まれているか否かを判定するステップと、
前記所定数以上のデータが書き込まれていないと判定すると、前記FIFOメモリからのデータの読み出しを禁止し、前記所定数以上のデータが書き込まれていると判定すると、所定時間経過後に前記FIFOメモリからのデータ読み出しを許可するステップとを有することを特徴とするデータ入出力方法。 - 入力データをFIFOメモリに一時的に蓄積して出力するデータ入出力方法であって、
前記FIFOメモリに所定数以上のデータを書き込める余地があるか否かを判定するステップと、
前記所定数以上のデータを書き込む余地がないと判定すると、前記FIFOメモリへのデータの書き込みを禁止し、前記所定数以上のデータを書き込む余地があると判定すると、所定時間経過後に前記FIFOメモリへのデータ書き込みを許可するステップとを有することを特徴とするデータ入出力方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004138314A JP4569163B2 (ja) | 2004-05-07 | 2004-05-07 | データ入出力装置およびデータ入出力方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004138314A JP4569163B2 (ja) | 2004-05-07 | 2004-05-07 | データ入出力装置およびデータ入出力方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005321933A true JP2005321933A (ja) | 2005-11-17 |
JP4569163B2 JP4569163B2 (ja) | 2010-10-27 |
Family
ID=35469190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004138314A Expired - Fee Related JP4569163B2 (ja) | 2004-05-07 | 2004-05-07 | データ入出力装置およびデータ入出力方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4569163B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007336423A (ja) * | 2006-06-19 | 2007-12-27 | Oki Electric Ind Co Ltd | バッファメモリ |
JP2016076027A (ja) * | 2014-10-03 | 2016-05-12 | 株式会社デンソー | メモリ装置 |
KR20210072599A (ko) * | 2019-12-09 | 2021-06-17 | 한국전자기술연구원 | 가상 하드웨어를 이용한 i/o 포트 에뮬레이팅 시스템 및 방법 |
CN113170059A (zh) * | 2018-12-05 | 2021-07-23 | 索尼互动娱乐股份有限公司 | 信号处理装置,电子设备,信号处理方法和程序 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5647981A (en) * | 1979-09-25 | 1981-04-30 | Nec Corp | Operation control system of buffer memory |
JPS6293728A (ja) * | 1985-10-18 | 1987-04-30 | Fujitsu Ltd | Fifoメモリ制御装置 |
JPS62282352A (ja) * | 1986-05-30 | 1987-12-08 | Pfu Ltd | バスアクセス制御装置 |
JPS6446829A (en) * | 1987-08-18 | 1989-02-21 | Toshiba Corp | First-in/first-out memory |
JPH06259225A (ja) * | 1993-01-11 | 1994-09-16 | Hewlett Packard Co <Hp> | データ転送同期装置 |
JPH08314851A (ja) * | 1995-05-23 | 1996-11-29 | Fujitsu Ltd | データ処理システム |
JP2001134421A (ja) * | 1999-11-05 | 2001-05-18 | Ricoh Co Ltd | Fifo記憶装置 |
JP2001184301A (ja) * | 1999-12-27 | 2001-07-06 | Seiko Instruments Inc | 画像データ転送方法ならびに装置 |
-
2004
- 2004-05-07 JP JP2004138314A patent/JP4569163B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5647981A (en) * | 1979-09-25 | 1981-04-30 | Nec Corp | Operation control system of buffer memory |
JPS6293728A (ja) * | 1985-10-18 | 1987-04-30 | Fujitsu Ltd | Fifoメモリ制御装置 |
JPS62282352A (ja) * | 1986-05-30 | 1987-12-08 | Pfu Ltd | バスアクセス制御装置 |
JPS6446829A (en) * | 1987-08-18 | 1989-02-21 | Toshiba Corp | First-in/first-out memory |
JPH06259225A (ja) * | 1993-01-11 | 1994-09-16 | Hewlett Packard Co <Hp> | データ転送同期装置 |
JPH08314851A (ja) * | 1995-05-23 | 1996-11-29 | Fujitsu Ltd | データ処理システム |
JP2001134421A (ja) * | 1999-11-05 | 2001-05-18 | Ricoh Co Ltd | Fifo記憶装置 |
JP2001184301A (ja) * | 1999-12-27 | 2001-07-06 | Seiko Instruments Inc | 画像データ転送方法ならびに装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007336423A (ja) * | 2006-06-19 | 2007-12-27 | Oki Electric Ind Co Ltd | バッファメモリ |
JP4715645B2 (ja) * | 2006-06-19 | 2011-07-06 | 沖電気工業株式会社 | バッファメモリ |
JP2016076027A (ja) * | 2014-10-03 | 2016-05-12 | 株式会社デンソー | メモリ装置 |
CN113170059A (zh) * | 2018-12-05 | 2021-07-23 | 索尼互动娱乐股份有限公司 | 信号处理装置,电子设备,信号处理方法和程序 |
US20220030188A1 (en) * | 2018-12-05 | 2022-01-27 | Sony Interactive Entertainment Inc. | Signal processing device, electronic device, signal processing method, and program |
EP3893493A4 (en) * | 2018-12-05 | 2022-12-07 | Sony Interactive Entertainment Inc. | SIGNAL PROCESSING DEVICE, ELECTRONIC DEVICE, AND SIGNAL PROCESSING METHOD AND PROGRAM |
US11553152B2 (en) * | 2018-12-05 | 2023-01-10 | Sony Interactive Entertainment Inc. | Signal processing device, electronic device, signal processing method, and program |
KR20210072599A (ko) * | 2019-12-09 | 2021-06-17 | 한국전자기술연구원 | 가상 하드웨어를 이용한 i/o 포트 에뮬레이팅 시스템 및 방법 |
KR102325428B1 (ko) | 2019-12-09 | 2021-11-12 | 한국전자기술연구원 | 가상 하드웨어를 이용한 i/o 포트 에뮬레이팅 시스템 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4569163B2 (ja) | 2010-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8356203B2 (en) | Asynchronous interface circuit and data transfer method | |
US8041856B2 (en) | Skip based control logic for first in first out buffer | |
JP2007157029A (ja) | メモリ制御回路及びメモリ制御方法 | |
JP2010027032A (ja) | Fifo装置及びfifoバッファへのデータ格納方法 | |
JP2004062630A (ja) | Fifoメモリ及び半導体装置 | |
JP4569163B2 (ja) | データ入出力装置およびデータ入出力方法 | |
JP4019757B2 (ja) | 記憶装置 | |
JPH11232214A (ja) | 情報処理装置用プロセッサおよびその制御方法 | |
JP5360594B2 (ja) | Dma転送装置及び方法 | |
JP2007087467A (ja) | データ転送動作終了検知回路及びこれを備える半導体記憶装置 | |
JP2008165485A (ja) | 半導体装置及びバッファ制御回路 | |
JP4696003B2 (ja) | データ転送回路 | |
JP4478592B2 (ja) | メモリ回路 | |
JP2005250683A (ja) | マイクロコンピュータ | |
JP6337730B2 (ja) | メモリ装置 | |
JP2010020815A (ja) | Fifoアクセス回路 | |
JP3935152B2 (ja) | バッファメモリ装置 | |
JP3565197B2 (ja) | クロック乗り換え回路 | |
KR100557561B1 (ko) | Fifo 저장 장치 | |
JP4355383B2 (ja) | データ蓄積量監視装置 | |
JP2006172395A (ja) | データ転送制御装置及びデータ転送制御システム | |
JP2007323279A (ja) | メモリ制御装置及びメモリ制御方法 | |
JP5258039B2 (ja) | インタフェース回路およびクロック/データ供給方法 | |
JP2007121063A (ja) | 周波数測定回路 | |
JP2007172510A (ja) | Dma転送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4569163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |