JP2007121063A - 周波数測定回路 - Google Patents
周波数測定回路 Download PDFInfo
- Publication number
- JP2007121063A JP2007121063A JP2005312360A JP2005312360A JP2007121063A JP 2007121063 A JP2007121063 A JP 2007121063A JP 2005312360 A JP2005312360 A JP 2005312360A JP 2005312360 A JP2005312360 A JP 2005312360A JP 2007121063 A JP2007121063 A JP 2007121063A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- delay
- output
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Pulse Circuits (AREA)
Abstract
【課題】非同期メモリをアクセスする場合のアクセス時間を最適化するために、クロック信号の動作周波数を測定する周波数測定回路を提供する。
【解決手段】周波数測定回路は、クロック信号の動作周波数を測定するもので、クロック信号に同期して制御信号を保持する第1の保持回路と、直列に接続された複数の遅延素子を有し、各々の遅延素子から第1の保持回路の出力信号を各々所定時間ずつ遅延した遅延信号を出力する遅延回路と、遅延素子選択信号に応じて、各々の遅延素子から出力される遅延信号のうちの1つを選択的に出力するセレクタ回路と、クロック信号に同期してセレクタ回路の出力信号を保持する第2の保持回路と、第1および第2のフリップフロップの出力信号の論理をとって、所定論理レベルのイネーブル信号を出力するゲート回路と、クロック信号に同期して、イネーブル信号が所定論理レベルである期間のクロック信号の数をカウントするカウンタとを備える。
【選択図】図1
【解決手段】周波数測定回路は、クロック信号の動作周波数を測定するもので、クロック信号に同期して制御信号を保持する第1の保持回路と、直列に接続された複数の遅延素子を有し、各々の遅延素子から第1の保持回路の出力信号を各々所定時間ずつ遅延した遅延信号を出力する遅延回路と、遅延素子選択信号に応じて、各々の遅延素子から出力される遅延信号のうちの1つを選択的に出力するセレクタ回路と、クロック信号に同期してセレクタ回路の出力信号を保持する第2の保持回路と、第1および第2のフリップフロップの出力信号の論理をとって、所定論理レベルのイネーブル信号を出力するゲート回路と、クロック信号に同期して、イネーブル信号が所定論理レベルである期間のクロック信号の数をカウントするカウンタとを備える。
【選択図】図1
Description
本発明は、クロック信号に同期して動作するディジタル回路が非同期メモリをアクセスする場合のアクセス時間を最適化するために、クロック信号の動作周波数を測定する周波数測定回路に関するものである。
例えば、SRAM(スタティックRAM)やフラッシュメモリなどを含む、各種の非同期メモリのアクセス時間はあらかじめ決定されている。ところが、上記非同期メモリをアクセスするためのディジタル回路は、クロック信号に同期して動作するため、クロック信号の動作周波数が変化する毎に、ディジタル回路から非同期メモリをアクセスするために必要となるクロック信号のサイクル数も変わる。
これに対し、従来は、ディジタル回路で非同期低速メモリをアクセスする場合、非同期メモリのアクセス時間を満足させるように、クロック信号の所定サイクル数分の遅延時間を挿入することで実現している。
例えば、ディジタル回路から、アクセス時間が100nsの非同期メモリにアクセスする場合を例に挙げて説明する。ディジタル回路が50MHz(20ns周期)のクロック信号で動作する場合、クロック信号の5サイクル分の遅延時間を挿入することになる。また、同じディジタル回路を40MHz(25ns周期)のクロック信号で動作させる場合には4サイクル分の遅延時間を挿入すれば良い。
上記のように、ディジタル回路すなわちクロック信号の動作周波数があらかじめ分かっている場合であれば、非同期メモリをアクセスするための遅延時間の挿入量(クロック信号のサイクル数)を外部から与えることが可能である。
しかし、同じディジタル回路を様々な周波数のクロック信号で動作させる可能性があり、しかもその動作周波数をあらかじめ知ることができない場合、動作させる可能性のある、クロック信号の最大動作周波数に対応してディジタル回路を設計しておく必要がある。上記例の場合、50MHzがディジタル回路の最大動作周波数であれば、50MHzの周波数で動作可能なように設計を行う必要がある。
しかし、非同期メモリをアクセスする時の遅延時間の挿入サイクル数を5サイクルに固定すると、このディジタル回路を40MHzで動作させた場合、非同期メモリのアクセス時間は125nsとなり、システムの性能を低下させることになる。
上記のように、ディジタル回路に供給されるクロック信号の動作周波数をあらかじめ知ることができない場合、動作時にクロック信号の動作周波数を知ることができる手段を持っていないことが上記問題を引き起こしている。
これに対し、一般的な解決策として、測定対象のクロック信号の動作周波数よりも高い動作周波数の別のクロック信号を用いて測定対象のクロック信号、すなわち非同期メモリをアクセスするためのディジタル回路の動作周波数を測定する方法が考えられる。しかし、この方法では、本来不要である、高い動作周波数のクロック信号を発生させなければならず、コストアップにつながるという問題があった。
なお、本発明の出願時に、本発明に関わる先行技術文献は存在していない。
本発明の目的は、前記従来技術に基づく問題点を解消し、非同期メモリをアクセスする場合のアクセス時間を最適化するために、クロック信号の動作周波数を測定することができる周波数測定回路を提供することにある。
上記目的を達成するために、本発明は、クロック信号の動作周波数を測定する周波数測定回路であって、
前記クロック信号に同期して動作し、該クロック信号の動作周波数の測定の開始および停止を制御する制御信号を保持する第1の保持回路と、
直列に接続された複数の遅延素子を有し、前記第1の保持回路の出力信号が初段の遅延素子に入力され、各々の前記遅延素子から前記第1の保持回路の出力信号を各々所定時間ずつ遅延した遅延信号を出力する遅延回路と、
各々の前記遅延素子に対応する遅延素子選択信号に応じて、各々の前記遅延素子から出力される遅延信号のうちの1つを選択的に出力するセレクタ回路と、
前記クロック信号に同期して動作し、前記セレクタ回路の出力信号を保持する第2の保持回路と、
前記第1および第2の保持回路の出力信号の論理をとって、前記第1の保持回路の出力信号の論理レベルが変化してから、前記第2の保持回路の論理レベルが変化するまでの期間のパルス幅を持つ、所定論理レベルのイネーブル信号を出力するゲート回路と、
前記クロック信号に同期して動作し、前記イネーブル信号が所定論理レベルである期間の前記クロック信号の数をカウントするカウンタとを備えることを特徴とする周波数測定回路を提供するものである。
前記クロック信号に同期して動作し、該クロック信号の動作周波数の測定の開始および停止を制御する制御信号を保持する第1の保持回路と、
直列に接続された複数の遅延素子を有し、前記第1の保持回路の出力信号が初段の遅延素子に入力され、各々の前記遅延素子から前記第1の保持回路の出力信号を各々所定時間ずつ遅延した遅延信号を出力する遅延回路と、
各々の前記遅延素子に対応する遅延素子選択信号に応じて、各々の前記遅延素子から出力される遅延信号のうちの1つを選択的に出力するセレクタ回路と、
前記クロック信号に同期して動作し、前記セレクタ回路の出力信号を保持する第2の保持回路と、
前記第1および第2の保持回路の出力信号の論理をとって、前記第1の保持回路の出力信号の論理レベルが変化してから、前記第2の保持回路の論理レベルが変化するまでの期間のパルス幅を持つ、所定論理レベルのイネーブル信号を出力するゲート回路と、
前記クロック信号に同期して動作し、前記イネーブル信号が所定論理レベルである期間の前記クロック信号の数をカウントするカウンタとを備えることを特徴とする周波数測定回路を提供するものである。
ここで、前記セレクタ回路は、各々の前記遅延素子から出力される遅延信号をワイヤードOR接続して構成されたものであることが好ましい。
本発明によれば、クロック信号の動作周波数が変わった場合であっても、その概略動作周波数をリアルタイムに測定することができる。このため、非同期メモリのアクセス時間を測定されたクロック信号の概略動作周波数で除算することによって、非同期メモリをアクセスするためのクロック信号の最適なサイクル数を算出して、これを設定することができ、そのアクセス時間を最適化することができる。
以下に、添付の図面に示す好適実施形態に基づいて、本発明の周波数測定回路を詳細に説明する。
図1は、本発明の周波数測定回路の構成を表す一実施形態の概略回路図である。同図に示す周波数測定回路10は、測定対象のクロック信号から、その概略動作周波数を測定するもので、第1のフリップフロップ(D−FF)12と、遅延回路14と、セレクタ回路16と、第2のフリップフロップ(D−FF)18と、AND回路20と、カウンタ22とによって構成されている。
ここで、第1のフリップフロップ12のデータ入力端子Dはクリア信号に接続され、そのクロック入力端子は、測定対象のクロック信号に接続されている。第1のフリップフロップ12は、クロック信号の立ち上がりに同期して、クロック信号の動作周波数の測定の開始および停止を制御するクリア信号(制御信号)を保持し、その論理レベル(ハイレベルまたはローレベル)をデータ出力端子Qから出力する。
本実施形態において、周波数測定回路10は、クリア信号がローレベルの時に停止状態となる。一方、クリア信号がハイレベルになると、周波数測定回路10では、クロック信号の動作周波数の測定が開始される。
続いて、遅延回路14は、直列に接続された、n個(nは1以上の整数)の遅延素子1〜nによって構成されている。遅延素子1の入力は、第1のフリップフロップ12の出力端子Qに接続されている。また、それぞれの遅延素子1〜nの出力からは、第1のフリップフロップ12の出力信号を、自分自身の遅延素子までの合計の遅延素子による遅延時間だけ遅延した遅延信号が出力される。
例えば、遅延素子1からは、第1のフリップフロップ12の出力信号が遅延素子1による遅延時間だけ遅延された遅延信号が出力される。また、遅延素子2からは、遅延素子1の出力信号が、遅延素子2による遅延時間だけ遅延された遅延信号、つまり、第1のフリップフロップ12の出力信号が、遅延素子1,2による合計の遅延時間だけ遅延された遅延信号が出力される。遅延素子3〜nについても同様である。
続いて、セレクタ回路16は、n個のスリーステートバッファによって構成されている。各々のスリーステートバッファの入力は、各々遅延素子1〜nから出力される遅延信号に接続され、その選択入力端子は、各々遅延素子1〜n選択信号に接続されている。また、全てのスリーステートバッファの出力はワイヤードOR接続されている。セレクタ回路16は、遅延素子1〜n選択信号に応じて、遅延素子1〜nから出力される遅延信号のうちの1つを選択的に出力する。
遅延素子1〜n選択信号は、いずれか1つのみがハイレベルとされ、残りは全てローレベルとされる。例えば、遅延素子1選択信号のみがハイレベルとされ、その他の遅延素子2〜n選択信号が全てローレベルとされた場合、セレクタ回路16からは、遅延素子1から出力される遅延信号が出力される。遅延素子2〜n選択信号のうちの他の1つのみがハイレベルとされた場合の動作も同様である。
続いて、第2のフリップフロップ18のデータ入力端子Dはセレクタ回路16の出力信号に接続され、そのクロック入力端子はクロック信号に接続されている。第2のフリップフロップ18は、クロック信号の立ち上がりに同期して、セレクタ回路16の出力信号を保持し、それを反転データ出力端子Q ̄から出力する。つまり、セレクタ回路16の出力信号は、第2のフリップフロップ18によって反転出力される。
続いて、AND回路20の入力は、第1のフリップフロップ12の出力信号と、第2のフリップフロップ18の出力信号(反転出力)とに接続されている。AND回路20は、第1のフリップフロップ12の出力信号と第2のフリップフロップ18の出力信号との論理積をとることによってクリア信号の立ち上がり検出を行い、遅延素子による遅延時間に応じて、所定パルス幅を持つハイレベルのイネーブル信号を出力する。
最後に、カウンタ22のイネーブル入力端子ENはAND回路20から出力されるイネーブル信号に接続され、そのクロック入力端子はクロック信号に接続され、そのクリア入力端子CLRはクリア信号に接続されている。カウンタ22は、クロック信号の立ち上がりに同期して動作し、AND回路20から出力されるイネーブル信号がハイレベルである期間、クロック信号をカウントして、そのカウント値を出力端子OUTから出力する。
本実施形態の周波数検出回路10の構成は以上の通りである。
なお、図1に示す周波数検出回路10は、クリア信号の立ち上がりを検出する回路であるが、逆に立ち下がりを検出する回路を構成することも可能である。また、クリア信号の極性を逆にして周波数測定回路10を構成することも可能である。すなわち、周波数測定回路10は、クリア信号がハイレベルの時に停止状態となり、クリア信号がローレベルになると、クロック信号の動作周波数の測定が開始されるように構成してもよい。
また、各々の遅延素子1〜nは、図1では、概念的に各々1つのバッファで示されているが、実際には、所望の遅延出力を得るために、複数のゲート回路を直列接続したものなどであってもよい。例えば、遅延素子1は、2以上のバッファを直列接続したものでもよい。遅延素子2〜nについても同じである。また、詳細は後述するが、各々の遅延素子1〜nによる遅延時間は、設計の段階であらかじめ把握しておく必要がある。
また、セレクタ回路16は、図1に示すように、複数のスリーステートバッファの出力をワイヤードOR接続した構造のものに限らず、同様の機能を果たす各種構成の回路を使用しても実現可能である。例えば、ゲート回路を使用したスタティック構造のセレクタ回路でも実現可能であるが、セレクタ回路自身による遅延時間を考慮すれば、高速動作が可能なワイヤードOR接続構成のものを使う方が好ましい。
また、第1および第2のフリップフロップ12,18は、クロック信号の立ち上がり、立ち下がり、ハイレベル、ローレベルなどに同期して、その入力信号を保持することができる、例えばラッチやレジスタなどのどのような構成の保持回路であってもよい。
また、第2のフリップフロップ18は、セレクタ回路16の出力信号を反転出力することに限定されず、例えばセレクタ回路16の出力信号を反転入力して第2のフリップフロップ18に保持するとともに、これをそのまま出力してもよい。また、本実施形態では、第2のフリップフロップ18の出力信号を反転出力しているが、逆に、第1のフリップフロップ12の出力信号を反転出力してもよい。
また、AND回路20は、クリア信号の立ち上がりを検出するゲート回路の一例であって、これに限定されるわけではない。つまり、AND回路20に入力される信号の極性や、AND回路20から出力されるイネーブル信号の極性などに応じて、カウンタ22が必要とするイネーブル信号を発生するための別のゲート回路を使用してもよい。また、クリア信号の立ち下がりを検出する場合も同様である。
また、カウンタ22は、本実施形態では、アップカウンタであるが、これに限らず、ダウンカウンタを使用することも可能である。また、カウンタ22は、2ビットのカウンタで十分であり、同様の機能を果たす別の構成の回路を使用することもできる。
以上のように、本発明の周波数測定回路は、図1に示す構成のものに限定されず、同等の機能を果たす各種構成の回路で実現可能である。また、クリア信号や、第1および第2のフリップフロップ12,18の出力信号、遅延信号、セレクタ回路の出力信号、イネーブル信号などの信号極性、カウンタ22の出力信号(カウント値)の実際の数値などは、適宜変更しても構わない。
次に、周波数測定回路10の動作について説明する。
前述の通り、本実施形態の周波数測定回路10は、クリア信号がローレベルの時に停止状態となり、クリア信号がハイレベルになると、クロック信号の動作周波数の測定を開始する。
クリア信号がローレベルの時、第1のフリップフロップ12の出力信号はローレベルである。従って、遅延素子1〜nの出力、セレクタ回路16の出力信号もローレベル、第2のフリップフロップ18の出力信号(反転出力)はハイレベル、AND回路20の出力であるイネーブル信号はローレベルである。また、カウンタ22は、クリア信号のローレベルによってリセットされており、そのカウント値は0である。
すなわち、クリア信号がローレベルの時は、イネーブル信号の論理レベルに関わらず、カウンタ22のカウント値は0固定であり、前述の通り、周波数測定回路10は停止状態である。
続いて、クリア信号がハイレベルとなる場合の動作を説明する。
本実施形態では、まず、例えば遅延素子1選択信号だけがハイレベル、かつ残りの全ての遅延素子2〜n選択信号がローレベルとされ、その後、クロック信号の立ち上がりに同期して、クリア信号がローレベルからハイレベルとされる。クリア信号のハイレベルは、次のクロック信号の立ち上がりで第1のフリップフロップ12に保持され、その出力信号はハイレベルとなる。
第1のフリップフロップ12の出力信号がハイレベルになると、遅延素子1の出力は、自分自身による遅延時間だけ遅延された後にハイレベルとなる。また、遅延素子2の出力は、遅延素子1の出力がハイレベルとなってから、遅延素子2による遅延時間だけ遅延された後にハイレベルとなる。つまり、遅延素子2の出力は、第1のフリップフロップ12の出力信号がハイレベルとなってから、遅延素子1,2による合計の遅延時間だけ遅延された後にハイレベルとなる。遅延素子3〜nについても同様である。
上記の通り、ここでは、遅延素子1選択信号だけがハイレベルとされているので、セレクタ回路16からは、スリーステートバッファによる遅延時間を無視するとすれば、遅延素子1がハイレベルとなるタイミングでハイレベルが出力される。そして、セレクタ回路16の出力であるハイレベルは、次のクロック信号の立ち上がりで第2のフリップフロップ18に保持され、第2のフリップフロップ18の出力信号(反転出力)はローレベルとなる。
第1のフリップフロップ12の出力であるハイレベルと、第2のフリップフロップ18の出力であるローレベルは、AND回路20によって論理積がとられる。AND回路20からは、AND回路20自身の遅延時間を無視するとすれば、第1のフリップフロップ12の出力信号がハイレベルとなってから、第2のフリップフロップ18の出力信号がローレベルとなるまでの間、ハイレベルのイネーブル信号が出力される。
ここで、図2(a)のタイミングチャートに示すように、遅延素子i選択信号(iは、1≦i≦nの整数)の設定状況に応じて、第1のフリップフロップ12の出力信号がローレベルからハイレベルとなってから、クロック信号の1サイクル以内のうちにセレクタ回路16の出力信号がローレベルからハイレベルに変化すると、イネーブル信号のパルス幅は、クロック信号の1サイクル分となり、カウンタ22のカウント値は1になる。
これに対し、図2(b)のタイミングチャートに示すように、遅延素子i選択信号の設定状況に応じて、第1のフリップフロップ12の出力信号がローレベルからハイレベルとなってから、クロック信号の1サイクルを超えてセレクタ16の出力信号がローレベルからハイレベルに変化すると、イネーブル信号のパルス幅は、クロック信号の2サイクル分となり、カウンタ22のカウント値は2になる。
従って、iの値を1〜nまで1つずつ増加させながら、上記動作を繰り返し行うことによって、カウンタ22のカウント値が1から2に変化する境界のiの値(遅延素子の段数)を検出できる。従って、遅延素子1段分の遅延時間が分かれば、境界のiの値×遅延素子1段分の遅延時間から、クロック信号の概略1サイクル分のパルス幅を算出することができる。つまり、クロック信号の動作周波数を測定することができる。
なお、遅延素子1段分の遅延時間は、動作条件により、ある程度の幅(誤差)はあるが、周波数測定回路10を搭載する半導体装置の設計段階で、ある程度正確な値を知ることができる。また、例えばソフトウェアプログラムを利用して、iの値を1からnまで1つずつ増加させながら、上記動作を繰り返し行わせることによって、カウンタ22のカウント値が1から2に変化する境界のiの値を容易に算出することができる。
上記のように、周波数測定回路10を用いることによって、クロック信号の動作周波数が変わった場合であっても、その概略動作周波数をリアルタイムに測定することができる。このため、非同期メモリのアクセス時間を、測定されたクロック信号の概略動作周波数で除算することによって、非同期メモリをアクセスするためのクロック信号の最適なサイクル数を設定することができ、そのアクセス時間を最適化することができる。
なお、上記説明から分かるように、遅延回路14は、第1のフリップフロップ12の出力信号を、クロック信号の1サイクル分以上遅延させることができるだけの遅延素子が必要である。また、遅延素子の段数は何ら制限はないが、遅延素子の段数を増やし、個々の遅延素子による遅延時間を小さくすることによって、測定の分解能を上げることができるので、クロック信号の概略動作周波数を、より正確に測定することができる。
また、上記実施形態では、説明を分かりやすくするために、遅延回路14の各遅延素子から、セレクタ回路16の各スリーステートバッファまでの配線による遅延時間、セレクタ回路16の各スリーステートバッファによる遅延時間、AND回路20による遅延時間などを無視しているが、実際には、これらの遅延時間も考慮してクロック信号の動作周波数を測定する方が好ましい。
本発明は、基本的に以上のようなものである。
以上、本発明の周波数測定回路について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
以上、本発明の周波数測定回路について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
10 周波数測定回路
12,18 フリップフロップ
14 遅延回路
16 セレクタ回路
20 AND回路
22 カウンタ
12,18 フリップフロップ
14 遅延回路
16 セレクタ回路
20 AND回路
22 カウンタ
Claims (2)
- クロック信号の動作周波数を測定する周波数測定回路であって、
前記クロック信号に同期して動作し、該クロック信号の動作周波数の測定の開始および停止を制御する制御信号を保持する第1の保持回路と、
直列に接続された複数の遅延素子を有し、前記第1の保持回路の出力信号が初段の遅延素子に入力され、各々の前記遅延素子から前記第1の保持回路の出力信号を各々所定時間ずつ遅延した遅延信号を出力する遅延回路と、
各々の前記遅延素子に対応する遅延素子選択信号に応じて、各々の前記遅延素子から出力される遅延信号のうちの1つを選択的に出力するセレクタ回路と、
前記クロック信号に同期して動作し、前記セレクタ回路の出力信号を保持する第2の保持回路と、
前記第1および第2の保持回路の出力信号の論理をとって、前記第1の保持回路の出力信号の論理レベルが変化してから、前記第2の保持回路の論理レベルが変化するまでの期間のパルス幅を持つ、所定論理レベルのイネーブル信号を出力するゲート回路と、
前記クロック信号に同期して動作し、前記イネーブル信号が所定論理レベルである期間の前記クロック信号の数をカウントするカウンタとを備えることを特徴とする周波数測定回路。 - 前記セレクタ回路は、各々の前記遅延素子から出力される遅延信号をワイヤードOR接続して構成されたものであることを特徴とする請求項1に記載の周波数測定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005312360A JP2007121063A (ja) | 2005-10-27 | 2005-10-27 | 周波数測定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005312360A JP2007121063A (ja) | 2005-10-27 | 2005-10-27 | 周波数測定回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007121063A true JP2007121063A (ja) | 2007-05-17 |
Family
ID=38145074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005312360A Withdrawn JP2007121063A (ja) | 2005-10-27 | 2005-10-27 | 周波数測定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007121063A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8125249B2 (en) | 2009-03-20 | 2012-02-28 | Samsung Electronics Co., Ltd. | Frequency measuring circuit and semiconductor device having the same |
-
2005
- 2005-10-27 JP JP2005312360A patent/JP2007121063A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8125249B2 (en) | 2009-03-20 | 2012-02-28 | Samsung Electronics Co., Ltd. | Frequency measuring circuit and semiconductor device having the same |
KR101510777B1 (ko) | 2009-03-20 | 2015-04-10 | 삼성전자주식회사 | 주파수 측정 회로 및 이를 구비하는 반도체 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7574638B2 (en) | Semiconductor device tested using minimum pins and methods of testing the same | |
US7889581B2 (en) | Digital DLL circuit | |
TWI502894B (zh) | 低功率可變延遲電路 | |
US7586337B2 (en) | Circuit for switching between two clock signals independently of the frequency of the clock signals | |
JP2006166445A (ja) | ハード・インテレクチャル・プロパティ・ブロックのための出力レポーティング技術 | |
US8786347B1 (en) | Delay circuits for simulating delays based on a single cycle of a clock signal | |
JP5675035B2 (ja) | Zqキャリブレーション回路 | |
JP4425243B2 (ja) | 半導体記憶装置 | |
JP2007157147A (ja) | クロックサイクルの数分の1までイベントをタイムスタンピングする回路及び方法 | |
CN107565936B (zh) | 一种输入时钟稳定电路的逻辑实现装置 | |
JP2007121063A (ja) | 周波数測定回路 | |
US9916888B1 (en) | System for measuring access time of memory | |
US10276258B2 (en) | Memory controller for selecting read clock signal | |
US20040217795A1 (en) | Delay adjusting apparatus providing different delay times by producing a plurality of delay control signals | |
EP2735927A2 (en) | Data processing apparatus and method in PLC system | |
EP3195321A1 (en) | Scannable memories with robust clocking methodology to prevent inadvertent reads or writes | |
JPWO2009084396A1 (ja) | 遅延モニタ回路および遅延モニタ方法 | |
US6145087A (en) | Semiconductor integrated device | |
JP2000035463A (ja) | ジッタ測定装置及びそれを内蔵した集積回路 | |
KR101912905B1 (ko) | 카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치 | |
JP2000049595A (ja) | Dll回路 | |
JP4649064B2 (ja) | 出力回路 | |
JP4189729B2 (ja) | タイマーカウント値の非同期読み出し方法及びタイマー | |
JP4838060B2 (ja) | アナログ波形発生装置 | |
TWI264630B (en) | Programmable apparatus and method for generating real time clock, and recyclable variable precision timer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090106 |