JP2005317321A - プラズマディスプレイパネル - Google Patents

プラズマディスプレイパネル Download PDF

Info

Publication number
JP2005317321A
JP2005317321A JP2004133137A JP2004133137A JP2005317321A JP 2005317321 A JP2005317321 A JP 2005317321A JP 2004133137 A JP2004133137 A JP 2004133137A JP 2004133137 A JP2004133137 A JP 2004133137A JP 2005317321 A JP2005317321 A JP 2005317321A
Authority
JP
Japan
Prior art keywords
electrode
discharge
dielectric layer
electrodes
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004133137A
Other languages
English (en)
Inventor
Hiroyuki Tachibana
弘之 橘
Morio Fujitani
守男 藤谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004133137A priority Critical patent/JP2005317321A/ja
Publication of JP2005317321A publication Critical patent/JP2005317321A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】書込み特性の安定化したプラズマディスプレイパネルを提供することを目的とする。
【解決手段】前面基板１上に互いに平行となるように配置しかつ誘電体層４で覆った走査電極６と維持電極７とからなる複数の表示電極と、前面基板１に放電空間３を挟んで対向配置される背面基板２上に表示電極と交差する方向に配置した複数のデータ電極９と、背面基板２上に配置し走査電極６との間で放電を行う複数のプライミング電極１４とを有し、表示電極およびデータ電極９で形成される複数の放電セル１１毎に誘電体層４の表面に凹部１７を形成することで、書込み時の放電遅れを小さくして書込み特性を安定させることができる。
【選択図】図１

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルに関する。
プラズマディスプレイパネル（以下、ＰＤＰあるいはパネルと呼ぶ）は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。ＰＤＰの放電方式としてはＡＣ型とＤＣ型とがあり、電極構造としては３電極面放電型と対向放電型とがある。しかし現在は、高精細化に適し、しかも製造の容易なことからＡＣ型かつ面放電型であるＡＣ型３電極ＰＤＰが主流となっている。
ＡＣ型として代表的な交流面放電型のＰＤＰは、一般に、対向配置された前面板と背面板との間に多数の放電セルを形成している。前面板は、走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護膜が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向、密封され、内部の放電空間には放電ガスが封入されている。
このような構成のパネルにおいて、データ電極、表示電極に印加される周期的な電圧によって各放電セル内でガス放電により紫外線を発生させ、この紫外線でＲ、Ｇ、Ｂの各色の蛍光体を励起して発光させることによりカラー表示を行っている（例えば、特許文献１など）。
このＰＤＰを駆動する方法としては、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動し階調表示を行う、いわゆるサブフィールド法が一般的である。ここで、各サブフィールドは初期化期間、書込み期間および維持期間をもつ。画像データを表示するためには、初期化期間、書込み期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。
初期化期間では、例えば、正のパルス電圧を全ての走査電極に印加し全ての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、続く書込み動作のために、走査電極および維持電極を覆う誘電体層上の保護膜および蛍光体層上に必要な壁電荷を蓄積する。加えて、書込み放電を安定に発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きを有する。
書込み期間では、全ての走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した正の書込みパルスを印加し、走査電極とデータ電極との間で選択的に書込み放電を起こし、走査電極上の保護膜の表面に壁電荷の形成を行う。
続く維持期間では、一定の期間、走査電極と維持電極との間に放電を維持するのに十分な電圧で所定の回数の維持パルスを印加する。これにより、書込み放電による壁電荷形成を行った放電セルを選択的に放電させ、蛍光体層を励起発光させる。書込み期間においてデータ電極にパルスが印加されなかった放電空間では、放電は発生せず蛍光体層の励起発光は起こらない。
このようなＰＤＰにおいて、画像を正しく表示するためには書込み期間における選択的な書込み放電を確実に行うことが重要であるが、回路構成上の制約から書込みパルスに高い電圧が使えないこと、データ電極上に形成された蛍光体層が放電を起こりにくくしていることなど、書込み放電に関しては放電遅れを大きくする要因が多い。したがって、書込み放電を安定に発生させるためのプライミングが非常に重要となる。しかしながら、放電によって生じるプライミングは時間の経過とともに急速に減少する。そのため、上述したパネルの駆動方法において、初期化放電から長い時間が経過した書込み放電に対しては初期化放電で生じたプライミングが不足し放電遅れが大きくなり、書込み動作が不安定になって画像表示品質が低下するといった課題があった。あるいは、書込み動作を安定に行うために書込み時間を長く設定し、その結果、書込み期間に費やす時間が大きくなりすぎるといった課題があった。
これらの課題を解決するために、前面板に補助放電電極を設け前面板側の面内補助放電によって生じたプライミングを用いて放電遅れを小さくするパネルとその駆動方法が提案されている（例えば、特許文献２など）。
また、効率向上の手法の１つとして、放電ガス中のＸｅ分圧を上昇する方法が一般的に知られている。しかし、Ｘｅ分圧を上昇させると放電電圧が上昇するだけではなく、発光強度が急増するために輝度飽和が発生する問題が生じる。この輝度飽和を抑制するために、誘電体層の膜厚を厚くする方法が知られ、例えば表示電極を形成する金属電極上の誘電体層膜厚を厚くすることにより、金属電極でマスクされる部分の発光を抑制する方法が提案されている（例えば、特許文献３など）。しかし、単に誘電体層の膜厚を厚くすると、誘電体層の透過率が低下し輝度が低下し、放電電圧も上昇するという問題が発生する。
特開２００１−１９５９９０号公報 特開２００２−２９７０９１号公報 特開平８−２５００２９号公報
しかしながら、このようなＰＤＰにおいて、走査電極数を増やして画面の高精細化を図ると、書込み時間に費やす時間が長くなり維持期間に費やす時間が不足するので、結果的に輝度が低下するという課題が生じてしまう。また、高輝度・高効率化を達成するためにキセノン分圧を上げると放電開始電圧が上昇し、さらに放電遅れが大きくなって書込み動作が不安定になるという課題があった。また、書込み特性は製造プロセスの影響も大きいため、製造バラツキの影響を受けないように書込み時の放電遅れを小さくして書込み時間を短くすることが求められている。
このような要求に対し、従来の前面板面内で補助放電を行うＰＤＰは、補助放電自体の放電遅れが大きいため書込み時の放電遅れを十分に短縮できないという課題や、補助放電の動作マージンが小さいためにパネルによっては誤放電を誘発する課題、さらには隣接する放電セルへプライミングに必要な粒子以上のプライミング粒子が供給されてクロストークを生じるなどの課題がある。プライミング粒子を供給するための安定した補助放電を実現するには所定電極間距離が必要となる。したがって、前面板面内での補助放電では補助放電セルが大きくなり、パネルの高精細化ができないという課題を有している。
また、効率向上に関する従来の構造では、表示電極の金属電極上の誘電体層の膜厚を厚くした部分で発光を抑制するためには、放電を十分に抑制できる程度まで膜厚を厚くする必要がある。したがって、走査電極は背面板からの距離が離れることとなり、書込み時の電圧が上昇する恐れがある。また、表示電極に対して垂直な方向の放電は抑制されるが、表示電極と平行方向の放電は抑制されず、隔壁近傍まで放電が広がる。さらに、隔壁により電子温度の低下や、電子とイオンの再結合が発生するため効率が低下する恐れもある。
その他の対策としては、蛍光体からの発光の取り出し効率（開口率）を上げる方法が挙げられるが、前面板には電極の抵抗を下げる目的で形成される金属電極はメタルで形成されているため、その部分は光を通さず開口率が低下する。このため、金属電極を可能な限り発光領域から離す必要がある。その場合、平行に走る隣の放電セルの電極との距離が狭くなるため、電荷の移動が容易に起こり、非表示領域が発光する、いわゆるクロストークが発生し、表示品質が著しく低下する。
本発明は、上述した課題に鑑みなされたものであり、高精細化した場合でも書込み動作を安定かつ高速に行うことができ、歩留りよく発光効率の高いＰＤＰを実現することを目的とする。
このような目的を達成するために、本発明のＰＤＰは、互いに平行に配置され誘電体層に覆われた複数の走査電極および複数の維持電極よりなる一対の表示電極を有する第１の基板と、平行に配置された複数のデータ電極とデータ電極と交差する方向に配置された複数のプライミング電極とを有する第２の基板とを、第１の基板上の走査電極および維持電極と第２の基板上のデータ電極とが交差する方向に対向配置して放電空間を形成するとともに、走査電極および維持電極とデータ電極とを備えた複数の主放電セルと、主放電セルに隣接して隔壁により区画された隙間部および走査電極とプライミング電極とを備えたプライミング放電セルとを形成し、誘電体層の放電空間側の表面に主放電セル毎に凹部を形成している。
この構成により、誘電体層の膜厚の薄くなった凹部の底面の容量を大きくし、放電のための電荷を凹部の底面に集中するとともに、第１の基板と第２の基板との上下方向でプライミング放電を発生させることが可能になる。したがって、補助放電セルを小さくして主放電セルにおける放電を容易に制御し、放電遅れを小さくして高速かつ安定な書込み放電を実現でき、高精細化に好適な品質の高い画像を表示することができる。
本発明のＰＤＰは、互いに平行に配置され誘電体層に覆われた複数の走査電極および複数の維持電極よりなる一対の表示電極を有する第１の基板と、平行に配置された複数のデータ電極とデータ電極と交差する方向に配置された複数のプライミング電極とを有する第２の基板とを、第１の基板上の走査電極および維持電極と第２の基板上のデータ電極とが交差する方向に対向配置して放電空間を形成するとともに、走査電極および維持電極とデータ電極とを備えた複数の主放電セルと、主放電セルに隣接して隔壁により区画された隙間部および走査電極とプライミング電極とを備えたプライミング放電セルとを形成し、誘電体層の放電空間側の表面に主放電セル毎に凹部を形成し、放電ガスとしてＸｅ分圧が５％〜３０％のＸｅを含む混合ガスを封入している。
この構成により、補助放電セルを小さくして主放電セルにおける放電を容易に制御し、放電遅れを小さくして高速かつ安定した書込み放電を実現でき、高精細化に好適な品質の高い画像を表示することができる。さらに、放電ガス中のＸｅ分圧を５％〜３０％と高くした場合でも、放電領域を制限して電流を制御し、輝度の飽和を防止することが可能となる。
さらに、放電ガスが、ＸｅとＮｅおよび／またはＨｅとを含んでもよく、より高Ｘｅ分圧で高輝度のＰＤＰを実現することができる。
さらに、凹部は円柱形状、円錐形状、楕円柱形状、楕円錐形状、角部が曲面を有する多角柱形状であることが望ましい。この構成により、誘電体層に凹部を形成して焼成する際に、凹部のコーナー部に応力が集中し凹部の形状が変形するのを抑制することが可能になる。したがって、誘電体層に安定した形状の凹部を形成することができる。
さらに、主放電セル毎に少なくとも２つの凹部を形成することが望ましく、放電を凹部の底面から放電ギャップを挟んで突出する部分を超えて放電し、放電距離を伸ばすことが可能になる。したがって、放電ガス中のＸｅが励起される確率が増加し、放電の制御と高効率を両立することができる。さらに、放電は凹部の底面のみで発生するため、セル内部の放電位置をセル中央から分散させることができる。
さらに、２つの凹部が溝部によって連結されていることが望ましく、溝部から放電を発生させることができ、放電の種火としての役割をもたせ、放電電圧を低下させることができ、効率を向上させることができる。
さらに、表示電極をそれぞれ放電電極と放電電極に給電するためのバス電極とにより構成するとともに、表示電極を表示ライン毎に放電ギャップを介して対向配列し、表示電極の放電電極を凹部の底部領域においてバス電極から垂直に放電ギャップに向けて突出させて形成することが望ましい。
この構成により、放電電極を隔壁から離し、隔壁付近に蓄積される電荷を抑制することが可能となる。したがって、主放電セルにおける放電を凹部の底面に制限し、効率の向上を図ることができる。
さらに、凹部の底部領域において放電ギャップを介して対向する放電電極の幅が、凹部の幅と同等またはそれよりも小さいことが望ましく、書込み時に走査電極とデータ電極との間で放電を発生しやすくすることが可能となる。したがって、ＰＤＰの駆動マージンを広く取ることができる。
さらに、凹部の底部領域において放電ギャップを介して対向する放電電極が、複数に分割されていることが望ましく、書込み時に走査電極とデータ電極との間で放電を発生しやすくすることが可能となる。したがって、ＰＤＰの駆動マージンを広く取ることができる。
さらに、凹部の底部領域において放電ギャップを介して対向する放電電極は、当該電極面がくりぬかれていることが望ましく、放電電極の面積の縮小して書込み時に走査電極とデータ電極との間で放電を発生しやすくすることが可能となる。
さらに、放電電極が透明電極であることが望ましく、放電電極の光透過率を高め、蛍光体の発光を効率よく取り出すことができる。
さらに、表示電極およびデータ電極で形成される主放電セルにおいて、表示電極を覆う誘電体層が表示電極と重なり合うように凹部を有し、凹部と走査電極とが重なり合う面積を、凹部と維持電極とが重なり合う面積より大きくなるように構成することが望ましい。
この構成により、書込み動作時において走査電極とデータ電極との間での書込み放電を確実に発生させることが可能となる。
さらに、主放電セルにおける凹部の位置を、走査電極側に片寄ったものとすることで、凹部と走査電極とが重なり合う面積を、凹部と維持電極とが重なり合う面積より大きくなるように構成することが望ましい。この構成により、簡単に凹部と走査電極とが重なり合う面積を、凹部と維持電極とが重なり合う面積より大きくなるようにすることができる。
さらに、走査電極と維持電極とはそれぞれ透明電極と金属材料のバス電極とを備え、凹部が走査電極とは少なくともバス電極と重なり合い、維持電極とは透明電極とのみ重なり合うように、走査電極側に片寄っていることが望ましい。この構成により、電気抵抗の小さい走査電極上の誘電体層に電荷がさらに溜まりやすく、書込み期間での書込み放電をさらに確実に発生させることができる。
さらに、表示電極を覆う誘電体層を少なくとも２層構造とし誘電体層の放電空間側の表面に凹部を形成することが望ましい。この構成により、誘電体層の凹部の形成が容易になる。
さらに、誘電体層は、表示電極を覆うように形成した下層の誘電体層と、その上を覆うように放電空間側に形成された上層の誘電体層とから構成し、上層の誘電体層をくりぬいて凹部を形成することが望ましい。この構成により、下層の誘電体層を形成した後、上層の誘電体層にエッチングなどを施すことにより容易に凹部を形成することができる。
また、凹部の底面が下層の誘電体層となるように上層の誘電体層をくりぬいて形成することが望ましい。この構成により、上層の誘電体層を形成する工程で露光パターンなどにより、容易に凹部を形成することができる。
さらに、誘電体層を誘電率の異なる少なくとも２層構造とすることが望ましく、主放電セルにおける放電を容易に制御することが可能となる。
さらに、上層の誘電体層の誘電率を下層の誘電体層の誘電率よりも小さくすることが望ましく、誘電体層の膜厚の薄くなった凹部の底面の容量を大きくし、放電のための電荷を凹部の底面に集中的に形成し、放電を容易に制御できる。
さらに、誘電体層を軟化点の異なる材料により形成した少なくとも２層構造とすることが望ましく、さらに上層の誘電体層を形成する材料の軟化点を下層の誘電体層を形成する材料の軟化点よりも小さくすることが望ましい。
このような構成とすることにより、下層を焼成した後に上層を塗布、乾燥し、焼成する段階や、その後の熱プロセスにより下層が再軟化することがない。したがって、安定した形状の凹部を形成することができる。
さらに、誘電体層は、ＺｎＯ−Ｂ2Ｏ3−ＳｉＯ2系の混合物、ＰｂＯ−Ｂ2Ｏ3−ＳｉＯ2系の混合物、ＰｂＯ−Ｂ2Ｏ3−ＳｉＯ2−Ａｌ2Ｏ3系の混合物、ＰｂＯ−ＺｎＯ−Ｂ2Ｏ3−ＳｉＯ2系の混合物、Ｂｉ2Ｏ3−Ｂ2Ｏ3−ＳｉＯ2系の混合物の中から選ばれるガラス粉末により構成することが望ましい。この構成により、誘電体層を形成する材料の中から誘電率の異なる材料あるいは軟化点の異なる材料を任意に選択することが可能になる。
また、本発明のＰＤＰは、互いに平行に配置され誘電体層に覆われた複数の走査電極および複数の維持電極よりなる一対の表示電極を有する第１の基板と、平行に配置された複数のデータ電極とデータ電極と交差する方向に配置された複数のプライミング電極とを有する第２の基板とを、第１の基板上の走査電極および維持電極と第２の基板上のデータ電極とが交差する方向に対向配置して放電空間を形成するとともに、走査電極および維持電極とデータ電極とを備えた複数の主放電セルと、主放電セルに隣接して隔壁により区画された隙間部および走査電極とプライミング電極とを備えたプライミング放電セルとを形成し、誘電体層の放電空間側の表面に主放電セル毎に凹部を具備し、１フィールド期間を初期化期間、書込み期間、維持期間を有する複数のサブフィールドで構成し、サブフィールドの書込み期間において、プライミング電極の各々に対応する走査電極の走査に先だって対応する走査電極との間でプライミング放電を発生させるための電圧をプライミング電極の各々に印加している。
この構成により、サブフィールドの書込み期間において各々の走査電極の走査に先だって、第１の基板と第２の基板との上下方向でプライミング放電を発生させるとともに、誘電体層の膜厚の薄くなった凹部の底面の容量を大きくし、放電のための電荷を凹部の底面に集中させて主放電セルにおける放電を容易に制御することが可能となる。したがって、補助放電セルを小さくしてプライミング放電を安定的に形成することができる。また、各主放電セルの書込み動作の直前に発生させたプライミング放電から十分なプライミングが供給された状態で、書込み放電を行うことが可能となる。これにより、放電遅れが小さく、高速かつ安定した書込み放電を実現でき、高精細化に好適な品質の高い画像を表示することができる。
以上のように本発明によれば、プライミング放電を小さな空間で確実に、しかも、書込み動作を安定かつ高速に行うことができるため、パネルが高精細化した場合でも書込み時の放電遅れが小さく書込み特性が良好なＰＤＰを提供することができる。
以下、本発明の実施の形態におけるＰＤＰについて、図面を用いて説明する。
（実施の形態１）
まず、図１〜図４により、本発明の実施の形態１におけるＰＤＰの構造について説明する。図１は本発明の実施の形態１におけるＰＤＰの構造を示す断面図、図２は第１の基板である前面板側の電極配列を示す平面図、図３は前面板側の放電セル部分の構造を示す斜視図、図４は第２の基板である背面板側の構造を示す斜視図である。
図１、図２に示すように、ガラス製の前面基板１と背面基板２とが放電空間３を挟んで対向配置され、放電空間３には放電によって紫外線を放射するＮｅ（ネオン）およびＸｅ（キセノン）などの混合ガスが封入されている。
前面基板１上には、走査電極６と維持電極７とが放電ギャップ１８を挟んで互いに平行に対をなして複数形成されている。走査電極６と維持電極７は、それぞれ透明電極６ａ、７ａと、透明電極６ａ、７ａ上に形成され電気的に接続されたＣｒ／Ｃｕ／ＣｒまたはＡｇなどからなるバス電極６ｂ、７ｂとから構成されている。また、バス電極６ｂ、７ｂが形成されている側の走査電極６−維持電極７間には黒色材料からなる光吸収層８が設けられ、走査電極６のバス電極６ｂの突出部６ｂ’は光吸収層８上にまで突出して形成されている。さらに、一対の走査電極６と維持電極７とからなる表示電極、および光吸収層８を覆うように誘電体層４が形成され、誘電体層４を覆って保護膜５が形成されている。ここで、図３に示すように、誘電体層４の表面には各放電セル１１毎に凹部１７が形成され、誘電体層４は各発光画素領域において厚みの厚い部分と薄い部分を有する構造としている。
背面基板２上には、データ電極９が互いに平行に複数形成され、このデータ電極９を覆うように誘電体層１５が形成され、その上に発光画素領域となる複数の放電セル１１を区画するための隔壁１０が形成されている。図２に示すように、一対の走査電極６と維持電極７とからなる表示電極と隔壁１０で囲まれた領域が発光画素領域１９となり、隣接する放電セル１１に挟まれ光吸収層８が形成された領域が非発光領域２０となっている。また、隔壁１０は、図４に示すように、データ電極９と平行な方向に延びる縦壁部１０ａと、放電セル１１を形成しかつ放電セル１１の間に隙間部１３を形成する横壁部１０ｂとで構成されている。そして、隙間部１３にはプライミング電極１４がデータ電極９と直交する方向に形成され、プライミング空間１３ａを構成している。そして、隔壁１０により区画された放電セル１１に対応する背面基板２の誘電体層１５の表面と隔壁１０の側面とに蛍光体層１２が設けられている。
前面基板１と背面基板２を対向配置して封着する際、前面基板１上に形成された走査電極６のバス電極６ｂのうちの光吸収層８上に突出した突出部６ｂ’が、背面基板２上に形成されたプライミング電極１４と平行にかつプライミング空間１３ａを挟んで対向するように位置合わせする。すなわち、ＰＤＰは、前面基板１側に形成された突出部６ｂ’と、背面基板２側に形成されたプライミング電極１４との間でプライミング放電を行う構成となっている。
つぎに、実施の形態１における放電領域の制御に関して、図５を用いて説明する。図５（ａ）に示すように、誘電体層４の膜厚の薄くなった凹部１７の底面は容量が大きくなるため、放電のための電荷は凹部１７の底面に集中的に形成されることとなり、放電領域Ａを制限することができる。また、凹部１７の底面では、それ以外の部分に比べて誘電体層４の膜厚が薄いため、放電の開始はこの底面から発生することになる。逆にいえば、凹部１７の底面以外は誘電体層４の膜厚が厚くなるため、その部分の容量が低下し、その部分に存在する電荷は少なくなる。さらに、誘電体層４の膜厚が厚いため放電電圧も上昇する。これらの効果により、放電は、凹部１７の底面に制限されることとなる。実施の形態１では、この原理を応用することで、凹部１７のサイズを変更すればその部分に形成される電荷の量を任意に制御することができる。これにより、ＰＤＰの発光効率を高め、隣接セルとのクロストークを大幅に抑制することができる。
これに対し、図５（ｂ）に示すような凹部のない従来の構造では、誘電体層４の膜厚が一定であるため、容量が誘電体層４の面上で一定である。そのため、放電領域Ｂが電極付近に広がって、放電領域以外の遮蔽される部分の蛍光体を発光させるため効率が低下し、隣接セルに近い部分まで電荷が形成され隣接セルとの誤放電が発生しやすい。
ところで、ＰＤＰの高効率化を達成するためには、放電を制御し遮蔽される部分での放電を極力抑制することが必要である。この効率向上の手法の１つとして、表示電極のバス電極６ｂ、７ｂ上の誘電体層４の膜厚を厚くしてバス電極６ｂ、７ｂでマスクされる部分の発光を抑制する方法が知られている。この場合は、電極に対して垂直な方向の発光は抑制されるが、電極と平行方向の放電は抑制されず、隔壁近傍まで放電が広がり、効率が低下する恐れがある。さらに、隔壁付近で放電を行うと隔壁が負に帯電し正イオンをひきつけるため、イオン爆撃を受けてエッチングされることが知られている。これにより、エッチングされた隔壁が蛍光体に降り積もるなどして、特性を劣化させる恐れがある。また、放電を抑制するために誘電体層４の膜厚を厚くすると、データ電極９から前面基板１の電極までの距離が長くなり、書込み時の電圧が上昇する恐れが生じる。
また、本発明の実施の形態１によれば、図４に示すように、背面基板２の隙間部１３には、この隙間部１３内の空間において前面基板１と背面基板２間で放電を生じさせるための第４電極となるプライミング電極１４がデータ電極９と直交する方向に形成され、隙間部１３によってプライミング放電セルが形成されている。また、この隙間部１３は、データ電極９と直交する方向に連続的に形成されている。また、図１に示すように、このプライミング電極１４は、データ電極９を覆う誘電体層１５上に形成され、このプライミング電極１４を覆うようにさらに誘電体層１６が形成されており、データ電極９よりも隙間部１３内の空間に近い位置に形成されている。そして走査電極６のバス電極６ｂの一部が、隙間部１３に対応する位置に延長して光吸収層８上に形成されている。すなわち、隣接した走査電極６のうち、隙間部１３の領域の方向に突出したバス電極６ｂと、背面基板２側に形成されたプライミング電極１４との間でプライミング放電が行われる。
なお、図１ではプライミング電極１４を覆うようにさらに誘電体層１６が形成されているが、この誘電体層１６は形成しなくてもよい。
また、本発明の実施の形態１では、背面基板２に隔壁１０として縦壁部１０ａと横壁部１０ｂとを設けて略矩形の放電セル１１を形成するとともに、隙間部１３は走査電極６および維持電極７と並行して形成された空間としているが、このような放電セル形状に限定されず、隔壁が蛇行して放電セルを形成している場合などでも適用可能であることはいうまでもない。
つぎに、実施の形態１におけるＰＤＰを駆動するための構造、および駆動波形とそのタイミングについて説明する。図６はＰＤＰの電極配列図である。列方向にｍ列のデータ電極Ｄ1〜Ｄm（図１のデータ電極９）が配列され、行方向にｎ行の走査電極ＳＣ1〜ＳＣn（図１の走査電極６）とｎ行の維持電極ＳＵ1〜ＳＵn（図１の維持電極７）とが交互に配列されている。さらに、走査電極ＳＣ1〜ＳＣnの突出部６ｂ’と対向するようにｎ行のプライミング電極ＰＲ1〜ＰＲnが配列されている。そして、一対の走査電極ＳＣi、維持電極ＳＵi（ｉ＝１〜ｎ）と１つのデータ電極Ｄj（ｊ＝１〜ｍ）とを含む放電セルＣi,j（図１の放電セル１１）が放電空間内にｍ×ｎ個形成され、隙間部１３には走査電極ＳＣiの突出部６ｂ’とプライミング電極ＰＲiとを含むプライミング空間ＰＣi（図１のプライミング空間１３ａ）がｎ行形成されている。
図７は、ＰＤＰの駆動方法を示す駆動波形図である。本実施の形態においては、１フィールド期間が初期化期間、書込み期間、維持期間を有する複数のサブフィールドから構成されているが、それぞれのサブフィールドは維持期間における維持パルスの数が異なる以外は同様の動作を行うため、１つのサブフィールドにおける動作について以下に説明する。
初期化期間前半部では、データ電極Ｄ1〜Ｄm、維持電極ＳＵ1〜ＳＵnおよびプライミング電極ＰＲ1〜ＰＲnをそれぞれ０（Ｖ）に保持し、走査電極ＳＣ1〜ＳＣnには、維持電極ＳＵ1〜ＳＵnに対して放電開始電圧以下の電圧Ｖi1から、放電開始電圧を超える電圧Ｖi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ1〜ＳＣnと維持電極ＳＵ1〜ＳＵn、データ電極Ｄ1〜Ｄm、プライミング電極ＰＲ1〜ＰＲnとの間でそれぞれ１回目の微弱な初期化放電が起こり、走査電極ＳＣ1〜ＳＣn上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ1〜Ｄm上部、維持電極ＳＵ1〜ＳＵn上部およびプライミング電極ＰＲ1〜ＰＲn上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧をあらわす。
初期化期間後半部では、維持電極ＳＵ1〜ＳＵnを正電圧Ｖｅに保ち、走査電極ＳＣ1〜ＳＣnには、維持電極ＳＵ1〜ＳＵnに対して放電開始電圧以下となる電圧Ｖi3から放電開始電圧を超える電圧Ｖi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ1〜ＳＣnと維持電極ＳＵ1〜ＳＵn、データ電極Ｄ1〜Ｄm、プライミング電極ＰＲ1〜ＰＲnとの間でそれぞれ２回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ1〜ＳＣn上部の負の壁電圧および維持電極ＳＵ1〜ＳＵn上部の正の壁電圧が弱められ、データ電極Ｄ1〜Ｄm上部の正の壁電圧は書込み動作に適した値に調整され、プライミング電極ＰＲ1〜ＰＲn上部の正の壁電圧もプライミング動作に適した値に調整される。以上により初期化動作が終了する。
書込み期間では、走査電極ＳＣ1〜ＳＣnを一旦電圧Ｖｃに保持する。そして、１行目のプライミング電極ＰＲ1に電圧Ｖｐを印加する。特にこの場合、電圧Ｖｐは走査電極ＳＣ1〜ＳＣnの電圧変化分（Ｖｃ−Ｖi4）を十分に超える高い電圧である。すると、プライミング電極ＰＲ1と走査電極ＳＣ1の突出部６ｂ’との間でプライミング放電が発生し、１行目の走査電極ＳＣ1に対応する１行目の放電セルＣ1,1〜Ｃ1,m内部にプライミングが拡散する。
つぎに、１行目の走査電極ＳＣ1に走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ1〜Ｄmのうち１行目に表示すべき画像信号に対応するデータ電極Ｄk（ｋは１〜ｍの整数をあらわす）に正の書込みパルス電圧Ｖｄを印加する。このとき書込みパルス電圧Ｖｄを印加したデータ電極Ｄkと走査電極ＳＣ1との交差部で放電が発生し、対応する放電セルＣ1,kの維持電極ＳＵ1と走査電極ＳＣ1との間の放電に進展する。そして、放電セルＣ1,kの走査電極ＳＣ1上部に正の壁電圧が蓄積され、維持電極ＳＵ1上部に負の壁電圧が蓄積される。この結果、１行目の走査電極ＳＣ1を含む１行目の放電セルＣ1,kの放電は、その直前に走査電極ＳＣ1とプライミング電極ＰＲ1との間で発生したプライミング放電から十分なプライミングが供給された状態で発生するため、放電遅れが非常に小さく、高速かつ安定な放電となる。さらに、１行目の走査電極ＳＣ1による書込み動作と同時に、２行目の走査電極ＳＣ2に対応するプライミング電極ＰＲ2に電圧Ｖｐを印加し、プライミング放電を発生させ、２行目の走査電極ＳＣ2に対応する２行目の放電セルＣ2,1〜Ｃ2,m内部にプライミングを拡散させる。
以下同様に、２行目の書込み放電を行うとともに３行目のプライミング放電を発生させる。このときの一連の書込み放電はその直前に発生したプライミング放電から十分なプライミングが供給された状態で発生するため放電遅れが小さく、したがって高速かつ安定な放電となる。
同様の書込み動作をｎ行目の放電セルＣn,kに至るまで行い、書込み動作が終了する。
維持期間においては、走査電極ＳＣ1〜ＳＣnおよび維持電極ＳＵ1〜ＳＵnを０（Ｖ）に一旦戻した後、走査電極ＳＣ1〜ＳＣnに正の維持パルス電圧Ｖｓを印加する。このとき、書込み放電を起こした放電セルＣi,jにおける走査電極ＳＣi上部と維持電極ＳＵi上部との間の電圧は、維持パルス電圧Ｖｓに加えて、書込み期間において走査電極ＳＣi上部および維持電極ＳＵi上部に蓄積された壁電圧が加算されるので放電開始電圧を超え維持放電が発生する。以降同様に、走査電極ＳＣ1〜ＳＣnと維持電極ＳＵ1〜ＳＵnとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルＣi,jに対して維持パルスの回数だけ維持放電が継続して行われる。
図８は、プライミング放電からの時間経過と放電遅れとの関係に関する実験結果を示している。これにより、プライミング放電から１０μｓ以内に書込みを行えば放電遅れの小さい書込みが可能であることが実験的に確認できる。
なお、ＡＣ型ＰＤＰの各電極は誘電体層に囲まれており放電空間と絶縁されているため直流成分は放電そのものには何ら寄与しない。したがって、これまで説明した駆動波形に直流成分を加えた波形を用いても同様の効果が得られることはいうまでもない。
以上述べたように、実施の形態１によれば、プライミング放電を前面基板１に設けられた走査電極６と背面基板２に設けられたプライミング電極１４との間で上下方向に発生させ、しかも、このプライミング電極１４は隙間部１３の領域にのみデータ電極９と直交して形成している。したがって、プライミング放電を隙間部１３の領域のみで発生させることが可能になる。そのため、プライミング放電を前面基板１の面内で発生させる場合に比べ、隣接する放電セル１１へプライミングに必要な粒子以上のプライミング粒子が供給されることによって発生するクロストークを抑制することができる。
さらに、プライミング放電を前面基板１の面内で発生させる場合には、安定したプライミング放電をさせるために電極間距離が必要となり、プライミング放電セルが大きくなる。その結果、全放電セルに占めるプライミング放電セルの面積が増加してパネル輝度が低下する。また、走査パルスを印加するタイミングで前面基板１の面内以外でプライミング放電を発生させようとすれば、走査電極６の一部を背面基板２側に配線するための構造や電極取り出し構造が複雑になったり、耐電圧を確保しにくいなどの課題がある。これに対し、前面基板１に設けられた走査電極６と背面基板２に設けられたプライミング電極１４との間でプライミング放電を上下方向に発生させることで、プライミング放電セルを小さくでき、高精細化しても書込み特性に優れ、パネル輝度も向上したＰＤＰを実現することができる。
また、プライミング放電を生じさせる隙間部１３はデータ電極９と直交する方向に連続して形成されている。このため、プライミング電極１４に沿って、長い隙間部１３において生じるプライミング放電の放電バラツキを小さくすることができる。
また、従来の初期化放電のプライミングのみに依存した書込み放電とは異なり、各放電セルの書込み動作の直前に発生させたプライミング放電から十分なプライミングが供給された状態で隙間部の領域において確実に書込み放電を行うことができる。上記により、実施の形態１のＰＤＰによれば、書込み時の放電遅れを効果的に低減することにより、高速かつ安定した書込み放電を実現でき、高精細化に好適な品質の高い画像を表示することができる。
なお、図９に示すように、電極配列を、維持電極ＳＵ1−走査電極ＳＣ1−走査電極ＳＣ2−維持電極ＳＵ2−・・・となるように走査電極６と維持電極７とを２本ずつ交互に配列し、走査電極６同士が隣り合う部分に対応する隙間部１３にのみプライミング電極１４を形成する構造であっても、実施の形態１による方法を適用可能であることはいうまでもない。
（実施の形態２）
以下、本発明の実施の形態２におけるＰＤＰについて、図１０〜図１２を用いて説明する。実施の形態２は、実施の形態１に適用可能な放電セルの構造に関する応用例を示している。
図１０、図１１は前面板１２１の放電セル部分を拡大して示している。図面に示すように、誘電体層１２７は、一対の走査電極１２４と維持電極１２５とからなる表示電極を覆うように前面基板１２３上に形成した下層の誘電体層１２７ａと、その上を覆うように放電空間側に形成され、下層の誘電体層１２７ａと誘電率が異なる上層の誘電体層１２７ｂとから形成されている。そして、誘電体層１２７の誘電体層１２７ｂの表面には、放電セル毎に凹部１２７ｃが形成されている。この凹部１２７ｃは、上層の誘電体層１２７ｂのみを放電セル毎にくりぬいて形成し、凹部１２７ｃの底面が下層の誘電体層１２７ａとなるように形成してもよい。また、好ましくは下層の誘電体層１２７ａより上層の誘電体層１２７ｂの誘電率が小さくなるように形成する。
また、この誘電体層は、焼成することによってガラス焼結体（誘電体層）となるもので、含有されるガラス粉末としては、例えばＺｎＯ−Ｂ2Ｏ3−ＳｉＯ2系の混合物、ＰｂＯ−Ｂ2Ｏ3−ＳｉＯ2系の混合物、ＰｂＯ−Ｂ2Ｏ3−ＳｉＯ2−Ａｌ2Ｏ3系の混合物、ＰｂＯ−ＺｎＯ−Ｂ2Ｏ3−ＳｉＯ2系の混合物、Ｂｉ2Ｏ3−Ｂ2Ｏ3−ＳｉＯ2系の混合物などを挙げることができる。ここで、用いられるガラスの誘電率としては、前記ＺｎＯ−Ｂ2Ｏ3−ＳｉＯ2系ガラスが最も低く、次いでＰｂＯ−Ｂ2Ｏ3−ＳｉＯ2系、Ｂｉ2Ｏ3−Ｂ2Ｏ3−ＳｉＯ2系と続く。実施の形態２においては、この誘電率の異なるガラス粉末を使用して誘電率の異なる誘電体層を形成するものである。
実施の形態２においては、誘電体層１２７に凹部１２７ｃを形成することで、誘電体層の膜厚の薄くなった凹部１２７ｃの底面は容量が大きくなるため、放電のための電荷は凹部１２７ｃの底面に集中的に形成されることとなり、図１１のＡのように放電領域を制限することができる。また、誘電体層を２層構造として、上層の誘電体層１２７ｂの誘電率を低下させることにより容量を低下させ、上層の膜厚を厚くすることなくそこに溜まる電荷の量を減少させて放電を容易に制御できるようになる。したがって、図１２に示す従来例では、放電領域が広がるために隣接セルとのクロストークなどが発生するが、本発明の実施の形態によればこれらの課題を解決することができる。
さらに、その他の高効率化として、蛍光体からの発光の取り出し効率を上げる、すなわち開口率を上げる方法があるが、前面基板１２３には電極の抵抗を下げる目的で形成されるバス電極１２４ｂ、１２５ｂはメタルで形成されているため、その部分は光を通さず開口率が低下する。このため、バス電極１２４ｂ、１２５ｂを可能な限り発光領域から離す必要がある。しかし、その場合には平行に走る隣のセルの電極との距離が狭くなるため、電荷の移動が容易に起こり、発光を望まないセルが発光する、いわゆるクロストークが発生し表示品質が著しく低下する。この観点から考えると、放電に使われる電荷がバス電極１２４ｂ、１２５ｂから放電ギャップ側に抑制される必要がある。すなわち、バス電極１２４ｂ、１２５ｂから非発光領域にかけては、上述したように誘電体層１２７の容量を小さくしてクロストークを抑制できる十分な誘電体層の厚さが必要になる。
実施の形態２においては、バス電極１２４ｂ、１２５ｂから非発光領域において膜厚が厚くなる上層の誘電体層１２７ｂの誘電率を下層の誘電体層１２７ａよりも小さくすることで、その領域の容量を小さくすることができ、そこに溜まる電荷を抑制することができる。また、容量を小さくすると、その部分での放電開始電圧もそれに伴って上昇するため、その部分での放電がさらに抑制されることとなり、これにより隣接セルとのクロストークを大幅に抑制することができる。
なお、凹部１２７ｃの形状は上記の形状以外に、円柱、円錐、三角柱、三角錐などの形状でもよく、上記実施の形態に限るものではない。
つぎに、ＰＤＰの製造方法について、説明する。
まず、前面基板１２３としてのガラス基板上に、ＩＴＯやＳｎＯ2などからなる透明電極材料膜をスパッタ法により一様に成膜する。透明電極材料膜の膜厚は約１００ｎｍである。つぎに、透明電極材料膜上に、ノボラック樹脂を主成分とするポジ型レジストを１．５μｍ〜２．０μｍの膜厚で塗布し、所望のパターンの露光乾板を介して紫外線を露光し、レジストを硬化させる。つぎに、アルカリ水溶液で現像を行い、レジストパターンを形成する。その後、塩酸を主成分とする溶液に基板を浸漬させてエッチングを行い、不要部分の除去を行い、最後にレジストを剥離して透明電極１２４ａ、１２５ａを形成する。
つぎに、ＲｕＯ2などからなる黒色顔料、ガラスフリット（ＰｂＯ−Ｂ2Ｏ3−ＳｉＯ2系やＢｉ2Ｏ3−Ｂ2Ｏ3−ＳｉＯ2系など）を含有する黒色電極材料膜と、Ａｇなどの導電性材料、ガラスフリット（ＰｂＯ−Ｂ2Ｏ3−ＳｉＯ2系やＢｉ2Ｏ3−Ｂ2Ｏ3−ＳｉＯ2系など）を含有する金属電極材料膜とからなる電極材料膜を形成する。その後、所望のパターンの露光乾板を介して紫外線を照射し露光部を硬化させ、その後、アルカリ性現像液（０．３ｗｔ％の炭酸ナトリウム水溶液）を用いて現像してパターンを形成する。その後、空気中でガラス材料の軟化点以上の温度で焼成を行い、電極を基板に固着させる。このように透明電極１２４ａ、１２５ａ上にバス電極１２４ｂ、１２５ｂを形成することにより、表示電極を形成することができる。
つぎに、ガラス粉末、結着樹脂、および溶剤を含有するペースト状のガラス粉末含有組成物（ガラスペースト組成物）を、例えばダイコート法を用いて表示電極が固定されたガラス基板よりなる前面基板１２３の表面に塗布して乾燥し、焼成することにより、誘電体層１２７を形成する。なお、ガラスペースト組成物を支持フィルム上に塗布し、塗膜を乾燥して膜形成材料層を形成し、支持フィルム上に形成された膜形成材料層（シート状誘電体材料）を用いて２層からなる誘電体層１２７を形成してもよい。この場合、誘電体層１２７はシート状誘電体材料のカバーフィルムを剥離した後、誘電体材料層の表面が前面基板１２３に接するようにシート状誘電体材料を重ね合わせながら、支持フィルム側から加熱ローラーで圧着してガラス基板に固着する。その後、ガラス基板上に固着された誘電体材料層から支持フィルムを剥離除去する。このとき、圧着に使用する手段としては、加熱ローラー以外に加熱しない単なるローラーでもよい。
また、凹部１２７ｃを形成する方法としては、放電空間側の上層に前記ガラスペースト組成物に感光性材料を添加して感光性ガラスペースト組成物を作製し、上述した方法で電極を覆った後、露光、現像して所望のパターンを形成する方法が挙げられる。
また、上層の誘電体層１２７ｂと下層の誘電体層１２７ａに含有されるガラス粉末の誘電率は、それぞれ異なっている。そして、この誘電体層１２７には、エッチングなどにより放電セルとなる発光画素領域に凹部１２７ｃを形成することにより、厚みの厚い部分と薄い部分を有する構造としている。
その後、ＭｇＯを電子ビーム蒸着法により誘電体層１２７に一様に成膜して、膜厚約６００ｎｍの保護膜を形成することにより、上層の誘電体層１２７ｂと下層の誘電体層１２７ａとの誘電率とが異なる所望の立体構造の誘電体層１２７を有するＰＤＰが得られる。
以上のように本発明の実施の形態２におけるＰＤＰによれば、前面板１２１の誘電体層１２７を誘電率の異なる少なくとも２層構造とし、かつ誘電体層１２７の放電空間側の表面に放電セル毎に凹部１２７ｃを形成することにより、放電を制御することができ、効率の向上と画質の向上を達成できる。
（実施の形態３）
以下、本発明の実施の形態３におけるＰＤＰについて説明する。実施の形態３は、実施の形態２に関する応用例である。
実施の形態２に示した誘電体層１２７が誘電率の異なる２層構造により構成されているのに対して、実施の形態３では軟化点の異なる２層構造としている。以下、図１０〜図１２を用いて説明する。実施の形態３の基本構成は実施の形態２と同様である。
図１０、図１２に示すように、誘電体層１２７は下層の誘電体層１２７ａと軟化点が異なる上層の誘電体層１２７ｂとから形成されている。好ましくは下層の誘電体層１２７ａより上層の誘電体層１２７ｂの軟化点が低くなるように形成する。また、凹部１２７ｃは隔壁よりも内側に位置するように、例えば隔壁から少なくとも２０μｍ離すことが好ましい。ここで、この誘電体層１２７の材料としては、実施の形態２における誘電体層と同様の材料などを挙げることができる。
また、上層の誘電体層１２７ｂの軟化点は、下層の誘電体層１２７ａの軟化点より低く、上層の誘電体層１２７ｂ形成後の、保護膜の形成時の温度や、封着、排気ベーキング時の温度より高いことが好ましい。これは、形成した上層の誘電体層１２７ｂが、後の熱プロセスにより再軟化することを防止するためである。
例えば、保護膜の形成時の温度や、封着、排気ベーキング時の温度が５００℃程度というような高温の場合、上層の誘電体層１２７ｂの軟化点はそれよりも高いことが要求され、そのような場合には、例えば、下層の誘電体層１２７ａの軟化点を５７０℃から６００℃とし、上層の誘電体層１２７ｂの軟化点を５４０℃から５７０℃とする。ここで、軟化点の調整は、誘電体層１２７を形成する材料中のＰｂＯの組成比やＳｉＯ2の組成比を変更することにより行う。一般的に、ＰｂＯの組成比を高くすると軟化点が低下し、また、ＳｉＯ2の組成比を下げると、同様に軟化点が低下する。軟化点が６００℃付近のガラス粉末としては、例えば、全体を１００重量％として、酸化鉛（ＰｂＯ）４５重量％〜６５重量％、酸化硼素（Ｂ2Ｏ3）１０重量％〜３０重量％、酸化硅素（ＳｉＯ2）１０重量％〜３０重量％、添加物として酸化カルシウム（ＣａＯ）１重量％〜１０重量％、酸化アルミニウム（Ａｌ2Ｏ3）０重量％〜３重量％という組成のものが挙げられ、これに対して軟化点を３０℃下げるためには、ＰｂＯの重量％を５％〜１０％下げることで実現できる。
また、保護膜の形成時の温度や、封着、排気ベーキング時の温度が、例えば４００℃程度というような場合、上層の誘電体層１２７ｂの軟化点としては、４００℃以上であればよく、上層の誘電体層１２７ｂと下層の誘電体層１２７ａとの軟化点の温度差を大きくすることができるため、よりよい効果を発揮する。この場合、例えば、上層の誘電体層１２７ｂの軟化点を４００℃から５００℃とし、下層の誘電体層１２７ａの軟化点を５００℃から６００℃とする。ここで、軟化点が４００℃から５００℃のガラス粉末の成分としては、ＰｂＯの組成比を高める、または、ＳｉＯ2の組成比を下げることで作製できる。例えば、全体を１００重量％として、酸化鉛（ＰｂＯ）５５重量％〜８５重量％、酸化硼素（Ｂ2Ｏ3）１０重量％〜３０重量％、酸化硅素（ＳｉＯ2）１重量％〜２０重量％、添加物として酸化カルシウム（ＣａＯ）１重量％〜１０重量％、酸化アルミニウム（Ａｌ2Ｏ3）０重量％〜３重量％などが挙げられる。また、軟化点が５００℃から６００℃のガラス粉末の成分としては、前述とは逆に、ＰｂＯの組成比を下げる、またはＳｉＯ2の組成比を上げることにより作製でき、例えば、全体を１００重量％として、酸化鉛（ＰｂＯ）４５重量％〜６５重量％、酸化硼素（Ｂ2Ｏ3）１０重量％〜３０重量％、酸化硅素（ＳｉＯ2）１０重量％〜３０重量％、添加物として酸化カルシウム（ＣａＯ）１重量％〜１０重量％、酸化アルミニウム（Ａｌ2Ｏ3）０重量％〜３重量％などが挙げられる。以上のように、軟化点の異なるガラス粉末を使用して軟化点の異なる誘電体層１２７を形成するものである。
さらに、誘電体層１２７に凹部１２７ｃを形成する方法としては、例えば誘電体層１２７を２層とし、下層の誘電体層１２７ａを形成した後、その上に凹部１２７ｃを有する上層の誘電体層１２７ｂを積層することで形成するという方法が挙げられる。この場合、上層の誘電体層１２７ｂの焼成温度が下層の誘電体層１２７ａの焼成温度と同じ温度であると、上層の誘電体層１２７ｂの焼成時に下層の誘電体層１２７ａも再軟化してしまう。そのため、上層の誘電体層１２７ｂに形成した凹部１２７ｃの形状が保持されにくくなり、誘電体層１２７の凹部１２７ｃの形状が悪化してしまうという問題が生じる場合がある。
しかしながら、本実施の形態によれば、表示電極を覆う下層の誘電体層１２７ａより放電空間側の上層にある誘電体層１２７ｂの方の軟化点を低く構成しているため、下層を焼成した後に上層を塗布、乾燥し、焼成する段階において、下層が再軟化することがなく、安定した形状の凹部１２７ｃを形成することが可能となる。
以上のように、実施の形態３のＰＤＰによれば、誘電体層１２７を軟化点の異なる少なくとも２層構造とし、かつ誘電体層１２７の放電空間側の表面に放電セル毎に凹部１２７ｃを精度よく形成することが可能となり、放電を効率よく制御して効率の向上と画質の向上を達成できる。
（実施の形態４）
以下、本発明の実施の形態４におけるＰＤＰについて、図１３〜図２１を用いて説明する。実施の形態４は、実施の形態１に適用可能な放電セルの構造に関する応用例を示している。
図１３、図１４は前面板の放電セル部分を拡大して示している。図面に示すように、誘電体層１２７は、表示電極１２６を覆うように前面基板１２３上に形成したものであり、この誘電体層１２７の放電空間側の表面には、放電セル毎に凹部１００が形成されている。さらに、凹部１００は隔壁よりも内側に位置するように形成されており、この場合好ましくは、隔壁から少なくとも２０μｍ離れた位置に形成するのがよい。
また、放電空間に放電ガスとして、Ｘｅを含む混合ガスを封入するとともに、Ｘｅ分圧を５％〜３０％としている。Ｘｅ以外のガス成分としては、例えば、Ｎｅ、Ｈｅなどが挙げられ、これらのガス成分の分圧は、合計が、Ｘｅの分圧を差し引いた７０％〜９５％であれば、任意に決めればよい。
ところで、ＰＤＰの高効率化を達成するために、放電ガス中のＸｅ分圧を上昇させる方法が一般的に知られている。しかし、Ｘｅ分圧を上昇させると、放電電圧が上昇する問題が生じるとともに、紫外線の発生量が多くなり、容易に輝度飽和を起こす問題が生じる。そのために、誘電体層の膜厚を厚くして誘電体の容量を小さくし、１回のパルスで形成される電荷を低下させる必要が生じる。誘電体層の膜厚の増加に伴い、誘電体層自体の透過率が低下して効率が低下する。また、単に膜厚を増加させると、放電電圧がさらに増加する問題が生じる。
しかしながら、放電ガス中のＸｅ分圧を５％〜３０％としても、誘電体層１２７の放電空間側の表面に、放電セル毎に凹部１００を形成して電流を制御することにより、高Ｘｅ分圧で発生する輝度飽和を防止することが可能となる。すなわち、各発光画素領域において最適なサイズの凹部１００を形成することで放電領域を制限して放電電流を制御することができる。また凹部１００の形状またはサイズを変えることにより任意に流れる電流量を制限することができる。また、各放電セル毎に凹部１００を形成し、かつ隔壁よりも内側に凹部１００を形成することで、放電を凹部１００の底面のみに制御して隔壁付近での放電を抑制できる。
実施の形態４では、電流制御を誘電体層１２７に凹部１００を形成することにより行うため、回路や駆動方法を変えることなく高いＸｅ分圧とすることができる。また、誘電体層１２７を薄膜化して放電電圧を低下させても、誘電体層１２７の凹部１００の形状を小さくすることで電流を制御することができる。なお、良好な効果を得るためには、放電ガス中のＸｅ分圧を５％以上とすればよいが、より好ましくは、誘電体層１２７の膜厚低下による放電電圧の低下によって、高Ｘｅ分圧によって上昇する放電電圧をキャンセルするという観点からすると、Ｘｅ分圧は１０％〜２０％とするのがよい。
つぎに、誘電体層１２７に形成する凹部の他の構造例について説明する。
図１４に示す構造例は、円柱形状の凹部１０１を形成したものであり、また、図１５に示す構造例では、八角形の多角形状の凹部１０２を形成し、図１６に示す構造例では、四角柱形状とするとともに、その凹部１０３のコーナー部が曲面１０３ａを有して形成したものである。
上述したように、誘電体層１２７に凹部を形成する場合に、その形状として、円柱形状の凹部１０１、または八角形などの多角形状の凹部１０２、または四角柱形状で四角に曲面１０３ａをもつ凹部１０３とすることで、誘電体層１２７を焼成する際のコーナー部への応力集中を抑制し、形状変形を抑制することができる。
なお、実施の形態４に適用可能な凹部の形状としては、上記のもの以外に、円錐形状、楕円柱形状、楕円錐形状や多角錐形状、または四角錐形状で四角に曲面を形成した形状のものを使用することができる。
図１７に実施の形態４におけるＰＤＰの放電セル部分の他の構造を示している。図１７に示すように、誘電体層１２７の放電空間側の表面には、発光画素領域を形成する放電セル毎に少なくとも２つの凹部１０４を形成している。この凹部１０４は、図１７に示すようにバス電極１２４ｂ、１２５ｂおよび隔壁よりも内側の部分に、表示電極１２６に対して平行な方向に並設されるように島状に分離して形成されている。このような構成によれば、図１８のＡのように、放電を凹部１０４の底面から放電ギャップ１３４を挟んで突出する部分を超えて放電することになり、放電距離が伸び、そのため放電ガス中のＸｅが励起される確率が増加し、放電の制御と高効率を両立することができる。さらに、放電は凹部１０４の底面のみで発生するため、放電セル内部の放電位置をセル中央から分散させることができる。
図１９〜図２１にパネルの発光画素領域となる放電セル部分の構造を示している。図１９に示す例は、誘電体層１２７に形成する凹部１０４を、バス電極１２４ｂ、１２５ｂおよび隔壁よりも内側の部分に、表示電極１２６に対して直交する方向に並設されるように島状に分離して形成したものである。
また、図２０、図２１に示す例は、それぞれ図１７、図１９に対応させた例で、放電セル毎の凹部１０４を結ぶように少なくとも１つの溝部１０５を形成した形状としたものである。このように放電セル毎の凹部１０４を結ぶように少なくとも１つの溝部１０５を形成することで、その部分から放電を発生させることができ、放電の種火としての役割をもたせることができる。これにより、放電電圧を低下させることができ、効率を向上させることができる。すなわち、この場合は、溝部１０５から放電を開始することができ、放電電圧の低下は溝部１０５で確保し、放電距離の増加は２つの凹部１０４で確保することができる。
なお、以上述べた実施の形態４においては、誘電体層１２７を誘電率の異なる少なくとも２層構造とし、かつ誘電体層１２７の放電空間側の表面に放電セル毎に凹部１００、１０１、１０２、１０３、１０４、および溝部１０５を形成してもよい。この場合は、凹部１００、１０１、１０２、１０３、１０４の底面より放電空間側に形成される誘電体層１２７の誘電率を低下させることで、その上部に蓄積される電荷を低下することができる。これにより、隣接セルとの誤放電を防止することができる。
また、蛍光体層を放電セルに対応させて赤、緑、青の色を順に配列して形成し、放電セル毎の凹部１００、１０１、１０２、１０３、１０４の大きさを蛍光体層の色毎に異ならせた構成としてもよい。この場合は、凹部１００、１０１、１０２、１０３、１０４のサイズにより発光を制御することができるため、例えば青の凹部１００、１０１、１０２、１０３、１０４の底面積を他の緑、赤の凹部１００、１０１、１０２、１０３、１０４よりも大きくすることで色温度を向上させることができる。さらに、高Ｘｅと併用することで、さらにその効果を増すことができる。
以上のように、実施の形態４のＰＤＰによれば、放電空間に放電ガスとして、Ｘｅを含む混合ガスを封入するとともに、Ｘｅ分圧を５％〜３０％とし、かつ誘電体層の放電空間側の表面に、放電セル毎に凹部を形成しており、このことにより、放電の制御が可能となり、高Ｘｅ分圧による効率の向上を有効に活用することができ、パネルの効率の向上と画質の向上を達成することができる。
（実施の形態５）
以下、本発明の実施の形態５によるＰＤＰについて、図２２〜図３７を用いて説明する。実施の形態５は、実施の形態１に適用可能な放電セルの構造に関する応用例を示している。
図２２は、実施の形態５によるＰＤＰの前面板の一部の斜視図を示している。表示電極２２６を覆うように前面基板２２３上に形成した誘電体層２２７の放電空間側の表面には、放電セル毎に凹部２２７ａが形成されている。また、図２３には、その凹部２２７ａと表示電極２２６および隔壁２３２との位置関係を示しており、この図２３に示すように、凹部２２７ａは隔壁２３２よりも内側に形成されている。
そして、表示電極２２６は、表示ラインＡ毎に放電ギャップ２２４を介して対向するように配列して形成した透明電極からなる放電電極２２５ａと、この放電電極２２５ａに給電するためのバス電極２２５ｂとから構成され、表示電極２２６の放電電極２２５ａは、凹部２２７ａの底面において放電ギャップ２２４を介して対向するようにバス電極２２５ｂから垂直に放電ギャップ２２４に向けて突出させて形成している。この放電電極２２５ａは、凹部２２７ａの底面において放電ギャップ２２４を介して対向する部分の幅が凹部２２７ａの幅と同等、または凹部２２７ａの幅よりも狭くなるように構成している。図２３に示す例は、放電電極２２５ａの放電ギャップ２２４を介して対向する部分の幅を、凹部２２７ａの幅よりも狭く構成した例を示したものである。
ここで、ＰＤＰの高効率化を達成するためには、各発光画素領域において放電を制御することが不可欠である。特に、表示電極２２６に垂直な方向の放電の広がりにおいては、バス電極２２５ｂが隔壁２３２からの発光光を遮ってしまい無駄となるため、遮蔽される部分にまで放電が広がらないように抑制することが有効である。
また、表示電極２２６に対して垂直な方向の放電だけではなく、平行な方向の放電を抑制することも、効率向上には有効となる。なぜならば、放電が表示電極２２６と平行な方向に広がり、隔壁２３２近傍まで放電が広がってしまうと、隔壁２３２付近で電子温度が低下してしまい、効率の低下を招く恐れがあるためである。
さらにまた、隔壁２３２付近で放電を行うと隔壁２３２が負に帯電することが知られており、これにより正イオンが隔壁２３２にひきつけられる。そのため、電子−イオン間の再結合の発生や、隔壁２３２へのイオン爆撃により隔壁２３２がエッチングされてしまい、このエッチングされた隔壁２３２が別の蛍光体層や隔壁２３２に降り積もるなどして特性を劣化させる恐れがある。
本発明の実施の形態５においては、各放電セル毎に凹部２２７ａを形成し、かつ隔壁２３２よりも内側に凹部２２７ａを形成しているので、放電を凹部２２７ａの底面のみに制御することができる。したがって、放電が表示電極２２６に対して垂直方向に、隔壁２３２からの発光光を遮るバス電極２２５ｂにまで広がることや、表示電極２２６に対して平行方向に、隔壁２３２近傍にまで広がることを抑制することができる。さらに、凹部２２７ａの側面にもＭｇＯが形成されているため、凹部２２７ａ側面でのエッチングの恐れは少ない。さらに、表示電極２２６の放電電極２２５ａは、凹部２２７ａの底面において放電ギャップ２２４を介して対向するようにバス電極２２５ｂから垂直に放電ギャップ２２４に向けて突出して形成した構成であることから、隔壁２３２から放電電極２２５ａは離れた構成となっている。そのため、隔壁２３２近傍に電荷が蓄積されることが抑制され、隔壁２３２近傍での放電を抑制する効果がさらに増すこととなる。
ここで、この放電電極２２５ａを透明電極により作成した場合には、隔壁２３２での発光を効率よく取り出すことができる。
これに対して、放電電極２２５ａをバス電極２２５ｂと同じく不透明な金属電極で構成した場合は、低コスト化を達成することができる。但しこの場合、放電電極２２５ａで隔壁２３２からの発光光が遮蔽されることとなるため、放電電極２２５ａは、放電ギャップ２２４は変えずにその面積を小さくすることにより、発光を取り出す効率を改善することが好ましい。そのような構成の一例として、例えば図２４には、放電電極２２５ａの、凹部２２７ａの底面において放電ギャップ２２４を介して対向する部分が複数に分割された形状を示している。また、図２５には、放電電極２２５ａの、凹部２２７ａの底面において放電ギャップ２２４を介して対向する部分が中空形状とした形状を示す。これらの形状によって、同時に、放電電極２２５ａの面積の縮小による消費電流の低減の効果を得ることができ、これは放電電極２２５ａとして透明電極を用いた場合にも同様である。
ここで、凹部２２７ａの形状としては図２３に示すような長方形に限るものではなく、その幅が、放電電極２２５ａが放電ギャップ２２４を介して対向する部分の幅よりも広いものであれば、その形状は問わない。
図２６に、凹部２２７ａの他の形状の一例を示す。図２６（ａ）には、凹部２２７ａの角部が丸みをもったものを示している。また図２６（ｂ）には、凹部２２７ａの形状として台形形状であるものを示している。また図２６（ｃ）には、台形形状で角部が丸みをもった、卵型や樽型の形状を含む形状を示している。
また、凹部２２７ａは、一方の表示電極２２６である走査電極上に重なる部分の面積を大きくすることで、書込み操作時において前面板の表示電極２２６の一方である走査電極とデータ電極との間で放電が発生しやすくなり、パネルの駆動マージンを広く取ることが可能となる。
さらに電極構成の別の例を、図２７に示す。図２７（ａ）は凹部２２７ａと表示電極２２６の一方である走査電極とが重なる面積を大きくするために、放電ギャップ２２４に対して、表示電極２２６の一方である走査電極側に片寄らせて凹部２２７ａを形成した例を示し、図２７（ｂ）は、上述した効果を増すために、凹部２２７ａは、その一部が走査電極のバス電極２２５ｂ上に位置するように形成した構成を示している。なお、これらの構成においても、凹部２２７ａの形状は図２６に示すような形状とすることができる。
ここで、図２７（ｂ）に示す構成の場合、凹部２２７ａでの誘電体層２２７の厚みがバス電極２２５ｂの部分で薄くなるため、この部分での誘電体層２２７の絶縁耐圧の信頼性が低下する恐れがある。そこで、凹部２２７ａの、バス電極２２５ｂ上に位置する部分は、できる限り小さく形成することが好ましい。このような形状の凹部２２７ａとして、凹部２２７ａが、その一部が突出する突出部を有することで、バス電極２２５ｂ上に位置するようにした形状を挙げることができる。具体的には、例えば図２８（ａ）には、曲面形状の突出部２２７ｂをもつ例を示し、また図２８（ｂ）には、尖った形状の突出部２２７ｂをもつ例を示す。
なお、凹部２２７ａの形状は多角形でも、円、楕円でもよく、上記目的を達成すれば、上記説明に限るものではない。
つぎに、実施の形態５によるＰＤＰに関し、凹部の構成が異なる応用例について、図面を用いて説明する。図２９は実施の形態５におけるＰＤＰの前面板の一部の斜視図を示している。図２９において、表示電極２２６を覆うように、誘電体層２２７の放電空間側の表面には、放電セル毎に２つの凹部２２７ｃ、２２７ｄが形成されている。また、図３０には、その凹部２２７ｃ、２２７ｄと表示電極２２６および隔壁２３２との位置関係を示しており、この図３０に示すように、凹部２２７ｃ、２２７ｄは隔壁２３２よりも内側に形成されている。表示電極２２６は、表示ラインＡ毎に放電ギャップ２２４を介して対向するように配列して形成した透明電極からなる放電電極２２５ａと、この放電電極２２５ａに給電するためのバス電極２２５ｂとから構成され、表示電極２２６の放電電極２２５ａは、凹部２２７ｃ、２２７ｄの底面において放電ギャップ２２４を介して対向するようにバス電極２２５ｂから垂直に放電ギャップ２２４に向けて突出させて形成している。この放電電極２２５ａは、凹部２２７ｃ、２２７ｄの底面において放電ギャップ２２４を介して対向する部分の幅が凹部２２７ｃ、２２７ｄの幅と同等、または凹部２２７ｃ、２２７ｄの幅よりも狭くなるように構成されている。なお、図３０に示す例は、放電電極２２５ａの放電ギャップ２２４を介して対向する部分の幅を、凹部２２７ｃ、２２７ｄの幅よりも狭く構成したものである。
図３１に、実施の形態５によるＰＤＰにおいて、誘電体層２２７に２つの凹部２２７ｃ、２２７ｄを形成した場合の効果を説明するための図を示す。図３１において、実線Ａは放電を示している。図３１において、２つの凹部２２７ｃ、２２７ｄの底面の誘電体層２２７の膜厚が低下するため、その部分の容量が大きくなる。そのため、放電のための電荷は凹部２２７ｃ、２２７ｄの底面に集中的に形成されることとなり、放電領域を制限することができる。
さらに、図３１のように放電ギャップ２２４を挟んで凹部２２７ｃ、２２７ｄを２個形成した構成であり、放電Ａは、放電ギャップ２２４を挟んで凹部２２７ｃの底面と凹部２２７ｄの底面との間で発生する。そのため放電距離が伸びて、放電ガスが励起される確率が増加し、放電の制御と高効率を両立することができる。これは、放電ガス中のＸｅの分圧を高くした場合により効果的となる。
ここで、放電電極２２５ａの形状は、図３２に示すような、放電電極２２５ａが、凹部２２７ｃ、２２７ｄの底面において放電ギャップ２２４を介して対向する部分が複数に分割された形状とすることや、図３３に示すように、放電電極２２５ａを中空形状とすると、実施の形態１と同様の効果を得ることができる。
また、凹部２２７ｃ、２２７ｄの形状は、図３０に示す長方形に限るものではなく、放電電極２２５ａが放電ギャップ２２４を介して対向する部分の幅よりも広いものであればその形状は問わない。図３４に、凹部２２７ｃ、２２７ｄの他の形状の一例を示す。図３４（ａ）には、凹部２２７ｃ、２２７ｄのそれぞれの角部が丸みをもったものを示している。また図３４（ｂ）には、凹部２２７ｃ、２２７ｄの大きさが異なるものを示している。
また、凹部２２７ｃ、２２７ｄのいずれか一方は、一方の表示電極２２６である走査電極上に位置する部分、すなわち重なる部分の面積を大きくすることで、書込み操作時において前面板の表示電極２２６の一方である走査電極とデータ電極との間で放電が発生しやすくなり、パネルの駆動マージンを広く取ることが可能となる。
このような電極構成の一例を図３５に示す。図３５（ａ）には、凹部２２７ｃを凹部２２７ｄより大きく形成することで、重なる面積を大きくした構成を示す。また、図３５（ｂ）には、凹部２２７ｃ、２２７ｄの大きさは同じであるが、放電ギャップ２２４に対して走査電極側に片寄らせて形成することで、凹部２２７ｃが放電電極２２５ａと重なる面積を、凹部２２７ｄが放電電極２２５ａと重なる面積より大きくした構成を示す。また、図３５（ｃ）には、上述した効果を増すために、凹部２２７ｃは、その一部が走査電極のバス電極２２５ｂ上に位置するように形成した構成を示している。なお、これらの構成においても、凹部２２７ｃ、２２７ｄの形状は図３４に示すような形状とすることができる。
ここで、図３５（ｃ）に示すような構成の場合、凹部２２７ｃでの誘電体層２２７の厚みがバス電極２２５ｂの部分で薄くなるため、この部分での誘電体層２２７の絶縁耐圧の信頼性が低下する恐れがある。そこで、凹部２２７ｃの、バス電極２２５ｂ上に位置する部分は、できる限り小さく形成することが好ましい。このような形状の凹部２２７ｃとして、凹部２２７ｃが、その一部が突出する突出部を有することで、バス電極２２５ｂ上に位置するようにしたものを挙げることができる。具体的には、例えば図３６（ａ）には、曲面形状の突出部２２７ｂをもつ例を示し、また図３６（ｂ）には、尖った形状の突出部２２７ｂをもつ例を示す。
また、図３７に、凹部２２７ｃ、２２７ｄの他の形態を示す。図３７（ａ）に示す例では、放電セル毎の凹部２２７ｃ、２２７ｄを結ぶように少なくとも１つの溝部２２７ｅを形成したもので、この場合は、放電開始電圧の低下と放電距離の増加の両立が可能となる。図３７（ｂ）に示す例では、２つの凹部２２７ｃ、２２７ｄをバス電極２２５ｂに垂直となるように並べて形成したもので、この場合は、放電開始電圧を低下させることができる。さらに、図３７（ｃ）に示す例では、図３７（ｂ）に示すようにバス電極２２５ｂに垂直となるように並べて形成した２つの凹部２２７ｃ、２２７ｄを結ぶように少なくとも１つの溝２２７ｅを形成したものである。
なお、以上の説明では、２つの凹部２２７ｃ、２２７ｄを形成した例を説明したが、２つ以上形成してもよく、また凹部の形状は多角形でも、円、楕円でもよく、上記目的を達成すれば、上記説明に限るものではない。
以上のように、実施の形態５のＰＤＰによれば、放電を制御することができるとともに、書込み期間の駆動を安定させることができ、また、高Ｘｅ分圧による効率の向上を有効に活用することができ、パネルの効率の向上と画質の向上を達成することができる。
以上述べたように、本発明のＰＤＰによれば、高精細であっても書込み特性を安定させるとともに、隣接する放電セル間での誤放電を防止でき、かつ、走査電極とデータ電極との間での書込み放電を確実に発生させ、良好な画像表示が可能なＰＤＰを実現することができる。
本発明にかかるＰＤＰは、高精細でも高品質な画像表示が可能なＰＤＰを実現し、大面積のプラズマディスプレイ装置などに有用である。
本発明の実施の形態１におけるＰＤＰの構造を示す断面図 同ＰＤＰの前面板側の電極配列を示す平面図 同ＰＤＰの前面板側の放電セル部分の構造を示す斜視図 同ＰＤＰの背面板側の構造を示す斜視図 同ＰＤＰの放電セルにおける放電状態を示す前面板の断面図 同ＰＤＰの電極配列図 同ＰＤＰの駆動方法を示す駆動波形図 同ＰＤＰのプライミング放電からの時間経過と放電遅れとの関係を示す図 同ＰＤＰにおける他の構造例を示す断面図 本発明の実施の形態２と実施の形態３におけるＰＤＰの放電セル部分の構造を示す斜視図 同ＰＤＰの放電セルにおける放電状態を示す前面板の断面図 従来のＰＤＰの放電セルにおける放電状態を示す前面板の断面図 本発明の実施の形態４におけるＰＤＰの放電セル部分の構造を示す斜視図 同ＰＤＰの放電セル部分の他の構造を示す斜視図 同ＰＤＰの放電セル部分の他の構造を示す斜視図 同ＰＤＰの放電セル部分の他の構造を示す斜視図 同ＰＤＰの放電セル部分の他の構造を示す斜視図 同ＰＤＰの放電セルにおける放電状態を示す前面板の断面図 同ＰＤＰの放電セル部分の他の構造を示す斜視図 同ＰＤＰの放電セル部分の他の構造を示す斜視図 同ＰＤＰの放電セル部分の他の構造を示す斜視図 本発明の実施の形態５におけるＰＤＰの放電セル部分の構造を示す斜視図 同ＰＤＰの要部の配置関係を示す平面図 同ＰＤＰの要部の他の配置関係を示す平面図 同ＰＤＰの要部の他の配置関係を示す平面図 同ＰＤＰの要部の他の配置関係を示す平面図 同ＰＤＰの要部の他の配置関係を示す平面図 同ＰＤＰの要部の他の配置関係を示す平面図 同ＰＤＰのＰＤＰの放電セル部分の他の構造を示す斜視図 同ＰＤＰの要部の他の配置関係を示す平面図 同ＰＤＰの放電セルにおける放電状態を示す前面板の断面図 同ＰＤＰの要部の他の配置関係を示す平面図 同ＰＤＰの要部の他の配置関係を示す平面図 同ＰＤＰの要部の他の配置関係を示す平面図 同ＰＤＰの要部の他の配置関係を示す平面図 同ＰＤＰの要部の他の配置関係を示す平面図 同ＰＤＰの放電セル部分の構造を示す斜視図
符号の説明
１，１２３，２２３ 前面基板
２ 背面基板
３ 放電空間
４，１５，１６，１２７，１２７ａ，１２７ｂ，２２７ 誘電体層
５ 保護膜
６，１２４ 走査電極
７，１２５ 維持電極
６ａ，７ａ，１２４ａ，１２５ａ 透明電極
６ｂ，７ｂ，１２４ｂ，１２５ｂ，２２５ｂ バス電極
６ｂ’，２２７ｂ 突出部
８ 光吸収層
９ データ電極
１０，２３２ 隔壁
１０ａ 縦壁部
１０ｂ 横壁部
１１ 放電セル
１２ 蛍光体層
１３ 隙間部
１３ａ プライミング空間
１４ プライミング電極
１７，１００，１０１，１０２，１０３，１０４，１２７ｃ，２２７ａ，２２７ｃ，２２７ｄ 凹部
１８，１３４，２２４ 放電ギャップ
１９ 発光画素領域
２０ 非発光領域
１０３ａ 曲面
１０５，２２７ｅ 溝部
１２１ 前面板
１２６，２２６ 表示電極
２２５ａ 放電電極

Claims (23)

  1. 互いに平行に配置され誘電体層に覆われた複数の走査電極および複数の維持電極よりなる一対の表示電極を有する第１の基板と、平行に配置された複数のデータ電極と前記データ電極と交差する方向に配置された複数のプライミング電極とを有する第２の基板とを、前記第１の基板上の前記走査電極および前記維持電極と前記第２の基板上の前記データ電極とが交差する方向に対向配置して放電空間を形成するとともに、前記走査電極および前記維持電極と前記データ電極とを備えた複数の主放電セルと、前記主放電セルに隣接して隔壁により区画された隙間部および前記走査電極と前記プライミング電極とを備えたプライミング放電セルとを形成し、前記誘電体層の前記放電空間側の表面に前記主放電セル毎に凹部を形成したことを特徴とするプラズマディスプレイパネル。
  2. 互いに平行に配置され誘電体層に覆われた複数の走査電極および複数の維持電極よりなる一対の表示電極を有する第１の基板と、平行に配置された複数のデータ電極と前記データ電極と交差する方向に配置された複数のプライミング電極とを有する第２の基板とを、前記第１の基板上の前記走査電極および前記維持電極と前記第２の基板上の前記データ電極とが交差する方向に対向配置して放電空間を形成するとともに、前記走査電極および前記維持電極と前記データ電極とを備えた複数の主放電セルと、前記主放電セルに隣接して隔壁により区画された隙間部および前記走査電極と前記プライミング電極とを備えたプライミング放電セルとを形成し、前記誘電体層の前記放電空間側の表面に前記主放電セル毎に凹部を形成し、放電ガスとしてＸｅ分圧が５％〜３０％のＸｅを含む混合ガスを封入したことを特徴とするプラズマディスプレイパネル。
  3. 放電ガスが、ＸｅとＮｅおよび／またはＨｅとを含むことを特徴とする請求項２に記載のプラズマディスプレイパネル。
  4. 凹部は円柱形状、円錐形状、楕円柱形状、楕円錐形状、角部が曲面を有する多角柱形状のいずれかであることを特徴とする請求項１または２に記載のプラズマディスプレイパネル。
  5. 主放電セル毎に少なくとも２つの凹部を形成したことを特徴とする請求項１または２に記載のプラズマディスプレイパネル。
  6. ２つの凹部が溝部によって連結されていることを特徴とする請求項５に記載のプラズマディスプレイパネル。
  7. 表示電極をそれぞれ放電電極と前記放電電極に給電するためのバス電極とにより構成するとともに、前記表示電極を表示ライン毎に放電ギャップを介して対向配列し、前記表示電極の前記放電電極を凹部の底部領域において前記バス電極から垂直に前記放電ギャップに向けて突出させて形成したことを特徴とする請求項１または２に記載のプラズマディスプレイパネル。
  8. 凹部の底部領域において放電ギャップを介して対向する放電電極の幅が、凹部の幅と同等またはそれよりも小さいことを特徴とする請求項７に記載のプラズマディスプレイパネル。
  9. 凹部の底部領域において放電ギャップを介して対向する放電電極が、複数に分割されていることを特徴とする請求項７に記載のプラズマディスプレイパネル。
  10. 凹部の底部領域において放電ギャップを介して対向する放電電極は、当該電極面がくりぬかれていることを特徴とする請求項７に記載のプラズマディスプレイパネル。
  11. 放電電極が透明電極であることを特徴とする請求項７から１０のいずれかに記載のプラズマディスプレイパネル。
  12. 表示電極およびデータ電極で形成される主放電セルにおいて、前記表示電極を覆う誘電体層が前記表示電極と重なり合うように凹部を有し、前記凹部と走査電極とが重なり合う面積を、前記凹部と維持電極とが重なり合う面積より大きくなるように構成したことを特徴とする請求項７から１０のいずれかに記載のプラズマディスプレイパネル。
  13. 主放電セルにおける凹部の位置を、走査電極側に片寄ったものとすることで、前記凹部と前記走査電極とが重なり合う面積を、前記凹部と維持電極とが重なり合う面積より大きくなるように構成したことを特徴とする請求項１２に記載のプラズマディスプレイパネル。
  14. 走査電極と維持電極とはそれぞれ透明電極と金属材料のバス電極とを備え、凹部が、前記走査電極とは少なくとも前記バス電極と重なり合い、前記維持電極とは前記透明電極とのみ重なり合うように、前記走査電極側に片寄っていることを特徴とする請求項１３に記載のプラズマディスプレイパネル。
  15. 表示電極を覆う誘電体層を少なくとも２層構造とし前記誘電体層の放電空間側の表面に凹部を形成したことを特徴とする請求項１または２に記載のプラズマディスプレイパネル。
  16. 誘電体層は、表示電極を覆うように形成した下層の誘電体層と、その上を覆うように放電空間側に形成された上層の誘電体層とから構成し、前記上層の誘電体層をくりぬいて凹部を形成したことを特徴とする請求項１５に記載のプラズマディスプレイパネル。
  17. 凹部の底面が下層の誘電体層となるように上層の誘電体層をくりぬいて形成したことを特徴とする請求項１６に記載のプラズマディスプレイパネル。
  18. 誘電体層を誘電率の異なる少なくとも２層構造としたことを特徴とする請求項１５から１７のいずれかに記載のプラズマディスプレイパネル。
  19. 上層の誘電体層の誘電率を下層の誘電体層の誘電率よりも小さくしたしたことを特徴とする請求項１８に記載のプラズマディスプレイパネル。
  20. 誘電体層を軟化点の異なる材料により形成した少なくとも２層構造としたことを特徴とする請求項１５から１７のいずれかに記載のプラズマディスプレイパネル。
  21. 上層の誘電体層を形成する材料の軟化点を下層の誘電体層を形成する材料の軟化点よりも小さくしたしたことを特徴とする請求項２０に記載のプラズマディスプレイパネル。
  22. 誘電体層は、ＺｎＯ−Ｂ2Ｏ3−ＳｉＯ2系の混合物、ＰｂＯ−Ｂ2Ｏ3−ＳｉＯ2系の混合物、ＰｂＯ−Ｂ2Ｏ3−ＳｉＯ2−Ａｌ2Ｏ3系の混合物、ＰｂＯ−ＺｎＯ−Ｂ2Ｏ3−ＳｉＯ2系の混合物、Ｂｉ2Ｏ3−Ｂ2Ｏ3−ＳｉＯ2系の混合物の中から選ばれるガラス粉末により構成したことを特徴とする請求項１８または２０に記載のプラズマディスプレイパネル。
  23. 互いに平行に配置され誘電体層に覆われた複数の走査電極および複数の維持電極よりなる一対の表示電極を有する第１の基板と、平行に配置された複数のデータ電極と前記データ電極と交差する方向に配置された複数のプライミング電極とを有する第２の基板とを、前記第１の基板上の前記走査電極および前記維持電極と前記第２の基板上の前記データ電極とが交差する方向に対向配置して放電空間を形成するとともに、前記走査電極および前記維持電極と前記データ電極とを備えた複数の主放電セルと、前記主放電セルに隣接して隔壁により区画された隙間部および前記走査電極と前記プライミング電極とを備えたプライミング放電セルとを形成し、前記誘電体層の前記放電空間側の表面に前記主放電セル毎に凹部を具備し、１フィールド期間を初期化期間、書込み期間、維持期間を有する複数のサブフィールドで構成し、前記サブフィールドの書込み期間において、前記プライミング電極の各々に対応する前記走査電極の走査に先だって対応する前記走査電極との間でプライミング放電を発生させるための電圧を前記プライミング電極の各々に印加することを特徴とするプラズマディスプレイパネル。
JP2004133137A 2004-04-28 2004-04-28 プラズマディスプレイパネル Pending JP2005317321A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004133137A JP2005317321A (ja) 2004-04-28 2004-04-28 プラズマディスプレイパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004133137A JP2005317321A (ja) 2004-04-28 2004-04-28 プラズマディスプレイパネル

Publications (1)

Publication Number Publication Date
JP2005317321A true JP2005317321A (ja) 2005-11-10

Family

ID=35444519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004133137A Pending JP2005317321A (ja) 2004-04-28 2004-04-28 プラズマディスプレイパネル

Country Status (1)

Country Link
JP (1) JP2005317321A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151343B2 (en) * 2003-03-27 2006-12-19 Matsushita Electric Industrial Co., Ltd. Plasma display panel having priming discharge cell
KR100795807B1 (ko) 2006-08-24 2008-01-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JP2009146851A (ja) * 2007-12-18 2009-07-02 Hitachi Ltd プラズマディスプレイパネルおよびプラズマディスプレイ装置
KR101117703B1 (ko) * 2009-02-13 2012-02-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151343B2 (en) * 2003-03-27 2006-12-19 Matsushita Electric Industrial Co., Ltd. Plasma display panel having priming discharge cell
KR100795807B1 (ko) 2006-08-24 2008-01-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JP2009146851A (ja) * 2007-12-18 2009-07-02 Hitachi Ltd プラズマディスプレイパネルおよびプラズマディスプレイ装置
KR101117703B1 (ko) * 2009-02-13 2012-02-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Similar Documents

Publication Publication Date Title
US6580227B2 (en) Plasma display panel, manufacturing method thereof, and plasma display
JP2003203571A (ja) プラズマディスプレイパネル
JP3623386B2 (ja) プラズマ表示パネルの駆動方法
KR100744325B1 (ko) 플라즈마 디스플레이 패널
JP2006216525A (ja) プラズマディスプレイ装置、プラズマディスプレイパネル及びその製造方法
JP2005317321A (ja) プラズマディスプレイパネル
JP4325244B2 (ja) プラズマディスプレイパネル
KR100768596B1 (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
JP4670990B2 (ja) プラズマディスプレイパネル
JP4409470B2 (ja) プラズマディスプレイパネル
US7652427B2 (en) Plasma display panel
US20090146568A1 (en) Plasma display panel
JP2008004436A (ja) プラズマディスプレイパネルおよびその製造方法
KR100862568B1 (ko) 플라즈마 디스플레이 패널
JP2005005261A (ja) プラズマディスプレイパネルおよびその製造方法
JP2005322637A (ja) プラズマディスプレイパネル
KR100452695B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
JP2005116349A (ja) プラズマディスプレイ装置
KR100278785B1 (ko) 플라즈마디스플레이패널의격벽제조방법
JP2006059587A (ja) プラズマディスプレイパネル
JP4403874B2 (ja) プラズマディスプレイパネル
KR100811529B1 (ko) 플라즈마 디스플레이 패널
KR100581931B1 (ko) 플라즈마 디스플레이 패널
JPH03101035A (ja) プラズマディスプレイパネル
JP2007165123A (ja) プラズマディスプレイパネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070227

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714