JP2005302230A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2005302230A JP2005302230A JP2004120263A JP2004120263A JP2005302230A JP 2005302230 A JP2005302230 A JP 2005302230A JP 2004120263 A JP2004120263 A JP 2004120263A JP 2004120263 A JP2004120263 A JP 2004120263A JP 2005302230 A JP2005302230 A JP 2005302230A
- Authority
- JP
- Japan
- Prior art keywords
- erase
- bank
- area
- command
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
【課題】NOR型フラッシュメモリにおいて、シリアルに並んだ複数のメモリブロック領域のデータ消去を、対象アドレスの全てを指定することなく簡単なアドレス指定によって自動的に一括消去する。
【解決手段】最小消去単位のメモリ領域であるブロックBLK0〜BLK255を一括消去可能であり、複数のブロックを単位とする集合体であるバンク毎に同時にアクセスして別々の動作を実行可能なNOR型フラッシュメモリにおいて、バンク消去モードを指定するコマンドが入力した時にはバンク内の複数のブロックのデータ消去を自動的に行わせるように制御する信号を生成し、エリア消去モードを指定するコマンドが入力した時には消去対象内のエリアバンクを越えて連続する複数のブロックのデータ消去を自動的に行わせるように制御する信号を生成するコマンドデコーダ11を具備する。
【選択図】 図1
【解決手段】最小消去単位のメモリ領域であるブロックBLK0〜BLK255を一括消去可能であり、複数のブロックを単位とする集合体であるバンク毎に同時にアクセスして別々の動作を実行可能なNOR型フラッシュメモリにおいて、バンク消去モードを指定するコマンドが入力した時にはバンク内の複数のブロックのデータ消去を自動的に行わせるように制御する信号を生成し、エリア消去モードを指定するコマンドが入力した時には消去対象内のエリアバンクを越えて連続する複数のブロックのデータ消去を自動的に行わせるように制御する信号を生成するコマンドデコーダ11を具備する。
【選択図】 図1
Description
本発明は、不揮発性半導体記憶装置に係り、特に電気的再書込み・一括消去可能な半導体メモリのエリア消去制御回路に関するもので、例えばNOR(ノア)型フラッシュメモリに使用されるものである。
例えばNOR型フラッシュメモリにおいては、データ消去は最小消去単位のメモリ領域(ブロックあるいはセクター)毎に行っており、シリアルに並んだ連続する複数のブロックに及ぶデータ消去を行わせる際、従来は、各ブロックのアドレスを個別に指定している。また、フラッシュメモリの使用上の利便性を考慮し、消去動作前に消去対象ブロックのアドレスの全てを指定(入力)している。このような指定を受けたフラッシュメモリは、自動的に、消去対象ブロック内のメモリセルに対して消去動作(マルチブロック消去)を行ったり、全てのブロック内のメモリセルに対して消去動作(チップ消去)を行う。
ところで、近年、半導体メモリは、大容量化とともに格納するデータも大容量化し続けている。それに伴い、消去対象ブロックも、数ブロックから現在では数百ブロックにまでなり、消去を行う際に各ブロックのアドレスをそれぞれ入力する現在のシーケンスでは、アドレス指定に要する時間だけ消去時間が長くなり、不便を感じるようになってきている。
即ち、従来のNOR型フラッシュメモリは、シリアルに並んだ複数のブロックのデータ消去を行わせる際、対象アドレスの全てを指定する必要があり、アドレス指定に要する時間だけ消去時間が長くなるという問題があった。
なお、特許文献1には、DRAMのデータ消去(リセット)領域を特定するためにスタートアドレス、ストップアドレスの2点を指定することにより、設定区間のアドレスを全て選択可能とする領域一括消去用デコーダを設けておくことにより、特定領域を一括消去する技術が開示されている。
特開平3−288397号公報
本発明は上記の問題点を解決すべくなされたもので、シリアルに並んだ複数のメモリブロック領域のデータ消去を、対象アドレスの全てを指定することなく簡単なアドレス指定によって自動的に一括消去し得る不揮発性半導体記憶装置を提供することを目的とする。
本発明は、電気的消去・再書込み可能な複数のメモリセルが配列されたメモリセルアレイを有し、最小消去単位のメモリ領域であるブロックを一括消去可能であり、複数のブロックを単位とする集合体であるバンク毎に同時にアクセスして別々の動作を実行可能な構成を有する不揮発性半導体記憶装置において、バンク消去モードを指定するコマンドが入力した時にはバンク内の複数のブロックのデータ消去を自動的に行わせるように制御する信号を生成し、エリア消去モードを指定するコマンドが入力した時には消去対象エリア内のバンクを越えて連続する複数のブロックのデータ消去を自動的に行わせるように制御する信号を生成するコマンドデコーダとを具備することを特徴とする。
本発明の不揮発性半導体記憶装置によれば、シリアルに並んだ複数のメモリブロック領域のデータ消去を、対象アドレスの全てを指定することなく簡単なアドレス指定によって自動的に一括消去することができる。
図1は、本発明の一実施形態に係るNOR型フラッシュメモリのメモリセルアレイとデータ消去系回路を取り出して概略的に示すブロック図である。本例のNOR型フラッシュメモリは、数ブロックの集合体(バンク)毎に同時に別々の動作を実行できる機能、例えばあるバンクでデータの読み出し動作を行っている間に他のバンクでデータの消去/書込み動作を行うことができる同時実行機能を有しており、このようなNOR型フラッシュメモリの実際の使用上では、バンク毎に格納するデータを分ける場合が多い。
図1のNOR型フラッシュメモリにおいて、メモリセルアレイ10は、電気的消去・再書込み可能な複数のメモリセルが配列されており、256個のブロックBLK0〜BLK255に区分されており、連続する32ブロックで1単位(バンク)を構成する8個のバンクBANK0〜BANK7を有する。この場合、メモリセルアレイ10は、複数のメモリセルが共通のビット線に接続されたNOR型構成を有する。
コマンドデコーダ11は、複数種類の外部端子、例えばアドレス(Address )端子12、データ(Data)端子13、チップイネーブル(/CE) 端子14、ライトイネーブル(/WE) 端子15を経てそれぞれ入力する複数の信号の組み合わせからなるコマンドを受け、それをデコードして各種の制御信号を生成する。
次に、図1のNOR型フラッシュメモリにおけるデータ消去系回路の構成について説明する。データ消去系回路は、バンク消去機能とエリア消去機能とが実行可能なように構成されており、コマンドデコーダ11に入力するデータ消去コマンドとしては、バンク消去モードあるいはエリア消去モードを指定するコマンドが入力する。
バンク消去選択レジスタ16は、バンク消去モードにおいて、コマンドデコーダ11から供給される消去対象バンクを指定するための消去対象バンクアドレス信号を受け、消去対象指定バンク内の32個のブロックを指定するための消去対象ブロックアドレス信号を生成する。
アドレス制御回路17は、エリア消去モードにおいて、コマンドデコーダ11から供給される消去対象エリア(連続する複数のブロック)を指定するための先頭ブロックアドレス信号および最終ブロックアドレス信号を受け、消去対象エリア内の連続する複数のブロックを指定するための消去対象ブロックアドレス信号を生成する。
ブロック消去選択レジスタ18は、アドレスデコーダの一部をなし、バンク消去モードにおいてバンク消去選択レジスタ16から供給される消去対象ブロックアドレス信号あるいはエリア消去モードにおいてアドレス制御回路17から供給される消去対象ブロックアドレス信号を受け、対応する消去対象ブロックを活性化制御するための消去対象ブロック選択信号および消去イネーブル信号を生成する。
さらに、図示しないが、メモリセルアレイの各ブロックBLK0〜BLK255におけるNOR型メモリセルのトランジスタのソースを選択するソースデコーダ、ソース電位を供給するソース電位供給回路、セルトランジスタのドレインを選択するカラムスイッチ、カラムデコーダ、カラムデコーダにより選択制御されるカラムスイッチ、書込み/消去電圧を生成する昇圧回路などが設けられている。
書込み/消去(W/E)制御回路19は、コマンドデコーダ11から供給される書込み/消去制御信号およびブロック消去選択レジスタ18から供給される消去イネーブル信号に基づいて、前記ブロック消去選択レジスタ18により選択されて活性化制御された消去対象ブロックに対して消去制御動作を行う。
図2は、図1のNOR型フラッシュメモリのバンク消去動作時のコマンド入力のタイミングの一例を示すタイミングチャートであり、図3は、図1のNOR型フラッシュメモリのバンク消去動作のシーケンスの一例を示すフローチャートである。
バンク消去モードは、消去対象バンクのアドレスを外部から指定(入力)するのみで、指定バンク内のブロックの全てに対して自動的にデータ消去動作を行うモードである。このバンク消去モードにおいて、消去コマンドに引き続いてバンク消去コマンドおよびバンク指定アドレスを含む消去バンク指定コマンドが入力し、これをコマンドデコーダ11でデコードすると、NOR型フラッシュメモリの内部動作は、指定されたバンクから消去対象の複数ブロックを算出し、その複数ブロックに対して自動的に順次にデータ消去動作(マルチブロック消去動作)を行う。
図4は、図1のNOR型フラッシュメモリのエリア消去動作時のコマンド入力のタイミングの一例を示すタイミングチャートであり、図5は、図1のNOR型フラッシュメモリのエリア消去動作のシーケンスの一例を示すフローチャートである。
エリア消去モードは、消去対象エリアが連続したブロックである場合、消去対象ブロックの先頭のブロックのアドレスと最終のブロックのアドレスを外部から指定(入力)するのみで、指定範囲内のブロックの全てに対して自動的にデータ消去動作を行うモードである。このエリア消去モードにおいて、消去コマンドに引き続いて消去先頭ブロックコマンド、先頭ブロックアドレスおよび消去最終ブロックコマンド、最終ブロックアドレスを含む消去エリア指定コマンドが入力し、これをコマンドデコーダ11でデコードすると、NOR型フラッシュメモリの内部動作は、消去対象の複数ブロックを算出し、その複数ブロックに対して自動的に順次にデータ消去動作(マルチブロック消去動作)を行う。
例えば先頭ブロック番号として10、最終ブロック番号として16を入力するだけで、NOR型フラッシュメモリの内部で、ブロック番号10〜16に対して順次にデータ消去動作(マルチブロック消去動作)を行う。
上記した実施形態のNOR型フラッシュメモリによれば、シリアルに並んだ複数のメモリブロック領域のデータ消去を、対象アドレスの全てを指定することなく簡単なアドレス指定によって自動的に一括消去することができる。
10…メモリセルアレイ、11…コマンドデコーダ、12…アドレス端子、13…データ端子、14…チップイネーブル端子、15…ライトイネーブル端子、16…バンク消去選択レジスタ、17…アドレス制御回路、18…ブロック消去選択レジスタ、19…書込み/消去制御回路、BLK0〜BLK255…ブロック、BANK0〜BANK7…バンク。
Claims (3)
- 電気的消去・再書込み可能な複数のメモリセルが配列されたメモリセルアレイを有し、最小消去単位のメモリ領域であるブロックを一括消去可能であり、複数のブロックを単位とする集合体であるバンク毎に同時にアクセスして別々の動作を実行可能な構成を有する不揮発性半導体記憶装置において、
バンク消去モードを指定するコマンドが入力した時にはバンク内の複数のブロックのデータ消去を自動的に行わせるように制御する信号を生成し、エリア消去モードを指定するコマンドが入力した時には消去対象エリア内のバンクを越えて連続する複数のブロックのデータ消去を自動的に行わせるように制御する信号を生成するコマンドデコーダ
を具備することを特徴とする不揮発性半導体記憶装置。 - 前記コマンドデコーダは、アドレス端子、データ端子、チップイネーブル端子、ライトイネーブル端子を経てそれぞれ入力する複数の信号の組み合わせからなるコマンドを受け、それをデコードして各種の制御信号を生成するものであり、
前記コマンドデコーダにバンク消去モード指定コマンドが入力するバンク消去モードにおいて、前記コマンドデコーダから供給される消去対象バンクを指定するための消去対象バンクアドレス信号を受け、消去対象指定バンク内の全てのブロックを指定するための消去対象ブロックアドレス信号を生成するバンク消去選択レジスタと、
前記コマンドデコーダにエリア消去モード指定コマンドが入力するエリア消去モードにおいて、前記コマンドデコーダから供給される消去対象エリアを指定するための先頭ブロックアドレス信号および最終ブロックアドレス信号を受け、前記消去対象エリア内の連続する複数のブロックを指定するための消去対象ブロックアドレス信号を生成するアドレス制御回路と、
アドレスデコーダの一部をなし、前記バンク消去モードにおいて前記バンク消去選択レジスタから供給される消去対象ブロックアドレス信号あるいは前記エリア消去モードにおいて前記アドレス制御回路から供給される消去対象ブロックアドレス信号を受け、対応する消去対象ブロックを活性化制御するための消去対象ブロック選択信号および消去イネーブル信号を生成するブロック消去選択レジスタ
とをさらに具備することを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記不揮発性半導体記憶装置はNOR型フラッシュメモリであることを特徴とする請求項1または2記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004120263A JP2005302230A (ja) | 2004-04-15 | 2004-04-15 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004120263A JP2005302230A (ja) | 2004-04-15 | 2004-04-15 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005302230A true JP2005302230A (ja) | 2005-10-27 |
Family
ID=35333523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004120263A Pending JP2005302230A (ja) | 2004-04-15 | 2004-04-15 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005302230A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008090995A (ja) * | 2006-09-29 | 2008-04-17 | Hynix Semiconductor Inc | フラッシュメモリ装置及びその消去方法 |
-
2004
- 2004-04-15 JP JP2004120263A patent/JP2005302230A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008090995A (ja) * | 2006-09-29 | 2008-04-17 | Hynix Semiconductor Inc | フラッシュメモリ装置及びその消去方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4965106B2 (ja) | 不揮発性メモリ装置及びそれの高速プログラム方法 | |
US6556504B2 (en) | Nonvolatile semiconductor memory device and data input/output control method thereof | |
US20050078519A1 (en) | Nonvolatile memory | |
EP1063652A2 (en) | Flash memory with alterable erase sector size | |
KR100769772B1 (ko) | 플래시 메모리 장치 및 이를 이용한 소거 방법 | |
JP4944763B2 (ja) | 半導体装置、アドレス割り付け方法及びベリファイ方法 | |
JPH11224492A (ja) | 半導体記憶装置、不揮発性半導体記憶装置及びフラッシュメモリ | |
JPH0574178A (ja) | 不揮発性icメモリ | |
JPH06119230A (ja) | 半導体記憶装置 | |
JP2004327021A (ja) | パーシャルコピーバック動作モードを有するフラッシュメモリ装置 | |
JP2006107719A (ja) | 不揮発性メモリ装置及びそれのプログラム方法 | |
EP1253598A2 (en) | Flash memory capable of changing bank configuration | |
JP2004103153A (ja) | 不揮発性半導体記憶装置の電圧発生回路 | |
KR900013522A (ko) | 반도체 불휘발성 기억장치와 그것을 사용한 정보처리시스템 | |
JPWO2005109441A1 (ja) | 半導体装置および書き込み方法 | |
JP3580702B2 (ja) | 不揮発性半導体記憶装置 | |
JPWO2007023544A1 (ja) | 記憶装置、記憶装置の制御方法、および記憶制御装置の制御方法 | |
JP2007257748A (ja) | 不揮発性記憶装置 | |
JP2005302230A (ja) | 不揮発性半導体記憶装置 | |
JP2022181756A (ja) | 半導体記憶装置 | |
KR100517544B1 (ko) | 멀티-뱅크 플래시 메모리 장치 | |
JP2003331585A (ja) | 不揮発性半導体記憶装置 | |
US8423705B2 (en) | Semiconductor device and method for controlling thereof | |
JP4467728B2 (ja) | 半導体記憶装置 | |
KR100912518B1 (ko) | 반도체 장치, 어드레스 할당 방법 및 검증 방법 |