JP2005294388A - 半導体装置用テープキャリアおよびこれを用いた半導体装置 - Google Patents

半導体装置用テープキャリアおよびこれを用いた半導体装置 Download PDF

Info

Publication number
JP2005294388A
JP2005294388A JP2004104741A JP2004104741A JP2005294388A JP 2005294388 A JP2005294388 A JP 2005294388A JP 2004104741 A JP2004104741 A JP 2004104741A JP 2004104741 A JP2004104741 A JP 2004104741A JP 2005294388 A JP2005294388 A JP 2005294388A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductor pattern
insulating tape
tape
bent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004104741A
Other languages
English (en)
Inventor
Yuzuru Ashitachi
譲 芦立
Hiroki Tanaka
浩樹 田中
Hiroyuki Okabe
宏之 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004104741A priority Critical patent/JP2005294388A/ja
Publication of JP2005294388A publication Critical patent/JP2005294388A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 折曲げやすく、折曲げても配線が破断し難い半導体装置用テープキャリアおよびこれを用いた半導体装置を提供する。
【解決手段】 このＴＡＢテープ１は、ポリイミドなどの絶縁テープ１１と、この絶縁テープ１１上に形成されたシグナルパターン１２と、このシグナルパターン１２，１２間を接続するリード配線１３、１３と、シグナルパターン１２およびリード配線１３上を覆うソルダーレジスト１４とを備える。ここでリード配線１３は、波形に形成する。波形に形成することで、折曲部２において折曲するときのリード配線１３の伸縮に対応するので、リード配線１３が断線し難くなる。
【選択図】 図１

Description

本発明は、半導体装置用テープキャリアおよびこれを用いた半導体装置に関し、特に、折曲げやすく、折曲げてもリード配線が破断し難い半導体装置用テープキャリアおよびこれを用いた半導体装置に関する。
近年の携帯端末・携帯電話などの多機能化・小型化により、それら機器に搭載される半導体装置はメモリやロジックＩＣをひとつのＴＡＢテープやパッケージ内に格納することが行われている。特に、半導体パッケージ内に高いデバイス密度を確保できる点において、ＴＡＢテープや基板を使用して三次元に折り曲げて配線する半導体チップを積層する半導体装置が知られている（例えば、特許文献１参照。）。
図４は、従来のＴＡＢテープの概略平面図を示す。このＴＡＢテープ５０は、耐熱性・耐薬品性にすぐれたポリイミドなどからなる絶縁テープ５１と、この絶縁テープ５１上に形成されたシグナルパターン５２（「銅箔回路パターン」以下、単に、「シグナルパターン」という）と、このシグナルパターン５２，５２間を接続する直線状のリード配線５３、５３と、シグナルパターン５２およびリード配線５３上を覆うソルダーレジスト層５４とを備える。このＴＡＢテープ５０は、折曲部８０でシグナルパターン５２，５２が内側になるように折曲される。
図５は、図４に示す従来のＴＡＢテープのＢ−Ｂ線に沿う断面を示す。このＴＡＢテープ５０は、ポリイミドからなる絶縁テープ５１と、絶縁テープ５１を挟んで形成されたシグナルパターン５２および銅パターン６８上に形成されたグランドパターン５５と、シグナルパターン５２とグランドパターン５５とを接続するためのスルーホールビア５６と、シグナルパターン５２およびグランドパターン５５に形成された、金めっき層からなる電極パッド５９と、シグナルパターン５２，５２間を接続するリード配線５３と、シグナルパターン５２およびリード配線５３等を保護するソルダーレジスト６３，６３とを備える。このＴＡＢテープ５０は、折曲部８０においてシグナルパターン５２，５２が内側になるように折曲される。
図６は、従来のＴＡＢテープ５０に半導体チップを搭載して折曲部８０において折曲されて形成された半導体装置６０を示す。この半導体装置６０は、図５に示す従来のＴＡＢテープ５０のシグナルパターン５２に半導体チップ５８を搭載し、電極パッド５９を介してシグナルパターン５２と半導体チップ５８とを接続する金めっき線６１と、金めっき線６１、半導体チップ５８等を覆うモールド樹脂５７と、電極パッド５９を介して外部端子としての役目を果たす半田ボール７０とを備え、シグナルパターン５２が内側となるようにして折曲部８０のところで折曲したものであり、半導体チップ５８が内部に包み込まれるように配置される。
従来の半導体装置６０によれば、シグナルパターン５２を相対向するよう配置して折曲部８０で折曲するため、図示しないマザーボードに対して半導体チップの実装密度が向上する。
特開２００２−２３７５６８号公報（図１）
しかし、従来の半導体装置用テープキャリアおよびこれを用いた半導体装置によれば、（１）折り曲げ部のリード配線が直線であるため折り曲げにくいこと、（２）直線状のリード配線のため折り曲げ曲率が偏って大きくなった点に応力が集中し破断するおそれがあること、および（３）Ｔサイクル試験（温度サイクル試験）においてテープの伸縮にリード配線が追従できずリード配線が破断するおそれがある、という問題があった。
従って、本発明の目的は、折曲げやすく、折曲げてもリード配線が破断し難い半導体装置用テープキャリアおよびこれを用いた半導体装置を提供することにある。
本発明は、上記目的を達成するため、基材としての絶縁テープと、前記絶縁テープの少なくとも１面に形成された導体パターンと、前記絶縁テープおよび前記導体パターンを一体に折り曲げ可能な折曲部とを有する半導体装置用テープキャリアにおいて、前記折曲部の前記導体パターンは、波形に形成されていることを特徴とする半導体装置用テープキャリアを提供する。
前記波形は、折曲げ曲率を少なくとも０．１ｍｍとすることが好ましい。
前記折曲部は、前記絶縁テープの１面に形成され、折曲げられる際に内側に配置される第１のソルダーレジスト層と、前記絶縁テープの他面に形成された第２のソルダーレジスト層とを有し、前記第１のソルダーレジスト層の厚さは、前記第２のソルダーレジストの厚さと同一あるいは薄く形成されていることが好ましい。
本発明は、上記目的を達成するため、基材としての絶縁テープと、前記絶縁テープの１面に形成された第１の導体パターンと、前記絶縁テープの他面に形成された第２の導体パターンと、前記絶縁テープおよび前記第１および第２の導体パターンを、前記第１の導体パターンを内側にして一体に折り曲げ可能な折曲部とを有する半導体装置用テープキャリアにおいて、前記折曲部は、前記第１の導体パターンの厚みを前記第２の導体パターンの厚みと同一あるいは薄く形成することを特徴とする半導体装置用テープキャリアを提供する。
本発明は、上記目的を達成するため、基材としての絶縁テープと、前記絶縁テープの少なくとも１面に形成され、半導体素子が搭載された導体パターンを折曲部で前記絶縁テープとともに一体的に折り曲げた半導体装置において、前記折曲部における前記導体パターンは、波形に形成されていることを特徴とする半導体装置を提供する。
前記波形は、折曲げ曲率を少なくとも０．１ｍｍとすることが好ましい。
前記折曲部は、前記絶縁テープの１面に形成され、折り曲げられる際に内側に配置される第１のソルダーレジスト層と、前記絶縁テープの他面に形成された第２のソルダーレジスト層とを有し、前記第１のソルダーレジスト層の厚さは、前記第２のソルダーレジストの厚さと同一あるいは薄く形成することが好ましい。
本発明は、上記目的を達成するため、基材としての絶縁テープと、前記絶縁テープを挟んだ１面に形成され、半導体チップを搭載した第１の導体パターンと、前記絶縁テープを挟んだ他面に形成された第２の導体パターンと、前記絶縁テープおよび前記第１および第２の導体パターンを、前記第１の導体パターンを内側にして一体に折り曲げられた半導体装置において、前記折曲部は、前記第１の導体パターンの厚みを前記第２の導体パターンの厚みと同一あるいは薄く形成することを特徴とする半導体装置を提供する。
本発明の半導体装置用テープキャリアによれば、折曲部における導体パターンは、波形に形成したため、応力の一点集中を避けることができ、折り曲げにしたがって導体パターンが伸縮するので、折り曲げやすく、かつ、導体パターンの断線を防止することができる。
本発明の半導体装置用テープキャリアによれば、折曲部が折曲げ曲率を少なくとも０．１ｍｍである波形とするため、折曲部において導体パターンを折り曲げても曲率にしたがって導体パターンが伸縮するので、折り曲げやすく、かつ、導体パターンの断線を防止することができる。
本発明の半導体装置用テープキャリアによれば、折曲する際に内側となる第１のソルダーレジストの厚さを、折曲する際の外側となる第２のソルダーレジストの厚さと同一あるいは薄くしたため、折曲に応じて第１および第２のソルダーレジストが伸縮できるので、第１および第２のソルダーレジストの伸縮に応じて導体パターンが伸縮することになり、導体パターンの断線を防止することができる。
本発明の半導体装置用テープキャリアによれば、折曲部において折り曲げられる際に外側になる第２の導体パターンの厚さを内側になる第１の導体パターンの厚さと同一あるいは厚く形成したため、第１および第２の導体パターンの伸縮に応じた強度を有することになるので、導体パターンの断線を防止することができる。
本発明の半導体装置によれば、折曲部の導体パターンを折り曲げられた導体パターンが受ける伸縮を緩和する形状に形成したため、応力の一点集中を避けることができ、折り曲げにしたがって導体パターンが伸縮するので、折り曲げやすく、かつ、導体パターンの断線を防止することができる。
本発明の半導体装置によれば、前記折曲部は、折曲部が折曲げ曲率を少なくとも０．１ｍｍである波形とするため、折曲部においてリード配線を折り曲げても導体パターンが伸縮するので、折り曲げやすく、かつ、導体パターンの断線を防止することができる。
本発明の半導体装置によれば、折曲する際に内側となる第１のソルダーレジストの厚さを、折曲する際の外側となる第２のソルダーレジストの厚さと同一あるいは薄くしたため、折曲に応じて第１および第２のソルダーレジストが伸縮できるので、第１および第２のソルダーレジストの伸縮に応じて導体パターンが伸縮することになり、導体パターンの断線を防止することができる。
本発明の半導体装置によれば、折曲部において折り曲げられる際に外側になる第２の導体パターンの厚さを内側になる第１の導体パターンの厚さと同一あるいは厚く形成したため、第１および第２の導体パターンの伸縮に応じた強度を有することになるので、導体パターンの断線を防止することができる。
図１は、本発明の実施の形態に係るＴＡＢテープの概略平面図を示す。このＴＡＢテープ１は、耐熱性・耐薬品性にすぐれたポリイミドなどからなる絶縁テープ１１と、この絶縁テープ１１上に形成されたシグナルパターン１２と、このシグナルパターン１２，１２間を接続するリード配線１３、１３と、シグナルパターン１２およびリード配線１３上を覆うソルダーレジスト１４とを備える。このＴＡＢテープ１は、折曲部２でシグナルパターン１２，１２が内側になるように折曲される。
ここでリード配線１３は、波形に形成し、波形の折曲げ曲率が少なくとも０．１ｍｍの曲線を含む形状に形成する。波形に形成するのは、このリード配線１３部分を折曲するときの伸びあるいは収縮に対応させるためである。
図２は、図１に示す本発明の実施の形態に係るＴＡＢテープのＡ−Ａ線に沿う断面を示す。このＴＡＢテープ１は、厚さ２５〜５０μｍのポリイミドからなる絶縁テープ１１と、絶縁テープ１１を挟んで形成された厚さ９〜１５μｍの銅箔からなるシグナルパターン１２および銅箔４０上に形成された厚さ９〜３０μｍの銅箔からなるグランドパターン１９と、シグナルパターン１２とグランドパターン１９とを接続するためのスルーホールビア１５と、シグナルパターン１２およびグランドパターン１９に形成された金めっき層からなる電極パッド２１と、シグナルパターン１２，１２間を接続するリード配線１３と、シグナルパターン１２、リード配線１３等を保護するソルダーレジスト１４，１４とを備える。
絶縁テープ１１の内側のソルダーレジスト１４の厚さは、５〜３５μｍ、および絶縁テープ１１の外側のソルダーレジスト１４の厚さは、５〜４０μｍとする。このＴＡＢテープ１は、折曲部２においてシグナルパターン１２が形成された面が内側になるように折曲される。
図３−１〜図３−３は、本発明の実施の形態に係るＴＡＢテープの製造方法の説明図である。このＴＡＢテープ１は、以下のようにして製造する。
まず、ベース材が厚さ２５μｍのポリイミド（ポリイミド樹脂性絶縁フィルム）からなる絶縁テープ１１の両面に導体層となる厚さ１２μｍの銅箔３０および厚さ１２μｍの銅箔４０を貼った３層構造を持つ両面銅張りフレキシブルテープを準備する（図３−１（ａ））。
次に、フレキシブルテープを金型によりプレスすることによりパーフォレーション３１を打ち抜き形成する（同図（ｂ））。
次に、銅箔３０，４０上に、厚さ１５μｍのネガ型フィルム状の感光性レジスト３２をロールラミネートにより貼り付け（同図（ｃ））、グランド面Ｇ側には図示しないマスクをして感光性レジスト３２を露光し、直径６０μｍのビアパターンをグランド面Ｇに焼き付け、炭酸ナトリウム溶液にて感光性レジスト３２の現像を行い、ビアパターン３４を形成する（同図（ｄ））。
次に、ビアパターン３４を形成したグランド面Ｇを塩化第二鉄溶液のシャワーでエッチングすることにより銅パターン３５を形成した（同図（ｅ））。
次に、水酸化ナトリウム溶液により感光性レジストを除去し、ＵＶレーザーにてポリイミドを除去し、さらにポリイミドカスを除去するためデスミア処理を行い、スルーホールビア１５を形成する（図３−２（ｆ））。
次に、加工したスルーホールビア１５にパラジウムの導電性皮膜を付着させ、シグナル面Ｓは、図示しないカバーフィルムを貼り付け銅メッキされないようにし、グランド面Ｇに厚さ約１０μｍの銅めっき層３８を形成してシグナル面Ｓとグランド面Ｇとの導通をとる（同図（ｇ））。
次に、テープ両面にネガ型フィルム状の感光性レジスト３２をロールラミネーターにより貼り付け（同図（ｈ））、シグナル面Ｓおよびグランド面Ｇに図示しないマスキングをして露光し、炭酸ナトリウム溶液にて現像を行いシグナル面Ｓおよびグランド面Ｇに感光性レジストのビアパターン３４を形成した（同図（ｉ））。次に、塩化第二鉄溶液のシャワーにて両面エッチングを行いシグナルパターン１２、グランドパターン１９を形成し、その後、水酸化ナトリウム溶液により感光性レジストを除去する（同図（ｊ））。
このとき、シグナル面Ｓの折り曲げ部の配線パターンをラインＬ、スペースｓとしたときＬ／ｓ＝３０／４０μｍとなるように設定した。また、屈曲点が５箇所で曲率５００μｍの波状の配線とした。
次に、シグナルパターン１２、グランドパターン１９の保護および絶縁のためにシグナル面Ｓ及びグランド面Ｇに絶縁性のポリイミド感光性ソルダーレジストを塗布し、露光、現像してソルダーレジスト１４のパターンを形成する（図３−３（ｋ））。
次に、開口されたシグナルパターン１２、グランドパターン１９に金メッキ層からなる電極パッド２１を形成した（図３−３（ｌ））。
本発明の実施の形態に係るＴＡＢテープによれば、下記の効果を奏する。
（イ）リード配線１３を波状に形成するため、実装時の折り曲げにおいて応力の一点集中を避けることができるので、リード配線１３の断線を防止することができる。
（ロ）折曲部２においてリード配線１３が伸びる方向にストレスがかかるが、波形とすることによりその伸びる方向に対応する長さの伸び代を確保でき、これにより、リード配線１３にかかるストレスが緩和される。
（ハ）折曲部２のリード配線１３が折り曲げ方向に対し垂直にならないこと、および波形に形成することで横方向への応力緩和が期待できる。
（ニ）絶縁テープ１１の伸縮に伴ってリード配線１３も伸縮するため、リード配線１３の破断を防止することができる。
（ホ）折曲部２のリード配線１３の厚さを変えることにより、折曲部２におけるリード配線１３が受ける伸縮に応じた強度を有することになるので、リード配線１３の断線を防止することができる。
（ヘ）折曲部２における絶縁テープ１１に対して内側に配置されるソルダーレジスト１４と外側に配置されるソルダーレジスト１４の厚さを変えたため、それらのソルダーレジスト１４，１４の伸縮に応じてリード配線１３が伸縮することになり、リード配線１３の断線を防止することができる。
なお、本発明の実施の形態に係るＴＡＢテープは、２メタルＴＡＢテープについて説明してきたが、１メタルＴＡＢテープにも適用可能である。また、折り曲げ用の半導体装置について説明してきたが、ＬＣＤ用ＴＡＢテープにも適用可能である。
また、感光性レジストは、ネガ型フィルム状のものを使用したが、ポジ型であってもよく、また、液体状のものであってもよい。
本発明の実施の形態に係るＴＡＢテープの概略平面図である。 図１のＡ−Ａ線に沿う断面図である。 本発明の実施の形態に係る半導体装置の製造方法の説明図である。 本発明の実施の形態に係る半導体装置の製造方法の説明図である。 本発明の実施の形態に係る半導体装置の製造方法の説明図である。 従来のＴＡＢテープの概略平面図である。 図４のＢ−Ｂ線に沿う断面図である。 従来のＴＡＢテープにより形成された半導体装置を示す断面図である。
符号の説明
１，５０ ＴＡＢテープ
２ 折曲部
１１，５１ 絶縁テープ
１２，５２ シグナルパターン
１３，５３ リード配線
１４，５４，６３ ソルダーレジスト
１５，５６ スルーホールビア
１９，５５ グランドパターン
２１，５９ 電極パッド
３０，４０ 銅箔
３１ パーフォレーション
３２ 感光性レジスト
３４ ビアパターン
３５ 銅パターン
３８ 銅めっき層
５８ 半導体チップ
５７ モールド樹脂
６０ 半導体装置
６１ 金めっき線
６８ 銅パターン
７０ 半田ボール
Ｓ シグナル面
Ｇ グランド面

Claims (8)

  1. 基材としての絶縁テープと、前記絶縁テープの少なくとも１面に形成された導体パターンと、前記絶縁テープおよび前記導体パターンを一体に折り曲げ可能な折曲部とを有する半導体装置用テープキャリアにおいて、
    前記折曲部の前記導体パターンは、波形に形成されていることを特徴とする半導体装置用テープキャリア。
  2. 前記波形は、折曲げ曲率を少なくとも０．１ｍｍとすることを特徴とする請求項１記載の半導体装置用テープキャリア。
  3. 前記折曲部は、前記絶縁テープの１面に形成され、折曲げられる際に内側に配置される第１のソルダーレジスト層と、前記絶縁テープの他面に形成された第２のソルダーレジスト層とを有し、
    前記第１のソルダーレジスト層の厚さは、前記第２のソルダーレジストの厚さと同一あるいは薄く形成されていることを特徴とする請求項１記載の半導体装置用テープキャリア。
  4. 基材としての絶縁テープと、前記絶縁テープの１面に形成された第１の導体パターンと、前記絶縁テープの他面に形成された第２の導体パターンと、前記絶縁テープおよび前記第１および第２の導体パターンを、前記第１の導体パターンを内側にして一体に折り曲げ可能な折曲部とを有する半導体装置用テープキャリアにおいて、
    前記折曲部は、前記第１の導体パターンの厚みを前記第２の導体パターンの厚みと同一あるいは薄く形成することを特徴とする半導体装置用テープキャリア。
  5. 基材としての絶縁テープと、前記絶縁テープの少なくとも１面に形成され、半導体素子が搭載された導体パターンを折曲部で前記絶縁テープとともに一体的に折り曲げた半導体装置において、
    前記折曲部における前記導体パターンは、波形に形成されていることを特徴とする半導体装置。
  6. 前記波形は、折曲げ曲率を少なくとも０．１ｍｍとすることを特徴とする請求項５記載の半導体装置。
  7. 前記折曲部は、前記絶縁テープの１面に形成され、折り曲げられる際に内側に配置される第１のソルダーレジスト層と、前記絶縁テープの他面に形成された第２のソルダーレジスト層とを有し、
    前記第１のソルダーレジスト層の厚さは、前記第２のソルダーレジストの厚さと同一あるいは薄く形成することを特徴とする請求項５記載の半導体装置。
  8. 基材としての絶縁テープと、前記絶縁テープを挟んだ１面に形成され、半導体チップを搭載した第１の導体パターンと、前記絶縁テープを挟んだ他面に形成された第２の導体パターンと、前記絶縁テープおよび前記第１および第２の導体パターンを、前記第１の導体パターンを内側にして一体に折り曲げられた半導体装置において、
    前記折曲部は、前記第１の導体パターンの厚みを前記第２の導体パターンの厚みと同一あるいは薄く形成することを特徴とする半導体装置。

JP2004104741A 2004-03-31 2004-03-31 半導体装置用テープキャリアおよびこれを用いた半導体装置 Pending JP2005294388A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004104741A JP2005294388A (ja) 2004-03-31 2004-03-31 半導体装置用テープキャリアおよびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004104741A JP2005294388A (ja) 2004-03-31 2004-03-31 半導体装置用テープキャリアおよびこれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2005294388A true JP2005294388A (ja) 2005-10-20

Family

ID=35327013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004104741A Pending JP2005294388A (ja) 2004-03-31 2004-03-31 半導体装置用テープキャリアおよびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2005294388A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011169983A (ja) * 2010-02-16 2011-09-01 Seiko Instruments Inc 表示装置及び電子機器
JP2013145842A (ja) * 2012-01-16 2013-07-25 Nippon Mektron Ltd フレキシブル回路基板
JP2013187308A (ja) * 2012-03-07 2013-09-19 Nippon Mektron Ltd 伸縮性フレキシブル回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011169983A (ja) * 2010-02-16 2011-09-01 Seiko Instruments Inc 表示装置及び電子機器
JP2013145842A (ja) * 2012-01-16 2013-07-25 Nippon Mektron Ltd フレキシブル回路基板
JP2013187308A (ja) * 2012-03-07 2013-09-19 Nippon Mektron Ltd 伸縮性フレキシブル回路基板

Similar Documents

Publication Publication Date Title
KR101070098B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN109769344B (zh) 电路板及该电路板的制造方法
JP5184115B2 (ja) 配線回路基板およびその製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP2000082868A (ja) フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法
CN103515348A (zh) 布线基板
JP4981744B2 (ja) 配線回路基板およびその製造方法
JP2009182228A (ja) 配線回路基板およびその製造方法
US6896173B2 (en) Method of fabricating circuit substrate
JP2005294388A (ja) 半導体装置用テープキャリアおよびこれを用いた半導体装置
US7135204B2 (en) Method of manufacturing a wiring board
KR101320973B1 (ko) 집적회로 소자 패키지 및 이의 제조 방법
JP2006339293A (ja) 回路モジュール
JP2000002746A (ja) プローブ構造
JP2009123781A (ja) 回路モジュール
KR101351188B1 (ko) 볼 그리드 어레이 패키지용 인쇄회로기판 및 그 제조 방법
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP2802495B2 (ja) Ｉｃカード用プリント配線板
JP2011249369A (ja) 配線回路基板およびその製造方法
JP2006228953A (ja) 表面実装パッケージ
JP4670213B2 (ja) 半導体パッケージ
JP4844735B2 (ja) 半導体装置の製造方法
JP2006066665A (ja) 配線基板
JP2017117995A (ja) 電子装置
JPH06216310A (ja) 多層リードフレーム