JP2005283831A - Electrooptic device and electronic equipment - Google Patents

Electrooptic device and electronic equipment Download PDF

Info

Publication number
JP2005283831A
JP2005283831A JP2004095634A JP2004095634A JP2005283831A JP 2005283831 A JP2005283831 A JP 2005283831A JP 2004095634 A JP2004095634 A JP 2004095634A JP 2004095634 A JP2004095634 A JP 2004095634A JP 2005283831 A JP2005283831 A JP 2005283831A
Authority
JP
Japan
Prior art keywords
electro
pad
optical device
bumps
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004095634A
Other languages
Japanese (ja)
Inventor
Hiroyuki Onodera
広幸 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004095634A priority Critical patent/JP2005283831A/en
Publication of JP2005283831A publication Critical patent/JP2005283831A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electrooptic device with which the occurrence of a failure resulting from short circuit is surely prevented even when an IC having the number of bumps more than required for driving pixels is used and to provide electronic equipment with the same. <P>SOLUTION: In the electrooptic device 1a, a first IC4 has output bumps 40 more than the number of data lines 52a which drives pixels constituted in the electrooptic device 1a. On an element substrate 10, a pad 60 on which a plurality of real use bumps 41 used for driving the pixels among the output bumps 40 are mounted is formed as a first pad 61 on which a wiring pattern 8 extends and a pad 60 on which unused bumps 42 which are not used for driving the pixels are mounted is formed as a second pad 62 on which the wiring pattern 8 does not extend. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、電気光学装置用基板に駆動用ＩＣがＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）された電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。   The present invention relates to an electro-optical device in which a driving IC is COG (Chip On Glass) on a substrate for an electro-optical device, and an electronic apparatus including the electro-optical device.

アクティブマトリクス型液晶装置や有機エレクトロルミネッセンス表示装置などの電気光学装置において、画像表示領域には、多数のデータ線と多数の走査線との各交点に相当する位置に画素が形成されており、データ線および走査線を介して各画素に所定の信号を供給して各画素の駆動を行う。そのため、電気光学装置では、電気光学物質を保持する電気光学装置用基板上に駆動用ＩＣがＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装され、駆動用ＩＣから出力された信号、あるいは駆動用ＩＣから出力された信号に基づいて生成された信号がデータ線および走査線に出力される（例えば、特許文献１参照）。
特開２００３−５７６７７号公報の図４ In electro-optical devices such as active matrix liquid crystal devices and organic electroluminescence display devices, pixels are formed in the image display area at positions corresponding to intersections of a large number of data lines and a large number of scanning lines. Each pixel is driven by supplying a predetermined signal to each pixel via the line and the scanning line. Therefore, in the electro-optical device, the driving IC is mounted on the electro-optical device substrate holding the electro-optical material by COG (Chip On Glass), and the signal output from the driving IC or the driving IC is output. A signal generated based on the signal is output to the data line and the scanning line (see, for example, Patent Document 1).
FIG. 4 of Japanese Patent Laid-Open No. 2003-57677

このような構成の電気光学装置では一般に、駆動用ＩＣとして、当該電気光学装置に構成されている画素を駆動可能な数の出力バンプを備えたものが用いられる。但し、電気光学装置に構成されている画素より多くの画素を駆動可能な数の出力バンプを備えた駆動用ＩＣを用いてもよく、このような方式を採用すれば、画素数が異なる電気光学装置同士の間で、同一仕様の駆動用ＩＣを仕様でき、駆動用ＩＣの標準化を図ることができる。この場合、図９に示すように、駆動用ＩＣ４の多数の出力バンプ４０には、画素の駆動に用いられる複数の実使用バンプ４１と、画素の駆動に使用されない未使用バンプ４２とが存在することになるので、実使用バンプ４１が実装されるパッド６１から延びた配線パターン８１についてはそのまま信号線として画像表示領域内の各画素まで延ばす一方、未使用バンプ４２が実装されるパッド６２′から延びた配線パターン８２については、画像表示領域に向かう途中位置で途切れた構成とすればよい。なお、駆動用ＩＣ４には、信号が一切、出力されないダミーのバンプ４３が形成されていることがあり、このようなダミーのバンプ４３が実装されるパッド６３′から延びた配線パターン８３についても、画像表示領域に向かう途中位置で途切れた構成とすればよい。   In the electro-optical device having such a configuration, a driving IC having a number of output bumps that can drive pixels included in the electro-optical device is generally used. However, a driving IC having a number of output bumps that can drive more pixels than the pixels configured in the electro-optical device may be used. The drive ICs having the same specifications can be specified between the devices, and the drive ICs can be standardized. In this case, as shown in FIG. 9, the multiple output bumps 40 of the driving IC 4 include a plurality of actual use bumps 41 used for driving the pixels and unused bumps 42 not used for driving the pixels. Therefore, the wiring pattern 81 extending from the pad 61 on which the actual bump 41 is mounted is directly extended to each pixel in the image display area as a signal line, while from the pad 62 ′ on which the unused bump 42 is mounted. The extended wiring pattern 82 may be interrupted at a position on the way to the image display area. The driving IC 4 may be formed with dummy bumps 43 from which no signal is output, and the wiring pattern 83 extending from the pads 63 ′ on which such dummy bumps 43 are mounted can also be formed. What is necessary is just to set it as the structure interrupted in the middle position which goes to an image display area.

しかしながら、図９に示すように構成した場合、実使用バンプ４１が実装されたパッド６１から延びた配線パターン８１同士が比較的狭いピッチで隣接するだけでなく、実使用バンプ４１が実装されたパッド６１から延びた配線パターン８１と未使用バンプ４２が実装されたパッド６２′から延びた配線パターン８２も比較的狭いピッチで隣接するため、配線パターン同士が短絡する危険性が高いという問題点がある。ここで、駆動用ＩＣ４は、たとえ未使用バンプ４２であっても所定の信号を出力しているため、配線パターン同士が短絡すると、対応する画素に対する駆動に不具合が発生し、好ましくない。また、消費電流が増大するという点でも好ましくない。また、未使用バンプ４２およびダミーのバンプ４３が実装されるパッド６２′、６３′からも配線パターン８２、８３を延ばすと、その分、配線パターン８１、８２の形成領域が狭くなるので、配線パターン同士の間隔が狭くなり、これらの配線パターン間で短絡が発生しやすくなる原因となる。   However, when configured as shown in FIG. 9, not only the wiring patterns 81 extending from the pads 61 on which the actual use bumps 41 are mounted are adjacent to each other at a relatively narrow pitch, but also the pads on which the actual use bumps 41 are mounted. Since the wiring pattern 81 extending from 61 and the wiring pattern 82 extending from the pad 62 ′ on which the unused bumps 42 are mounted are adjacent to each other at a relatively narrow pitch, there is a problem that there is a high risk that the wiring patterns are short-circuited. . Here, since the driving IC 4 outputs a predetermined signal even if it is an unused bump 42, if the wiring patterns are short-circuited, a problem occurs in driving the corresponding pixel, which is not preferable. Further, it is not preferable in that the current consumption increases. Further, when the wiring patterns 82 and 83 are extended from the pads 62 'and 63' on which the unused bumps 42 and the dummy bumps 43 are mounted, the area for forming the wiring patterns 81 and 82 is reduced correspondingly. The distance between them becomes narrow, which causes a short circuit between these wiring patterns.

以上の問題点に鑑みて、本発明の課題は、画素を駆動するのに必要な数以上のバンプを備えたＩＣを用いた場合でも、短絡に起因する不具合の発生を確実に防止することのできる電気光学装置、およびそれを備えた電子機器を提供することにある。   In view of the above problems, an object of the present invention is to reliably prevent the occurrence of a malfunction due to a short circuit even when an IC having bumps more than the number necessary for driving a pixel is used. An electro-optical device that can be used, and an electronic apparatus including the same.

上記課題を解決するために、本発明では、電気光学装置用基板と、該電気光学装置用基板に実装された駆動用ＩＣとを有し、画像表示領域に複数の画素がマトリクス状に配列された電気光学装置において、前記駆動用ＩＣは、複数のバンプを備え、当該複数のバンプは、前記画素の駆動に用いられる複数の実使用バンプと、前記画素の駆動に使用されない少なくとも一つの未使用バンプとを備え、前記電気光学装置用基板は、前記実使用バンプに電気的に接続するように配設された複数の配線パターンを備え、前記未使用バンプには前記配線パターンが配設されていないことを特徴とする。   In order to solve the above problems, the present invention includes an electro-optical device substrate and a driving IC mounted on the electro-optical device substrate, and a plurality of pixels are arranged in a matrix in the image display region. In the electro-optical device, the driving IC includes a plurality of bumps, and the plurality of bumps are a plurality of actually used bumps used for driving the pixels and at least one unused that is not used for driving the pixels. The electro-optical device substrate includes a plurality of wiring patterns arranged to be electrically connected to the actual use bumps, and the unused bumps are provided with the wiring patterns. It is characterized by not.

本発明では、電気光学装置に実際に構成されている画素より多くの画素を駆動可能な数のバンプを備えた駆動用ＩＣを用い、画素数が異なる電気光学装置同士の間で駆動用ＩＣの仕様を統一している。従って、駆動用ＩＣの標準化を図ることができるという利点がある。この場合、バンプには、実際に使用される実使用バンプと、未使用バンプとが含まれることになる。そこで、本発明では、実使用バンプには配線パターンを形成する一方、未使用バンプには配線パターンを形成しない。このため、実使用バンプから延びた配線パターンと未使用バンプから延びた配線パターンとが短絡するということがあり得ない。それ故、実使用バンプから例えば、画像信号が出力される際、未使用バンプからも画像信号が出力されたとしても、短絡に起因する不具合が発生しない。また、基板上には未使用バンプに接続する配線パターンを延ばしていない分、実使用パッドに接続する配線パターンを延ばすのにスペース的な余裕が出てくる。それ故、配線パターン同士の間隔を広げることができるので、配線パターン同士の短絡を防止することができる。   In the present invention, a driving IC having a number of bumps that can drive more pixels than the pixels actually configured in the electro-optical device is used, and the driving IC is connected between electro-optical devices having different numbers of pixels. The specifications are unified. Therefore, there is an advantage that standardization of the driving IC can be achieved. In this case, the bump includes actually used bumps that are actually used and unused bumps. Therefore, in the present invention, a wiring pattern is formed on the actually used bump, while a wiring pattern is not formed on the unused bump. For this reason, there is no possibility that the wiring pattern extending from the actually used bump and the wiring pattern extending from the unused bump are short-circuited. Therefore, for example, when an image signal is output from an actually used bump, even if an image signal is output from an unused bump, a problem due to a short circuit does not occur. Further, since the wiring pattern connected to the unused bumps is not extended on the substrate, a space margin is provided for extending the wiring pattern connected to the actually used pads. Therefore, since the interval between the wiring patterns can be increased, it is possible to prevent a short circuit between the wiring patterns.

本発明において、前記未使用バンプにも、前記画素を駆動可能な信号が印加されている。   In the present invention, a signal capable of driving the pixel is also applied to the unused bump.

本発明において、前記実使用バンプは、前記配線パターンに信号を出力する出力バンプであり、前記駆動用ＩＣは、前記実使用バンプから前記配線パターンに前記画素の駆動に必要な信号が出力される間、前記未使用バンプにも前記画素を駆動可能な信号が印加されている。   In the present invention, the actual use bump is an output bump for outputting a signal to the wiring pattern, and the driving IC outputs a signal necessary for driving the pixel from the actual use bump to the wiring pattern. Meanwhile, a signal capable of driving the pixels is also applied to the unused bumps.

本発明において、前記電気光学装置用基板は、前記実使用バンプに対応する個所に前記配線パターンに接続された第１のパッドを備え、前記未使用バンプに対応する箇所に前記配線パターンに接続されていない第２のパッドを備えている。すなわち、前記未使用バンプが実装される箇所には、パッドは形成されているが、パッドからは配線パターンが一切、延びていないことが好ましい。未使用バンプが実装される箇所にもパッドを形成しておけば、ＩＣを実装する際の信頼性が向上する。但し、未使用バンプが実装されるパッドは、配線パターンの延びていない第２のパッドであるため、配線パターン同士の短絡を防止することができる。   In the present invention, the electro-optical device substrate includes a first pad connected to the wiring pattern at a location corresponding to the actual use bump, and is connected to the wiring pattern at a location corresponding to the unused bump. A second pad is not provided. That is, it is preferable that a pad is formed at a place where the unused bump is mounted, but no wiring pattern extends from the pad. If pads are also formed at locations where unused bumps are mounted, the reliability when mounting an IC is improved. However, since the pad on which the unused bump is mounted is the second pad in which the wiring pattern does not extend, it is possible to prevent a short circuit between the wiring patterns.

本発明において、前記駆動用ＩＣは、前記信号が一切、入力されないダミーのバンプを備え、前記電気光学装置用基板は、前記ダミーのバンプに対応する箇所に前記配線パターンに接続されていない第３のパッドを備えていることが好ましい。すなわち、タミーのバンプが実装される箇所にもパッドが形成されているが、パッドからは配線パターンが一切、延びていないことが好ましい。ダミーのバンプが実装される箇所にもパッドを形成しておけば、ＩＣを実装する際の信頼性が向上する。   In the present invention, the driving IC includes a dummy bump to which no signal is input, and the electro-optical device substrate is not connected to the wiring pattern at a position corresponding to the dummy bump. It is preferable to provide the pad. That is, it is preferable that a pad is formed at a place where a Tammy bump is mounted, but no wiring pattern extends from the pad. If pads are also formed at locations where dummy bumps are mounted, the reliability when mounting an IC is improved.

本発明において、前記第１のパッドは、前記電気光学装置用基板において前記配線パターンが形成されている側で配列する第１のパッド群と、該第１のパッド群に対して前記配線パターンが延びている側とは反対側で配列された第２のパッド群を構成しており、前記第２のパッド群に属する第１のパッドに接続された配線パターンは、前記第１のパッド群に属する第１のパッドの間を通って前記第２のパッド群に属する第１のパッドまで延びている。   In the present invention, the first pad includes a first pad group arranged on the electro-optical device substrate on the side where the wiring pattern is formed, and the wiring pattern is arranged with respect to the first pad group. A second pad group arranged on the side opposite to the extending side is configured, and a wiring pattern connected to the first pad belonging to the second pad group is connected to the first pad group. It extends between the first pads belonging to the first pads belonging to the second pad group.

本発明を適用した電気光学装置は、液晶装置やエレクトロルミネッセンス表示装置などであり、このような電気光学装置は、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。   The electro-optical device to which the present invention is applied is a liquid crystal device, an electroluminescence display device, or the like, and such an electro-optical device is used in an electronic apparatus such as a mobile phone or a mobile computer.

以下、図面を参照して本発明の実施の形態を説明する。   Embodiments of the present invention will be described below with reference to the drawings.

［実施の形態１］
（電気光学装置の全体構成）
図１は、電気光学装置の電気的構成を示すブロック図である。図２（Ａ）、（Ｂ）は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。図３は、図２に示す電気光学装置を画素電極を通る部分でＹ方向に切断したときの断面図である。 [Embodiment 1]
(Overall configuration of electro-optical device)
FIG. 1 is a block diagram illustrating an electrical configuration of the electro-optical device. 2A and 2B are a schematic perspective view of the electro-optical device to which the present invention is applied as seen from the element substrate side, and a schematic perspective view of the electro-optical device as seen from the counter substrate side. FIG. 3 is a cross-sectional view of the electro-optical device shown in FIG. 2 cut in the Y direction at a portion passing through the pixel electrode.

図１に示す電気光学装置１ａは、画素スイッチング素子としてＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ／薄膜ダイオード素子）を用いたアクティブマトリクス型液晶装置であり、交差する２方向をＸ方向およびＹ方向としたとき、複数の走査線５１ａがＸ方向（行方向）に延び、複数のデータ線５２ａがＹ方向（列方向）に延びている。電気光学装置１ａの画像表示領域２には、走査線５１ａとデータ線５２ａとの各交差点に対応する各位置には画素５３ａが形成され、多数の画素５３ａがマトリクス状に配列されている。これらの画素５３ａでは、液晶層５４ａと、画素スイッチング用のＴＦＤ素子５６ａとが直列に接続されている。各走査線５１ａは走査線駆動回路５７ａによって駆動され、各データ線５２ａはデータ線駆動回路５８ａによって駆動される。   The electro-optical device 1a shown in FIG. 1 is an active matrix type liquid crystal device using TFD (Thin Film Diode / Thin Film Diode Element) as a pixel switching element. Scanning lines 51a extend in the X direction (row direction), and a plurality of data lines 52a extend in the Y direction (column direction). In the image display area 2 of the electro-optical device 1a, pixels 53a are formed at positions corresponding to the intersections of the scanning lines 51a and the data lines 52a, and a large number of pixels 53a are arranged in a matrix. In these pixels 53a, a liquid crystal layer 54a and a TFD element 56a for pixel switching are connected in series. Each scanning line 51a is driven by a scanning line driving circuit 57a, and each data line 52a is driven by a data line driving circuit 58a.

このような電気光学装置１ａを構成するにあたっては、図２（Ａ）、（Ｂ）および図３に示すように、素子基板１０（電気光学装置用基板）と対向基板２０とをシール材３０によって貼り合わせるとともに、両基板とシール材３０とによって囲まれた領域内に電気光学物質としての液晶１９を封入する。シール材３０は、対向基板２０の縁辺に沿って略長方形の枠状に形成されるが、液晶１９を封入するために一部が開口している。このため、液晶１９の封入後にその開口部分が封止材３１によって封止される。   In constructing such an electro-optical device 1a, as shown in FIGS. 2A, 2B and 3, the element substrate 10 (electro-optical device substrate) and the counter substrate 20 are sealed with a sealing material 30. At the same time, the liquid crystal 19 as an electro-optical material is sealed in a region surrounded by both substrates and the sealing material 30. The sealing material 30 is formed in a substantially rectangular frame shape along the edge of the counter substrate 20, but a part thereof is opened to enclose the liquid crystal 19. For this reason, after the liquid crystal 19 is sealed, the opening is sealed with the sealing material 31.

素子基板１０および対向基板２０は、ガラスや石英、プラスチックなどの光透過性を有する板状部材である。素子基板１０の内側（液晶１９の側）表面には、上述した複数のデータ線５２ａ、画素スイッチング用のＴＦＤ素子（図示せず）、画素電極３４ａ、および配向膜（図示せず）などが形成される。一方、対向基板２０の内側の面上には複数の走査線５１ａが形成され、走査線５１ａの表面側に配向膜（図示せず）が形成されている。   The element substrate 10 and the counter substrate 20 are light-transmitting plate-like members such as glass, quartz, and plastic. A plurality of data lines 52a, a pixel switching TFD element (not shown), a pixel electrode 34a, an alignment film (not shown), and the like are formed on the inner surface (the liquid crystal 19 side) surface of the element substrate 10. Is done. On the other hand, a plurality of scanning lines 51a are formed on the inner surface of the counter substrate 20, and an alignment film (not shown) is formed on the surface side of the scanning lines 51a.

なお、実際には、素子基板１０および対向基板２０の外側の表面に、入射光を偏光させるための偏光板や、干渉色を補償するための位相差板などが適宜、貼着される。また、カラー表示を行う場合には、対向基板２０に対して、画素電極３４ａと対向する領域に、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）のカラーフィルタ（図示せず）が所定の配列で形成され、画素電極３４ａに対向しない領域にはブラックマトリクス（図示せず）が形成される。さらに、カラーフィルタおよびブラックマトリクスを形成した表面には、その平坦化および保護のために平坦化層がコーティングされ、この平坦化層の表面に走査線５１ａが形成されるが、本発明とは直接の関係がないため、それらの図示および説明を省略する。   In practice, a polarizing plate for polarizing incident light, a phase difference plate for compensating interference colors, and the like are appropriately attached to the outer surfaces of the element substrate 10 and the counter substrate 20. When performing color display, R (red), G (green), and B (blue) color filters (not shown) are provided in a region facing the pixel electrode 34a with respect to the counter substrate 20. A black matrix (not shown) is formed in a region which is formed in the arrangement and does not face the pixel electrode 34a. Further, the surface on which the color filter and the black matrix are formed is coated with a planarization layer for planarization and protection, and the scanning line 51a is formed on the surface of the planarization layer. Therefore, illustration and description thereof are omitted.

（ＴＦＤ素子の構成）
図４は、図２に示す電気光学装置において画素スイッチング素子として用いたＴＦＤ素子の説明図である。 (Configuration of TFD element)
FIG. 4 is an explanatory diagram of a TFD element used as a pixel switching element in the electro-optical device shown in FIG.

図４において、素子基板１０は、表面に下地層１４が形成され、ＴＦＤ素子５６ａは、この下地層１４の上に形成された第１ＴＦＤ素子３３ａおよび第２ＴＦＤ素子３３ｂからなる２つのＴＦＤ素子要素によって、いわゆるＢａｃｋ−ｔｏ−Ｂａｃｋ構造として構成されている。このため、ＴＦＤ素子５６ａは、電流−電圧の非線形特性が正負双方向にわたって対称化されている。下地層１４は、例えば、厚さが５０〜２００ｎｍ程度の酸化タンタル（Ｔａ２Ｏ５）によって構成され、ＴＦＤ素子５６ａの密着性を向上させ、さらに素子基板１０からの不純物の拡散を防止するために設けられている。第１ＴＦＤ素子３３ａおよび第２ＴＦＤ素子３３ｂは、第１金属層３２ａと、この第１金属層３２ａの表面に形成された絶縁層３２ｂと、絶縁層３２ｂの表面に互いに離間して形成された第２金属層３２ｃ、３２ｄとによって構成されている。 In FIG. 4, the element substrate 10 has a base layer 14 formed on the surface, and the TFD element 56 a is composed of two TFD element elements including a first TFD element 33 a and a second TFD element 33 b formed on the base layer 14. It is configured as a so-called Back-to-Back structure. Therefore, in the TFD element 56a, the current-voltage nonlinear characteristic is symmetric in both positive and negative directions. The underlayer 14 is made of, for example, tantalum oxide (Ta 2 O 5 ) having a thickness of about 50 to 200 nm to improve the adhesion of the TFD element 56 a and prevent diffusion of impurities from the element substrate 10. Is provided. The first TFD element 33a and the second TFD element 33b include a first metal layer 32a, an insulating layer 32b formed on the surface of the first metal layer 32a, and a second metal layer formed on the surface of the insulating layer 32b so as to be separated from each other. It is comprised by the metal layers 32c and 32d.

本形態において、第１金属層３２ａは、例えば、厚さが１００〜５００ｎｍ程度タンタル単体膜、タンタル合金膜等によって形成され、絶縁層３２ｃは、例えば、陽極酸化法や熱酸化法によって第１金属層３２ａの表面を酸化することによって形成された厚さが１０〜３５ｎｍの酸化タンタル（Ｔａ２Ｏ５）である。第２金属層３２ｃ、３２ｄは、例えばクロム（Ｃｒ）等といった金属膜によって５０〜３００ｎｍ程度の厚さに形成されている。第２金属層３２ｃの側は、そのままデータ線５２ａの一部を構成しており、他方の第２金属層３２ｄは、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等といった透明導電材からなる画素電極３４ａに接続されている。 In this embodiment, the first metal layer 32a is formed of, for example, a tantalum single film, a tantalum alloy film or the like having a thickness of about 100 to 500 nm, and the insulating layer 32c is formed of the first metal by, for example, an anodic oxidation method or thermal oxidation method. It is tantalum oxide (Ta 2 O 5 ) having a thickness of 10 to 35 nm formed by oxidizing the surface of the layer 32a. The second metal layers 32c and 32d are formed to a thickness of about 50 to 300 nm by a metal film such as chromium (Cr). The second metal layer 32c directly forms part of the data line 52a, and the other second metal layer 32d is connected to a pixel electrode 34a made of a transparent conductive material such as ITO (Indium Tin Oxide). ing.

再び図２において、電気光学装置１ａでは、素子基板１０と対向基板２０とをシール材３０によって貼り合わせた状態で、素子基板１０は、シール材３０の外周縁から一方の側に張り出した張り出し領域１０ａを有しており、この張り出し領域１０ａには、データ線５２ａと一体の配線パターン８、および基板間導通を介して走査線５１ａに電気的に接続する配線パターン８が延びている。基板間導通を行うにあたっては、シール材３０として、導電性を有する多数の導通粒子が分散された樹脂が用いられている。ここで、導通粒子は、例えば金属のメッキが施されたプラスチックの粒子や、導電性を有する樹脂の粒子であり、素子基板１０および対向基板２０の各々に形成された配線パターン同士を導通させる機能を備えている。このため、本形態では、データ線５２ａに対して画像信号を出力する第１のＩＣ４（フェイスダウンボンディングタイプのＩＣチップ）、および走査線５１ａに走査信号を出力する２つの第２のＩＣ５（フェイスダウンボンディングタイプのＩＣチップ）が素子基板１０の張り出し領域１０ａに対してＣＯＧ実装され、対向基板２０の側にはＩＣが実装されていない。   In FIG. 2 again, in the electro-optical device 1a, the element substrate 10 is projected from the outer peripheral edge of the sealing material 30 to one side in a state where the element substrate 10 and the counter substrate 20 are bonded together by the sealing material 30. A wiring pattern 8 that is integral with the data line 52a and a wiring pattern 8 that is electrically connected to the scanning line 51a through the inter-substrate conduction extend in the projecting region 10a. In conducting conduction between the substrates, a resin in which a large number of conductive particles having conductivity are dispersed is used as the sealing material 30. Here, the conductive particles are, for example, plastic particles plated with metal or conductive resin particles, and a function of electrically connecting the wiring patterns formed on each of the element substrate 10 and the counter substrate 20. It has. For this reason, in this embodiment, the first IC 4 (face-down bonding type IC chip) that outputs an image signal to the data line 52a and the two second ICs 5 (face) that output a scanning signal to the scanning line 51a. A down bonding type IC chip) is COG mounted on the overhanging region 10a of the element substrate 10, and no IC is mounted on the counter substrate 20 side.

（ＩＣ実装領域の構成）
図５は、本発明の実施の形態１に係る電気光学装置の素子基板に形成されたパッド、およびＩＣのバンプを模式的に示す説明図である。 (Configuration of IC mounting area)
FIG. 5 is an explanatory view schematically showing pads formed on the element substrate of the electro-optical device according to Embodiment 1 of the present invention and bumps of the IC.

図２に示すように、素子基板１０では、基板縁１１に沿う方向における中央領域に、データ線駆動回路を内蔵の第１のＩＣ４がＣＯＧ実装される第１のＩＣ実装領域６が形成され、第１のＩＣ実装領域６の両側には、走査線駆動回路を内蔵の第２のＩＣ５がＣＯＧ実装される第２のＩＣ実装領域５０が形成されている。また、素子基板１０の張り出し領域１０ａにおいて、ＩＣ実装領域６、５０よりもさらに基板縁１１の側には、基板縁１１に沿って、可撓性基板７が接続される基板接続領域７０が形成されている。   As shown in FIG. 2, in the element substrate 10, a first IC mounting region 6 in which the first IC 4 incorporating the data line driving circuit is COG mounted is formed in the central region in the direction along the substrate edge 11. On both sides of the first IC mounting area 6, there are formed second IC mounting areas 50 in which the second IC 5 incorporating the scanning line driving circuit is COG mounted. Further, in the protruding region 10 a of the element substrate 10, a substrate connection region 70 to which the flexible substrate 7 is connected is formed along the substrate edge 11 further on the substrate edge 11 side than the IC mounting regions 6 and 50. Has been.

ここで、第１のＩＣ実装領域６と第２のＩＣ実装領域５０は、基本的には同様な構成を採用することができるので、図５を参照して、第１のＩＣ実装領域６に対する第１のＩＣ４の実装構造を中心に説明し、第２のＩＣ実装領域５０については説明を省略する。   Here, since the first IC mounting area 6 and the second IC mounting area 50 can basically adopt the same configuration, with reference to FIG. The description will focus on the mounting structure of the first IC 4 and the description of the second IC mounting area 50 will be omitted.

図２、図３、および図５において、第１のＩＣ４の実装面４０（能動面）には、Ｘ方向に配列する多数の入力バンプ４６と、これらの入力バンプ４６にＹ方向で隣接するように多数の出力バンプ４０が配列されている。   2, 3, and 5, the mounting surface 40 (active surface) of the first IC 4 has a large number of input bumps 46 arranged in the X direction and is adjacent to these input bumps 46 in the Y direction. A large number of output bumps 40 are arranged.

素子基板１０において、第１のＩＣ実装領域６には、第１のＩＣ４の出力バンプ４０が異方性導電材（異方性導電材含有フィルムあるいは異方性導電材含有ペースト）などにより接続される多数のパッド６０が基板縁１１と平行に配列され、出力パッド６０より基板縁１１に近い領域には、第１のＩＣ４の入力バンプ４６が実装される多数のパッド６６が基板縁１１と平行に配列されている。パッド６６を構成する導電パターンは、そのまま基板縁１１に沿って形成された基板接続領域７０まで延びて、可撓性基板７が実装されるパッド７１を構成している。   In the element substrate 10, the output bumps 40 of the first IC 4 are connected to the first IC mounting region 6 by an anisotropic conductive material (an anisotropic conductive material-containing film or an anisotropic conductive material-containing paste) or the like. In the region closer to the substrate edge 11 than the output pad 60, a large number of pads 66 on which the input bumps 46 of the first IC 4 are mounted are parallel to the substrate edge 11. Is arranged. The conductive pattern constituting the pad 66 extends to the substrate connection region 70 formed along the substrate edge 11 as it is, and constitutes a pad 71 on which the flexible substrate 7 is mounted.

ここで、第１のＩＣ４は、本形態の電気光学装置１ａよりも画素数（データ線５２ａの本数）が多い電気光学装置にも使用可能なＩＣである。このため、第１のＩＣ４の出力バンプ４０の数は、本形態の電気光学装置１ａに構成されている画素を駆動するデータ線５２ａの数よりも多い。このため、第１のＩＣ４を本形態の電気光学装置１ａに用いた場合、出力バンプ４０が余ることになり、出力バンプ４０には、本形態の電気光学装置１ａの画素の駆動に用いられる複数の実使用バンプ４１と、本形態の電気光学装置１ａでは画素の駆動に用いられない複数の未使用バンプ４２（余剰バンプ）とが含まれていることになる。但し、出力バンプ４０のうち、未使用バンプ４２は、あくまで本形態の電気光学装置１ａの画素数からみて画素の駆動に用いられないだけであり、第１のＩＣ４を本形態の電気光学装置１ａよりも画素数（データ線５２ａの本数）が多い電気光学装置に使用した場合、未使用バンプ４２は、実使用バンプとして画素の駆動に使用される。なお、第１のＩＣ４には、出力バンプ４０の両側に信号が一切、出力されないダミーのバンプ４３も形成されている。   Here, the first IC 4 is an IC that can also be used for an electro-optical device having a larger number of pixels (the number of data lines 52a) than the electro-optical device 1a of the present embodiment. For this reason, the number of output bumps 40 of the first IC 4 is larger than the number of data lines 52a that drive pixels included in the electro-optical device 1a of the present embodiment. For this reason, when the first IC 4 is used in the electro-optical device 1a of the present embodiment, the output bumps 40 are left over, and a plurality of output bumps 40 are used for driving the pixels of the electro-optical device 1a of the present embodiment. The actual use bumps 41 and a plurality of unused bumps 42 (excess bumps) that are not used for driving the pixels are included in the electro-optical device 1a of the present embodiment. However, among the output bumps 40, the unused bumps 42 are merely used for driving pixels in view of the number of pixels of the electro-optical device 1a of the present embodiment, and the first IC 4 is used as the electro-optical device 1a of the present embodiment. When used in an electro-optical device having a larger number of pixels (number of data lines 52a) than that, unused bumps 42 are used for driving pixels as actual used bumps. Note that dummy bumps 43 to which no signal is output are formed on both sides of the output bump 40 in the first IC 4.

このような第１のＩＣ４の構成および使い方に対応して、本形態の電気光学装置１ａでは、出力バンプ４０が実装されるパッド６０のうち、実使用バンプ４１が実装されるパッド６０は、配線パターン８が画像表示領域２内まで延びてデータ線５２ａに接続する第１のパッド６１として形成されている。これに対して、未使用バンプ４２が実装されるパッド６０は、配線パターン８が延びていない第２のパッド６２として形成されている。また、ダミーのバンプ４３が実装されるパッド６０も、第２のパッド６２と同様、配線パターン８が延びていない第３のパッド６３として形成されている。   Corresponding to the configuration and usage of the first IC 4 as described above, in the electro-optical device 1a of the present embodiment, among the pads 60 on which the output bumps 40 are mounted, the pads 60 on which the actual use bumps 41 are mounted are wiring. The pattern 8 is formed as a first pad 61 that extends into the image display area 2 and is connected to the data line 52a. On the other hand, the pad 60 on which the unused bump 42 is mounted is formed as a second pad 62 where the wiring pattern 8 does not extend. Further, the pad 60 on which the dummy bumps 43 are mounted is formed as a third pad 63 in which the wiring pattern 8 does not extend, like the second pad 62.

このように構成した電気光学装置１ａにおいて、素子基板１０に第１のＩＣ４を実装する工程では、第１のＩＣ実装領域６に対して、異方性導電粒子含有フィルムや異方性導電粒子含有ペーストなどの異方性導電材を配置した後、この異方性導電材上に、第１のＩＣ４を配置し、圧着装置のヘッド（図示せず）で第１のＩＣ４を加熱しながら加圧する。その結果、ＩＣ４は、異方性導電材に含まれる樹脂分で固着されるとともに、導電粒子によって、各バンプは、パッドに電気的に接続する。第２のＩＣ５や可撓性基板７も同様な方法で素子基板１０に接続される。そして、図２（Ａ）、（Ｂ）に示すように電気光学装置１ａを製作した状態で、可撓性基板７を介して信号や電源電位などを供給すると、第１のＩＣ４の出力バンプ４０から画像信号が出力され、この画像信号は、第１のパッド６１および配線パターン８を介してデータ線５２ａに出力される。また、第２のＩＣ５からは走査信号が出力され、この走査信号は、配線パターン８および基板間導通部分を介して走査線５１ａに出力される。その結果、電気光学装置１ａでは、所定の画像が表示される。   In the electro-optical device 1 a configured as described above, in the step of mounting the first IC 4 on the element substrate 10, an anisotropic conductive particle-containing film or an anisotropic conductive particle-containing film is formed on the first IC mounting region 6. After disposing an anisotropic conductive material such as a paste, the first IC 4 is disposed on the anisotropic conductive material, and the first IC 4 is heated and heated with a head (not shown) of a crimping apparatus. . As a result, the IC 4 is fixed by the resin component contained in the anisotropic conductive material, and each bump is electrically connected to the pad by the conductive particles. The second IC 5 and the flexible substrate 7 are also connected to the element substrate 10 in the same manner. 2A and 2B, when the electro-optical device 1a is manufactured and a signal, a power supply potential, or the like is supplied via the flexible substrate 7, the output bump 40 of the first IC 4 is output. Is output to the data line 52 a via the first pad 61 and the wiring pattern 8. Further, a scanning signal is output from the second IC 5, and this scanning signal is output to the scanning line 51 a via the wiring pattern 8 and the inter-substrate conduction portion. As a result, the electro-optical device 1a displays a predetermined image.

（本形態の効果）
以上説明したように、本形態では、出力バンプ４０のうち、実使用バンプ４１が実装される箇所には、配線パターン８が延びた第１のパッド６１が形成されているが、未使用バンプ４２やダミーのバンプ４３が実装される箇所には、配線パターンが延びていない第２のパッド６２や第３のパッド６３が形成されている。従って、図９を参照して説明した構成と違って、実使用バンプ４１から延びた配線パターン８と未使用バンプ４２から延びた配線パターンとが短絡するということがあり得ない。それ故、実使用バンプ４１からパッド６０（第１のパッド６１）および配線パターン８を介してデータ線５２ａに画像信号が出力される際、未使用バンプ４２からパッド６０（第２のパッド６２）にも画像信号が出力されたとしても、短絡に起因する不具合が発生しない。 (Effect of this embodiment)
As described above, in the present embodiment, the first pad 61 in which the wiring pattern 8 extends is formed at the place where the actual use bump 41 is mounted in the output bump 40. Further, the second pad 62 and the third pad 63 in which the wiring pattern does not extend are formed at the place where the dummy bump 43 is mounted. Therefore, unlike the configuration described with reference to FIG. 9, the wiring pattern 8 extending from the actual use bump 41 and the wiring pattern extending from the unused bump 42 cannot be short-circuited. Therefore, when an image signal is output from the actually used bump 41 to the data line 52a through the pad 60 (first pad 61) and the wiring pattern 8, the pad 60 (second pad 62) from the unused bump 42 is output. In addition, even if an image signal is output, a problem due to a short circuit does not occur.

また、素子基板１０の張り出し領域１０ａでは、未使用バンプ４２やダミーのバンプ４３が実装されるパッド６０（第２のパッド６２および第３のパッド６３）から配線パターン８を延びていない分、実使用バンプ４１から配線パターン８を延ばすのにスペース的な余裕がある。それ故、実使用バンプ４１から延びた配線パターン８同士の間隔を広げることができるので、配線パターン８同士の短絡を防止することができる。   Further, in the overhang region 10a of the element substrate 10, the wiring pattern 8 is not extended from the pad 60 (second pad 62 and third pad 63) on which the unused bump 42 and the dummy bump 43 are mounted. There is enough space to extend the wiring pattern 8 from the used bump 41. Therefore, since the interval between the wiring patterns 8 extending from the actual use bumps 41 can be increased, a short circuit between the wiring patterns 8 can be prevented.

また、本形態では、未使用バンプ４２およびダミーのバンプ４３が実装される箇所にもパッド６０（第２のパッド６２および第３のパッド６３）が形成されているので、このようなパッド６２がない場合と比較して、ＩＣ４を実装した際の信頼性が高い。但し、未使用バンプ４３が実装されるパッド６０は、配線パターンの延びていない第２のパッド６２であるため、未使用バンプ４２が実装される箇所にパッド６０を形成した場合でも、配線パターン同士の短絡を防止することができる。   Further, in this embodiment, the pad 60 (second pad 62 and third pad 63) is also formed at a place where the unused bump 42 and the dummy bump 43 are mounted. Compared to the case where the IC4 is not provided, the reliability when the IC4 is mounted is high. However, since the pad 60 on which the unused bump 43 is mounted is the second pad 62 on which the wiring pattern does not extend, even when the pad 60 is formed at a location where the unused bump 42 is mounted, Can be prevented.

［実施の形態２］
図６（Ａ）、（Ｂ）は、本発明の実施の形態２に係る電気光学装置の素子基板に形成した第１のＩＣ実装領域の一部を模式的に示す説明図、およびＩＣのバンプの一部を模式的に示す説明図である。なお、本形態の電気光学装置は、基本的な構成が実施の形態１に係る電気光学装置と共通しているので、共通する部分には同一の符号を付してそれらの説明を省略する。 [Embodiment 2]
6A and 6B are explanatory views schematically showing a part of the first IC mounting region formed on the element substrate of the electro-optical device according to Embodiment 2 of the present invention, and IC bumps. It is explanatory drawing which shows a part of FIG. Since the basic configuration of the electro-optical device of this embodiment is the same as that of the electro-optical device according to the first embodiment, common portions are denoted by the same reference numerals and description thereof is omitted.

本形態の電気光学装置でも、実施の形態１と同様、図２（Ａ）、（Ｂ）に示すように、第１のＩＣ実装領域６には、基板縁１１に沿う方向における中央領域に、データ線駆動回路を内蔵の第１のＩＣ４がＣＯＧ実装される第１のＩＣ実装領域６が形成され、第１のＩＣ実装領域６の両側には、走査線駆動回路を内蔵の第２のＩＣ５がＣＯＧ実装される第２のＩＣ実装領域５０が形成されている。また、素子基板１０の張り出し領域１０ａにおいて、ＩＣ実装領域６、５０よりもさらに基板縁１１の側には、基板縁１１に沿って、可撓性基板７が接続される基板接続領域７０が形成されている。   Also in the electro-optical device of this embodiment, as in the first embodiment, as shown in FIGS. 2A and 2B, the first IC mounting region 6 has a central region in the direction along the substrate edge 11. A first IC mounting region 6 in which the first IC 4 incorporating the data line driving circuit is COG-mounted is formed, and a second IC 5 incorporating the scanning line driving circuit is formed on both sides of the first IC mounting region 6. A second IC mounting area 50 is formed in which COG is mounted. Further, in the protruding region 10 a of the element substrate 10, a substrate connection region 70 to which the flexible substrate 7 is connected is formed along the substrate edge 11 further on the substrate edge 11 side than the IC mounting regions 6 and 50. Has been.

本形態でも、第１のＩＣ実装領域６と第２のＩＣ実装領域５０は、基本的には同様な構成を採用することができるので、図６を参照して、第１のＩＣ実装領域６への第１のＩＣ４の実装構造を中心に説明し、第２のＩＣ実装領域５０については説明を省略する。また、本形態でも、第１のＩＣ実装領域６の出力パッドに本発明を適用したので、図６を参照して出力パッド側の構成を説明し、入力パッド側の説明を省略する。   Also in this embodiment, since the first IC mounting area 6 and the second IC mounting area 50 can basically adopt the same configuration, the first IC mounting area 6 is referred to with reference to FIG. The first IC 4 mounting structure will be mainly described, and the description of the second IC mounting area 50 will be omitted. Also in this embodiment, since the present invention is applied to the output pad in the first IC mounting area 6, the configuration on the output pad side will be described with reference to FIG. 6, and the description on the input pad side will be omitted.

図６（Ａ）、（Ｂ）に示すように、本形態の電気光学装置１ａの第１のＩＣ実装領域６には、第１のＩＣ４の出力バンプ４０が異方性導電材（異方性導電材含有フィルムあるいは異方性導電材含有ペースト）などにより接続される多数の出力パッド６０が基板縁と平行に配列されている。   As shown in FIGS. 6A and 6B, in the first IC mounting region 6 of the electro-optical device 1a of the present embodiment, the output bumps 40 of the first IC 4 are anisotropic conductive materials (anisotropic). A large number of output pads 60 connected by a conductive material-containing film or an anisotropic conductive material-containing paste) are arranged in parallel with the substrate edge.

ここで、出力パッド６０は、Ｙ方向のうち、配線パターン８が延びている側でＸ方向に配列された第１のパッド群６８と、第１のパッド群６８に対して、配線パターン８が延びている側と反対側でＸ方向に配列された第２のパッド群６９とから構成され、第１のパッド群６８に属するパッド６０と、第２のパッド群６９に属するパッド６０は、Ｙ方向で重なる位置に整列している。   Here, the output pad 60 has a wiring pattern 8 in relation to the first pad group 68 and the first pad group 68 arranged in the X direction on the side in which the wiring pattern 8 extends in the Y direction. The pads 60 belonging to the first pad group 68 and the pads 60 belonging to the second pad group 69 are composed of a second pad group 69 arranged in the X direction on the opposite side to the extending side. They are aligned at overlapping positions.

このようなパッド６０の配置に対応して、第１のＩＣ４の実装面４０には、Ｘ方向に配列して第１のパッド群６８に属するパッド６０に実装される第１のバンプ群４８と、この第１のバンプ群４８に対してＹ方向で隣接する位置でＸ方向に配列して第２のパッド群６９に属するパッド６０に実装される第２のバンプ群４９とが形成され、第１のバンプ群４８に属する出力バンプ４０と、第２のバンプ群４９に属する出力バンプ４０は、Ｙ方向で重なる位置に整列している。   Corresponding to the arrangement of the pads 60, a first bump group 48 mounted on the pads 60 belonging to the first pad group 68 arranged in the X direction on the mounting surface 40 of the first IC 4 and A second bump group 49 mounted on the pad 60 belonging to the second pad group 69 arranged in the X direction at a position adjacent to the first bump group 48 in the Y direction is formed. The output bumps 40 belonging to one bump group 48 and the output bumps 40 belonging to the second bump group 49 are aligned at positions overlapping in the Y direction.

本形態でも、第１のＩＣ４は、本形態の電気光学装置１ａよりも画素数（データ線５２ａの本数）が多い電気光学装置にも使用可能なＩＣである。このため、第１のＩＣ４の出力バンプ４０の数は、本形態の電気光学装置１ａに構成されている画素を駆動するデータ線５２ａの数よりも多い。このため、第１のＩＣ４を本形態の電気光学装置１ａに用いた場合、出力バンプ４０が余ることになる。従って、出力バンプ４０には、本形態の電気光学装置１ａの画素の駆動に用いられる複数の実使用バンプ４１と、本形態の電気光学装置１ａでは画素の駆動に用いられない複数の未使用バンプ４２とが含まれていることになる。但し、未使用バンプ４２は、あくまで本形態の電気光学装置１ａの画素数からみて画素の駆動に用いられないだけであり、第１のＩＣ４を本形態の電気光学装置１ａよりも画素数（データ線５２ａの本数）が多い電気光学装置に使用した場合、実使用バンプとして画素の駆動に使用される。なお、第１のＩＣ４には、出力バンプ４０の両側に信号が一切、出力されないダミーのバンプ４３も形成されている。   Also in this embodiment, the first IC 4 is an IC that can be used for an electro-optical device having a larger number of pixels (the number of data lines 52a) than the electro-optical device 1a of this embodiment. For this reason, the number of output bumps 40 of the first IC 4 is larger than the number of data lines 52a that drive pixels included in the electro-optical device 1a of the present embodiment. For this reason, when the first IC 4 is used in the electro-optical device 1a of this embodiment, the output bumps 40 are left. Therefore, the output bump 40 includes a plurality of actual use bumps 41 used for driving the pixels of the electro-optical device 1a according to the present embodiment, and a plurality of unused bumps that are not used for driving the pixels in the electro-optical device 1a according to the present embodiment. 42 is included. However, the unused bumps 42 are not only used for driving the pixels in view of the number of pixels of the electro-optical device 1a of the present embodiment, and the first IC 4 is replaced with the number of pixels (data) than the electro-optical device 1a of the present embodiment. When used in an electro-optical device having a large number of lines 52a), it is used for driving pixels as an actually used bump. Note that dummy bumps 43 to which no signal is output are formed on both sides of the output bump 40 in the first IC 4.

このような第１のＩＣ４の構成および使い方に対応して、本形態の電気光学装置１ａでは、出力バンプ４０が実装されるパッド６０のうち、実使用バンプ４１が実装されるパッド６０は、配線パターン８が延びた第１のパッド６１として形成され、第１のパッド６１からは、データ線５２ａに接続する配線パターン８が画像表示領域２内に向けて延びている。これに対して、未使用バンプ４２が実装されるパッド６０は、配線パターン８が延びていない第２のパッド６２として形成されている。また、ダミーのバンプ４３が実装されるパッド６０も、第２のパッド６２と同様、配線パターン８が延びていない第３のパッド６３として形成されている。   Corresponding to the configuration and usage of the first IC 4 as described above, in the electro-optical device 1a of the present embodiment, among the pads 60 on which the output bumps 40 are mounted, the pads 60 on which the actual use bumps 41 are mounted are wiring. The pattern 8 is formed as an extended first pad 61, and the wiring pattern 8 connected to the data line 52 a extends from the first pad 61 toward the image display area 2. On the other hand, the pad 60 on which the unused bump 42 is mounted is formed as a second pad 62 where the wiring pattern 8 does not extend. Further, the pad 60 on which the dummy bumps 43 are mounted is formed as a third pad 63 in which the wiring pattern 8 does not extend, like the second pad 62.

ここで、出力パッド６０のうち、第１のパッド群６８に属する第１のパッド６１に接続する配線パターン８は、そのまま画像表示領域に向けて延びてデータ線５２ａに接続している。これに対して、第２のパッド群６９に属する第１のパッド６１に接続する配線パターン８は、第１のパッド群６８に属するパッド６０の間に向けて斜めに延び、これらのパッド６０の間を通って、画像表示領域に向けて延びてデータ線５２ａに接続している。なお、第１のパッド群６８に属する第１のパッド６１の間には、配線パターン８が１本ずつ通っており、配線パターン８の斜め部分は、いずれも同一方向に傾いている。   Here, in the output pad 60, the wiring pattern 8 connected to the first pad 61 belonging to the first pad group 68 extends as it is toward the image display area and is connected to the data line 52a. In contrast, the wiring pattern 8 connected to the first pad 61 belonging to the second pad group 69 extends obliquely between the pads 60 belonging to the first pad group 68, and It extends to the image display area through the space and is connected to the data line 52a. Note that one wiring pattern 8 passes between the first pads 61 belonging to the first pad group 68 one by one, and the oblique portions of the wiring pattern 8 are all inclined in the same direction.

また、第１のパッド群６８に属する第１のパッド６１には、配線パターンが延びている側とは反対側に向けて延びた延設部分６３０が形成され、この延設部分６３０は、第２のパッド群６８に属するパッド６０の間に向けて斜めに延びた後、これらのパッド６０の間を通って直線的に延びている。これに対して、第２のパッド群６９に属する第１のパッド６２にも、配線パターン８が延びてくる側とは反対側に向けて延びた延設部分６４０が形成され、この延設部分６４０は、そのまま延設部分６３０と平行に延びている。このような延設部分６３０、６４０は、ＩＣ４を実装する前、プローブを当接させて配線パターン８に信号を供給することにより点灯検査などを行うための検査パッドである。   Further, the first pad 61 belonging to the first pad group 68 is formed with an extending portion 630 extending toward the side opposite to the side on which the wiring pattern extends. After extending obliquely between the pads 60 belonging to the two pad groups 68, it extends linearly through the pads 60. On the other hand, the first pad 62 belonging to the second pad group 69 is also provided with an extended portion 640 extending toward the side opposite to the side on which the wiring pattern 8 extends, and this extended portion. 640 extends in parallel with the extended portion 630 as it is. Such extended portions 630 and 640 are inspection pads for performing a lighting inspection or the like by supplying a signal to the wiring pattern 8 by contacting a probe before mounting the IC 4.

このように構成した電気光学装置１ａにおいても、図２に示す状態で、可撓性基板７を介して信号や電源電位などを供給すると、第１のＩＣ４の出力バンプ４０から画像信号が出力され、この画像信号は、第１のパッド６１および配線パターン８を介してデータ線５２ａに出力される。また、第２のＩＣ５からは走査信号が出力され、この走査信号は、配線パターン８および基板間導通部分を介して走査線５１ａに出力される。その結果、電気光学装置１ａでは、所定の画像が表示される。   Also in the electro-optical device 1 a configured as described above, when a signal, a power supply potential, or the like is supplied through the flexible substrate 7 in the state shown in FIG. 2, an image signal is output from the output bump 40 of the first IC 4. The image signal is output to the data line 52 a via the first pad 61 and the wiring pattern 8. Further, a scanning signal is output from the second IC 5, and this scanning signal is output to the scanning line 51 a via the wiring pattern 8 and the inter-substrate conduction portion. As a result, the electro-optical device 1a displays a predetermined image.

ここで、素子基板１０では、出力バンプ４０のうち、実使用バンプ４１が実装される箇所に、配線パターン８が延びた第１のパッド６１が形成されているが、未使用バンプ４２やダミーのバンプ４３が実装される箇所には、配線パターンが延びていない第２のパッド６２および第３のパッド６３が形成されている。従って、図９を参照して説明した構成と違って、実使用バンプ４１から延びた配線パターン８と未使用バンプ４２から延びた配線パターンとが短絡するということがあり得ない。それ故、実使用バンプ４１からパッド６０（第１のパッド６１）および配線パターン８を介してデータ線５２ａに画像信号が出力される際、未使用バンプ４２からパッド６０（第２のパッド６２）にも画像信号が出力されたとしても、短絡に起因する不具合が発生しない。   Here, in the element substrate 10, the first pad 61 in which the wiring pattern 8 extends is formed in the output bump 40 where the actual use bump 41 is mounted. A second pad 62 and a third pad 63 in which the wiring pattern does not extend are formed at locations where the bumps 43 are mounted. Therefore, unlike the configuration described with reference to FIG. 9, the wiring pattern 8 extending from the actual use bump 41 and the wiring pattern extending from the unused bump 42 cannot be short-circuited. Therefore, when an image signal is output from the actually used bump 41 to the data line 52a through the pad 60 (first pad 61) and the wiring pattern 8, the pad 60 (second pad 62) from the unused bump 42 is output. In addition, even if an image signal is output, a problem due to a short circuit does not occur.

また、素子基板１０の張り出し領域１０ａでは、未使用バンプ４２やダミーのバンプ４３が実装されるパッド６０（第２のパッド６２および第３のパッド６３）から配線パターン８を延ばす必要がない分、実使用バンプ４１から配線パターン８を延ばすのにスペース的な余裕がある。それ故、実使用バンプ４１から延びた配線パターン８同士の間隔を広げることができるので、配線パターン８同士の短絡を防止することができるなど、実施の形態１と同様な効果を奏する。   Further, in the projecting region 10a of the element substrate 10, it is not necessary to extend the wiring pattern 8 from the pad 60 (the second pad 62 and the third pad 63) on which the unused bump 42 and the dummy bump 43 are mounted. In order to extend the wiring pattern 8 from the actual use bump 41, there is a space margin. Therefore, since the interval between the wiring patterns 8 extending from the actual use bumps 41 can be widened, the same effects as those of the first embodiment can be obtained, such as the short circuit between the wiring patterns 8 being prevented.

さらに、本形態では、第１のＩＣ４の実装面４０では、Ｘ方向に配列された２つのバンプ群４８、４９がＹ方向で隣接する領域に配置され、かつ、第１のバンプ群４８に属する出力バンプ４０と、第２のバンプ群４９に属する出力バンプ４０は、Ｙ方向で重なる位置に整列している。また、素子基板１０の第１のＩＣ４に対するＩＣ実装領域６では、Ｘ方向に配列された２つのパッド群６８、６９がＹ方向で隣接する領域に配置され、かつ、第１のパッド群６８に属するパッド６０と、第２のパッド群６９に属するパッド６０は、Ｙ方向で重なる位置に整列している。このため、本形態では、パッド６０を２列に配置した分、所定領域内にパッド６０、および出力バンプ４０を配置する数を増大させることができる。しかも、第１のパッド群６８に属するパッド６０と、第２のパッド群６９に属するパッド６０は、Ｙ方向で重なる位置に整列しているため、異方性導電材を用いて第１のＩＣ４を実装する際、余計な樹脂分などがＹ方向にスムーズに流出するため、余計な異方性導電粒子が局部的に溜まってしまうことがない。それ故、第１のＩＣ４を高い信頼性をもって実装することができる。   Furthermore, in the present embodiment, on the mounting surface 40 of the first IC 4, two bump groups 48 and 49 arranged in the X direction are arranged in adjacent areas in the Y direction and belong to the first bump group 48. The output bumps 40 and the output bumps 40 belonging to the second bump group 49 are aligned at positions overlapping in the Y direction. Further, in the IC mounting region 6 for the first IC 4 of the element substrate 10, two pad groups 68 and 69 arranged in the X direction are arranged in adjacent regions in the Y direction, and the first pad group 68 has The pads 60 belonging to the pads 60 belonging to the second pad group 69 are aligned at positions overlapping in the Y direction. For this reason, in this embodiment, the number of pads 60 and output bumps 40 arranged in a predetermined area can be increased by the amount of the pads 60 arranged in two rows. In addition, since the pads 60 belonging to the first pad group 68 and the pads 60 belonging to the second pad group 69 are aligned at positions overlapping in the Y direction, the first IC 4 is formed using an anisotropic conductive material. When mounting, excess resin or the like smoothly flows out in the Y direction, so that unnecessary anisotropic conductive particles do not accumulate locally. Therefore, the first IC 4 can be mounted with high reliability.

［その他の実施の形態］
上記形態では、出力バンプ４０が配列されている両端部に１つないし２つの未使用バンプ４２が存在する例を説明したが、未使用バンプ４２が１つの場合、あるいは出力バンプ４０が配列されている両端部に３つ以上の未使用バンプ４２が存在する場合などにおいて本発明を適用してもよい。 [Other embodiments]
In the above embodiment, one or two unused bumps 42 exist at both ends where the output bumps 40 are arranged. However, when there is one unused bump 42 or when the output bumps 40 are arranged. The present invention may be applied when there are three or more unused bumps 42 at both ends.

また、上記形態は、ＩＣ４、５の出力側に本発明を適用したが、入力側にも本発明を適用してもよい。   Moreover, although the said form applied this invention to the output side of IC4, 5, you may apply this invention also to the input side.

さらに、上記形態では、電気光学物質を保持するガラス基板などの電気光学装置用基板に駆動用ＩＣをＣＯＧ実装する場合であったが、電気光学物質を保持するガラス基板などに接続される可撓性基板（電気光学装置用基板）に駆動用ＩＣをＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）実装する場合に本発明を適用してもよい。   Further, in the above embodiment, the driving IC is COG-mounted on a substrate for an electro-optical device such as a glass substrate that holds an electro-optical material. The present invention may be applied to a case where a driving IC is mounted on a conductive substrate (electro-optical device substrate) by COF (Chip On Film).

また、上記形態は、アクティブマトリクス型液晶装置に本発明を適用した例であるが、パッシブマトリクス型液晶装置に本発明を適用してもよい。また、上記形態は、透過型のアクティブマトリクス型液晶装置に本発明を適用した例であるが、反射型あるいは半透過反射型のアクティブマトリクス型液晶装置に本発明を適用してもよい。さらに、図７および図８を参照して以下に示す電気光学装置に本発明を適用してもよい。   Although the above embodiment is an example in which the present invention is applied to an active matrix liquid crystal device, the present invention may be applied to a passive matrix liquid crystal device. The above embodiment is an example in which the present invention is applied to a transmissive active matrix liquid crystal device. However, the present invention may be applied to a reflective or transflective active matrix liquid crystal device. Furthermore, the present invention may be applied to the electro-optical device described below with reference to FIGS.

図７は、画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図８は、電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。   FIG. 7 is a block diagram schematically showing a configuration of an electro-optical device including an active matrix liquid crystal device using a thin film transistor (TFT) as a pixel switching element. FIG. 8 is a block diagram of an active matrix electro-optical device provided with an electroluminescence element using a charge injection type organic thin film as an electro-optical material.

図７に示すように、画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶装置からなる電気光学装置１００ｂでは、マトリクス状に形成された複数の画素の各々に、画素電極１０９ｂを制御するための画素スイッチング用のＴＦＴ１３０ｂが形成されており、画像信号を供給するデータ線１０６ｂが当該ＴＦＴ１３０ｂのソースに電気的に接続されている。データ線１０６ｂに書き込む画像信号は、データ線駆動回路１０２ｂから供給される。また、ＴＦＴ１３０ｂのゲートには走査線１３１ｂが電気的に接続されており、所定のタイミングで、走査線１３１ｂにパルス的に走査信号が走査線駆動回路１０３ｂから供給される。画素電極１０９ｂは、ＴＦＴ１３０ｂのドレインに電気的に接続されており、スイッチング素子であるＴＦＴ１３０ｂを一定期間だけそのオン状態とすることにより、データ線１０６ｂから供給される画像信号を各画素に所定のタイミングで書き込む。このようにして画素電極１０９ｂを介して液晶に書き込まれた所定レベルのサブ画像信号は、対向基板（図省略）に形成された対向電極との間で一定期間保持される。ここで、保持されたサブ画像信号がリークするのを防ぐことを目的に、画素電極１０９ｂと対向電極との間に形成される液晶容量と並列に蓄積容量１７０ｂ（キャパシタ）を付加することがある。この蓄積容量１７０ｂによって、画素電極１０９ｂの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量１７０ｂを形成する方法としては、容量を形成するための配線である容量線１３２ｂとの間に形成する場合、あるいは前段の走査線１３１ｂとの間に形成する場合もずれであってもよい。   As shown in FIG. 7, in the electro-optical device 100b formed of an active matrix liquid crystal device using TFTs as pixel switching elements, a pixel for controlling the pixel electrode 109b is provided for each of a plurality of pixels formed in a matrix. A switching TFT 130b is formed, and a data line 106b for supplying an image signal is electrically connected to the source of the TFT 130b. An image signal written to the data line 106b is supplied from the data line driver circuit 102b. Further, the scanning line 131b is electrically connected to the gate of the TFT 130b, and a scanning signal is supplied to the scanning line 131b in a pulsed manner from the scanning line driving circuit 103b at a predetermined timing. The pixel electrode 109b is electrically connected to the drain of the TFT 130b. By turning on the TFT 130b serving as a switching element for a certain period, an image signal supplied from the data line 106b is given to each pixel at a predetermined timing. Write in. The sub-image signal of a predetermined level written in the liquid crystal through the pixel electrode 109b in this way is held for a certain period with the counter electrode formed on the counter substrate (not shown). Here, in order to prevent the held sub-image signal from leaking, a storage capacitor 170b (capacitor) may be added in parallel with the liquid crystal capacitor formed between the pixel electrode 109b and the counter electrode. . The storage capacitor 170b holds the voltage of the pixel electrode 109b, for example, for a time that is three orders of magnitude longer than the time when the source voltage is applied. As a result, the charge retention characteristics are improved, and an electro-optical device capable of performing display with a high contrast ratio can be realized. Note that the method of forming the storage capacitor 170b is different from the case of forming the storage capacitor 170b between the capacitor line 132b, which is a wiring for forming a capacitor, or the case of forming the storage capacitor 170b between the storage line 170b and the preceding scanning line 131b. Also good.

このような構成の液晶装置でも、データ線駆動回路１０２ｂあるいは走査線駆動回路１０３ｂの全体あるいは一部が電気光学装置用基板にＣＯＧ実装あるいはＣＯＦ実装されたＩＣに内蔵される場合がある。従って、このようなＩＣの実装に本発明を適用してもよい。   Even in the liquid crystal device having such a configuration, the whole or part of the data line driving circuit 102b or the scanning line driving circuit 103b may be incorporated in an IC that is COG-mounted or COF-mounted on the electro-optical device substrate. Therefore, the present invention may be applied to such IC mounting.

図８に示すように、電荷注入型有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置１００ｐは、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。   As shown in FIG. 8, an active matrix electro-optical device 100p having an electroluminescence element using a charge injection type organic thin film has an EL (electroluminescence) element that emits light when a drive current flows through the organic semiconductor film, or It is an active matrix type display device that drives and controls light emitting elements such as LED (light emitting diode) elements with TFTs, and since all of the light emitting elements used in this type of display device self-emit, no backlight is required. In addition, there are advantages such as less viewing angle dependency.

ここに示す電気光学装置１００ｐでは、複数の走査線１０３ｐと、この走査線１０３ｐの延設方向に対して交差する方向に延設された複数のデータ線１０６ｐと、これらのデータ線１０６ｐに並列する複数の共通給電線１２３ｐと、データ線１０６ｐと走査線１０３ｐとの交差点に対応する画素１１５ｐとが構成されている。データ線１０６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路１０１ｐが構成されている。走査線１０３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査線駆動回路１０４ｐが構成されている。また、画素１１５ｐの各々には、走査線１０３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ１３１ｐと、この第１のＴＦＴ１３１ｐを介してデータ線１０６ｐから供給される画像信号を保持する保持容量１３３ｐと、この保持容量１３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ１３２ｐと、第２のＴＦＴ１３２ｐを介して共通給電線１２３ｐに電気的に接続したときに共通給電線１２３ｐから駆動電流が流れ込む発光素子１４０ｐとが構成されている。発光素子１４０ｐは、画素電極の上層側には、正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層された構成になっており、対向電極は、データ線１０６ｐなどを跨いで複数の画素１１５ｐにわたって形成されている。   In the electro-optical device 100p shown here, a plurality of scanning lines 103p, a plurality of data lines 106p extending in a direction intersecting with the extending direction of the scanning lines 103p, and the data lines 106p are arranged in parallel. A plurality of common power supply lines 123p and pixels 115p corresponding to the intersections of the data lines 106p and the scanning lines 103p are configured. A data line driving circuit 101p including a shift register, a level shifter, a video line, and an analog switch is configured for the data line 106p. A scanning line driving circuit 104p including a shift register and a level shifter is configured for the scanning line 103p. Each pixel 115p holds a first TFT 131p to which a scanning signal is supplied to the gate electrode via the scanning line 103p and an image signal supplied from the data line 106p via the first TFT 131p. The storage capacitor 133p, the second TFT 132p to which the image signal held by the storage capacitor 133p is supplied to the gate electrode, and the common power supply line when electrically connected to the common power supply line 123p via the second TFT 132p The light emitting element 140p into which a drive current flows from 123p is comprised. The light-emitting element 140p has a configuration in which a counter electrode made of a metal film such as a hole injection layer, an organic semiconductor film as an organic electroluminescence material layer, lithium-containing aluminum, or calcium is laminated on the upper side of the pixel electrode. The counter electrode is formed over the plurality of pixels 115p across the data line 106p and the like.

このような構成のエレクトロルミネッセンス型電気光学装置においても、データ線駆動回路１０１ｐあるいは走査線駆動回路１０４ｐの全体あるいは一部が電気光学装置用基板にＣＯＧ実装あるいはＣＯＦ実装されたＩＣに内蔵される場合がある。従って、このようなＩＣの実装に本発明を適用してもよい。   Also in the electroluminescence type electro-optical device having such a configuration, the whole or a part of the data line driving circuit 101p or the scanning line driving circuit 104p is built in an IC mounted on the electro-optical device substrate by COG or COF. There is. Therefore, the present invention may be applied to such IC mounting.

また、上述した実施形態以外にも、電気光学装置として、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置などの各種の電気光学装置に適用できる。   In addition to the above-described embodiments, plasma display devices, FED (field emission display) devices, LED (light emitting diode) display devices, electrophoretic display devices, thin cathode ray tubes, liquid crystal shutters, and the like are used as electro-optical devices. The present invention can be applied to various electro-optical devices such as a small television and a device using a digital micromirror device (DMD).

上記の電気光学装置は、携帯電話機やモバイルコンピュータなどといった各種の電子機器において表示部として用いることができる。   The above electro-optical device can be used as a display unit in various electronic devices such as a mobile phone and a mobile computer.

画素スイッチング素子としてＴＦＤ素子を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。FIG. 2 is a block diagram schematically illustrating a configuration of an electro-optical device including an active matrix liquid crystal device using a TFD element as a pixel switching element. （Ａ）、（Ｂ）は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。1A and 1B are a schematic perspective view of an electro-optical device to which the present invention is applied as viewed from the element substrate side, and a schematic perspective view of the electro-optical device as viewed from the counter substrate side. 図２に示す電気光学装置を画素電極を通る部分でＹ方向に切断したときの断面図である。FIG. 3 is a cross-sectional view when the electro-optical device shown in FIG. 2 is cut in the Y direction at a portion passing through a pixel electrode. 図２に示す電気光学装置において画素スイッチング素子として用いたＴＦＤ素子の説明図である。FIG. 3 is an explanatory diagram of a TFD element used as a pixel switching element in the electro-optical device shown in FIG. 2. 本発明の実施の形態１に係る電気光学装置の素子基板に形成されたパッド、およびＩＣのバンプを模式的に示す説明図である。FIG. 3 is an explanatory diagram schematically showing pads formed on the element substrate of the electro-optical device according to Embodiment 1 of the present invention and IC bumps. （Ａ）、（Ｂ）は、本発明の実施の形態２に係る電気光学装置の素子基板に形成した第１のＩＣ実装領域の一部を模式的に示す説明図、およびＩＣのバンプの一部を模式的に示す説明図である。(A) and (B) are explanatory views schematically showing a part of the first IC mounting region formed on the element substrate of the electro-optical device according to Embodiment 2 of the present invention, and one of the bumps of the IC. It is explanatory drawing which shows a part typically. 画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。1 is a block diagram schematically showing a configuration of an electro-optical device including an active matrix type liquid crystal device using a thin film transistor (TFT) as a pixel switching element. 電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型表示装置のブロック図である。1 is a block diagram of an active matrix display device including an electroluminescence element using a charge injection type organic thin film as an electro-optical material. 従来の電気光学装置の素子基板に形成されたパッド、およびＩＣのバンプを模式的に示す説明図である。It is explanatory drawing which shows typically the pad formed in the element substrate of the conventional electro-optical apparatus, and the bump of IC.

符号の説明Explanation of symbols

１ａ 電気光学装置、４ 第１のＩＣ、７ 可撓性基板、８ 配線パターン、１０ 素子基板（電気光学装置用基板）、１０ａ 素子基板の張り出し領域、２０ 対向基板、４１ 実使用バンプ、４２ 未使用バンプ、４３ ダミーのバンプ、６１ 第１のパッド、６２ 第２のパッド、６３ 第３のパッド DESCRIPTION OF SYMBOLS 1a Electro-optical apparatus, 4 1st IC, 7 Flexible board, 8 Wiring pattern, 10 Element board | substrate (Electro-optical apparatus board | substrate), 10a Overhang | projection area | region of an element board | substrate, 20 Opposite substrate, 41 Actual use bump, 42 Not yet Used bumps, 43 dummy bumps, 61 first pad, 62 second pad, 63 third pad

Claims (7)

電気光学装置用基板と、該電気光学装置用基板に実装された駆動用ＩＣとを有し、画像表示領域に複数の画素がマトリクス状に配列された電気光学装置において、
前記駆動用ＩＣは、複数のバンプを備え、
当該複数のバンプは、前記画素の駆動に用いられる複数の実使用バンプと、前記画素の駆動に使用されない少なくとも一つの未使用バンプとを備え、
前記電気光学装置用基板は、前記実使用バンプに電気的に接続するように配設された複数の配線パターンを備え、前記未使用バンプには前記配線パターンが配設されていないことを特徴とする電気光学装置。 In an electro-optical device having an electro-optical device substrate and a driving IC mounted on the electro-optical device substrate, wherein a plurality of pixels are arranged in a matrix in the image display area.
The driving IC includes a plurality of bumps,
The plurality of bumps includes a plurality of actual use bumps used for driving the pixels, and at least one unused bump not used for driving the pixels,
The electro-optic device substrate includes a plurality of wiring patterns arranged to be electrically connected to the actual use bumps, and the unused bumps are not provided with the wiring patterns. An electro-optical device. 請求項１において、前記未使用バンプには、前記画素を駆動可能な信号が印加されていることを特徴とする電気光学装置。   2. The electro-optical device according to claim 1, wherein a signal capable of driving the pixel is applied to the unused bump. 請求項２において、前記実使用バンプは、前記配線パターンに信号を出力する出力バンプであり、
前記駆動用ＩＣでは、前記実使用バンプから前記配線パターンに前記画素の駆動に必要な信号が出力される間、前記未使用バンプにも前記画素を駆動可能な信号が印加されることを特徴とする電気光学装置。 In Claim 2, the actual use bump is an output bump for outputting a signal to the wiring pattern,
In the driving IC, while a signal necessary for driving the pixel is output from the actual use bump to the wiring pattern, a signal capable of driving the pixel is applied to the unused bump. An electro-optical device. 請求項２または３において、前記電気光学装置用基板は、前記実使用バンプに対応する個所に前記配線パターンに接続された第１のパッドを備え、前記未使用バンプに対応する箇所に前記配線パターンに接続されていない第２のパッドを備えていることを特徴とする電気光学装置。   4. The electro-optical device substrate according to claim 2, wherein the electro-optical device substrate includes a first pad connected to the wiring pattern at a location corresponding to the actual use bump, and the wiring pattern is provided at a location corresponding to the unused bump. An electro-optical device comprising a second pad that is not connected to the electrode. 請求項４において、前記駆動用ＩＣは、前記信号が一切、入力されないダミーのバンプを備え、
前記電気光学装置用基板は、前記ダミーのバンプに対応する箇所に前記配線パターンに接続されていない第３のパッドを備えていることを特徴とする電気光学装置。 The drive IC according to claim 4, comprising dummy bumps to which no signal is input,
The electro-optical device substrate includes a third pad that is not connected to the wiring pattern at a location corresponding to the dummy bump. 請求項４または５において、前記第１のパッドは、前記電気光学装置用基板において前記配線パターンが形成されている側に配列された第１のパッド群と、該第１のパッド群に対して前記配線パターンが延びている側とは反対側に配列された第２のパッド群とを構成しており、
前記第２のパッド群に属する第１のパッドに接続された前記配線パターンは、前記第１のパッド群に属する第１のパッドの間を通って前記第２のパッド群に属する第１のパッドまで延びていることを特徴とする電気光学装置。 6. The first pad group according to claim 4, wherein the first pad is arranged on the electro-optical device substrate on the side on which the wiring pattern is formed, and the first pad group. A second pad group arranged on the side opposite to the side on which the wiring pattern extends;
The wiring pattern connected to the first pad belonging to the second pad group passes between the first pads belonging to the first pad group and passes through the first pad belonging to the second pad group. An electro-optical device extending to 請求項１ないし６のいずれかに規定する電気光学装置を有することを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device defined in any one of claims 1 to 6.
JP2004095634A 2004-03-29 2004-03-29 Electrooptic device and electronic equipment Pending JP2005283831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004095634A JP2005283831A (en) 2004-03-29 2004-03-29 Electrooptic device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004095634A JP2005283831A (en) 2004-03-29 2004-03-29 Electrooptic device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2005283831A true JP2005283831A (en) 2005-10-13

Family

ID=35182297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004095634A Pending JP2005283831A (en) 2004-03-29 2004-03-29 Electrooptic device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2005283831A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007129425A1 (en) * 2006-05-08 2007-11-15 Sharp Kabushiki Kaisha Liquid crystal display device
JP2011002583A (en) * 2009-06-17 2011-01-06 Hitachi Displays Ltd Display
WO2012090817A1 (en) * 2010-12-27 2012-07-05 シャープ株式会社 Display device and method of manufacturing same
KR101356340B1 (en) * 2006-12-15 2014-01-27 엘지디스플레이 주식회사 Flat Panel Display
CN114981867A (en) * 2020-01-24 2022-08-30 京瓷株式会社 Light emitting device
US11520195B2 (en) 2020-12-31 2022-12-06 Hubei Yangtze Industrial Innovation Center of Advanced Display Co., Ltd. Display substrate, display panel and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07301820A (en) * 1995-03-16 1995-11-14 Toshiba Corp Production of display device
JP2002217237A (en) * 2001-01-17 2002-08-02 Toshiba Corp Planar display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07301820A (en) * 1995-03-16 1995-11-14 Toshiba Corp Production of display device
JP2002217237A (en) * 2001-01-17 2002-08-02 Toshiba Corp Planar display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007129425A1 (en) * 2006-05-08 2007-11-15 Sharp Kabushiki Kaisha Liquid crystal display device
KR101356340B1 (en) * 2006-12-15 2014-01-27 엘지디스플레이 주식회사 Flat Panel Display
JP2011002583A (en) * 2009-06-17 2011-01-06 Hitachi Displays Ltd Display
WO2012090817A1 (en) * 2010-12-27 2012-07-05 シャープ株式会社 Display device and method of manufacturing same
US9164334B2 (en) 2010-12-27 2015-10-20 Sharp Kabushiki Kaisha Display device and method of manufacturing same
US9507231B2 (en) 2010-12-27 2016-11-29 Sharp Kabushiki Kaisha Display device
CN114981867A (en) * 2020-01-24 2022-08-30 京瓷株式会社 Light emitting device
US11520195B2 (en) 2020-12-31 2022-12-06 Hubei Yangtze Industrial Innovation Center of Advanced Display Co., Ltd. Display substrate, display panel and display device

Similar Documents

Publication Publication Date Title
JP4142029B2 (en) Electro-optical device and electronic apparatus
KR100556309B1 (en) Electrooptic apparatus and manufacturing method of the same, and electron equipment
KR100731400B1 (en) Electro-optical device, electronic apparatus, and mounting structure
US6888606B2 (en) Electrooptic device and electronic apparatus
US6970225B2 (en) Electrooptic device, method for manufacturing the same, and electronic apparatus
KR100625559B1 (en) Electro-optical panel, electro-optical device and electronic apparatus
JP4352834B2 (en) Mounting structure, electro-optical device, electronic apparatus, and manufacturing method of mounting structure
JP2006171386A (en) Electro-optical device and electronic apparatus
KR20060046566A (en) Electro-0ptical device, electronic apparatus, and mounting structure
JP3835442B2 (en) Electro-optical device and electronic apparatus
JP2005283831A (en) Electrooptic device and electronic equipment
JP2005283830A (en) Mounting structure, electrooptic device, electronic equipment, inspection method of mounting structure and inspection method of electrooptic device
JP2004096046A (en) Method and structure for mounting ic chip, thermocompression bonding device, method of manufacturing electrooptical device, electrooptical device and electronic equipment
JP4356403B2 (en) Electro-optical device and electronic apparatus including the same
JP2005099310A (en) Packaged structure, ic, electrooptical device, and electronic equipment
JP2005340455A (en) Mounting structure, electro-optical device, and electronic apparatus
JP2005099311A (en) Method for manufacturing substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic apparatus
JP4913991B2 (en) Mounting structure, electro-optical device, and electronic apparatus
JP2005266683A (en) Mounting structure, electro-optical device, and electronic equipment
JP2004096047A (en) Method for connecting substrate, connection structure of substrate, thermocompression bonding device, manufacturing method for electro-optical device, electro-optical device, and electronic apparatus
JP4289092B2 (en) IC mounting substrate, electro-optical device, electronic device, and manufacturing method of IC mounting substrate
JP2005215036A (en) Mount structure, electrooptical device, and electronic equipment
JP2004096049A (en) Connection structure of substrate, electro-optical device, and electronic apparatus
JP2005202211A (en) Packaging structure, integrated circuit, electrooptical apparatus, and electronic device
JP2005148305A (en) Substrate for electrooptical device, electrooptical device and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060425

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110621