JP2005278370A

JP2005278370A - トランジスタ制御方法および制御回路

Info

Publication number: JP2005278370A
Application number: JP2004091996A
Authority: JP
Inventors: Kiyoshi Naito; 清内藤
Original assignee: Hitachi Via Mechanics Ltd
Current assignee: Via Mechanics Ltd
Priority date: 2004-03-26
Filing date: 2004-03-26
Publication date: 2005-10-06
Anticipated expiration: 2024-03-26
Also published as: JP4485827B2

Abstract

【課題】電流の制御範囲を広げ、使い勝手に優れるトランジスタの制御方法および制御装置を提供すること。
【解決手段】パルストランス５１ａに巻線３１ｍと巻線５１ｍを設ける。整流回路５２とツエナーダイオード５４を用いて巻線５１ｍから巻線３１ｍの出力電圧と逆向きのオフセット電圧を作る。そして、トランジスタＴｒ２１ａをオンさせる場合には、オフセットさせた電圧を巻線３１ｍの出力電圧に加え、マイナス側にオフセットさせた出力電圧をトランジスタＴｒ２１ａのゲート端子ｇ１とソース端子ｓ１との間に印加する。
【選択図】図１

Description

本発明は、パルストランスの出力電圧をソース端子とゲート端子間に印加することによりソース端子とドレイン端子間の導通を制御するトランジスタ制御方法および制御回路に関する。

例えば、インバータ制御式の直流アーク溶接電源では、溶接品質を向上させるため、出力電圧値の検出手段を設け、溶接部に供給される出力電圧値が予め設定された値に近づくようにインバータ回路を制御している。

図３は、従来のインバータ制御式の直流アーク溶接機の接続図である。

商用電源１から供給される交流電圧は整流回路２により直流電圧に整流された後、インバータ回路３により高周波の交流電圧に変換され、トランス４により溶接に適した電圧に変換される。

トランス４から出力された交流電圧は整流回路５により再度直流に整流される。そして、出力電流（溶接電流）はリアクタ６により平滑されて外部出力端子７，８に供給される。

＋側の外部出力端子７は、チップ９を介して、溶接ワイヤ１０に接続される。また、−側の外部出力端子８は、母材１１に接続される。溶接ワイヤ１０は一対のローラ１２により送給される。

外部出力端子７，８間に接続された電圧検出回路１３は、溶接電圧Ｖａを制御回路１４に出力する。

制御回路１４は溶接電圧Ｖａが設定器１５で設定された電圧になるように、ＰＷＭ制御装置２０を介してインバータ回路３を制御する。

次に、インバータ回路３について説明する。

図４は、インバータ回路３の接続図、図５は、インバータ回路３におけるトランジスタ制御回路の接続図である。

図４に示すように、インバータ回路３は４個のトランジスタ（電力用トランジスタ。以下、「Ｔｒ」という。）２１ａ〜２１ｄと、図中点線で囲んで示す４個のトランジスタ制御回路３０ａ〜３０ｄとから構成されている。

Ｔｒ２１ａのドレイン端子ｄ１は整流回路２の＋側に、ソース端子ｓ１はＴｒ２１ｂのドレイン端子ｄ２およびトランス４の端子４ａに接続され、Ｔｒ２１ｂのソース端子ｓ２は整流回路２の−側に接続されている。

Ｔｒ２１ｃのドレイン端子ｄ３は整流回路２の＋側に、ソース端子ｓ３はＴｒ２１ｄのドレイン端子ｄ４およびトランス４の端子４ｂに接続され、Ｔｒ２１ｄのソース端子ｓ４は整流回路２の−側に接続されている。

図５に示すように、トランジスタ制御回路３０ａを構成するパルストランス３１ａの出力側巻線３１ｍの一方は抵抗３２ａを介してＴｒ２１ａのゲート端子ｇ１に、他方はＴｒ２１ａのソース端子ｓ１に接続されている。ソース端子ｓ１とゲート端子ｇ１間には、抵抗３３ａとコンデンサ３４ａが並列に接続されている。

トランジスタ制御回路３０ｂ〜３０ｄの構成はトランジスタ制御回路３０ａの構成と同じであり、それぞれＴｒ２１ｂ〜２１ｄに接続されている。

図４に示すように、パルストランス３１ａとパルストランス３１ｄの入力側は、極性を合わせてＰＷＭ制御装置２０の第一の出力端子２０ａに接続され、パルストランス３１ｂとパルストランス３１ｃの入力側は、極性を合わせてＰＷＭ制御装置２０の第二の出力端子２０ｂに接続されている。

図６は、ＰＷＭ制御装置２０の端子２０ａと端子２０ｂから出力される出力電圧と、Ｔｒ２１ａ〜２１ｄにおけるゲート端子とソース端子の端子間電圧Ｖｓｇと、トランス４の出力電圧を示すタイムチャートである。

同図に示されているように、端子２０ａ、２０ｂから正の電圧が供給されると端子間電圧Ｖｓｇが正の電圧となり、トランジスタが導通状態（オン）になって溶接部に電流が供給される。この場合、ＰＷＭ制御装置２０から出力する電圧の出力期間Ｔを長くすると溶接電圧が高くなり（溶接電流が大きく）、短くすると溶接電圧が低く（溶接電流が小さく）なる。

そこで、ＰＷＭ制御装置２０は、溶接電圧が設定器１５で設定された値になるように出力期間Ｔを制御する。トランス４からは２０ｋＨｚ程度の交流が出力され、溶接ワイヤ１０と母材１１との間に形成されるアーク負荷に電力が供給される。

このように、Ｔｒ２１ａ〜２１ｄのオンオフ制御をパルストランスを用いたトランジスタ制御回路３０ａ〜３０ｄにすると、構成を簡単なものとすることができる。

ところで、溶接電流の制御範囲が広ければ広いほど、様々なワークを加工することができ、使い勝手が向上する。

しかし、パルストランスを用いたトランジスタ制御回路によりトランジスタを制御する場合、溶接電圧（すなわち溶接電流）を小さくすることができなかった。以下、この理由について説明する。

図７は、ＰＷＭ制御装置２０の出力電圧と端子間電圧Ｖｓｇの関係を示す図であり、（ａ）は電圧の出力期間Ｔ（オン期間）が十分に長い場合を、（ｂ）はオン期間が短い場合を、それぞれ示している。なお、上段はＰＷＭ制御装置２０の出力電圧であり、下段は端子間電圧Ｖｓｇである。

同図から明らかなように、オン期間が十分に長い場合、オフ期間の電圧Ｖｓｇは負である。

一方、オン期間が短い場合、オフ期間の電圧Ｖｓｇが正になる期間が発生する。電圧Ｖｓｇが正になると、例えばＴｒ２１ｂのオン期間中にＴｒ２１ａが導通状態になるため、整流回路２の両端が短絡され、短絡電流によりＴｒ２１ａとＴｒ２１ｂが破損する。

そこで、従来は、出力期間Ｔの最小値を、オフ期間における電圧Ｖｓｇが正にならない値に定めていた。このため、電流の最小制御範囲は定格の２０％程度になった。

本発明の目的は、電流の制御範囲を広げ、使い勝手に優れるトランジスタの制御方法および制御装置を提供するにある。

パルストランスを用いたトランジスタ制御回路においてオフ期間の電圧が正になるのは、パルストランスの鉄心に蓄積されたエネルギがオフ期間に放出されるためである。そこで、上記した課題を解決するため、本発明の第１の手段は、パルストランスの出力電圧をソース端子とゲート端子間に印加することにより前記ソース端子とドレイン端子間の導通を制御するトランジスタ制御方法において、前記出力電圧に負のオフセット電圧を付加することを特徴とする。

また、本発明の第２の手段は、ソース端子と、ドレイン端子と、ゲート端子と、を備えるトランジスタの前記ソース端子と前記ゲート端子間にパルストランスの出力電圧を印加することにより前記ソース端子と前記ドレイン端子間の導通を制御するトランジスタ制御回路において、前記出力電圧をマイナス側にオフセットさせるオフセット電圧付加手段を設け、マイナス側にオフセットさせた前記出力電圧により前記ソース端子と前記ドレイン端子間の導通を制御することを特徴とする。

本発明によれば、前述のように構成されているので、電流の制御範囲が広くなり、使い勝手が向上する。

図１は本発明に係るトランジスタ制御回路の接続図であり、図４，５と同じものまたは同一機能のものは同一の符号を付して説明を省略する。また、インバータ回路３の接続図は、図４におけるトランジスタ制御回路３０ａ〜３０ｄをトランジスタ制御回路５０ａ〜５０ｄに置き換えたものであるので、図示を省略する。

トランジスタ制御回路５０ａはＴｒ２１ａを制御するトランジスタ制御回路である。パルストランス５１ａの出力側には第１の巻線３１ｍに加えて第２の巻線５１ｍが設けられている。巻線５１ｍの一端は整流回路５２の交流端子の一方に、他端は整流回路５２の交流端子の他方に、それぞれ接続されている。整流回路５２の＋側出力端子５２ａは抵抗５３を介してＴｒ２１ａのソース端子ｓ１に、−側出力端子５２ｂは巻線３１ｍおよび抵抗３２ａを介してＴｒ２１ａのゲート端子ｇ１に、それぞれ接続される。

出力端子５２ｂとソース端子ｓ１との間にはツエナーダイオード５４とコンデンサ５５が並列に接続されている。なお、ツエナーダイオード５４がクランプする電圧は１〜２ボルト程度である。

また、詳細な図示を省略するトランジスタ制御回路５０ｂ〜５０ｄは、それぞれＴｒ２１ｂ〜Ｔｒ２１ｄを制御する。

次にこの回路の動作を説明する。

図２は、出力期間Ｔが短い場合の、ＰＷＭ制御装置２０の端子２０ａから出力される出力電圧と、Ｔｒ２１ａ（Ｔｒ２１ｄ）のゲート端子ｇ１（ｇ４）とソース端子ｓ１（ｓ４）間の電圧Ｖｓｇを示すタイムチャートである。

同図に示すように、巻線５１ｍから出力される電圧は、ツエナーダイオード５４の定格電圧Ｖｚだけマイナス側にオフセットされる。

この結果、電圧の出力期間Ｔが経過した後、次の出力期間Ｔが始まるまでの間、端子間電圧Ｖｓｇは負に維持され、Ｔｒ２１ａ（Ｔｒ２１ｄ）が導通になることはない。

したがって、オン期間を短くすることができ、例えば溶接電流の最小制御範囲を定格の１０％程度にまで広げることができる。

この実施形態では、オフセット電圧をパルストランスに設けた第２の巻線から生成するようにしたので、特別な駆動源を設ける必要がなく、装置構成が簡単になる。

なお、オフセット回路に代えて、例えば電池を用いることができる。

また、本発明は、インバータ式の直流溶接機に限らず、他の装置にも適用することができる。

このように本発明を例えば溶接機に適用すると、使い勝手が向上する。

本発明に係るトランジスタ制御回路の接続図である。本発明の動作説明図である。従来のインバータ制御式の直流アーク溶接機の接続図である。従来のインバータ回路の接続図である。従来のトランジスタ制御回路の接続図である。従来技術の動作説明図である。従来技術の動作説明図である。

符号の説明

２１ａトランジスタ
３１ｍ巻線
５１ａパルストランス
５１ｍ巻線
５２整流回路
５３ツエナーダイオード
ｇ１ゲート端子
ｓ１ソース端子

Claims

パルストランスの出力電圧をソース端子とゲート端子間に印加することにより前記ソース端子とドレイン端子間の導通を制御するトランジスタ制御方法において、
前記出力電圧に負のオフセット電圧を付加することを特徴とするトランジスタ制御方法。
ソース端子と、ドレイン端子と、ゲート端子と、を備えるトランジスタの前記ソース端子と前記ゲート端子間にパルストランスの出力電圧を印加することにより前記ソース端子と前記ドレイン端子間の導通を制御するトランジスタ制御回路において、
前記出力電圧をマイナス側にオフセットさせるオフセット電圧付加手段を設け、マイナス側にオフセットさせた前記出力電圧により前記ソース端子と前記ドレイン端子間の導通を制御することを特徴とするトランジスタ制御回路。
前記オフセット電圧付加手段は、前記パルストランスの出力側に配置された第２の巻線の出力電圧から生成されることを特徴とする請求項２に記載のトランジスタ制御回路。