JP2005269838A - Dc-dc converter - Google Patents

Dc-dc converter Download PDF

Info

Publication number
JP2005269838A
JP2005269838A JP2004081764A JP2004081764A JP2005269838A JP 2005269838 A JP2005269838 A JP 2005269838A JP 2004081764 A JP2004081764 A JP 2004081764A JP 2004081764 A JP2004081764 A JP 2004081764A JP 2005269838 A JP2005269838 A JP 2005269838A
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
signal
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004081764A
Other languages
Japanese (ja)
Inventor
Hiroshi Saito
浩 齊藤
Takuya Ishii
卓也 石井
Takashi Ryu
隆 龍
Hiroki Akashi
裕樹 明石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004081764A priority Critical patent/JP2005269838A/en
Publication of JP2005269838A publication Critical patent/JP2005269838A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DC-DC converter that can prevent an inrush current without using a delay circuit. <P>SOLUTION: An output voltage Vo is monitored by a comparator 9 and a clamp circuit 10 clamps an output of an error signal detector 7 until the output voltage gets close to a preset voltage. This structure prevents the overranging of the output voltage of the error signal detector 7 at a start-up, a continuous ON state of a switching element 2 with an input of an excessive signal into a PWM circuit 11, and the generation of the inrush current caused by an excessive current that flows in an inductance 3. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明はバッテリ等の直流電圧が入力されて制御された直流電圧を所定の負荷に供給するＤＣ−ＤＣコンバータにおけるソフトスタート突入防止の技術に関する。   The present invention relates to a technique for preventing a soft start inrush in a DC-DC converter that supplies a predetermined DC voltage to a predetermined load by inputting a DC voltage such as a battery.

ソフトスタート回路を備えた従来のＤＣ−ＤＣコンバータは図５に示すように構成されている。
ＤＣ−ＤＣコンバータは、制御トランジスタ２とインダクタ３とダイオード４及びコンデンサ５を主要部とし、制御トランジスタ２をＰＷＭ回路１１の出力Ｖｇで制御することによって、バッテリ等の入力直流電源１の電圧を所望の直流電圧に変換して負荷６に印加している。 A conventional DC-DC converter provided with a soft start circuit is configured as shown in FIG.
The DC-DC converter has a control transistor 2, an inductor 3, a diode 4 and a capacitor 5 as main parts, and the control transistor 2 is controlled by an output Vg of the PWM circuit 11, whereby the voltage of the input DC power source 1 such as a battery is desired. Is converted to a direct current voltage and applied to the load 6.

ＰＷＭ（Pulse Width Modulation）回路１１の入力には、負荷６の端子電圧Ｖｏを誤差信号検出器７を介して印加されている。誤差信号検出器７は基準電圧ＶＲＥＦと前記端子電圧Ｖｏとを比較して端子電圧Ｖｏが目的の電圧値に近づくように誤差信号を誤差信号検出器７に供給している。   A terminal voltage Vo of the load 6 is applied to an input of a PWM (Pulse Width Modulation) circuit 11 via an error signal detector 7. The error signal detector 7 compares the reference voltage VREF with the terminal voltage Vo and supplies an error signal to the error signal detector 7 so that the terminal voltage Vo approaches the target voltage value.

従来のソフトスタート回路は、誤差信号検出器７の非反転入力（＋）に、遅延用抵抗２１を介して基準電圧源８を接続すると共に遅延用コンデンサ２２を介して前記負荷６のもう一方の端子に接続されている。   In the conventional soft start circuit, the reference voltage source 8 is connected to the non-inverting input (+) of the error signal detector 7 through the delay resistor 21 and the other load 6 is connected through the delay capacitor 22. Connected to the terminal.

図６はこのタイミングチャート示し、ＶＥは誤差信号検出器７の出力信号、ＩＬはインダクタ３を流れる電流値である。
入力直流電圧ＶＩＮの起動時にＤＣ−ＤＣコンバータの出力の端子電圧Ｖｏが立ち上がっていない状態で、誤差信号検出器７の非反転入力（＋）の基準電圧ＶＲＥＦが遅延回路２０によってゆっくり立ち上がることにより、誤差信号検出器７がその出力電圧ＶＥを振り切らない適当な値で出力することにより、ＰＷＭ回路１０に過大な信号が入力することを防止し、結果として、制御トランジスタ２がオンし続けてインダクタ３に過大な電流が流れることを防止し、突入電流が発生することを防止している（例えば、特許文献１など）。
特開昭６１−１６４４２９号公報 FIG. 6 shows this timing chart, where VE is an output signal of the error signal detector 7, and IL is a current value flowing through the inductor 3.
The reference voltage VREF of the non-inverting input (+) of the error signal detector 7 rises slowly by the delay circuit 20 in a state where the terminal voltage Vo of the output of the DC-DC converter is not rising at the start of the input DC voltage VIN. The error signal detector 7 outputs the output voltage VE with an appropriate value that does not completely swing out, thereby preventing an excessive signal from being input to the PWM circuit 10. As a result, the control transistor 2 continues to be turned on and the inductor 3 An excessive current is prevented from flowing through the current, and an inrush current is prevented from occurring (for example, Patent Document 1).
JP 61-164429 A

上記従来のソフトスタート回路は、遅延回路２０を構成するのに遅延用コンデンサ２２を用いるが、遅延回路の時定数を調整するためには大きい容量値が必要になり、集積回路でこの回路を実現する場合に、小さな面積で回路を実現することが困難である。   The above-mentioned conventional soft start circuit uses the delay capacitor 22 to configure the delay circuit 20, but a large capacitance is required to adjust the time constant of the delay circuit, and this circuit is realized by an integrated circuit. In this case, it is difficult to realize a circuit with a small area.

本発明は、遅延回路を用いないで突入電流を防止できるソフトスタート機能付きのＤＣ−ＤＣコンバータを提供することを目的とする。   An object of the present invention is to provide a DC-DC converter with a soft start function that can prevent an inrush current without using a delay circuit.

本発明のＤＣ−ＤＣコンバータは、インダクタとコンデンサとの直列回路にダイオードを並列接続し、前記ダイオードの両端にスイッチング素子を介して入力直流電圧を印加し、前記インダクタと前記コンデンサとの接続点の端子電圧と基準電圧源の基準電圧とを誤差信号検出器で比較して、前記誤差信号検出器の出力信号によってＰＷＭ回路の出力のパルス信号の幅を制御し、ＰＷＭ回路の出力のパルス信号によって前記スイッチング素子をスイッチングして前記端子電圧が目的の電圧値に近づくよう制御して、前記コンデンサの端子電圧を出力電圧に降圧するＤＣ−ＤＣコンバータであって、前記端子電圧を監視する比較器と、前記誤差信号検出器の出力信号にかかわらず前記ＰＷＭ回路の入力信号をクランプするクランプ回路とを設け、前記クランプ回路のクランプ動作を前記比較器の出力で制御して前記出力電圧が設定電圧に近づくまでは、前記ＰＷＭ回路の出力のパルス信号の前記スイッチング素子をオンさせる信号幅を規制するよう構成したことを特徴とする。   In the DC-DC converter according to the present invention, a diode is connected in parallel to a series circuit of an inductor and a capacitor, an input DC voltage is applied to both ends of the diode via a switching element, and a connection point between the inductor and the capacitor is The terminal voltage and the reference voltage of the reference voltage source are compared by the error signal detector, the width of the pulse signal output from the PWM circuit is controlled by the output signal from the error signal detector, and the pulse signal output from the PWM circuit is used. A DC-DC converter for switching the switching element to control the terminal voltage to approach a target voltage value and stepping down the terminal voltage of the capacitor to an output voltage, a comparator for monitoring the terminal voltage; A clamp circuit for clamping the input signal of the PWM circuit regardless of the output signal of the error signal detector The clamp operation of the clamp circuit is controlled by the output of the comparator, and the signal width for turning on the switching element of the pulse signal output from the PWM circuit is regulated until the output voltage approaches the set voltage. It is characterized by that.

この構成によると、ＤＣ−ＤＣコンバータの出力電圧を比較器で監視し、その出力電圧が設定電圧に近づくまでクランプ回路で誤差信号検出器の出力電圧を制御することにより、起動時にＤＣ−ＤＣコンバータの出力電圧が低いうちに基準電圧源が早く立ち上がり、誤差信号検出器の出力電圧が振り切り、ＰＷＭ回路に過大な信号が入力し、スイッチング素子をオンし続け、インダクタに過大な電流が流れ突入電流が発生する事態の発生を防止できる。   According to this configuration, the output voltage of the DC-DC converter is monitored by the comparator, and the output voltage of the error signal detector is controlled by the clamp circuit until the output voltage approaches the set voltage. The reference voltage source rises quickly while the output voltage of the signal is low, the output voltage of the error signal detector swings out, an excessive signal is input to the PWM circuit, the switching element is kept on, an excessive current flows through the inductor, and an inrush current Can be prevented from occurring.

また、本発明のＤＣ−ＤＣコンバータは、ダイオードとコンデンサの直列回路にスイッチング素子を並列接続し、前記スイッチング素子の両端に前記インダクタを介して入力直流電圧を印加し、前記ダイオードと前記コンデンサとの接続点の端子電圧と基準電圧源の基準電圧とを誤差信号検出器で比較して、前記誤差信号検出器の出力信号によってＰＷＭ回路の出力のパルス信号の幅を制御し、ＰＷＭ回路の出力のパルス信号によって前記スイッチング素子をスイッチングして前記端子電圧が目的の電圧値に近づくよう制御して、前記コンデンサの端子電圧を出力電圧に昇圧するＤＣ−ＤＣコンバータであって、前記端子電圧を監視する比較器と、前記誤差信号検出器の出力信号にかかわらず前記ＰＷＭ回路の入力信号をクランプするクランプ回路とを設け、前記クランプ回路のクランプ動作を前記比較器の出力で制御して前記出力電圧が設定電圧に近づくまでは、前記ＰＷＭ回路の出力のパルス信号の前記スイッチング素子をオンさせる信号幅を規制するよう構成したことを特徴とする。   In the DC-DC converter of the present invention, a switching element is connected in parallel to a series circuit of a diode and a capacitor, an input DC voltage is applied to both ends of the switching element via the inductor, and the diode and the capacitor are connected to each other. The terminal voltage of the connection point and the reference voltage of the reference voltage source are compared by the error signal detector, the width of the pulse signal of the PWM circuit output is controlled by the output signal of the error signal detector, and the output of the PWM circuit is controlled. A DC-DC converter that switches the switching element by a pulse signal to control the terminal voltage to approach a target voltage value and boosts the terminal voltage of the capacitor to an output voltage, and monitors the terminal voltage A clamp that clamps the input signal of the PWM circuit regardless of the output signal of the comparator and the error signal detector A signal width for turning on the switching element of the pulse signal output from the PWM circuit until the output voltage approaches the set voltage by controlling the clamp operation of the clamp circuit by the output of the comparator. It is characterized by being configured to regulate.

この構成によると、ＤＣ−ＤＣコンバータの出力電圧を比較器で監視し、その出力電圧が設定電圧に近づくまでクランプ回路で誤差信号検出器の出力電圧を制御することにより、起動時にＤＣ−ＤＣコンバータの出力電圧が低いうちに基準電圧源が早く立ち上がり、誤差信号検出器の出力電圧が振り切り、ＰＷＭ回路に過大な信号が入力し、スイッチング素子をオンし続け、インダクタに過大な電流が流れ突入電流が発生する事態の発生を防止できる。   According to this configuration, the output voltage of the DC-DC converter is monitored by the comparator, and the output voltage of the error signal detector is controlled by the clamp circuit until the output voltage approaches the set voltage. The reference voltage source rises quickly while the output voltage of the signal is low, the output voltage of the error signal detector swings out, an excessive signal is input to the PWM circuit, the switching element is kept on, an excessive current flows through the inductor, and an inrush current Can be prevented from occurring.

また、本発明のＤＣ−ＤＣコンバータは、ダイオードとコンデンサの直列回路にインダクタを並列接続し、ダイオードとコンデンサの前記直列回路にスイッチング素子を介して入力直流電圧を印加し、前記ダイオードと前記コンデンサとの接続点の端子電圧と基準電圧源の基準電圧とを誤差信号検出器で比較して、前記誤差信号検出器の出力信号によってＰＷＭ回路の出力のパルス信号の幅を制御し、ＰＷＭ回路の出力のパルス信号によって前記スイッチング素子をスイッチングして前記端子電圧が目的の電圧値に近づくよう制御して、入力直流電圧とは極性の反転した出力電圧を前記コンデンサの両端から取り出す反転型ＤＣ−ＤＣコンバータであって、前記端子電圧を監視する比較器と、前記誤差信号検出器の出力信号にかかわらず前記ＰＷＭ回路の入力信号をクランプするクランプ回路とを設け、前記クランプ回路のクランプ動作を前記比較器の出力で制御して前記出力電圧が設定電圧に近づくまでは、前記ＰＷＭ回路の出力のパルス信号の前記スイッチング素子をオンさせる信号幅を規制するよう構成したことを特徴とする。   In the DC-DC converter of the present invention, an inductor is connected in parallel to a series circuit of a diode and a capacitor, an input DC voltage is applied to the series circuit of the diode and the capacitor via a switching element, and the diode, the capacitor, The terminal voltage of the connection point and the reference voltage of the reference voltage source are compared by the error signal detector, the width of the pulse signal of the PWM circuit output is controlled by the output signal of the error signal detector, and the output of the PWM circuit Inverting DC-DC converter that switches the switching element by a pulse signal of the terminal and controls the terminal voltage to approach the target voltage value, and extracts an output voltage whose polarity is reversed from the input DC voltage from both ends of the capacitor A comparator for monitoring the terminal voltage and the output signal of the error signal detector regardless of the output signal. A clamp circuit for clamping the input signal of the WM circuit, and controlling the clamping operation of the clamp circuit with the output of the comparator until the output voltage approaches a set voltage. A signal width for turning on the switching element is regulated.

この構成によると、ＤＣ−ＤＣコンバータの出力電圧を比較器で監視し、その出力電圧が設定電圧に近づくまでクランプ回路で誤差信号検出器の出力電圧を制御することにより、起動時にＤＣ−ＤＣコンバータの出力電圧が低いうちに基準電圧源が早く立ち上がり、誤差信号検出器の出力電圧が振り切り、ＰＷＭ回路に過大な信号が入力し、スイッチング素子をオンし続け、インダクタに過大な電流が流れ突入電流が発生する事態の発生を防止できる。   According to this configuration, the output voltage of the DC-DC converter is monitored by the comparator, and the output voltage of the error signal detector is controlled by the clamp circuit until the output voltage approaches the set voltage. The reference voltage source rises quickly while the output voltage of the output signal is low, the output voltage of the error signal detector swings out, an excessive signal is input to the PWM circuit, the switching element is kept on, an excessive current flows through the inductor, and an inrush current Can be prevented from occurring.

本発明のＤＣ−ＤＣコンバータは、遅延回路を使用せずに突入電流を無くしたソフトスタートが可能であり、遅延回路に必要な大きな容量が不要になり、集積回路で実現する場合に、小さな面積で回路を実現できる。   The DC-DC converter of the present invention can perform soft start without using an inrush current without using a delay circuit, eliminates the large capacity required for the delay circuit, and has a small area when realized by an integrated circuit. The circuit can be realized with.

以下、本発明のＤＣ−ＤＣコンバータを各実施の形態に基づいて説明する。
（実施の形態１）
図１と図２は本発明の（実施の形態１）の降圧型ＤＣ−ＤＣコンバータを示す。 Hereinafter, the DC-DC converter of the present invention will be described based on each embodiment.
(Embodiment 1)
1 and 2 show a step-down DC-DC converter according to (Embodiment 1) of the present invention.

図１に示すＤＣ−ＤＣコンバータは、インダクタ３とコンデンサ５との直列回路にダイオード４を並列接続し、ダイオード４の両端にスイッチング素子２を介して入力直流電源１から入力直流電圧ＶＩＮを印加し、インダクタ３とコンデンサ５との接続点の端子電圧Ｖｏと基準電圧源８の基準電圧ＶＲＥＦとを誤差信号検出器７で比較して、誤差信号検出器７の出力信号ＶＥによってＰＷＭ回路１１の出力のパルス信号の幅を制御し、ＰＷＭ回路１１の出力のパルス信号によってスイッチング素子２をスイッチングして端子電圧Ｖｏが目的の電圧値である最終的な定格出力電圧に近づくよう制御して、コンデンサ５の端子電圧を出力電圧に降圧するＤＣ−ＤＣコンバータであって、端子電圧Ｖｏを監視する比較器９と、誤差信号検出器７の出力信号ＶＥにかかわらずＰＷＭ回路１１の入力信号をクランプするクランプ回路１０とを設け、クランプ回路１０のクランプ動作を比較器９の出力で制御して出力電圧Ｖｏが設定電圧に近づくまでは、ＰＷＭ回路１１の出力のパルス信号のスイッチング素子２をオンさせる信号幅を規制するよう構成されている。ここで、比較器９は端子電圧Ｖｏが最終的な定格出力電圧の９５％に上昇するまではハイレベルの信号を出力し、最終的な定格出力電圧の９５％を越えるとローレベルの信号を出力するように前記設定電圧が予め設定されている。６は負荷である。   In the DC-DC converter shown in FIG. 1, a diode 4 is connected in parallel to a series circuit of an inductor 3 and a capacitor 5, and an input DC voltage VIN is applied to both ends of the diode 4 from an input DC power supply 1 via a switching element 2. The terminal voltage Vo at the connection point of the inductor 3 and the capacitor 5 and the reference voltage VREF of the reference voltage source 8 are compared by the error signal detector 7, and the output signal VE of the error signal detector 7 outputs the PWM circuit 11. And the switching element 2 is switched by the pulse signal output from the PWM circuit 11 so that the terminal voltage Vo approaches the final rated output voltage that is the target voltage value. Is a DC-DC converter that steps down the output terminal voltage to an output voltage, the comparator 9 monitoring the terminal voltage Vo, and the output of the error signal detector 7. A clamp circuit 10 that clamps the input signal of the PWM circuit 11 regardless of the signal VE is provided. Until the output voltage Vo approaches the set voltage by controlling the clamping operation of the clamp circuit 10 by the output of the comparator 9, the PWM circuit 11 is configured to regulate the signal width for turning on the switching element 2 of the output pulse signal. Here, the comparator 9 outputs a high level signal until the terminal voltage Vo rises to 95% of the final rated output voltage, and outputs a low level signal when it exceeds 95% of the final rated output voltage. The set voltage is preset to output. 6 is a load.

図２は図１のタイミングチャートを示す。
入力直流電圧ＶＩＮの起動時にＤＣ−ＤＣコンバータの出力電圧Ｖｏが立ち上がっていない状態で基準電圧源８に接続されている側の誤差信号検出器７の入力の電位ＶＲＥＦが早く立ち上がり、誤差信号検出器７がその出力電圧ＶＥを振り切ろうとしても、ＤＣ−ＤＣコンバータの出力電圧Ｖｏを比較器９で監視し、出力電圧Ｖｏが設定電圧に近づくまではクランプ回路１０の出力で誤差信号検出器の出力電圧ＶＥを制御することにより、ＰＷＭ回路１１に過大な信号が入力することを防止し、結果としてスイッチ２がオンし続けインダクタ３に過大な電流が流れることを防止し、突入電流の発生を防止できる。 FIG. 2 shows a timing chart of FIG.
When the input DC voltage VIN is activated, the potential VREF at the input of the error signal detector 7 connected to the reference voltage source 8 rises quickly while the output voltage Vo of the DC-DC converter is not rising, and the error signal detector Even if the output voltage VE 7 is about to swing off, the output voltage Vo of the DC-DC converter is monitored by the comparator 9, and the output of the error signal detector is detected by the output of the clamp circuit 10 until the output voltage Vo approaches the set voltage. By controlling the output voltage VE, it is possible to prevent an excessive signal from being input to the PWM circuit 11, and as a result, it is possible to prevent the switch 2 from being kept on and an excessive current from flowing through the inductor 3, thereby generating an inrush current. Can be prevented.

（実施の形態２）
図３は本発明の（実施の形態２）の昇圧型ＤＣ−ＤＣコンバータを示す。
このＤＣ−ＤＣコンバータは、ダイオード４とコンデンサ５の直列回路にスイッチング素子２を並列接続し、スイッチング素子２の両端にインダクタ３を介して入力直流電源１から入力直流電圧ＶＩＮを印加し、ダイオード４とコンデンサ５との接続点の端子電圧Ｖｏと基準電圧源８の基準電圧ＶＲＥＦとを誤差信号検出器７で比較して、誤差信号検出器７の出力信号ＶＥによってＰＷＭ回路１１の出力のパルス信号の幅を制御し、ＰＷＭ回路１１の出力のパルス信号によってスイッチング素子２をスイッチングして端子電圧Ｖｏが目的の電圧値である最終的な定格出力電圧に近づくよう制御して、コンデンサ５の端子電圧を出力電圧に昇圧するＤＣ−ＤＣコンバータであって、端子電圧Ｖｏを監視する比較器９と、誤差信号検出器７の出力信号ＶＥにかかわらずＰＷＭ回路１１の入力信号をクランプするクランプ回路１０とを設け、クランプ回路１０のクランプ動作を比較器９の出力で制御して出力電圧Ｖｏが設定電圧に近づくまでは、ＰＷＭ回路１１の出力のパルス信号のスイッチング素子２をオンさせる信号幅を規制するよう構成したことを特徴とする。ここで、比較器９は端子電圧Ｖｏが最終的な定格出力電圧の９５％に上昇するまではハイレベルの信号を出力し、最終的な定格出力電圧の９５％を越えるとローレベルの信号を出力するように前記設定電圧が予め設定されている。６は負荷である。 (Embodiment 2)
FIG. 3 shows a step-up DC-DC converter according to (Embodiment 2) of the present invention.
In this DC-DC converter, a switching element 2 is connected in parallel to a series circuit of a diode 4 and a capacitor 5, and an input DC voltage VIN is applied to both ends of the switching element 2 from an input DC power supply 1 via an inductor 3. And the reference voltage VREF of the reference voltage source 8 are compared by the error signal detector 7, and the pulse signal output from the PWM circuit 11 is output by the output signal VE of the error signal detector 7. , The switching element 2 is switched by the pulse signal output from the PWM circuit 11 so that the terminal voltage Vo approaches the final rated output voltage, which is a target voltage value, and the terminal voltage of the capacitor 5 is controlled. Is a DC-DC converter that boosts the output voltage to an output voltage, which includes a comparator 9 that monitors the terminal voltage Vo and an output of the error signal detector 7. A clamp circuit 10 that clamps the input signal of the PWM circuit 11 regardless of the signal VE, and controls the clamping operation of the clamp circuit 10 by the output of the comparator 9 until the output voltage Vo approaches the set voltage. 11 is configured to regulate the signal width for turning on the switching element 2 of the pulse signal of 11 outputs. Here, the comparator 9 outputs a high level signal until the terminal voltage Vo rises to 95% of the final rated output voltage, and outputs a low level signal when it exceeds 95% of the final rated output voltage. The set voltage is preset to output. 6 is a load.

このように構成したため、入力直流電圧ＶＩＮの起動時にＤＣ−ＤＣコンバータの出力電圧Ｖｏが立ち上がっていない状態で基準電圧源８に接続されている側の誤差信号検出器７の入力の電位ＶＲＥＦが早く立ち上がり、誤差信号検出器７がその出力電圧ＶＥを振り切ろうとしても、ＤＣ−ＤＣコンバータの出力電圧Ｖｏを比較器９で監視し、出力電圧Ｖｏが設定電圧（最終的な定格出力電圧の９５％）に近づいて上昇するまでは、クランプ回路１０の出力で誤差信号検出器７の出力電圧ＶＥをクランプすることにより、ＰＷＭ回路１０に過大な信号が入力することを防止し、結果としてスイッチ２がオンし続けインダクタ３に過大な電流が流れることを防止し、突入電流の発生を防止できる。   With this configuration, the input potential VREF of the error signal detector 7 on the side connected to the reference voltage source 8 is fast while the output voltage Vo of the DC-DC converter is not rising when the input DC voltage VIN is activated. Even when the error signal detector 7 rises and tries to swing out the output voltage VE, the output voltage Vo of the DC-DC converter is monitored by the comparator 9, and the output voltage Vo is set to a set voltage (95 of the final rated output voltage). %), The output voltage VE of the error signal detector 7 is clamped by the output of the clamp circuit 10 to prevent an excessive signal from being input to the PWM circuit 10, and as a result, the switch 2 Can be kept on and an excessive current can be prevented from flowing through the inductor 3, thereby preventing an inrush current.

（実施の形態３）
図４は本発明の（実施の形態３）の反転型ＤＣ−ＤＣコンバータを示す。
このＤＣ−ＤＣコンバータは、ダイオード４とコンデンサ５の直列回路にインダクタ３を並列接続し、ダイオード４とコンデンサ５の直列回路にスイッチング素子２を介して入力直流電源１から入力直流電圧ＶＩＮを印加し、ダイオード４とコンデンサ５との接続点の端子電圧Ｖｏと基準電圧源８の基準電圧ＶＲＥＦとを誤差信号検出器７で比較して、誤差信号検出器７の出力信号ＶＥによってＰＷＭ回路１１の出力のパルス信号の幅を制御し、ＰＷＭ回路１１の出力のパルス信号によってスイッチング素子２をスイッチングして端子電圧Ｖｏが目的の電圧値である最終的な定格出力電圧に近づくよう制御して、入力直流電圧ＶＩＮとは極性の反転した出力電圧をコンデンサ５の両端から取り出す反転型ＤＣ−ＤＣコンバータであって、端子電圧Ｖｏを監視する比較器９と、誤差信号検出器７の出力信号ＶＥにかかわらずＰＷＭ回路１１の入力信号をクランプするクランプ回路１０とを設け、クランプ回路１０のクランプ動作を比較器９の出力で制御して前記出力電圧Ｖｏが設定電圧に近づくまでは、ＰＷＭ回路１１の出力のパルス信号の前記スイッチング素子２をオンさせる信号幅を規制するよう構成されている。ここで、比較器９は端子電圧Ｖｏが最終的な定格出力電圧の９５％に低下するまではハイレベルの信号を出力し、最終的な定格出力電圧の９５％を越えるとローレベルの信号を出力するように前記設定電圧が予め設定されている。６は負荷である。 (Embodiment 3)
FIG. 4 shows an inverting DC-DC converter according to (Embodiment 3) of the present invention.
In this DC-DC converter, an inductor 3 is connected in parallel to a series circuit of a diode 4 and a capacitor 5, and an input DC voltage VIN is applied to the series circuit of the diode 4 and the capacitor 5 from the input DC power supply 1 via the switching element 2. The terminal voltage Vo at the connection point between the diode 4 and the capacitor 5 and the reference voltage VREF of the reference voltage source 8 are compared by the error signal detector 7, and the output signal VE of the error signal detector 7 outputs the PWM circuit 11. The switching element 2 is switched by the pulse signal output from the PWM circuit 11 so that the terminal voltage Vo approaches the final rated output voltage, which is the target voltage value, and the input direct current is controlled. The voltage VIN is an inverting DC-DC converter that takes out an output voltage whose polarity is inverted from both ends of the capacitor 5, and has a terminal A comparator 9 that monitors the pressure Vo and a clamp circuit 10 that clamps the input signal of the PWM circuit 11 regardless of the output signal VE of the error signal detector 7 are provided, and the clamping operation of the clamp circuit 10 is output from the comparator 9. Until the output voltage Vo approaches the set voltage, the signal width for turning on the switching element 2 of the pulse signal output from the PWM circuit 11 is regulated. Here, the comparator 9 outputs a high level signal until the terminal voltage Vo drops to 95% of the final rated output voltage, and outputs a low level signal when the terminal voltage Vo exceeds 95% of the final rated output voltage. The set voltage is preset to output. 6 is a load.

このように構成したため、入力直流電圧ＶＩＮの起動時にＤＣ−ＤＣコンバータの出力電圧Ｖｏが立ち上がっていない状態で基準電圧源８に接続されている側の誤差信号検出器７の入力の電位ＶＲＥＦが早く立ち上がり、誤差信号検出器７がその出力電圧ＶＥを振り切ろうとしても、ＤＣ−ＤＣコンバータの出力電圧Ｖｏを比較器９で監視し、出力電圧Ｖｏが設定電圧に近づくまではクランプ回路１０の出力で誤差信号検出器の出力電圧ＶＥを制御することにより、ＰＷＭ回路１０に過大な信号が入力することを防止し、結果としてスイッチ２がオンし続けインダクタ３に過大な電流が流れることを防止できる。   With this configuration, the input potential VREF of the error signal detector 7 on the side connected to the reference voltage source 8 is fast while the output voltage Vo of the DC-DC converter is not rising when the input DC voltage VIN is activated. Even if the error signal detector 7 rises and tries to swing off the output voltage VE, the output voltage Vo of the DC-DC converter is monitored by the comparator 9, and the output of the clamp circuit 10 is output until the output voltage Vo approaches the set voltage. Thus, by controlling the output voltage VE of the error signal detector, it is possible to prevent an excessive signal from being input to the PWM circuit 10, and as a result, it is possible to prevent an excessive current from flowing through the inductor 3 while the switch 2 is kept on. .

なお、上記の各実施の形態では降圧型または昇圧型または反転型のいずれかのＤＣ−ＤＣコンバータであったが、（実施の形態１）〜（実施の形態３）を組み合わせた構成でも入力直流電圧の起動時にスイッチがオンし続けインダクタに過大な電流が流れることを防止し、突入電流の発生を防止できることは明白である。   In each of the above-described embodiments, the step-down type, step-up type, or inverting type DC-DC converter is used. However, even in the configuration in which (Embodiment 1) to (Embodiment 3) are combined, an input direct current is used. It is clear that excessive current can be prevented from flowing through the inductor by keeping the switch on at the time of voltage start-up and inrush current can be prevented.

具体的には、降圧型ＤＣ−ＤＣコンバータと昇圧型ＤＣ−ＤＣコンバータとで構成されるＤＣ−ＤＣコンバータ、昇圧型ＤＣ−ＤＣコンバータと反転型ＤＣ−ＤＣコンバータとで構成されるＤＣ−ＤＣコンバータとで構成されるＤＣ−ＤＣコンバータ、降圧型ＤＣ−ＤＣコンバータと反転型ＤＣ−ＤＣコンバータ、降圧型ＤＣ−ＤＣコンバータと昇圧型ＤＣ−ＤＣコンバータおよび反転型ＤＣ−ＤＣコンバータとで構成されるＤＣ−ＤＣコンバータ、においても同様に実施できる。   Specifically, a DC-DC converter composed of a step-down DC-DC converter and a step-up DC-DC converter, and a DC-DC converter composed of a step-up DC-DC converter and an inverting DC-DC converter. DC comprising a DC-DC converter, a step-down DC-DC converter and an inverting DC-DC converter, a step-down DC-DC converter, a step-up DC-DC converter and an inverting DC-DC converter The same applies to a DC converter.

本発明は、ＤＣ−ＤＣコンバータならびにＤＣ−ＤＣコンバータを搭載した集積回路などに有用である。   The present invention is useful for a DC-DC converter and an integrated circuit equipped with the DC-DC converter.

本発明の（実施の形態１）におけるＤＣ−ＤＣコンバータの構成図Configuration diagram of DC-DC converter in (Embodiment 1) of the present invention 同実施の形態における入出力信号のタイミング図Timing chart of input / output signals in the same embodiment 本発明の（実施の形態２）におけるＤＣ−ＤＣコンバータの構成図Configuration diagram of DC-DC converter in (Embodiment 2) of the present invention 本発明の（実施の形態３）におけるＤＣ−ＤＣコンバータの構成図Configuration diagram of DC-DC converter in (Embodiment 3) of the present invention 従来のＤＣ−ＤＣコンバータの構成図Configuration diagram of conventional DC-DC converter 同従来例の入出力信号のタイミング図I / O signal timing diagram of the conventional example

符号の説明Explanation of symbols

１ 入力直流電源
２ スイッチング素子
３ インダクタ
４ ダイオード
５ コンデンサ
６ 負荷
７ 誤差信号検出器
８ 基準電圧源
９ 比較器
１０ クランプ回路
１１ ＰＷＭ回路 1 Input DC Power Supply 2 Switching Element 3 Inductor 4 Diode 5 Capacitor 6 Load 7 Error Signal Detector 8 Reference Voltage Source 9 Comparator 10 Clamp Circuit 11 PWM Circuit

Claims (3)

インダクタとコンデンサとの直列回路にダイオードを並列接続し、前記ダイオードの両端にスイッチング素子を介して入力直流電圧を印加し、前記インダクタと前記コンデンサとの接続点の端子電圧と基準電圧源の基準電圧とを誤差信号検出器で比較して、前記誤差信号検出器の出力信号によってＰＷＭ回路の出力のパルス信号の幅を制御し、ＰＷＭ回路の出力のパルス信号によって前記スイッチング素子をスイッチングして前記端子電圧が目的の電圧値に近づくよう制御して、前記コンデンサの端子電圧を出力電圧に降圧するＤＣ−ＤＣコンバータであって、
前記端子電圧を監視する比較器と、
前記誤差信号検出器の出力信号にかかわらず前記ＰＷＭ回路の入力信号をクランプするクランプ回路と
を設け、前記クランプ回路のクランプ動作を前記比較器の出力で制御して前記出力電圧が設定電圧に近づくまでは、前記ＰＷＭ回路の出力のパルス信号の前記スイッチング素子をオンさせる信号幅を規制するよう構成した
ＤＣ−ＤＣコンバータ。 A diode is connected in parallel to a series circuit of an inductor and a capacitor, an input DC voltage is applied to both ends of the diode via a switching element, a terminal voltage at a connection point between the inductor and the capacitor, and a reference voltage of a reference voltage source And an error signal detector to control the width of the pulse signal output from the PWM circuit by the output signal from the error signal detector, and to switch the switching element by the pulse signal from the PWM circuit output to switch the terminal A DC-DC converter that controls the voltage to approach a target voltage value and steps down the terminal voltage of the capacitor to an output voltage,
A comparator for monitoring the terminal voltage;
A clamp circuit for clamping the input signal of the PWM circuit regardless of the output signal of the error signal detector, and controlling the clamping operation of the clamp circuit with the output of the comparator to make the output voltage approach a set voltage. Up to now, a DC-DC converter configured to regulate a signal width for turning on the switching element of a pulse signal output from the PWM circuit. ダイオードとコンデンサの直列回路にスイッチング素子を並列接続し、前記スイッチング素子の両端に前記インダクタを介して入力直流電圧を印加し、
前記ダイオードと前記コンデンサとの接続点の端子電圧と基準電圧源の基準電圧とを誤差信号検出器で比較して、前記誤差信号検出器の出力信号によってＰＷＭ回路の出力のパルス信号の幅を制御し、ＰＷＭ回路の出力のパルス信号によって前記スイッチング素子をスイッチングして前記端子電圧が目的の電圧値に近づくよう制御して、前記コンデンサの端子電圧を出力電圧に昇圧するＤＣ−ＤＣコンバータであって、
前記端子電圧を監視する比較器と、
前記誤差信号検出器の出力信号にかかわらず前記ＰＷＭ回路の入力信号をクランプするクランプ回路と
を設け、前記クランプ回路のクランプ動作を前記比較器の出力で制御して前記出力電圧が設定電圧に近づくまでは、前記ＰＷＭ回路の出力のパルス信号の前記スイッチング素子をオンさせる信号幅を規制するよう構成した
ＤＣ−ＤＣコンバータ。 A switching element is connected in parallel to a series circuit of a diode and a capacitor, and an input DC voltage is applied to both ends of the switching element via the inductor.
The terminal voltage at the connection point of the diode and the capacitor and the reference voltage of the reference voltage source are compared by an error signal detector, and the width of the pulse signal output from the PWM circuit is controlled by the output signal of the error signal detector. A DC-DC converter that switches the switching element by a pulse signal output from a PWM circuit and controls the terminal voltage to approach a target voltage value to boost the terminal voltage of the capacitor to an output voltage. ,
A comparator for monitoring the terminal voltage;
A clamp circuit for clamping the input signal of the PWM circuit regardless of the output signal of the error signal detector, and controlling the clamping operation of the clamp circuit with the output of the comparator to make the output voltage approach a set voltage. Up to now, a DC-DC converter configured to regulate a signal width for turning on the switching element of a pulse signal output from the PWM circuit. ダイオードとコンデンサの直列回路にインダクタを並列接続し、ダイオードとコンデンサの前記直列回路にスイッチング素子を介して入力直流電圧を印加し、前記ダイオードと前記コンデンサとの接続点の端子電圧と基準電圧源の基準電圧とを誤差信号検出器で比較して、前記誤差信号検出器の出力信号によってＰＷＭ回路の出力のパルス信号の幅を制御し、ＰＷＭ回路の出力のパルス信号によって前記スイッチング素子をスイッチングして前記端子電圧が目的の電圧値に近づくよう制御して、入力直流電圧とは極性の反転した出力電圧を前記コンデンサの両端から取り出す反転型ＤＣ−ＤＣコンバータであって、
前記端子電圧を監視する比較器と、
前記誤差信号検出器の出力信号にかかわらず前記ＰＷＭ回路の入力信号をクランプするクランプ回路と
を設け、前記クランプ回路のクランプ動作を前記比較器の出力で制御して前記出力電圧が設定電圧に近づくまでは、前記ＰＷＭ回路の出力のパルス信号の前記スイッチング素子をオンさせる信号幅を規制するよう構成した
ＤＣ−ＤＣコンバータ。 An inductor is connected in parallel to a series circuit of a diode and a capacitor, an input DC voltage is applied to the series circuit of the diode and the capacitor via a switching element, a terminal voltage at a connection point between the diode and the capacitor, and a reference voltage source A reference voltage is compared with an error signal detector, a width of a pulse signal output from the PWM circuit is controlled by an output signal of the error signal detector, and the switching element is switched by a pulse signal output from the PWM circuit. The terminal voltage is controlled so as to approach a target voltage value, and an input DC voltage is an inverting DC-DC converter that takes out an output voltage whose polarity is inverted from both ends of the capacitor,
A comparator for monitoring the terminal voltage;
A clamp circuit for clamping the input signal of the PWM circuit regardless of the output signal of the error signal detector, and controlling the clamping operation of the clamp circuit with the output of the comparator to make the output voltage approach a set voltage. Up to now, a DC-DC converter configured to regulate a signal width for turning on the switching element of a pulse signal output from the PWM circuit.
JP2004081764A 2004-03-22 2004-03-22 Dc-dc converter Withdrawn JP2005269838A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004081764A JP2005269838A (en) 2004-03-22 2004-03-22 Dc-dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004081764A JP2005269838A (en) 2004-03-22 2004-03-22 Dc-dc converter

Publications (1)

Publication Number Publication Date
JP2005269838A true JP2005269838A (en) 2005-09-29

Family

ID=35093785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004081764A Withdrawn JP2005269838A (en) 2004-03-22 2004-03-22 Dc-dc converter

Country Status (1)

Country Link
JP (1) JP2005269838A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008228362A (en) * 2007-03-08 2008-09-25 Matsushita Electric Ind Co Ltd Power supply unit
JP2009044779A (en) * 2007-08-06 2009-02-26 Rohm Co Ltd Power supply unit and electronic apparatus equipped with the same
JP2009136064A (en) * 2007-11-29 2009-06-18 Rohm Co Ltd Circuit and method for controlling switching regulator and switching regulator using the same
WO2011127688A1 (en) * 2010-04-12 2011-10-20 无锡中星微电子有限公司 Power-switching device and error amplifier
CN107765101A (en) * 2017-11-10 2018-03-06 中国科学院西安光学精密机械研究所 A kind of multichannel high-voltage pulse monitoring device
JP2023024613A (en) * 2018-02-19 2023-02-16 ローム株式会社 Controller ic and switching power supply

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008228362A (en) * 2007-03-08 2008-09-25 Matsushita Electric Ind Co Ltd Power supply unit
US7772822B2 (en) 2007-03-08 2010-08-10 Panasonic Corporation Power supply apparatus
JP2009044779A (en) * 2007-08-06 2009-02-26 Rohm Co Ltd Power supply unit and electronic apparatus equipped with the same
JP2009136064A (en) * 2007-11-29 2009-06-18 Rohm Co Ltd Circuit and method for controlling switching regulator and switching regulator using the same
WO2011127688A1 (en) * 2010-04-12 2011-10-20 无锡中星微电子有限公司 Power-switching device and error amplifier
CN107765101A (en) * 2017-11-10 2018-03-06 中国科学院西安光学精密机械研究所 A kind of multichannel high-voltage pulse monitoring device
CN107765101B (en) * 2017-11-10 2024-05-31 中国科学院西安光学精密机械研究所 Multipath high-voltage pulse monitoring device
JP2023024613A (en) * 2018-02-19 2023-02-16 ローム株式会社 Controller ic and switching power supply
JP7389213B2 (en) 2018-02-19 2023-11-29 ローム株式会社 Controller IC, switching power supply

Similar Documents

Publication Publication Date Title
KR101250346B1 (en) Switching power supply device
JP5407548B2 (en) Switching power supply
JP2005045993A (en) Pwm switching regulator control circuit
JP2008228362A (en) Power supply unit
US9667144B2 (en) DC-DC converter with reverse current detecting circuit
JP2012060714A (en) Integrated circuit
JP2009225606A (en) Power supply unit
JP7101590B2 (en) Switching regulator
JP6594797B2 (en) Switching regulator
JP4498851B2 (en) Power supply
JP2007053892A (en) Dc-dc converter
JP2010051053A (en) Control circuit for boost dc-dc converters and boost dc-dc converter
JP2009136064A (en) Circuit and method for controlling switching regulator and switching regulator using the same
US10135332B2 (en) DC-DC converter
JP2006211775A (en) Switching regulator control circuit and switching regulator
JP2009254110A (en) Step-up dc-dc converter and semiconductor integrated circuit for driving power supply
JP2010183335A (en) Pulse-width modulation circuit, pulse-width modulation method, and regulator
JP2009225642A (en) Power supply apparatus and semiconductor integrated circuit apparatus
JP2009240025A (en) Step-up dc-dc converter and semiconductor integrated circuit for driving power supply
JP2006166667A (en) Switching regulator
JP4701968B2 (en) Overvoltage protection circuit
JP2005269838A (en) Dc-dc converter
JP2010158116A (en) Dc-dc converter
JP4464263B2 (en) Switching power supply
JP2006238603A (en) Switching regulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20051226

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081127

A131 Notification of reasons for refusal

Effective date: 20081209

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Effective date: 20090121

Free format text: JAPANESE INTERMEDIATE CODE: A761