JP2005260196A - 半導体装置の製造方法及び表面実装型半導体装置 - Google Patents
半導体装置の製造方法及び表面実装型半導体装置 Download PDFInfo
- Publication number
- JP2005260196A JP2005260196A JP2004153694A JP2004153694A JP2005260196A JP 2005260196 A JP2005260196 A JP 2005260196A JP 2004153694 A JP2004153694 A JP 2004153694A JP 2004153694 A JP2004153694 A JP 2004153694A JP 2005260196 A JP2005260196 A JP 2005260196A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- semiconductor device
- conductive plate
- plane
- coating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】 小型の表面実装型半導体装置を低コストで製造し得る製造方法を提供すること、及び小型で高放熱の表面実装型半導体装置を提供することを目的とする。
【解決手段】 導電板の一方の平面上に半導体素子を搭載してハンダ付けする工程と、前記導電板の前記平面に平行な平行部と該平行部に垂直な垂直部とを有する結線部材の前記平行部につながるハンダ付け部を前記半導体素子にハンダ付けする工程と、前記結線部材の前記垂直部につながる固着部を前記導電板の前記一方の平面に固着する工程と、前記導電板の前記一方の平面と前記半導体素子とが少なくとも覆われるように電気絶縁被覆材料で被覆する工程と、前記結線部材の前記平行部と前記電気絶縁被覆材料と前記導電板とを切断して個々の半導体装置に分離する工程とからなることを特徴とする半導体装置の製造方法。
【選択図】 図1
【解決手段】 導電板の一方の平面上に半導体素子を搭載してハンダ付けする工程と、前記導電板の前記平面に平行な平行部と該平行部に垂直な垂直部とを有する結線部材の前記平行部につながるハンダ付け部を前記半導体素子にハンダ付けする工程と、前記結線部材の前記垂直部につながる固着部を前記導電板の前記一方の平面に固着する工程と、前記導電板の前記一方の平面と前記半導体素子とが少なくとも覆われるように電気絶縁被覆材料で被覆する工程と、前記結線部材の前記平行部と前記電気絶縁被覆材料と前記導電板とを切断して個々の半導体装置に分離する工程とからなることを特徴とする半導体装置の製造方法。
【選択図】 図1
Description
本発明は、半導体装置の製造方法、特に薄型の表面実装型半導体装置を製造するのに適した製造方法、及びその方法により製造される表面実装型半導体装置に関する。
携帯電話に代表される小型で、高性能の小型電子機器は、多数の小型電子部品が実装されているプリント基板を備えている。そのような小型電子機器にあっては、年々、更なる小型化、高機能化の方向に向かっており、これに伴って高密度実装の要求が高まり、小型電子部品についても更に薄型化、小型化の要求が強まっている。前述の小型電子部品の内の一部分は、ダイオード、トランジスタ(FET)などの表面実装型半導体装置であり、小型電子機器といえどもその電力を扱う半導体装置は、要求される電流容量などの面から現在ではIC化が難しく、個別に製造される表面実装型半導体装置が用いられている。
表面実装型半導体装置を薄型化、小型化する構造については既に種々のものが提案されており、厚みが1mm弱という薄型の個別に製造される表面実装型半導体装置も実現されている。代表的なものとして、適当に曲げられた一対のリード電極間に半導体素子を位置させ、前記一対のリード電極の平坦部分がモールド樹脂の底面に露出する構造にして薄型化と小型化とを図った発明が提案されている(例えば、特許文献1参照)。
その他にも、比較的厚みのあるほぼ同じ厚みの二つの金属板を電極とし、一方の金属板に半導体素子を搭載し、その半導体素子を他方の金属板にワイヤボンディングして樹脂モールドし、前記金属板を端子部材として兼用したもの(例えば、特許文献2参照)、また、金属板をほぼ90度に折り曲げて半導体素子を支承する端子部材として用いると共に、その折り曲げた部分を表面実装用端子部材として用いて、薄型化と小型化を図った発明(例えば、特許文献3参照)などがある。
しかし、特許文献1、2の表面実装型半導体装置の製造工程にあっては、専用のモールド金型でモールドを行うトランスファーモールド装置が必要である。かかる金型を使用する場合には、僅かなサイズの変更などを行う場合にも、その度に新規に金型を作り直すか、あるいは変更しなければならず、時間とコストとがかかる。
また、トランスファーモールドの場合には、モールド部分のランナー、ゲート部分、スポット部分など不要な廃棄部分が生じ、これら部分のモールド樹脂を廃棄処分するので、コスト的にも、環境保護の面からも好ましくない。特許文献3のものでは、量産に不適な構造であるなどの問題がある。
更にまた、下記特許文献で提案されている表面実装型半導体装置では、その側面から端子部材が突出する構造であるので、小型化の面で、難点がある。
特許第2747634公報
特許第2902918号公報
特開2002−26067号公報
本発明は、上記課題に鑑みて、小型の表面実装型半導体装置を低コストで製造し得る製造方法を提供すること、及び小型で高放熱の表面実装型半導体装置を提供することを目的としている。
前記課題を解決するために、第1の発明は、半導体装置の製造方法において、導電板の一方の平面上に半導体素子を搭載してハンダ付けする工程と、前記導電板の前記平面に平行な平行部と該平行部に垂直な垂直部とを有する結線部材の前記平行部につながるハンダ付け部を前記半導体素子にハンダ付けする工程と、前記結線部材の前記垂直部につながる固着部を前記導電板の前記一方の平面に固着する工程と、前記導電板の前記一方の平面と前記半導体素子とが少なくとも覆われるように電気絶縁被覆材料で被覆する工程と、前記結線部材の前記平行部と前記電気絶縁被覆材料と前記導電板とを切断して個々の半導体装置に分離する工程とからなることを特徴とする半導体装置の製造方法を提供するものである。
第2の発明は、半導体装置の製造方法において、導電板の一方の平面上に複数の半導体素子を搭載してハンダ付けする工程と、前記導電板の前記平面に平行な平行部と該平行部に垂直な垂直部とを有する結線部材の両端に位置するハンダ付け部を一定間隔離れて位置する前記半導体素子にハンダ付けする工程と、前記導電板の前記一方の平面と前記半導体素子とが少なくとも覆われるように電気絶縁被覆材料で被覆する工程と、前記結線部材の前記平行部と前記電気絶縁被覆材料と前記導電板とを切断して個々の半導体装置に分離する工程とからなることを特徴とする半導体装置の製造方法を提供するものである。
第3の発明は、前記第1又は第2の発明において、電気絶縁被覆材料で被覆する前記工程は、前記結線部材の前記平行部が露出するように行われることを特徴とする半導体装置の製造方法を提供するものである。
第4の発明は、前記第1又は第2の発明において、前記結線部材の前記平行部が露出するように研磨して電気絶縁被覆材料の一部分を除去する工程を備えることを特徴とする半導体装置の製造方法を提供するものである。
第5の発明は、前記第1の発明ないし前記第4の発明のいずれかにおいて、電気絶縁被覆材料で被覆する前記工程は、前記導電板の他方の平面が露出するように行われることを特徴とする半導体装置の製造方法を提供するものである。
第4の発明は、前記第1又は第2の発明において、前記結線部材の前記平行部が露出するように研磨して電気絶縁被覆材料の一部分を除去する工程を備えることを特徴とする半導体装置の製造方法を提供するものである。
第5の発明は、前記第1の発明ないし前記第4の発明のいずれかにおいて、電気絶縁被覆材料で被覆する前記工程は、前記導電板の他方の平面が露出するように行われることを特徴とする半導体装置の製造方法を提供するものである。
第6の発明は、前記第1の発明ないし前記第4の発明のいずれかにおいて、電気絶縁被覆材料で被覆する前記工程は、前記導電板の他方の平面も覆うように行われることを特徴とする半導体装置の製造方法を提供するものである。
第7の発明は、平面を有する導電板と、該導電板の前記平面に搭載されてハンダ付けされている半導体素子と、前記導電板の平面に平行な平行部と該平行部に垂直な垂直部とを有する端子部材であって、前記垂直部につながる一端が前記導電板に固着されている第1の端子部材と、前記導電板の平面に平行な平行部を有する端子部材であって、前記平行部につながる一端が前記半導体素子にハンダ付けされている第2の端子部材とからなり、前記第1と第2の端子部材の前記双方の平行部が同等の高さにあることを特徴とする表面実装型半導体装置を提供するものである。
第8の発明は、前記第7の発明において、前記半導体素子は2個以上並置されており、前記第2の端子部材の前記他端は前記2個以上の半導体素子にハンダ付けされていることを特徴とする表面実装型半導体装置を提供するものである。
第7の発明は、平面を有する導電板と、該導電板の前記平面に搭載されてハンダ付けされている半導体素子と、前記導電板の平面に平行な平行部と該平行部に垂直な垂直部とを有する端子部材であって、前記垂直部につながる一端が前記導電板に固着されている第1の端子部材と、前記導電板の平面に平行な平行部を有する端子部材であって、前記平行部につながる一端が前記半導体素子にハンダ付けされている第2の端子部材とからなり、前記第1と第2の端子部材の前記双方の平行部が同等の高さにあることを特徴とする表面実装型半導体装置を提供するものである。
第8の発明は、前記第7の発明において、前記半導体素子は2個以上並置されており、前記第2の端子部材の前記他端は前記2個以上の半導体素子にハンダ付けされていることを特徴とする表面実装型半導体装置を提供するものである。
第9の発明は、平面を有する導電板と、該導電板の前記平面に搭載されてハンダ付けされている一方の面を有する複数個の半導体素子と、前記導電板の平面に平行な平行部と該平行部の一端につながるハンダ付け部とを有する端子部材であって、前記ハンダ付け部が前記それぞれの半導体素子にハンダ付けされている第1、第2の端子部材と、前記導電板の前記一方の平面と前記半導体素子とを少なくとも覆っている電気絶縁被覆材料と、前記第1と第2の端子部材の前記双方の平行部が同等の高さにあると共に、それら端子部材の前記平行部の他端が電気絶縁被覆材料から露出していることを特徴とする表面実装型半導体装置を提供するものである。
第10の発明は、前記第9の発明において、前記複数個の半導体素子は、前記導電板によって同極性又は逆極性で、並列に又は直列に接続されていることを特徴とする表面実装型半導体装置を提供するものである。
第11の発明は、前記第1の発明ないし前記第10の発明のいずれかにおいて、前記導電板は、金属板、又は電気絶縁材料あるいは抵抗材料からなる板状若しくはシート状の基材の一方の面に導電層を形成してなる導電板状部材からなることを特徴とする表面実装型半導体装置を提供するものである。
第12の発明は、前記第11の発明において、前記絶縁性基板に形成された導電層は金属材料からなる導電パターンであり、露出しない表面実装型半導体装置を提供するものである。
第10の発明は、前記第9の発明において、前記複数個の半導体素子は、前記導電板によって同極性又は逆極性で、並列に又は直列に接続されていることを特徴とする表面実装型半導体装置を提供するものである。
第11の発明は、前記第1の発明ないし前記第10の発明のいずれかにおいて、前記導電板は、金属板、又は電気絶縁材料あるいは抵抗材料からなる板状若しくはシート状の基材の一方の面に導電層を形成してなる導電板状部材からなることを特徴とする表面実装型半導体装置を提供するものである。
第12の発明は、前記第11の発明において、前記絶縁性基板に形成された導電層は金属材料からなる導電パターンであり、露出しない表面実装型半導体装置を提供するものである。
前記第1の発明によれば、半導体装置を小型化でき、また、一種類の結線部材で双方の端子部材を形成できると共に、一括モールドしているので、経済的に製造できる製造方法を提供することができる。
前記第2の発明によれば、2個以上の半導体素子を有する半導体装置を小型化でき、また、一種類の結線部材で双方の端子部材を形成できると共に、一括モールドしているので、経済的に製造できる製造方法を提供することができる。
また、前記第3の発明によれば、さらに、半導体装置の端子部材となる結線部材の平行部の露出の割合を調整でき、また、モールド樹脂の研磨工程を省略することができる。
また、前記第4の発明によれば、さらに、樹脂モールドにモールド樹脂の高さをそれほど厳密の調整する必要は無く、樹脂モールドが容易であると同時に、研磨によって平行部の高さを均一にすることができる。
前記第2の発明によれば、2個以上の半導体素子を有する半導体装置を小型化でき、また、一種類の結線部材で双方の端子部材を形成できると共に、一括モールドしているので、経済的に製造できる製造方法を提供することができる。
また、前記第3の発明によれば、さらに、半導体装置の端子部材となる結線部材の平行部の露出の割合を調整でき、また、モールド樹脂の研磨工程を省略することができる。
また、前記第4の発明によれば、さらに、樹脂モールドにモールド樹脂の高さをそれほど厳密の調整する必要は無く、樹脂モールドが容易であると同時に、研磨によって平行部の高さを均一にすることができる。
また、前記第5の発明によれば、さらに、導電板として用いられる金属板を露出させているので、半導体装置の放熱をより良好なものにできる。
また、前記第6の発明によれば、さらに、導電板の錆びを防止でき、導電板と半導体素子との間に生じるストレスを低減することができる。
また、前記第7の発明によれば、端子部材が電気絶縁被覆材料の側面から突出することがないので、表面実装型半導体装置の小型化ができる。また、導電板によって熱容量が増し、放熱の良好な表面実装型半導体装置を得ることができる。
また、前記第8の発明によれば、より電流容量の大きな表面実装型半導体装置を得ることができる。
また、前記第9の発明によれば、端子部材が電気絶縁被覆材料の側面から突出することがないので、表面実装型半導体装置の小型化ができる。また、複数の半導体素子、又は半導体素子に他の電子部品を組み合わせた構造の表面実装型半導体装置を得ることができる。
また、前記第10の発明によれば、さらに、双方向の定電圧半導体素子、又は高電圧のダイオードなど種々の構成の表面実装型半導体装置を得ることができる。
また、前記第11の発明によれば、導電板が金属板だけでなく、合成樹脂板などに導電層を形成してなる板状部材を導電板として用いることができ、前記板状部材を用いたときには個々の半導体装置に切断することが容易になる。
また、前記第12の発明によれば、基材に形成された導電層が露出しないので、空気中の湿度などによる影響を受けにくいので、信頼性の高い表面実装型半導体装置を得ることができ、また、個々の半導体装置に分離するときに切断し易い。
また、前記第6の発明によれば、さらに、導電板の錆びを防止でき、導電板と半導体素子との間に生じるストレスを低減することができる。
また、前記第7の発明によれば、端子部材が電気絶縁被覆材料の側面から突出することがないので、表面実装型半導体装置の小型化ができる。また、導電板によって熱容量が増し、放熱の良好な表面実装型半導体装置を得ることができる。
また、前記第8の発明によれば、より電流容量の大きな表面実装型半導体装置を得ることができる。
また、前記第9の発明によれば、端子部材が電気絶縁被覆材料の側面から突出することがないので、表面実装型半導体装置の小型化ができる。また、複数の半導体素子、又は半導体素子に他の電子部品を組み合わせた構造の表面実装型半導体装置を得ることができる。
また、前記第10の発明によれば、さらに、双方向の定電圧半導体素子、又は高電圧のダイオードなど種々の構成の表面実装型半導体装置を得ることができる。
また、前記第11の発明によれば、導電板が金属板だけでなく、合成樹脂板などに導電層を形成してなる板状部材を導電板として用いることができ、前記板状部材を用いたときには個々の半導体装置に切断することが容易になる。
また、前記第12の発明によれば、基材に形成された導電層が露出しないので、空気中の湿度などによる影響を受けにくいので、信頼性の高い表面実装型半導体装置を得ることができ、また、個々の半導体装置に分離するときに切断し易い。
先ず、本発明を実施するための最良の形態である実施形態1の表面実装型半導体装置の製造方法について説明する。
[実施形態1]
図1ないし図3により本発明の実施形態1について説明する。図1は、本発明に係る表面実装型半導体装置の製造方法の実施形態1を説明するための断面図である。図2は、本発明に係る製造方法の実施形態1を説明するための結線部材の搭載工程後における斜視図である。図3は、本発明に係る製造方法の実施形態1を説明するための樹脂モールド工程後の斜視図である。
[実施形態1]
図1ないし図3により本発明の実施形態1について説明する。図1は、本発明に係る表面実装型半導体装置の製造方法の実施形態1を説明するための断面図である。図2は、本発明に係る製造方法の実施形態1を説明するための結線部材の搭載工程後における斜視図である。図3は、本発明に係る製造方法の実施形態1を説明するための樹脂モールド工程後の斜視図である。
この実施形態1では、先ず図1(A)に示すように、銅又は銅をニッケルメッキで被覆した金属など導電性の良好な金属材料からなるリードフレームのような薄い金属板を導電板1として用い、その一方の平面に、一定間隔離して複数の半導体素子2を搭載し、図1(B)に示すように、これら半導体素子をリフローハンダ付け法など通常の方法で導電板1にハンダ付けする。半導体素子1は、PN接合を有するプレーナー型又はメサ型のダイオードチップ、ショットキーバリアダイオード(SBD)素子、あるいはFETチップ又はIGBTチップなどである。半導体素子2がFETチップ又はIGBTチップのような制御型半導体素子の場合には後ほど触れることにする。実施形態1では金属板1として表示する。
次に、図1(B)に示すように、結線部材3が搭載される。この結線部材3は、導電板1の平面と平行な平行部3a、平行部3aに対して直角に折り曲げられている垂直部3b、半導体素子2にハンダ付けされるハンダ付け部3c、導電板1の前記一方の平面にハンダ付け又は溶接などによって固着される固着部3dからなる。結線部材3については、後でも述べるが、図示以外の種々な形状のものが考えられる。また、図1(B)では結線部材3が個別になっているが、最終的に個別の半導体装置に切断して分離する工程を行うので、各結線部材1は図示しない細い金属片などで互いに結合されている一連の構造になっていても勿論よく、この場合には結線部材の搭載工程が簡単になる。
しかる後に、図1(C)に示すように、それぞれの結線部材3の一端であるハンダ付け部3cを各半導体素子2にハンダ付けし、他方では結線部材3の他端である固着部3dを金属板1の一方の平面に固着する。ここで、結線部材3の平行部3aは、後の切断工程で平行部3aの途中において切断されるので、切断したときに半導体素子2の一部分が切断されることが無いように、適度な長さを有しなければならない。なお、前述のハンダ付けされた部分と固着された部分は記号4で示される。ダイオードチップである半導体素子2は、図2に示すように、金属板1の一方の平面上に格子状にほぼ一定間隔で搭載される。
次に、前述のようにして半導体素子2と結線部材3とが搭載され、固着された金属板1を不図示の浅い鋳型又は容器に入れ、エポキシ樹脂のような液状の電気絶縁被覆材料5を流し込んで、一括で樹脂モールドを行う。このとき、図1(D)に示すように、電気絶縁被覆材料5は結線部材3の平行部3aの図示上面が少なくとも露出するように流し込まれる。結線部材3の平行部3aは、この表面実装型半導体装置の外部の端子部材を兼ねるものであるので、平行部3aの上面は清浄な状態にあることが好ましい。
しかし、実際上は結線部材3の平行部3aは薄いために、少なくともその上面が露出するように樹脂モールドするのは難しい。したがって、図1(E)に示すように、結線部材3の平行部3aが覆われるように樹脂モールドを行い、次に電気絶縁被覆材料5が固化した後に、不図示の鋳型又は容器から取り出し、通常の研磨工程によって結線部材3の平行部3aの上部に位置する電気絶縁被覆材料5を削除し、図1(D)に示すように、結線部材3の平行部3aの上面を露出させる。この研磨は、複数の結線部材3の各平行部3aの高さを同一にするという役割も行う。
そして、不図示の鋳型又は容器から取り出した状態を示すのが、図3であり、電気絶縁被覆材料5から結線部材3の平行部3aが露出しているのが分かる。しかる後に、図3における格子状に延びる切断線7に従って、ダイシングソウなどによる通常の機械的な切断手段、又はレーザ装置などによって切断を行い、図1(F)に示すように、個々の半導体装置に分離する。このように、本発明によれば、個々の表面実装型半導体装置の外形面積は切断寸法で決まるので、半導体素子の金属板への搭載位置、結線部材の大きさと金属板への搭載位置とを変更し、切断寸法を変えるだけで、表面実装型半導体装置の縦、横寸法を自由に変更できる。したがって、モールド金型における個々の半導体装置の容積の変更は不要となる。
図3における水平方向のこの切断は、各結線部材3の平行部3aのほぼ中央を通る直線に沿って行われ、結線部材3の平行部3a、電気絶縁被覆材料5、及び金属板1が切断される。また、図3における垂直方向の切断は、隣り合う結線部材3の平行部3aと平行部3aとの間におけるほぼ中央を通る直線に沿って行われ、電気絶縁被覆材料5と金属板1とが切断される。このようにして、薄い角型の表面実装型半導体装置を得ることができ、また、金属板1及び結線部材3の平行部3aとの切断面が電気絶縁被覆材料5から露出するが、突出することがないので、少なくともこの分だけ小型化できる。
この実施形態では図1(F)から分かるように、結線部材3の平行部3aの一部分は、垂直部3bと固着部3dと共に隣り合う半導体装置の一方の端子部材を形成し、別途に端子部材を設ける必要がないので、製造工程の簡略化を図ることができる。また、大面積の金属板1上に実装されたすべての半導体素子と結線部材とを一括して樹脂モールドしていることも、低コスト化と更なる製造工程の簡略化に役立っている。
なお、以上述べた実施形態では金属板1をベタのもので示したが、金属板1は一般的にはリードフレームのように、不要な部分が繰り抜かれて、各半導体素子2を搭載する部分が不図示の細い橋絡片で橋絡されて結合されているようなものであり、金属板1の切断部分を少なくするような構造になっていることが好ましい。また、この実施形態及び以下に述べる実施形態において、金属板1は切断前の大面積のものだけでなく、個々の半導体装置に分離した後の金属板も金属板1で表すものとする。
次に、前述の製造方法によって製造された表面実装型半導体装置100及びその実装について、図4により説明する。
半導体素子2がPN接合を有するプレーナー型のダイオードチップであるとすると、不図示のP型領域にハンダ付けされたハンダ付け部3cから延びる平行部3aが一方の表面実装用のアノード端子となり、半導体素子2のN型領域(不図示)がハンダ付けされている金属板1に固着された固着部3dから延びる垂直部3bにつながる平行部3aが、他方の表面実装用のカソード端子となる。表面実装型半導体装置100をプリント基板10に搭載するときには、図示していないマウンタが金属板1を吸着して、一対の平行部3aをプリント基板10の所定位置に搭載し、これら双方の平行部3aはプリント基板10の実装パターン金属6にハンダ付けされる。
半導体素子2がPN接合を有するプレーナー型のダイオードチップであるとすると、不図示のP型領域にハンダ付けされたハンダ付け部3cから延びる平行部3aが一方の表面実装用のアノード端子となり、半導体素子2のN型領域(不図示)がハンダ付けされている金属板1に固着された固着部3dから延びる垂直部3bにつながる平行部3aが、他方の表面実装用のカソード端子となる。表面実装型半導体装置100をプリント基板10に搭載するときには、図示していないマウンタが金属板1を吸着して、一対の平行部3aをプリント基板10の所定位置に搭載し、これら双方の平行部3aはプリント基板10の実装パターン金属6にハンダ付けされる。
ここで、前記結線部材3の平行部3aの一部分と垂直部3bと固着部3dとは前記カソード端子となる第1の端子部材を構成し、また、前記結線部材3の平行部3aの一部分とハンダ付け部3cとは前記アノード端子となる第2の端子部材を構成する。
この表面実装型半導体装置100では、金属板1が上面に位置しており、金属板1が放熱に寄与するので、放熱が良好になるばかりでなく、極限まで薄型化を行っても機械的強度を確保でき、また、搭載時に不図示のマウンタで金属板1を吸着保持することになるので、表面実装型半導体装置100が小型のものであっても、確実に吸着保持できるなど、種々の効果を奏することができる。更にまた、この表面実装型半導体装置100をプリント基板10に実装した状態では、金属板1の上面に、図示しない放熱フィン又は他の電子回路のプリント基板を搭載することも可能である。
この表面実装型半導体装置100では、金属板1が上面に位置しており、金属板1が放熱に寄与するので、放熱が良好になるばかりでなく、極限まで薄型化を行っても機械的強度を確保でき、また、搭載時に不図示のマウンタで金属板1を吸着保持することになるので、表面実装型半導体装置100が小型のものであっても、確実に吸着保持できるなど、種々の効果を奏することができる。更にまた、この表面実装型半導体装置100をプリント基板10に実装した状態では、金属板1の上面に、図示しない放熱フィン又は他の電子回路のプリント基板を搭載することも可能である。
なお、この実施形態では前記第2の端子部材の平行部3aとハンダ付け部3cとの間に段差が存在するが、この段差は弧状の傾斜などであってもよく、段差が無くとも良い。また、ハンダ付け部3c、固着部3dはハンダボールが形成されているようなものであってもよい。さらにまた、前記端子部材の平行部3aが樹脂モールド側面から露出しており、ハンダ付け時にハンダが平行部3aの露出面を上ってハンダフィレットを形成するので、好ましいハンダ付けができると共に、ハンダ付けの確認を行い易い。
この実施形態の変形例として、図示しないが、図1において、ダイオード素子2を2個並べて配置したダイオードからなるものとし、ハンダ付け部3cの大きいものを用いてハンダ付け部3cで双方の半導体素子を並列接続する形態にしても良い。この場合、2個の半導体素子の極性が逆の場合にはそれらの順方向ドロップに等しい双方向の一定電圧をもつ表面実装型のダイオードが得られ、2個の半導体素子の極性が同じ場合にはそれらの順方向ドロップに等しい片方向の一定電圧をもつ表面実装型のダイオードを得ることができる。3個以上の半導体素子を並列接続しても勿論よい。また、半導体素子と抵抗チップなど他の電子部品チップを並列接続又は直列接続しても勿論よい。この実施形態では一種類の結線部材が必要であるだけであり、生産性の向上、コストダウンにつながる。
[実施形態2]
実施形態2は導電板として用いられる金属板1の両面を樹脂モールドする例である。前記実施形態における図1(A)〜(C)の工程についてはこの実施形態でも同じであるので、図示するのを省略する。
図5(A)は、図1(C)で示したように、金属板1に複数の半導体素子2をハンダ付けすると共に、端子部材のハンダ付け部3cを半導体素子2にハンダ付けし、その固着部3dを金属板1に固着させた後に、その両面を樹脂モールドした状態を示す。この両面樹脂モールドは、不図示の浅い角型の鋳型又は容器の底から僅かに浮かせるように金属板1を支持した状態で、エポキシ樹脂のような液状の電気絶縁被覆材料5を流し込んで、一括で樹脂モールドを行う。
実施形態2は導電板として用いられる金属板1の両面を樹脂モールドする例である。前記実施形態における図1(A)〜(C)の工程についてはこの実施形態でも同じであるので、図示するのを省略する。
図5(A)は、図1(C)で示したように、金属板1に複数の半導体素子2をハンダ付けすると共に、端子部材のハンダ付け部3cを半導体素子2にハンダ付けし、その固着部3dを金属板1に固着させた後に、その両面を樹脂モールドした状態を示す。この両面樹脂モールドは、不図示の浅い角型の鋳型又は容器の底から僅かに浮かせるように金属板1を支持した状態で、エポキシ樹脂のような液状の電気絶縁被覆材料5を流し込んで、一括で樹脂モールドを行う。
電気絶縁被覆材料5が固化した後に、不図示の浅い角型の鋳型又は容器から前述の樹脂モールドしたものを取り出し、鎖線で示す結線部材3を覆っている電気絶縁被覆材料5のみを研磨によって除去し、金属板1を覆っている電気絶縁被覆材料5は除去せずに、そのままにしておく。しかる後に、図5(B)に示すように、前記実施形態と同様にして端子部材を形成する平行部3のほぼ中央から垂直に切断して個々の半導体装置に分離する。
図6は、このようにして製造された表面実装型半導体装置200をプリント基板10に実装した状態を示す図である。表面実装型半導体装置200においても、結線部材3の平行部3aが端子部材としてプリント基板10に接続される。金属板1は両面で樹脂モールドされているので、金属板1の両面にかかるストレスを緩和することができる。なお、この実施形態における金属板1には、図示していないが、小孔を形成し、その金属板1の両側の電気絶縁被覆材料5が前記小孔を通して結合されているのが、電気絶縁被覆材料5の剥がれ防止などの面から好ましい。
次に、図7は、表面実装型半導体装置200と同じ製造方法にて製造された表面実装型半導体装置300をプリント基板10に実装した状態を示す図である。表面実装型半導体装置300では、表面実装型半導体装置100、200に比べて薄い金属板1を用いており、金属板1をスタンピング加工などによって、半導体素子2が搭載される部分1aを若干突出させている。他の部分については表面実装型半導体装置200と同様であるので、説明を省略する。この実施形態では、表面実装型半導体装置100、200に比べて薄い金属板1を用いているので、金属板1と半導体素子2との熱膨張差によって半導体素子2にかかるストレスを小さくできる。
[実施形態3]
実施形態3は、図8(A)に示すように、半導体素子2、2’として2個のダイオードを同極性同士突き合わせて直列接続し、双方向の表面実装型の定電圧半導体装置を得る実施形態である。この第4の表面実装型半導体装置の製造工程については、実施形態1、実施形態2とほぼ同じであるので、図示するのを省略する。
実施形態3は、図8(A)に示すように、半導体素子2、2’として2個のダイオードを同極性同士突き合わせて直列接続し、双方向の表面実装型の定電圧半導体装置を得る実施形態である。この第4の表面実装型半導体装置の製造工程については、実施形態1、実施形態2とほぼ同じであるので、図示するのを省略する。
接触させて又は至近距離に並べた2個のプレーナー型の半導体素子2、2’を一組として、複数の組みを図2に示した1個の半導体素子2に代えて配置する。そして、それら半導体素子2、2’のカソード側を金属板1にハンダ付け、又は半導体素子2、2’のアノード側を、導電板として用いられる金属板1にハンダ付けすることによって、2個のダイオードのカソード同士、又はアノード同士を接続する。半導体素子2のアノード側又はカソード側に、結線部材3の一方のハンダ付け部3cをハンダ付けし、半導体素子2’のアノード側又はカソード側に、別の結線部材3’の一方のハンダ付け部3’cをハンダ付けする。そして、結線部材3の他方のハンダ付け部3cを図面右隣りに位置する個別の半導体装置を構成する半導体素子2’Aにハンダ付けすると共に、さらに別の結線部材3’’の一方のハンダ付け部3’’cを半導体素子2Aにハンダ付けする。その他の半導体素子についても結線部材が同様に接続される。
このように、隣りに位置する個別の半導体装置をそれぞれ構成する半導体素子2、2’を結線部材3で接続した後、前述したように電気絶縁被覆材料5で一括して樹脂モールドし、固化した後に、不図示の浅い鋳型又は容器からそれを取り出して切断線7に沿って切断し、分離を行う。この切断は、結線部材3の平行部3aのほぼ中央を通るように行われる。この実施形態では、結線部材3の両端が隣りに位置する個別の半導体装置をそれぞれ構成する半導体素子2、2’にハンダ付けされる点が、実施形態1、実施形態2とは異なる。この実施形態でも結線部材3の平行部3aが表面実装型半導体装置の端子部材になり、一種類の結線部材が必要であるだけであるので、生産性の向上、コストダウンにつながる。
[実施形態4]
実施形態4は、2個のダイオードを直列接続して高い電圧を得ることのできる第5の表面実装型半導体装置の例である。接続構造は、図8と同様であるので省略し、図8を利用して説明する。
実施形態4は、2個のダイオードを直列接続して高い電圧を得ることのできる第5の表面実装型半導体装置の例である。接続構造は、図8と同様であるので省略し、図8を利用して説明する。
図8において、ダイオード素子2と2’とは逆極性に配置される。例えば、すべてのダイオード素子2のアノード側が、導電板として用いられる金属板1にハンダ付けされ、すべてのダイオード素子2’のカソード側が金属板1にハンダ付けされる。そして、この場合にはすべてのダイオード素子2のカソード側に結線部材3の一方のハンダ付け部がハンダ付けされ、また、すべてのダイオード素子2’のアノード側に結線部材3の他方のハンダ付け部がハンダ付けされる。これによって、ダイオード素子2と2’とは金属板1で直列接続され、結線部材3の端子部材となる平行部3aと3aとの間に直列接続されたダイオード素子2と2’とを有する表面実装型のダイオードが得られる。
[実施形態5]
以上の実施形態では、導電板として大面積の金属板をシート状のリードフレームとして用い、このシート状のリードフレームの上に格子状に半導体素子を配置したが、図9に示すような細幅のテープ状、つまりフープ式リードフレーム、又は短冊状のリードフレームRFを用いても良い。このフープ式リードフレームRF又は短冊状のリードフレームの形状は種々考えられるが、各半導体素子2の搭載される小面積の金属板1を結合部分1bで結合した形をしたものであり、図9(A)、(B)に示すように各金属板1に順次半導体素子2が1個づつ搭載されてハンダ付け部4にハンダ付けされ、また、結線部材3の両端が半導体素子2の上面と金属板1とにハンダ付け部4にハンダ付けされる。しかる後に、電気絶縁被覆材料5で樹脂モールドして、1本の細長い羊かん状にし、電気絶縁被覆材料5が固化した後に、点線で示す切断線7で切断することによって、個々の表面実装型のダイオードとする。この実施形態5の第6の表面実装型半導体装置でも、図8に示したような構造の半導体素子とすることもできる。
以上の実施形態では、導電板として大面積の金属板をシート状のリードフレームとして用い、このシート状のリードフレームの上に格子状に半導体素子を配置したが、図9に示すような細幅のテープ状、つまりフープ式リードフレーム、又は短冊状のリードフレームRFを用いても良い。このフープ式リードフレームRF又は短冊状のリードフレームの形状は種々考えられるが、各半導体素子2の搭載される小面積の金属板1を結合部分1bで結合した形をしたものであり、図9(A)、(B)に示すように各金属板1に順次半導体素子2が1個づつ搭載されてハンダ付け部4にハンダ付けされ、また、結線部材3の両端が半導体素子2の上面と金属板1とにハンダ付け部4にハンダ付けされる。しかる後に、電気絶縁被覆材料5で樹脂モールドして、1本の細長い羊かん状にし、電気絶縁被覆材料5が固化した後に、点線で示す切断線7で切断することによって、個々の表面実装型のダイオードとする。この実施形態5の第6の表面実装型半導体装置でも、図8に示したような構造の半導体素子とすることもできる。
[実施形態6]
以上の実施形態では、いずれも導電板として種々のリードフレーム形状の金属板を用いたが、図10、図11に示すように、この実施形態6では気絶縁材料あるいは抵抗材料からなる板状若しくはシート状の基材11の一方の面に導電層12を形成してなる導電板1を用いることが特徴である。図10と図11とによって、第7の表面実装型半導体装置400について説明する。これら図に示すように、導電板1は基材11とその平面上に形成された導電層12とからなる。基材11は、例えばガラス−エポキシ樹脂又はポリイミド樹脂などからなる薄い合成樹脂板又はシートであり、導電層12は基材11の一方の面に、所定の面積、形状になるよう形成された銅パターンからなる。この導電板1は一般的なプリント基板の製法で製造できるので説明を省略するが、この実施形態6では個々の半導体素子に分離したときに、その切断線7に銅パターンがかからないように形成されている。
以上の実施形態では、いずれも導電板として種々のリードフレーム形状の金属板を用いたが、図10、図11に示すように、この実施形態6では気絶縁材料あるいは抵抗材料からなる板状若しくはシート状の基材11の一方の面に導電層12を形成してなる導電板1を用いることが特徴である。図10と図11とによって、第7の表面実装型半導体装置400について説明する。これら図に示すように、導電板1は基材11とその平面上に形成された導電層12とからなる。基材11は、例えばガラス−エポキシ樹脂又はポリイミド樹脂などからなる薄い合成樹脂板又はシートであり、導電層12は基材11の一方の面に、所定の面積、形状になるよう形成された銅パターンからなる。この導電板1は一般的なプリント基板の製法で製造できるので説明を省略するが、この実施形態6では個々の半導体素子に分離したときに、その切断線7に銅パターンがかからないように形成されている。
導電層12は、例えば個々に分離されている4角形状のものであり、個々の導電層12の上に1個の半導体素子2がハンダ付けされると共に、隣の結線部材3の固着部3dがハンダ付けされる。図から分かるように、半導体素子2に一端がハンダ付けされた結線部材3の他端である固着部3dとその半導体素子2との間で、隣り合う導電層12同士が分離されている。半導体素子2と結線部材3とのハンダ付け、結線部材3の導電層12へのハンダ付け、及びこれらの搭載などについては図1に関連して行った説明と同様であるので説明を省略する。
次に、図1に従って説明したように、半導体素子2と結線部材3とが搭載され、固着された導電板1をエポキシ樹脂のような液状の電気絶縁被覆材料5によって一括して樹脂モールドを行う。このとき、図10(A)に示すように、電気絶縁被覆材料5は結線部材3の平行部3aの図示上面が少なくとも露出するように流し込まれる。結線部材3の平行部3aは前述したように、この表面実装型半導体装置の外部の端子部材を兼ねるものである。電気絶縁被覆材料5が固化した後に、切断線7に従って、ダイシングソウなどによる通常の機械的な切断手段、又はレーザ装置などによって切断を行い、図10(B)に示すように、個々の半導体装置に分離する。この切断時に切断する金属材料は結線部材3の平行部3aだけであるので、前記実施形態のものに比べて、金属板1を切断する必要が無く、したがって、切断が容易になる。また、導電層12が切断面に露出していないので、空気中の湿度などによる影響を受けにくく、信頼性の高い表面実装型半導体装置400を得ることができる。
このようにして得られた表面実装型半導体装置400をプリント基板に搭載する場合には、図11に示すように、導電板1を上側にし、線部材3の切断された平行部3aをプリント基板10の実装パターン金属6にハンダ付けする。したがって、表面実装型半導体装置400の上面は基材11になり、半導体素子2の上面は、基材11と電気絶縁被覆材料5とで気中から遮断された導電層12と結線部材3の平行部3aとを介してプリント基板10の実装パターン金属6に接続される。
導電板1は前述のものに限定される必要はなく、電流容量の小さな半導体素子の場合には導電層12が薄くても良いので、切断にほとんど影響が無い程度の膜厚、例えば数十μm以下であれば、基材11の一方の面の全面に導電層12が形成されていても良い。
また、電流容量の大きな半導体素子の場合には、基材11として一面が粘着性を有するシートを用い、切断線7にかからない程度の大きさの多数の金属片をその粘着性シート上の所定の位置に規則正しく貼り付けて導電層12としても良い。そして、不要であれば、切断前に基材11を剥離しても良い。表面実装型半導体装置としては前述の表面実装型半導体装置100と同様な構造になる。
更にまた、この実施形態は図2、図3で述べた構造、あるいは図9に示した構造を採用して製造することができ、図8に述べたような構成の半導体装置でも勿論よい。
また、電流容量の大きな半導体素子の場合には、基材11として一面が粘着性を有するシートを用い、切断線7にかからない程度の大きさの多数の金属片をその粘着性シート上の所定の位置に規則正しく貼り付けて導電層12としても良い。そして、不要であれば、切断前に基材11を剥離しても良い。表面実装型半導体装置としては前述の表面実装型半導体装置100と同様な構造になる。
更にまた、この実施形態は図2、図3で述べた構造、あるいは図9に示した構造を採用して製造することができ、図8に述べたような構成の半導体装置でも勿論よい。
なお、以上の実施形態では、半導体素子をダイオード素子として説明したが、トランジスタ、FET、IGBTなど制御端子を有する制御型の半導体素子であっても勿論よい。この場合には、隣り合う制御型半導体素子を構成する半導体素子のベース又はゲートに代表される制御領域同士を接続して制御端子となる制御用結線部材(図示せず)が別途必要になる。その結線部材は接続するのに適した任意の形状のもので良いが、それら制御用結線部材の平行部の高さも他の平行部の高さと同じでなければならない。
また、半導体素子としてプレーナー型のもの、あるいはメサ型のもののいずれでも用いることができるが、メサ型の半導体素子の場合には、PN接合が露出しているので、通常の方法でインナーコートを行ってPN接合を保護した状態で電気絶縁被覆材料で樹脂モールドする必要がある。
1・・・金属板
2・・・半導体素子
3・・・結線部材
3a・・・平行部
3b・・・垂直部
3c・・・ハンダ付け部
3d・・・固着部
4・・・ハンダ付け部又は固着部
5・・・電気絶縁被覆材料
6・・・実装パターン金属
10・・・プリント基板
2・・・半導体素子
3・・・結線部材
3a・・・平行部
3b・・・垂直部
3c・・・ハンダ付け部
3d・・・固着部
4・・・ハンダ付け部又は固着部
5・・・電気絶縁被覆材料
6・・・実装パターン金属
10・・・プリント基板
Claims (12)
- 半導体装置の製造方法において、
導電板の一方の平面上に半導体素子を搭載してハンダ付けする工程と、
前記導電板の前記平面に平行な平行部と該平行部に垂直な垂直部とを有する結線部材の前記平行部につながるハンダ付け部を前記半導体素子にハンダ付けする工程と、
前記結線部材の前記垂直部につながる固着部を前記導電板の前記一方の平面に固着する工程と、
前記導電板の前記一方の平面と前記半導体素子とが少なくとも覆われるように電気絶縁被覆材料で被覆する工程と、
前記結線部材の前記平行部と前記電気絶縁被覆材料と前記導電板とを切断して個々の半導体装置に分離する工程と、
からなることを特徴とする半導体装置の製造方法。 - 半導体装置の製造方法において、
導電板の一方の平面上に複数の半導体素子を搭載してハンダ付けする工程と、
前記導電板の前記平面に平行な平行部と該平行部に垂直な垂直部とを有する結線部材の両端に位置するハンダ付け部を一定間隔離れて位置する前記半導体素子にハンダ付けする工程と、
前記導電板の前記一方の平面と前記半導体素子とが少なくとも覆われるように電気絶縁被覆材料で被覆する工程と、
前記結線部材の前記平行部と前記電気絶縁被覆材料と前記導電板とを切断して個々の半導体装置に分離する工程と、
からなることを特徴とする半導体装置の製造方法。 - 請求項1又は請求項2において、
電気絶縁被覆材料で被覆する前記工程は、前記結線部材の前記平行部が露出するように行われることを特徴とする半導体装置の製造方法。 - 請求項1又は請求項2において、
前記電気絶縁被覆材料の一部分を研磨により除去して前記結線部材の前記平行部を露出させる工程を備えることを特徴とする半導体装置の製造方法。 - 請求項1ないし請求項4のいずれかにおいて、
電気絶縁被覆材料で被覆する前記工程は、前記導電板の他方の平面が露出するように行われることを特徴とする半導体装置の製造方法。 - 請求項1ないし請求項4のいずれかにおいて、
電気絶縁被覆材料で被覆する前記工程は、前記導電板の他方の平面も覆うように行われることを特徴とする半導体装置の製造方法。 - 平面を有する導電板と、
該導電板の前記平面に搭載されてハンダ付けされている半導体素子と、
前記導電板の平面に平行な平行部と該平行部に垂直な垂直部とを有する端子部材であって、前記垂直部につながる一端が前記導電板に固着されている第1の端子部材と、
前記導電板の平面に平行な平行部を有する端子部材であって、前記平行部につながる一端が前記半導体素子にハンダ付けされている第2の端子部材と、
からなり、
前記第1と第2の端子部材の前記双方の平行部が同等の高さにあることを特徴とする表面実装型半導体装置。 - 請求項7において、
前記半導体素子は2個以上並置されており、前記第2の端子部材の前記一端は前記2個以上の半導体素子にハンダ付けされていることを特徴とする表面実装型半導体装置。 - 平面を有する導電板と、
該金属基板の前記平面に搭載されてハンダ付けされている一方の面を有する複数個の半導体素子と、
前記導電板の平面に平行な平行部と該平行部の一端につながるハンダ付け部とを有する端子部材であって、前記ハンダ付け部が前記それぞれの半導体素子にハンダ付けされている第1、第2の端子部材と、
前記導電板の前記一方の平面と前記半導体素子とを少なくとも覆っている電気絶縁被覆材料と、
前記第1と第2の端子部材の前記双方の平行部が同等の高さにあると共に、それら端子部材の前記平行部の他端が電気絶縁被覆材料から露出していることを特徴とする表面実装型半導体装置。 - 請求項9において、
前記複数個の半導体素子は、前記導電板によって同極性又は逆極性で、並列に又は直列に接続されていることを特徴とする表面実装型半導体装置。 - 請求項1ないし請求項10のいずれかにおいて、
前記導電板は、金属板、又は電気絶縁材料あるいは抵抗材料からなる板状若しくはシート状の基材の一方の面に導電層を形成してなる部材からなることを特徴とする表面実装型半導体装置。 - 請求項11において、
前記基材に形成された導電層は金属材料からなる導電パターンであり、露出しないことを特徴とする表面実装型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004153694A JP2005260196A (ja) | 2004-02-13 | 2004-05-24 | 半導体装置の製造方法及び表面実装型半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004036052 | 2004-02-13 | ||
JP2004153694A JP2005260196A (ja) | 2004-02-13 | 2004-05-24 | 半導体装置の製造方法及び表面実装型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005260196A true JP2005260196A (ja) | 2005-09-22 |
Family
ID=35085588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004153694A Withdrawn JP2005260196A (ja) | 2004-02-13 | 2004-05-24 | 半導体装置の製造方法及び表面実装型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005260196A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9029995B2 (en) | 2012-09-26 | 2015-05-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP2016152416A (ja) * | 2015-02-17 | 2016-08-22 | 立昌先進科技股▲分▼有限公司 | 多機能小型表面実装部品、及び、これを製造する方法 |
-
2004
- 2004-05-24 JP JP2004153694A patent/JP2005260196A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9029995B2 (en) | 2012-09-26 | 2015-05-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP2016152416A (ja) * | 2015-02-17 | 2016-08-22 | 立昌先進科技股▲分▼有限公司 | 多機能小型表面実装部品、及び、これを製造する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8358014B2 (en) | Structure and method for power field effect transistor | |
TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組,以及製造方法 | |
CN102308383B (zh) | 半导体管芯封装件及其制造方法 | |
WO2009029397A1 (en) | Thermally enhanced thin semiconductor package | |
JP2009302564A (ja) | 直付リード線を備えるicチップパッケージ | |
JP6850938B1 (ja) | 半導体装置、及びリードフレーム材 | |
JP2001339016A (ja) | 面実装型電子回路ユニット | |
US10813209B2 (en) | Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate | |
JP2010050286A (ja) | 半導体装置 | |
US7473990B2 (en) | Semiconductor device featuring electrode terminals forming superior heat-radiation system | |
JP4159348B2 (ja) | 回路装置の製造方法 | |
US6608372B2 (en) | Surface mountable chip type semiconductor device and manufacturing method | |
US6906410B2 (en) | Semiconductor device and method for manufacturing same | |
JP2007129068A (ja) | 半導体装置とその製造方法、及びその製造に用いる基板 | |
US7602052B2 (en) | Semiconductor device | |
JP2005260196A (ja) | 半導体装置の製造方法及び表面実装型半導体装置 | |
JP2006060106A (ja) | リード部材及び表面実装型半導体装置 | |
JP2010087442A (ja) | 半導体装置及びその製造方法 | |
JP3863816B2 (ja) | 回路装置 | |
WO2017013938A1 (ja) | 高周波モジュール | |
JP2006060255A (ja) | リードレスパッケージ型半導体装置 | |
JP3913622B2 (ja) | 回路装置 | |
JP2015005664A (ja) | 電子部品およびその製造方法 | |
TW556261B (en) | Buried discrete circuit components and fabricating method thereof | |
JP2012099773A (ja) | 半導体モジュールの製造方法、及び半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070807 |