JP2005259969A

JP2005259969A - Semiconductor device and manufacturing method thereof

Info

Publication number: JP2005259969A
Application number: JP2004069264A
Authority: JP
Inventors: Koji Soejima; 康志副島
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2004-03-11
Filing date: 2004-03-11
Publication date: 2005-09-22

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technique for forming a coil on a semiconductor device by a simple method. <P>SOLUTION: The semiconductor device 100 comprises a first semiconductor element 102 and a second semiconductor element 104. Further, the semiconductor device 100 comprises a coil 20 constituted of a first conductor 12a provided on the first semiconductor element 102, and a second conductor 12b provided on the second semiconductor element 104 while being wound around a central axis in a direction horizontal to the first semiconductor element 102. The coil 20 is formed in a region wherein the electrode pad 22 and the first connecting electrode 24a of the first semiconductor element 102 and the second connecting electrode 24b of the second semiconductor element 104 are formed. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、コイルを含む半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device including a coil and a manufacturing method thereof.

従来、ＬＳＩパッケージのノイズを抑制するために、半導体チップにインダクタンスを形成する技術が知られている。たとえば、特許文献１には、半導体装置のパッド部分でボンディングワイヤによる接続を遠回りにし、ワイヤ長を長くすることにより、インダクタンスを付加し、これにより回路の安定動作を実現する技術が開示されている。 2. Description of the Related Art Conventionally, a technique for forming an inductance in a semiconductor chip is known in order to suppress noise of an LSI package. For example, Patent Document 1 discloses a technique for providing stable operation of a circuit by adding inductance by making a connection by a bonding wire in a pad portion of a semiconductor device and making the wire length longer. .

また、特許文献２には、半導体基板の裏面側から溝を形成し、溝内に金属を充填してコイルを形成する技術が開示されている。 Patent Document 2 discloses a technique in which a groove is formed from the back side of a semiconductor substrate and a coil is formed by filling the groove with metal.

また、特許文献３には、二つの誘電体基板の表面に、それぞれ伝送線路を形成し、これらの伝送線路をパッドを介してフリップチップ実装することで空芯構造を得るインダクタが開示されている。ここで、空芯の径を大きくするために、一方の基板に溝を設け、溝の凹部に伝送線路を形成している。
特開２００３−１５２０１１号公報特開平６−１２００３６号公報特開２０００−２５２１２８号公報 Patent Document 3 discloses an inductor that obtains an air-core structure by forming transmission lines on the surfaces of two dielectric substrates, and flip-chip mounting these transmission lines via pads. . Here, in order to increase the diameter of the air core, a groove is provided on one of the substrates, and a transmission line is formed in a recess of the groove.
JP 2003-152011 A JP-A-6-120036 JP 2000-252128 A

しかし、たとえば特許文献１に記載の方法では、インダクタンスを形成するために、空きパッドを経由するボンディングワイヤを別途形成する必要があり、インダクタンス形成のための工程が増えるという課題があった。また、この手法は、半導体チップのパッドとの電気的接続をボンディングワイヤを介して行う場合にしか適用することができず、たとえば複数の半導体チップをフリップチップ接続する形態には適用することができない。 However, in the method described in Patent Document 1, for example, in order to form an inductance, it is necessary to separately form a bonding wire that passes through a vacant pad, and there is a problem that the number of steps for forming the inductance increases. In addition, this method can be applied only when electrical connection with the pads of the semiconductor chip is performed through bonding wires, and for example, it cannot be applied to a form in which a plurality of semiconductor chips are flip-chip connected. .

また、たとえば特許文献２に記載の方法では、磁束が半導体装置の面を貫くようにコイルが形成されているため、半導体装置中の配線やシリコン基板との干渉が生じるという問題があった。また、特許文献３に記載の方法では、伝送線路を形成する基板を準備しなければならず、手間がかかるとともに、コイルの形成スペースが大きくなるという問題があった。 Further, for example, in the method described in Patent Document 2, since the coil is formed so that the magnetic flux penetrates the surface of the semiconductor device, there is a problem that interference with the wiring and the silicon substrate in the semiconductor device occurs. In addition, the method described in Patent Document 3 has a problem in that a substrate for forming a transmission line has to be prepared, which takes time and increases the space for forming the coil.

本発明は上記事情に鑑みなされたものであって、簡易な方法で半導体装置にコイルを形成する技術を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a technique for forming a coil in a semiconductor device by a simple method.

本発明によれば、基材と、基材上に積層された半導体素子と、を含む半導体装置であって、基材に設けられた第一の導体と、半導体素子に設けられた第二の導体と、により構成され、基材に水平な方向を中心軸として巻回されたコイルを含むことを特徴とする半導体装置が提供される。 According to the present invention, a semiconductor device including a base material and a semiconductor element stacked on the base material, the first conductor provided on the base material, and the second conductor provided on the semiconductor element A semiconductor device is provided, including a coil that is wound around a base material in a horizontal direction as a central axis.

ここで、基材は、たとえば半導体素子、またはインターポーザやプリント基板等の配線基板とすることができる。本発明の半導体装置は、複数の半導体素子が積層された構造や、インターポーザ上に半導体素子が積層された構造とすることができる。第一の導体および第二の導体は、それぞれ、複数の導体片が所定形状にパターニングされた構成とすることができる。第一の導体および第二の導体は、半導体素子の電極パッドを構成する材料と同様の材料により構成することができ、たとえばアルミニウムや銅により構成することができる。 Here, the base material can be, for example, a semiconductor element or a wiring board such as an interposer or a printed board. The semiconductor device of the present invention can have a structure in which a plurality of semiconductor elements are stacked or a structure in which semiconductor elements are stacked on an interposer. Each of the first conductor and the second conductor may have a configuration in which a plurality of conductor pieces are patterned into a predetermined shape. The first conductor and the second conductor can be made of the same material as that of the electrode pad of the semiconductor element, and can be made of aluminum or copper, for example.

このように、本発明によれば、半導体装置の基材と半導体素子とに設けられた導体によりコイルを形成するので、コイル形成のための基板を別途準備する必要がなく、コイルを簡易に形成することができる。また、デッドスペースを利用してコイルを形成することができるので、省スペース化ができる。さらに、コイルの磁束が基材に水平な方向に生じるので、半導体装置に含まれる他の部材との干渉を低減することができる。これにより、コイルの設置場所を考慮することなく他の部材の設計を行うことができ、レイアウトの自由度を高めることができる。 As described above, according to the present invention, since the coil is formed by the conductors provided on the base material and the semiconductor element of the semiconductor device, it is not necessary to separately prepare a substrate for forming the coil, and the coil is easily formed. can do. Further, since the coil can be formed using the dead space, the space can be saved. Furthermore, since the magnetic flux of the coil is generated in the direction horizontal to the base material, interference with other members included in the semiconductor device can be reduced. Thereby, other members can be designed without considering the installation location of the coil, and the degree of freedom in layout can be increased.

本発明の半導体装置において、第一の導体は基材の一方の面に形成されてよく、第二の導体は半導体素子の素子形成面に形成されてよく、基材の一方の面と半導体素子の素子形成面とが相対向して配置されるとともに、第一の導体および第二の導体が形成された領域とは異なる領域で、フリップチップ接続されてよい。 In the semiconductor device of the present invention, the first conductor may be formed on one surface of the substrate, the second conductor may be formed on the element formation surface of the semiconductor element, and the one surface of the substrate and the semiconductor element The element forming surface may be arranged opposite to each other and may be flip-chip connected in a region different from the region where the first conductor and the second conductor are formed.

ここで、基材は半導体素子とすることもでき、この場合、一方の面は、素子形成面とすることができる。このように、フリップチップ接続される基材の一方の面と半導体素子の素子形成面とに形成された導体によりコイルを形成するので、基材と半導体素子とを接続する際に、コイルも同時に形成することができ、コイルを簡易に形成することができる。 Here, the substrate may be a semiconductor element, and in this case, one surface may be an element formation surface. Thus, since the coil is formed by the conductor formed on one surface of the base material to be flip-chip connected and the element formation surface of the semiconductor element, when connecting the base material and the semiconductor element, the coil is simultaneously The coil can be formed easily.

本発明の半導体装置において、基材と半導体素子とをフリップチップ接続する材料と同じ材料により構成され、第一の導体と第二の導体とを接続する接続部材をさらに含むことができる。ここで、接続部材は、たとえば半田や金により構成することができる。 The semiconductor device of the present invention may further include a connection member that is made of the same material as that for flip-chip connection between the base material and the semiconductor element, and that connects the first conductor and the second conductor. Here, the connection member can be made of, for example, solder or gold.

本発明の半導体装置において、第一の導体は基材の一方の面に形成されてよく、第二の導体は半導体素子の素子形成面に形成されてよく、基材の一方の面とは反対側の面と半導体素子の素子形成面とが相対向して配置され、第一の導体と第二の導体とは、基材を貫通して設けられた第一の接続部材により接続されてよい。 In the semiconductor device of the present invention, the first conductor may be formed on one surface of the base material, and the second conductor may be formed on the element formation surface of the semiconductor element, opposite to the one surface of the base material. The side surface and the element formation surface of the semiconductor element are arranged to face each other, and the first conductor and the second conductor may be connected by a first connection member provided through the base material. .

このような構成とすると、コイルの断面積を大きくすることができ、インダクタンスの大きいコイルを形成することができる。 With such a configuration, the cross-sectional area of the coil can be increased, and a coil having a large inductance can be formed.

本発明の半導体装置において、コイルは、基材に水平な方向に中心軸の輪を形成するトロイダル状に形成することができる。 In the semiconductor device of the present invention, the coil can be formed in a toroidal shape that forms a ring of the central axis in a direction horizontal to the substrate.

コイルは、基材の水平面内にトロイダル状に形成された構成とすることができる。このような構成とすることにより、コイルの磁束がコイル外部に漏れ出すのを低減することができ、他の部材との干渉を低減することができる。これにより、半導体装置のレイアウトの自由度を高めることができる。本発明によれば、第一の導体および第二の導体のパターニング形状を適宜設定するだけで、このようなトロイダル状のコイルを形成することができる。 The coil can be configured to be formed in a toroidal shape in the horizontal plane of the substrate. By setting it as such a structure, it can reduce that the magnetic flux of a coil leaks out of a coil, and can reduce interference with another member. Thereby, the freedom degree of the layout of a semiconductor device can be raised. According to the present invention, such a toroidal coil can be formed only by appropriately setting the patterning shapes of the first conductor and the second conductor.

本発明の半導体装置は、基材において第一の導体と並置して設けられた第三の導体と、半導体素子において第二の導体と並置して設けられた第四の導体と、により構成され、基材に水平な方向を中心軸として巻回された他のコイルをさらに含むことができ、コイルと、他のコイルとによりトランスを構成することができる。 The semiconductor device of the present invention includes a third conductor provided in juxtaposition with the first conductor in the base material, and a fourth conductor provided in juxtaposition with the second conductor in the semiconductor element. Further, another coil wound around the base member in the horizontal direction can be further included, and a transformer can be constituted by the coil and the other coil.

第三の導体および第四の導体も、第一の導体および第二の導体と同様にして形成することができる。本発明によれば、第三の導体は第一の導体と同時に形成することができ、第四の導体は第二の導体と同時に形成することができる。本発明によれば、二つのコイルにより構成されるトランスを簡易に形成することができる。 The third conductor and the fourth conductor can be formed in the same manner as the first conductor and the second conductor. According to the present invention, the third conductor can be formed simultaneously with the first conductor, and the fourth conductor can be formed simultaneously with the second conductor. According to the present invention, a transformer composed of two coils can be easily formed.

本発明の半導体装置において、第一の導体と第二の導体とは、空気よりも透磁率の高い材料により覆われた構成とすることができる。ここで、透磁率の高い材料としては、たとえばフェライト、鉄、ニッケル、コバルト等の磁性材料を用いることができる。このようなコア材料をコイル内に導入することにより、コイルのインダクタンスを大きくすることができる。また、第一の導体と第二の導体をこのような材料で覆うことにより、コイルにより発生した磁界を透磁率の高い材料内に閉じ込めることができ、外部の部材との干渉を低減することができる。これにより、半導体装置のレイアウトの自由度を高めることができる。 In the semiconductor device of the present invention, the first conductor and the second conductor can be covered with a material having a higher magnetic permeability than air. Here, as a material with high magnetic permeability, magnetic materials, such as a ferrite, iron, nickel, cobalt, can be used, for example. By introducing such a core material into the coil, the inductance of the coil can be increased. Further, by covering the first conductor and the second conductor with such a material, the magnetic field generated by the coil can be confined in a material having high permeability, and interference with external members can be reduced. it can. Thereby, the freedom degree of the layout of a semiconductor device can be raised.

本発明の半導体装置は、基材の一方の面に形成された第一の接続電極をさらに含むことができ、第一の導体は、基材の一方の面に形成されるとともに、第一の接続電極と同じ材料により構成され、第一の接続電極と略同じ膜厚を有することができる。 The semiconductor device of the present invention can further include a first connection electrode formed on one surface of the base material, and the first conductor is formed on one surface of the base material and the first conductor It is comprised with the same material as a connection electrode, and can have the substantially same film thickness as a 1st connection electrode.

第一の接続電極および第一の導体は、基材の一方の面に形成されたメタル層をパターニングすることにより同時に形成することができる。本発明によれば、コイルを構成する第一の導体を接続電極と同時に形成することができ、簡易にコイルを形成することができる。 The first connection electrode and the first conductor can be simultaneously formed by patterning a metal layer formed on one surface of the substrate. According to the present invention, the first conductor constituting the coil can be formed simultaneously with the connection electrode, and the coil can be easily formed.

本発明の半導体装置は、半導体素子の素子形成面に形成されるとともに、第一の接続電極と電気的に接続される第二の接続電極をさらに含むことができ、第二の導体は、半導体素子の素子形成面に形成されるとともに、第二の接続電極と同じ材料により構成され、第二の接続電極と略同じ膜厚を有することができる。 The semiconductor device of the present invention can further include a second connection electrode formed on the element formation surface of the semiconductor element and electrically connected to the first connection electrode, wherein the second conductor is a semiconductor It is formed on the element formation surface of the element, is made of the same material as the second connection electrode, and can have substantially the same film thickness as the second connection electrode.

第二の接続電極および第二の導体は、半導体素子の素子形成面に形成されたメタル層をパターニングすることにより同時に形成することができる。本発明によれば、コイルを構成する第二の導体を接続電極と同時に形成することができ、簡易にコイルを形成することができる。 The second connection electrode and the second conductor can be simultaneously formed by patterning a metal layer formed on the element formation surface of the semiconductor element. According to the present invention, the second conductor constituting the coil can be formed simultaneously with the connection electrode, and the coil can be easily formed.

本発明の半導体装置において、基材は、素子形成面に複数の電極パッドが設けられた半導体素子とすることができ、第一の導体は、素子形成面の複数の電極パッドが設けられた領域とは異なる領域に設けることができる。 In the semiconductor device of the present invention, the base material can be a semiconductor element provided with a plurality of electrode pads on the element formation surface, and the first conductor is a region provided with the plurality of electrode pads on the element formation surface. It can be provided in a different area.

ここで、たとえば電極パッドが半導体素子の周辺部に設けられた半導体素子において、第一の導体は半導体素子の中心部に設けることができる。また、たとえば電極パッドが半導体素子の中心部に設けられた半導体素子において、第一の導体は半導体素子の周辺部に設けることができる。このような構成とすることにより、電極パッドが設けられた領域以外のデッドスペースである領域をコイル形成のために活用することができ、コイル形成のために基材を大きくする必要がなく、省スペース化することができる。 Here, for example, in the semiconductor element in which the electrode pad is provided in the peripheral part of the semiconductor element, the first conductor can be provided in the central part of the semiconductor element. For example, in a semiconductor element in which an electrode pad is provided at the center of the semiconductor element, the first conductor can be provided at the periphery of the semiconductor element. By adopting such a configuration, a region that is a dead space other than the region where the electrode pad is provided can be utilized for coil formation, and it is not necessary to enlarge the base material for coil formation. It can be made into a space.

本発明によれば、基材の一方の面に第一の導体および第一の接続電極を形成する工程と、半導体素子の一方の面に第二の導体および第二の接続電極を形成する工程と、第一の接続電極と第二の接続電極とを第一の接続部材で接続する工程と、を含み、第一の接続電極と第二の接続電極とを第一の接続部材で接続する工程において、第一の接続電極と第二の接続電極とを第一の接続部材で接続するのと同時に、第一の導体と第二の導体とを第二の接続部材で接続して基材に水平な方向を中心軸として巻回されたコイルを形成することを特徴とする半導体装置の製造方法が提供される。 According to the present invention, the step of forming the first conductor and the first connection electrode on one surface of the substrate, and the step of forming the second conductor and the second connection electrode on one surface of the semiconductor element And connecting the first connection electrode and the second connection electrode with the first connection member, and connecting the first connection electrode and the second connection electrode with the first connection member. In the step, the first connection electrode and the second connection electrode are connected by the first connection member, and at the same time, the first conductor and the second conductor are connected by the second connection member, and the substrate A method of manufacturing a semiconductor device is provided, wherein a coil wound around a horizontal direction as a central axis is formed.

本発明によれば、基材と半導体素子とを接続電極で接続するのと同時に、コイルを形成することができるので、コイルを形成するための工程を増やすことなく、簡易にコイルを形成することができる。 According to the present invention, since the coil can be formed simultaneously with the connection of the base material and the semiconductor element with the connection electrode, the coil can be easily formed without increasing the number of steps for forming the coil. Can do.

本発明の半導体装置の製造方法において、第一の導体および第一の接続電極を形成する工程は、基材上に第一のメタル層を形成する工程と、第一のメタル層を、第一の導体および第一の接続電極の形状にパターニングする工程と、を含むことができる。 In the method for manufacturing a semiconductor device of the present invention, the step of forming the first conductor and the first connection electrode includes the step of forming the first metal layer on the substrate, the first metal layer, And patterning into the shape of the first conductor electrode and the first connection electrode.

本発明の製造方法において、第一の導体および第一の接続電極の形状にパターニングする工程において、第一の導体および第一の接続電極とともに、電極パッドの形状もパターニングすることができる。 In the manufacturing method of the present invention, in the step of patterning into the shape of the first conductor and the first connection electrode, the shape of the electrode pad can be patterned together with the first conductor and the first connection electrode.

本発明の半導体装置の製造方法において、第二の導体および第二の接続電極を形成する工程は、半導体素子上に第二のメタル層を形成する工程と、第二のメタル層を、第二の導体および第二の接続電極の形状にパターニングする工程と、を含むことができる。 In the method for manufacturing a semiconductor device of the present invention, the step of forming the second conductor and the second connection electrode includes the step of forming the second metal layer on the semiconductor element, the second metal layer, And patterning the conductors and the second connection electrodes into shapes.

本発明によれば、接続電極や電極パッドを形成するのと同時に、コイルを構成する導体を形成することができるので、コイルを形成するための工程を増やすことなく、簡易にコイルを形成することができる。 According to the present invention, since the conductor constituting the coil can be formed simultaneously with the formation of the connection electrode and the electrode pad, the coil can be easily formed without increasing the number of steps for forming the coil. Can do.

本発明の半導体装置の製造方法において、第一の接続電極と第二の接続電極とを第一の接続部材で接続する工程において、第一の接続電極と第二の接続電極をフリップチップ接続することができる。 In the method for manufacturing a semiconductor device of the present invention, in the step of connecting the first connection electrode and the second connection electrode with the first connection member, the first connection electrode and the second connection electrode are flip-chip connected. be able to.

本発明によれば、簡易な方法で半導体装置にコイルを形成することができる。 According to the present invention, a coil can be formed in a semiconductor device by a simple method.

（第一の実施の形態）
本実施の形態において、複数の半導体素子が積層された構造の半導体装置にコイルを形成する例を説明する。
図１は、本実施の形態における半導体装置１００の構成を示す斜視図である。半導体装置１００は、第一の半導体素子１０２と、第一の半導体素子１０２上に積層された第二の半導体素子１０４とを含む。図２は、図１に示した第二の半導体素子１０４を第一の半導体素子１０２に積層する状態を示す斜視図である。図３は、第二の半導体素子１０４を第一の半導体素子１０２に積層する状態を示す側面図である。 (First embodiment)
In this embodiment, an example in which a coil is formed in a semiconductor device having a structure in which a plurality of semiconductor elements are stacked will be described.
FIG. 1 is a perspective view showing a configuration of a semiconductor device 100 according to the present embodiment. The semiconductor device 100 includes a first semiconductor element 102 and a second semiconductor element 104 stacked on the first semiconductor element 102. FIG. 2 is a perspective view showing a state in which the second semiconductor element 104 shown in FIG. 1 is stacked on the first semiconductor element 102. FIG. 3 is a side view showing a state in which the second semiconductor element 104 is stacked on the first semiconductor element 102.

第一の半導体素子１０２は、第一の半導体基板１０ａと、第一の半導体基板１０ａ上に配置された複数の電極パッド２２と、複数の第一の接続電極２４ａと、複数の第一の導体１２ａとを含む。第一の半導体素子１０２において、電極パッド２２は、第一の半導体基板１０ａの周辺部に設けられ、電極パッド２２が設けられた領域の内側に第一の接続電極２４ａが設けられる。第一の半導体素子１０２において、第一の導体１２ａは、第一の半導体基板１０ａの中心部に設けられる。複数の第一の導体１２ａは、略等間隔で、略平行に並置されている。第一の導体１２ａは、電極パッド２２や第一の接続電極２４ａと同じ材料により構成することができ、たとえばアルミニウムや銅により構成することができる。 The first semiconductor element 102 includes a first semiconductor substrate 10a, a plurality of electrode pads 22 disposed on the first semiconductor substrate 10a, a plurality of first connection electrodes 24a, and a plurality of first conductors. 12a. In the first semiconductor element 102, the electrode pad 22 is provided in the peripheral portion of the first semiconductor substrate 10a, and the first connection electrode 24a is provided inside the region where the electrode pad 22 is provided. In the first semiconductor element 102, the first conductor 12a is provided at the center of the first semiconductor substrate 10a. The plurality of first conductors 12a are juxtaposed in parallel at substantially equal intervals. The first conductor 12a can be made of the same material as the electrode pad 22 and the first connection electrode 24a, and can be made of aluminum or copper, for example.

第二の半導体素子１０４は、第二の半導体基板１０ｂ（図１において不図示）と、第二の半導体基板１０ｂ上に配置された複数の第二の接続電極２４ｂおよび複数の第二の導体１２ｂを含む。第二の半導体素子１０４において、第二の接続電極２４ｂは、第二の半導体基板１０ｂの周辺部に設けられ、第二の導体１２ｂは第二の半導体基板１０ｂの中心部に設けられる。複数の第二の導体１２ｂは、略等間隔で、略平行に並置されている。第二の導体１２ｂは、第二の接続電極２４ｂと同じ材料により構成することができ、たとえばアルミニウムや銅により構成することができる。 The second semiconductor element 104 includes a second semiconductor substrate 10b (not shown in FIG. 1), a plurality of second connection electrodes 24b and a plurality of second conductors 12b disposed on the second semiconductor substrate 10b. including. In the second semiconductor element 104, the second connection electrode 24b is provided in the peripheral portion of the second semiconductor substrate 10b, and the second conductor 12b is provided in the central portion of the second semiconductor substrate 10b. The plurality of second conductors 12b are juxtaposed in parallel at substantially equal intervals. The second conductor 12b can be made of the same material as that of the second connection electrode 24b, and can be made of, for example, aluminum or copper.

第一の半導体基板１０ａおよび第二の半導体基板１０ｂは、第一の接続電極２４ａと第二の接続電極２４ｂとが対向するように積層され、各第一の接続電極２４ａと各第二の接続電極２４ｂとの間にはこれらを接続する電極接続部材２６が設けられる。また、各第一の導体１２ａと各第二の導体１２ｂとの間には、これらの一端どうしを接続するコイル線接続部材１８が設けられる。コイル線接続部材１８は、電極接続部材２６と同じ材料により構成することができ、たとえば半田や金により構成することができる。 The first semiconductor substrate 10a and the second semiconductor substrate 10b are stacked so that the first connection electrode 24a and the second connection electrode 24b face each other, and each first connection electrode 24a and each second connection are connected. An electrode connection member 26 is provided between the electrodes 24b to connect them. In addition, a coil wire connecting member 18 is provided between each of the first conductors 12a and each of the second conductors 12b to connect one end thereof. The coil wire connecting member 18 can be made of the same material as the electrode connecting member 26, and can be made of, for example, solder or gold.

本実施の形態において、第一の導体１２ａ、コイル線接続部材１８、および第二の導体１２ｂによりコイル２０が形成される。このようにして形成されたコイル２０は、中心軸が第一の半導体素子１０２や第二の半導体素子１０４に平行な方向となるように巻回されている。このため、磁束が面内方向に生じる。これにより、コイル２０と第一の半導体素子１０２や第二の半導体素子１０４内の配線やシリコン材料との干渉を小さくすることができる。そのため、コイル２０による抵抗を低減することができる。ここでは図示していないが、コイル２０は、第一の半導体素子１０２や第二の半導体素子１０４に含まれる配線と電気的に接続される。 In the present embodiment, a coil 20 is formed by the first conductor 12a, the coil wire connecting member 18, and the second conductor 12b. The coil 20 thus formed is wound so that the central axis is in a direction parallel to the first semiconductor element 102 and the second semiconductor element 104. For this reason, magnetic flux is generated in the in-plane direction. As a result, interference between the coil 20 and the wiring or silicon material in the first semiconductor element 102 or the second semiconductor element 104 can be reduced. Therefore, the resistance due to the coil 20 can be reduced. Although not shown here, the coil 20 is electrically connected to wiring included in the first semiconductor element 102 and the second semiconductor element 104.

図４は、本実施の形態における半導体装置１００を模式的に示した側面図である。図４（ａ）に示すように、本実施の形態における半導体装置１００によれば、複数の半導体素子（第一の半導体素子１０２および第二の半導体素子１０４）間にコイル２０が形成される。これにより、半導体素子のノイズを低減することができる。また、コイル２０は、積層された半導体素子の積層面内に設けられるので、コイル２０を形成するために、第一の半導体素子１０２や第二の半導体素子１０４を大きくする必要がなく、省スペース化することができる。 FIG. 4 is a side view schematically showing the semiconductor device 100 according to the present embodiment. As shown in FIG. 4A, according to the semiconductor device 100 in the present embodiment, the coil 20 is formed between a plurality of semiconductor elements (the first semiconductor element 102 and the second semiconductor element 104). Thereby, the noise of a semiconductor element can be reduced. In addition, since the coil 20 is provided in the laminated surface of the laminated semiconductor elements, it is not necessary to enlarge the first semiconductor element 102 and the second semiconductor element 104 in order to form the coil 20, and space saving. Can be

図４（ｂ）は、半導体装置１００の他の例を示す図である。ここでは、第一の半導体素子１０２の第一の導体１２ａが形成された面とは反対面が第二の半導体素子１０４と相対向するようにしてこれらの半導体素子が積層されている。この場合、第一の導体１２ａと第二の導体１２ｂとは、第一の半導体素子１０２を貫通する貫通電極により接続される。このような構成とすると、コイル２０の断面積を大きくすることができ、インダクタンスの大きなコイル２０を得ることができる。 FIG. 4B is a diagram illustrating another example of the semiconductor device 100. Here, these semiconductor elements are stacked such that the surface of the first semiconductor element 102 opposite to the surface on which the first conductor 12 a is formed faces the second semiconductor element 104. In this case, the first conductor 12 a and the second conductor 12 b are connected by a through electrode penetrating the first semiconductor element 102. With such a configuration, the cross-sectional area of the coil 20 can be increased, and the coil 20 having a large inductance can be obtained.

図５は、図１〜図３で説明した半導体装置１００の製造手順を示す工程断面図である。ここでは、第一の半導体素子１０２を形成する例を説明する。まず、第一の半導体基板１０ａ上にメタル層１１を形成する（図５（ａ））。メタル層１１は、たとえば銅やアルミニウムである。メタル層１１は、スパッタリング、またはＭＯＣＶＤ法（有機金属気相成長）等により形成することができる。その後、既知のリソグラフィ技術およびエッチング技術により、メタル層１１を所定形状にパターニングして第一の導体１２ａ、第一の接続電極２４ａ、および電極パッド２２（図５において不図示）を形成する。つづいて、第一の導体１２ａ、第一の接続電極２４ａ、および電極パッド２２上にＰＳＧ膜１４を形成する（図５（ｂ））。 FIG. 5 is a process cross-sectional view illustrating a manufacturing procedure of the semiconductor device 100 described with reference to FIGS. Here, an example in which the first semiconductor element 102 is formed will be described. First, the metal layer 11 is formed on the first semiconductor substrate 10a (FIG. 5A). The metal layer 11 is, for example, copper or aluminum. The metal layer 11 can be formed by sputtering, MOCVD (metal organic chemical vapor deposition), or the like. Thereafter, the metal layer 11 is patterned into a predetermined shape by a known lithography technique and etching technique to form a first conductor 12a, a first connection electrode 24a, and an electrode pad 22 (not shown in FIG. 5). Subsequently, the PSG film 14 is formed on the first conductor 12a, the first connection electrode 24a, and the electrode pad 22 (FIG. 5B).

その後、ＰＳＧ膜１４上に保護層１６を形成する。保護層１６は、たとえば感光性樹脂である。つづいて、既知のリソグラフィ技術およびエッチング技術により、第一の導体１２ａ、第一の接続電極２４ａおよび電極パット２２が形成された領域上の保護層１６およびＰＳＧ膜１４を部分的に除去する（図５（ｃ）および図５（ｄ））。これにより第一の半導体素子１０２が形成される。第二の半導体素子１０４も同様にして形成することができる。 Thereafter, the protective layer 16 is formed on the PSG film 14. The protective layer 16 is, for example, a photosensitive resin. Subsequently, the protective layer 16 and the PSG film 14 on the region where the first conductor 12a, the first connection electrode 24a and the electrode pad 22 are formed are partially removed by a known lithography technique and etching technique (FIG. 5 (c) and FIG. 5 (d)). Thereby, the first semiconductor element 102 is formed. The second semiconductor element 104 can be formed in a similar manner.

次いで、第一の導体１２ａおよび第一の接続電極２４ａ上にコイル線接続部材１８および電極接続部材２６をそれぞれ形成する（図５（ｅ））。コイル線接続部材１８および電極接続部材２６は、同様の材料により構成される。コイル線接続部材１８および電極接続部材２６は、たとえば半田により構成される。また、コイル線接続部材１８および電極接続部材２６は、略同じ高さに形成される。その後、第二の半導体素子１０４を第一の半導体素子１０２上に積層し、加熱して第一の接続電極２４ａと第二の接続電極２４ｂを電極接続部材２６でフリップチップ接続する。このとき同時に、第一の導体１２ａと第二の導体１２ｂとがコイル線接続部材１８とにより接続される。これにより、半導体装置１００が形成される（図５（ｆ））。 Next, the coil wire connecting member 18 and the electrode connecting member 26 are formed on the first conductor 12a and the first connecting electrode 24a, respectively (FIG. 5E). The coil wire connecting member 18 and the electrode connecting member 26 are made of the same material. The coil wire connecting member 18 and the electrode connecting member 26 are made of, for example, solder. Further, the coil wire connecting member 18 and the electrode connecting member 26 are formed at substantially the same height. Thereafter, the second semiconductor element 104 is stacked on the first semiconductor element 102 and heated to flip-chip connect the first connection electrode 24 a and the second connection electrode 24 b with the electrode connection member 26. At the same time, the first conductor 12 a and the second conductor 12 b are connected by the coil wire connecting member 18. Thereby, the semiconductor device 100 is formed (FIG. 5F).

以上のように、本実施の形態における半導体装置１００の製造手順によれば、第一の導体１２ａは、第一の接続電極２４ａおよび電極パッド２２と同時に形成される。また、第二の導体１２ｂは、第二の接続電極２４ｂと同時に形成される。また、コイル線接続部材１８は電極接続部材２６と同時に形成される。さらに、第一の接続電極２４ａと第二の接続電極２４ｂとを電極接続部材２６で接続する際に、第一の導体１２ａと第二の導体１２ｂがコイル線接続部材１８で接続され、これによりコイル２０が形成される。これにより、コイル２０を形成するために新たな工程を増やすことなく、第一の半導体素子１０２と第二の半導体素子１０４との間にコイル２０を形成することができる。また、第一の半導体素子１０２や第二の半導体素子１０４において、電極パッド２２、第一の接続電極２４ａ、および第二の接続電極２４ｂ等が形成されていないデッドスペースにコイル２０を形成することができ、かつ、チップ間の隙間をコイルの空芯が占める空間として利用できるので、省スペース化することができる。 As described above, according to the manufacturing procedure of the semiconductor device 100 in the present embodiment, the first conductor 12 a is formed simultaneously with the first connection electrode 24 a and the electrode pad 22. The second conductor 12b is formed simultaneously with the second connection electrode 24b. The coil wire connecting member 18 is formed simultaneously with the electrode connecting member 26. Further, when the first connection electrode 24a and the second connection electrode 24b are connected by the electrode connection member 26, the first conductor 12a and the second conductor 12b are connected by the coil wire connection member 18, thereby A coil 20 is formed. Accordingly, the coil 20 can be formed between the first semiconductor element 102 and the second semiconductor element 104 without increasing a new process for forming the coil 20. In the first semiconductor element 102 and the second semiconductor element 104, the coil 20 is formed in a dead space in which the electrode pad 22, the first connection electrode 24a, the second connection electrode 24b, and the like are not formed. In addition, since the gap between the chips can be used as a space occupied by the air core of the coil, the space can be saved.

（第二の実施の形態）
図６は、本実施の形態における半導体装置１００の構成を模式的に示す図である。本実施の形態においても、第一の半導体素子１０２および第二の半導体素子１０４は、第一の実施の形態と同様に形成されるが、コイル２０の形状が第一の実施の形態と異なる。本実施の形態において、コイル２０は、第一の半導体素子１０２や第二の半導体素子１０４に水平な方向に中心軸の輪を形成するトロイダル状に形成される。 (Second embodiment)
FIG. 6 is a diagram schematically showing a configuration of the semiconductor device 100 in the present embodiment. Also in the present embodiment, the first semiconductor element 102 and the second semiconductor element 104 are formed in the same manner as in the first embodiment, but the shape of the coil 20 is different from that in the first embodiment. In the present embodiment, the coil 20 is formed in a toroidal shape that forms a ring with a central axis in the horizontal direction in the first semiconductor element 102 and the second semiconductor element 104.

図示したように、複数の第一の導体１２ａおよび複数の第二の導体１２ｂは、それぞれ、略等間隔で円を描くように形成される。このような形状とすることにより、コイル２０の磁束がコイル２０外部に漏れ出すのを低減することができる。これにより、半導体装置１００に含まれる他の部材や外部の部材との干渉を低減することができる。 As illustrated, the plurality of first conductors 12a and the plurality of second conductors 12b are formed so as to draw circles at substantially equal intervals. By setting it as such a shape, it can reduce that the magnetic flux of the coil 20 leaks out of the coil 20 outside. Thereby, interference with other members included in the semiconductor device 100 and external members can be reduced.

第一の実施の形態において図５を参照して説明したような半導体装置１００の製造手順によれば、メタル層１１をパターニングする形状を適宜設定するだけで、このようなトロイダル状のコイル２０を簡易に形成することができる。 According to the manufacturing procedure of the semiconductor device 100 as described with reference to FIG. 5 in the first embodiment, such a toroidal coil 20 is formed only by appropriately setting the shape for patterning the metal layer 11. It can be formed easily.

（第三の実施の形態）
図７は、本実施の形態における半導体装置１００の構成を模式的に示す図である。本実施の形態において、第一の導体１２ａと第二の導体１２ｂは、空気よりも透磁率の高い磁性材料３２により覆われた構成とされる。このような磁性材料３２としては、たとえば、フェライト、鉄、ニッケル、コバルト等を用いることができる。磁性材料３２として、たとえば、Ｎｉ−Ｚｒフェライト（透磁率６５０、日立金属製）を用いることができる。このような磁性材料３２を第一の導体１２ａと第二の導体１２ｂとの間に導入することにより、コイル２０のインダクタンスを大きくすることができる。また、このような磁性材料３２で第一の導体１２ａおよび第二の導体１２ｂを覆うことにより、コイル２０により発生した磁界を磁性材料３２内に閉じ込めることができ、半導体装置１００に含まれる他の部材や外部の部材との干渉を低減することができる。 (Third embodiment)
FIG. 7 is a diagram schematically showing a configuration of the semiconductor device 100 according to the present embodiment. In the present embodiment, the first conductor 12a and the second conductor 12b are configured to be covered with a magnetic material 32 having a higher permeability than air. As such a magnetic material 32, ferrite, iron, nickel, cobalt, etc. can be used, for example. As the magnetic material 32, for example, Ni-Zr ferrite (permeability 650, manufactured by Hitachi Metals) can be used. By introducing such a magnetic material 32 between the first conductor 12a and the second conductor 12b, the inductance of the coil 20 can be increased. Further, by covering the first conductor 12 a and the second conductor 12 b with such a magnetic material 32, the magnetic field generated by the coil 20 can be confined in the magnetic material 32, and other components included in the semiconductor device 100 are included. Interference with members and external members can be reduced.

（第四の実施の形態）
図８は、本実施の形態における半導体装置１００の構造を模式的に示す図である。本実施の形態において、第一の半導体素子１０２の第一の半導体基板１０ａ上には、複数の第一の導体１２ａとともに複数の第三の導体１３ａが設けられ、第二の半導体素子１０４の第二の半導体基板１０ｂ上には、複数の第二の導体１２ｂとともに複数の第四の導体１３ｂが設けられた点で第一〜第三の実施の形態と異なる。 (Fourth embodiment)
FIG. 8 is a diagram schematically showing the structure of the semiconductor device 100 in the present embodiment. In the present embodiment, a plurality of third conductors 13 a are provided along with a plurality of first conductors 12 a on the first semiconductor substrate 10 a of the first semiconductor element 102, and the second semiconductor elements 104 Different from the first to third embodiments in that a plurality of fourth conductors 13b are provided together with a plurality of second conductors 12b on the second semiconductor substrate 10b.

ここで、複数の第三の導体１３ａは、それぞれ、互いに並置された第一の導体１２ａの間に、これらの第一の導体１２ａに略平行に配置される。また、第四の導体１３ｂは、それぞれ、互いに並置された第二の導体１２ｂの間に、これらの第二の導体１２ｂに略平行に配置される。第一の導体１２ａ、第二の導体１２ｂ、第三の導体１３ａ、および第四の導体１３ｂは、第一の半導体素子１０２と第二の半導体素子１０４を積層する際に、第一の導体１２ａと第二の導体１２ｂがそれぞれコイル線接続部材１８で接続されて一つのコイル２０を形成するとともに、第三の導体１３ａと第四の導体１３ｂがそれぞれコイル線接続部材１８で接続されて別の一つのコイル２０を形成するように配置される。これにより、第一の半導体素子１０２と第二の半導体素子１０４の間に、二つのコイル２０が並行して設けられた構成とすることができ、トランスを構成することができる。このように構成したトランスでは、各々のコイルの空芯が占める空間を共有することができるので、鉄心等を用いずに、一方のコイルで発生した磁界の略全てが他方のコイルを貫くように構成することができ、かつ、トランスを構成するにあたり省スペース化を図ることができる。 Here, each of the plurality of third conductors 13a is disposed between the first conductors 12a juxtaposed with each other and substantially parallel to the first conductors 12a. Further, the fourth conductors 13b are respectively disposed substantially parallel to the second conductors 12b between the second conductors 12b juxtaposed with each other. The first conductor 12a, the second conductor 12b, the third conductor 13a, and the fourth conductor 13b are formed when the first semiconductor element 102 and the second semiconductor element 104 are stacked. And the second conductor 12b are respectively connected by the coil wire connecting member 18 to form one coil 20, and the third conductor 13a and the fourth conductor 13b are respectively connected by the coil wire connecting member 18 and are separated from each other. It arrange | positions so that the one coil 20 may be formed. Thereby, it can be set as the structure by which the two coils 20 were provided in parallel between the 1st semiconductor element 102 and the 2nd semiconductor element 104, and can comprise a transformer. In the transformer configured as described above, since the space occupied by the air core of each coil can be shared, almost all of the magnetic field generated in one coil penetrates the other coil without using an iron core or the like. It can be configured, and space can be saved in configuring the transformer.

第一の実施の形態において図５を参照して説明したような半導体装置１００の製造手順によれば、メタル層１１をパターニングする形状を適宜設定するだけで、このようなトランスを簡易に形成することができる。 According to the manufacturing procedure of the semiconductor device 100 as described with reference to FIG. 5 in the first embodiment, such a transformer can be easily formed only by appropriately setting the shape for patterning the metal layer 11. be able to.

（第五の実施の形態）
図９は、本実施の形態における半導体装置１００の構造を模式的に示す図である。図９（ａ）は、第一の半導体素子１０２および第二の半導体素子１０４の上面図、図９（ｂ）は、第一の半導体素子１０２および第二の半導体素子１０４の側面図を示す。 (Fifth embodiment)
FIG. 9 schematically shows a structure of semiconductor device 100 in the present embodiment. 9A is a top view of the first semiconductor element 102 and the second semiconductor element 104, and FIG. 9B is a side view of the first semiconductor element 102 and the second semiconductor element 104.

本実施の形態において、第二の半導体素子１０４の第二の半導体基板１０ｂ中にはキャパシタ３０が形成されている。本実施の形態における半導体装置１００は、コイル２０とキャパシタ３０を併せ持った構成とすることができる。これにより、共振器を構成することができる。 In the present embodiment, the capacitor 30 is formed in the second semiconductor substrate 10 b of the second semiconductor element 104. The semiconductor device 100 in the present embodiment can be configured to have both the coil 20 and the capacitor 30. Thereby, a resonator can be constituted.

以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 The present invention has been described based on the embodiments and examples. It is to be understood by those skilled in the art that the embodiments and examples are merely examples, and various modifications are possible and that such modifications are within the scope of the present invention.

図１０は、複数の半導体素子（第一の半導体素子１０２と、第二の半導体素子１０４と、および第三の半導体素子１０５と）を電極接続部材２６を介して積層させた半導体装置１００を模式的に示す側面図である。このように、複数の半導体素子を積層する際に、上下の半導体素子間にそれぞれコイル２０を形成することもできる。 FIG. 10 schematically shows a semiconductor device 100 in which a plurality of semiconductor elements (a first semiconductor element 102, a second semiconductor element 104, and a third semiconductor element 105) are stacked with an electrode connecting member 26 interposed therebetween. FIG. Thus, when stacking a plurality of semiconductor elements, the coils 20 can be formed between the upper and lower semiconductor elements, respectively.

図１１は、第一の半導体素子１０２がインターポーザ１０６と接続部材２７を介してフリップチップ接続された例を示す図である。ここでは、インターポーザ１０６上にコイル２０を構成する複数の導体が設けられる。また、インターポーザ１０６の裏面にはハンダボール１０３が設けられている。図１１（ａ）は、インターポーザ１０６の複数の導体が設けられた面が第一の半導体素子１０２の素子形成面に相対向して配置された構成を示す。このような構成とすると、半導体素子とインターポーザとの間にコイル２０が形成される。これにより、半導体素子のノイズを低減することができる。また、半導体素子とインターポーザとの間の隙間をコイルの空芯が占める空間として利用できるので、省スペース化することができる。 FIG. 11 is a diagram illustrating an example in which the first semiconductor element 102 is flip-chip connected to the interposer 106 via the connection member 27. Here, a plurality of conductors constituting the coil 20 are provided on the interposer 106. A solder ball 103 is provided on the back surface of the interposer 106. FIG. 11A shows a configuration in which the surface on which the plurality of conductors of the interposer 106 are provided is disposed opposite to the element formation surface of the first semiconductor element 102. With such a configuration, the coil 20 is formed between the semiconductor element and the interposer. Thereby, the noise of a semiconductor element can be reduced. In addition, since the gap between the semiconductor element and the interposer can be used as a space occupied by the air core of the coil, space can be saved.

また、図１１（ｂ）は、インターポーザ１０６の複数の導体が設けられた面とは反対の面が第一の半導体素子１０２の素子形成面に相対向して配置された構成を示す。ここで、第一の半導体素子１０２に設けられた導体と、インターポーザ１０６に設けられた導体とは、インターポーザ１０６を貫通する貫通電極により接続される。このような構成とすると、コイル２０の断面積を大きくすることができ、インダクタンスの大きなコイル２０を得ることができる。 FIG. 11B shows a configuration in which the surface opposite to the surface on which the plurality of conductors of the interposer 106 are provided is opposed to the element formation surface of the first semiconductor element 102. Here, the conductor provided in the first semiconductor element 102 and the conductor provided in the interposer 106 are connected by a through electrode penetrating the interposer 106. With such a configuration, the cross-sectional area of the coil 20 can be increased, and the coil 20 having a large inductance can be obtained.

本発明の実施の形態における半導体装置１００の構成を示す斜視図である。It is a perspective view which shows the structure of the semiconductor device 100 in embodiment of this invention. 第二の半導体素子を第一の半導体素子に積層する状態を示す斜視図である。It is a perspective view which shows the state which laminates | stacks a 2nd semiconductor element on a 1st semiconductor element. 第二の半導体素子を第一の半導体素子に積層する状態を示す側面図である。It is a side view which shows the state which laminates | stacks a 2nd semiconductor element on a 1st semiconductor element. 第二の半導体素子を第一の半導体素子に積層させた半導体装置を模式的に示す側面図である。It is a side view which shows typically the semiconductor device which laminated | stacked the 2nd semiconductor element on the 1st semiconductor element. 半導体装置の製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacture procedure of a semiconductor device. 本発明の実施の形態における半導体装置の構成を模式的に示す図である。It is a figure which shows typically the structure of the semiconductor device in embodiment of this invention. 本発明の実施の形態における半導体装置の構成を模式的に示す図である。It is a figure which shows typically the structure of the semiconductor device in embodiment of this invention. 本発明の実施の形態における半導体装置の構造を模式的に示す図である。It is a figure which shows typically the structure of the semiconductor device in embodiment of this invention. 本発明の実施の形態における半導体装置の構造を模式的に示す図である。It is a figure which shows typically the structure of the semiconductor device in embodiment of this invention. 複数の半導体素子を接続部材を介して積層させた半導体装置を模式的に示す側面図である。It is a side view which shows typically the semiconductor device which laminated | stacked the several semiconductor element through the connection member. 半導体素子をインターポーザ上に積層させた半導体装置を模式的に示す側面図である。It is a side view which shows typically the semiconductor device which laminated | stacked the semiconductor element on the interposer.

符号の説明Explanation of symbols

１０ａ第一の半導体基板
１０ｂ第二の半導体基板
１１メタル層
１２ａ第一の導体
１２ｂ第二の導体
１３ａ第三の導体
１３ｂ第四の導体
１４ＰＳＧ膜
１６保護層
１８コイル線接続部材
２０コイル
２２電極パッド
２４ａ第一の接続電極
２４ｂ第二の接続電極
２６電極接続部材
３０キャパシタ
１００半導体装置
１０２第一の半導体素子
１０４第二の半導体素子
１０５第三の半導体素子
１０６インターポーザ
10a first semiconductor substrate 10b second semiconductor substrate 11 metal layer 12a first conductor 12b second conductor 13a third conductor 13b fourth conductor 14 PSG film 16 protective layer 18 coil wire connecting member 20 coil 22 electrode Pad 24a First connection electrode 24b Second connection electrode 26 Electrode connection member 30 Capacitor 100 Semiconductor device 102 First semiconductor element 104 Second semiconductor element 105 Third semiconductor element 106 Interposer

Claims

基材と、前記基材上に積層された半導体素子と、を含む半導体装置であって、
前記基材に設けられた第一の導体と、前記半導体素子に設けられた第二の導体とにより構成され、前記基材に水平な方向を中心軸として巻回されたコイルを含むことを特徴とする半導体装置。 A semiconductor device comprising: a base material; and a semiconductor element laminated on the base material,
The coil includes a first conductor provided on the base material and a second conductor provided on the semiconductor element, and is wound around the base material with a horizontal direction as a central axis. A semiconductor device.

請求項１に記載の半導体装置において、
前記第一の導体は前記基材の一方の面に形成され、前記第二の導体は前記半導体素子の素子形成面に形成され、
前記基材の前記一方の面と前記半導体素子の前記素子形成面とが相対向して配置されるとともに、前記第一の導体および前記第二の導体が形成された領域とは異なる領域で、フリップチップ接続されたことを特徴とする半導体装置。 The semiconductor device according to claim 1,
The first conductor is formed on one surface of the base material, and the second conductor is formed on an element forming surface of the semiconductor element,
In the region different from the region where the first conductor and the second conductor are formed, the one surface of the base material and the element forming surface of the semiconductor element are arranged opposite to each other, A semiconductor device characterized by flip-chip connection.

請求項２に記載の半導体装置において、
前記基材と前記半導体素子とをフリップチップ接続する材料と同じ材料により構成され、前記第一の導体と前記第二の導体とを接続する接続部材をさらに含むことを特徴とする半導体装置。 The semiconductor device according to claim 2,
A semiconductor device, comprising a material that is the same as a material that flip-chip connects the base material and the semiconductor element, and further includes a connection member that connects the first conductor and the second conductor.

請求項１に記載の半導体装置において、
前記第一の導体は前記基材の一方の面に形成され、前記第二の導体は前記半導体素子の素子形成面に形成され、
前記基材の前記一方の面とは反対側の面と前記半導体素子の前記素子形成面とが相対向して配置され、前記第一の導体と前記第二の導体とは、前記基材を貫通して設けられた第一の接続部材により接続されたことを特徴とする半導体装置。 The semiconductor device according to claim 1,
The first conductor is formed on one surface of the base material, and the second conductor is formed on an element forming surface of the semiconductor element,
The surface opposite to the one surface of the base material and the element forming surface of the semiconductor element are arranged to face each other, and the first conductor and the second conductor are the base material A semiconductor device connected by a first connecting member provided therethrough.

請求項１乃至４いずれかに記載の半導体装置において、
前記コイルは、前記基材に水平な方向に中心軸の輪を形成するトロイダル状に形成されたことを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device according to claim 1, wherein the coil is formed in a toroidal shape that forms a ring having a central axis in a direction horizontal to the base material.

請求項１乃至５いずれかに記載の半導体装置において、
前記基材において前記第一の導体と並置して設けられた第三の導体と、前記半導体素子において前記第二の導体と並置して設けられた第四の導体と、により構成され、前記基材に水平な方向を中心軸として巻回された他のコイルをさらに含み、
前記コイルと、前記他のコイルとによりトランスが構成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1,
A third conductor provided in juxtaposition with the first conductor in the base material, and a fourth conductor provided in juxtaposition with the second conductor in the semiconductor element; The coil further includes another coil wound around the horizontal direction as the central axis,
A semiconductor device, wherein a transformer is constituted by the coil and the other coil.

請求項１乃至６いずれかに記載の半導体装置において、
前記第一の導体と前記第二の導体とは、空気よりも透磁率の高い材料により覆われたことを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device, wherein the first conductor and the second conductor are covered with a material having a higher magnetic permeability than air.

請求項１乃至７いずれかに記載の半導体装置において、
前記基材の一方の面に形成された第一の接続電極をさらに含み、
前記第一の導体は、前記基材の前記一方の面に形成されるとともに、前記第一の接続電極と同じ材料により構成され、前記第一の接続電極と略同じ膜厚を有することを特徴とする半導体装置。 The semiconductor device according to claim 1,
A first connection electrode formed on one surface of the substrate;
The first conductor is formed on the one surface of the base material, is made of the same material as the first connection electrode, and has substantially the same film thickness as the first connection electrode. A semiconductor device.

請求項８に記載の半導体装置において、
前記半導体素子の素子形成面に形成されるとともに、前記第一の接続電極と電気的に接続される第二の接続電極をさらに含み、
前記第二の導体は、前記半導体素子の前記素子形成面に形成されるとともに、前記第二の接続電極と同じ材料により構成され、前記第二の接続電極と略同じ膜厚を有すること特徴とする半導体装置。 The semiconductor device according to claim 8,
A second connection electrode formed on an element formation surface of the semiconductor element and electrically connected to the first connection electrode;
The second conductor is formed on the element formation surface of the semiconductor element, is made of the same material as the second connection electrode, and has substantially the same film thickness as the second connection electrode; Semiconductor device.

請求項１乃至９いずれかに記載の半導体装置において、
前記基材は、素子形成面に複数の電極パッドが設けられた半導体素子であって、
前記第一の導体は、前記素子形成面の前記複数の電極パッドが設けられた領域とは異なる領域に設けられたことを特徴とする半導体装置。 The semiconductor device according to claim 1,
The substrate is a semiconductor element provided with a plurality of electrode pads on the element forming surface,
The semiconductor device, wherein the first conductor is provided in a region different from a region in which the plurality of electrode pads are provided on the element formation surface.

基材の一方の面に第一の導体および第一の接続電極を形成する工程と、
半導体素子の一方の面に第二の導体および第二の接続電極を形成する工程と、
前記第一の接続電極と前記第二の接続電極とを第一の接続部材で接続する工程と、
を含み、
前記第一の接続電極と前記第二の接続電極とを前記第一の接続部材で接続する工程において、前記第一の接続電極と前記第二の接続電極とを前記第一の接続部材で接続するのと同時に、前記第一の導体と前記第二の導体とを第二の接続部材で接続して前記基材に水平な方向を中心軸として巻回されたコイルを形成することを特徴とする半導体装置の製造方法。 Forming a first conductor and a first connection electrode on one surface of the substrate;
Forming a second conductor and a second connection electrode on one surface of the semiconductor element;
Connecting the first connection electrode and the second connection electrode with a first connection member;
Including
In the step of connecting the first connection electrode and the second connection electrode with the first connection member, the first connection electrode and the second connection electrode are connected with the first connection member. At the same time, the first conductor and the second conductor are connected by a second connecting member to form a coil wound around the base material with a horizontal direction as a central axis. A method for manufacturing a semiconductor device.

請求項１１に記載の半導体装置の製造方法において、
前記第一の導体および前記第一の接続電極を形成する工程は、
前記基材上に第一のメタル層を形成する工程と、
前記第一のメタル層を、前記第一の導体および前記第一の接続電極の形状にパターニングする工程と、
を含むことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 11,
The step of forming the first conductor and the first connection electrode includes:
Forming a first metal layer on the substrate;
Patterning the first metal layer into the shape of the first conductor and the first connection electrode;
A method for manufacturing a semiconductor device, comprising:

請求項１２に記載の半導体装置の製造方法において、
前記第一の導体および前記第一の接続電極の形状にパターニングする工程において、前記第一の導体および前記第一の接続電極とともに、電極パッドの形状もパターニングすることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 12,
In the step of patterning into the shape of the first conductor and the first connection electrode, the shape of the electrode pad is also patterned together with the first conductor and the first connection electrode. Method.

請求項１１乃至１３いずれかに記載の半導体装置の製造方法において、
前記第二の導体および前記第二の接続電極を形成する工程は、
前記半導体素子上に第二のメタル層を形成する工程と、
前記第二のメタル層を、前記第二の導体および前記第二の接続電極の形状にパターニングする工程と、
を含むことを特徴とする半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 11,
The step of forming the second conductor and the second connection electrode includes:
Forming a second metal layer on the semiconductor element;
Patterning the second metal layer into the shape of the second conductor and the second connection electrode;
A method for manufacturing a semiconductor device, comprising:

請求項１１乃至１４いずれかに記載の半導体装置の製造方法において、
前記第一の接続電極と前記第二の接続電極とを第一の接続部材で接続する工程において、前記第一の接続電極と前記第二の接続電極をフリップチップ接続することを特徴とする半導体装置の製造方法。

The method for manufacturing a semiconductor device according to claim 11,
In the step of connecting the first connection electrode and the second connection electrode with a first connection member, the first connection electrode and the second connection electrode are flip-chip connected. Device manufacturing method.