JP2005252267A - シングルポリ・pフラッシュ技術を使用した不揮発性メモリソリューション - Google Patents
シングルポリ・pフラッシュ技術を使用した不揮発性メモリソリューション Download PDFInfo
- Publication number
- JP2005252267A JP2005252267A JP2005060672A JP2005060672A JP2005252267A JP 2005252267 A JP2005252267 A JP 2005252267A JP 2005060672 A JP2005060672 A JP 2005060672A JP 2005060672 A JP2005060672 A JP 2005060672A JP 2005252267 A JP2005252267 A JP 2005252267A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- pmos
- floating gate
- well
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005516 engineering process Methods 0.000 title description 2
- 238000007667 floating Methods 0.000 claims abstract description 102
- 238000009792 diffusion process Methods 0.000 claims abstract description 97
- 230000006870 function Effects 0.000 claims description 16
- 239000002784 hot electron Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 description 17
- 238000010168 coupling process Methods 0.000 description 17
- 238000005859 coupling reaction Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 複数回プログラミング用のシングルポリ・2T・PMOSメモリセル10は、ドレイン/ソースp+拡散領域22を共有している、PMOSフローティングゲート(FG)トランジスタ16と、PMOS選択ゲート(SG)トランジスタ18とを備えている。SGトランジスタ16とFGトランジスタ18は、両方とも、第1のnウエル12に形成される。そして、FGトランジスタ18のコントロールプレートは、第2のnウエルに形成されている。
【選択図】 図2
Description
加速させるために、フローティングゲート・トランジスタ520のドレインp+拡散領域540を接地させることにより、ホールは正電荷された共有p+拡散領域525からチャンネル550まで加速され、逆バイアスされた、p+ドレイン540とnウエル505間のpn接合面付近に生じた空乏領域において電子と衝突する。ホットエレクトロンを引き込むべくフローティングゲート555を十分に正荷電するために、正のプログラミング電圧をパルスするのに利用できる、別個のコントロールプレート端末は存在しないことに留意されたい。その代わりに、共有p+拡散領域525は、フローティングゲート555をプログラムできるように、重複部分580を通じてフローティングゲート555と十分に静電結合している。この重複のために、共有p+拡散領域525は、p+拡散領域540及び560と同じ方法では形成されない。その代わりに、高密度設計の方法として当該技術分野で周知のように、p+拡散領域540及び560は、「LDD(lightly-doped-drain)」領域590を含んでいる。LDD領域590の形成は、スペーサ595の形成及びそれに続く当該技術分野で周知であるp+拡散領域540及び560を形成するp+注入の前に行われる。その一方、共有p+拡散領域525は、p+接合がnウエル505の深くに達するようにするための熱サイクルと共に、p+拡散領域525とフローティングゲート555の間でp+重複部分580を形成すべく傾斜注入ステップを行うために、例えば余分なマスクステップを必要とする。一般に、重複部分580の横方向の広がりは、少なくとも0.05ミクロン以上である。フローティングゲート555を荷電することにより、ホットエレクトロンがトンネル酸化物層551をトンネリングしてメモリセル500をプログラムする。そうするべく、フローティングゲートの電位が、静電結合によって共有p+拡散領域525の電位の45%以上となるように荷電されるように、重複部分580をより大きくすることが望ましい。さらに、ドレイン540のLDD領域590を最小化することにより、プログラミング効率を向上させることができる。
Claims (15)
- シングルポリ・2トランジスタ(2T)・PMOSメモリセルであって、
第1のnウエルに別個のp+拡散領域として形成されたソース及びドレインを有するPMOS選択ゲート・トランジスタと、
前記第1のnウエルに別個のp+拡散領域として形成されたドレイン及びソースを有しており、該ドレインを形成するp+拡散領域は、前記PMOS選択ゲート・トランジスタのソースを形成するp+拡散領域と同一であるPMOSフローティングゲート・トランジスタと、
第2のnウエルに形成された、前記PMOSフローティングゲート・トランジスタ用のコントロールプレートとを備えることを特徴とする2T・PMOSメモリセル。 - 請求項1に記載の2T・PMOSメモリセルであって、
前記PMOSフローティングゲート・トランジスタ用のフローティングゲートの延長部は、別個のnウエルを覆い、
前記コントロールプレートは、前記フローティングゲートの延長部により覆われた別個のnウエルの一部に形成されることを特徴とする2T・PMOSメモリセル。 - 請求項2に記載の2T・PMOSメモリセルであって、
前記フローティングゲートの延長部はドープされたn+であり、
前記別個のnウエルはn型の閾値調整イオン注入部を有していることをことを特徴とする2T・PMOSメモリセル。 - 請求項3に記載の2T・PMOSメモリセルであって、
前記フローティングゲートの延長部へのn型のドーピングと、閾値調整イオン注入とは、それらのフェルミレベルが実質的に等しくなるように行うことを特徴とする2T・PMOSメモリセル。 - 請求項2に記載の2T・PMOSメモリセルであって、
前記別個のnウエルを覆う前記フローティングゲートの延長部は、複数の指延長部から成る指状部分を有することを特徴とする2T・PMOSメモリセル。 - 請求項5に記載の2T・PMOSメモリセルであって、
前記第2のnウエルは、前記指状部分における隣り合った指同士の間に、LDD注入部を有することを特徴とする2T・PMOSメモリセル。 - 請求項6に記載の2T・PMOSメモリセルであって、
前記指延長部は、LDDスペーサにより挟まれており、
前記第2のnウエルは、隣り合う、指延長部のLDDスペーサとの間に、n+拡散領域を有することを特徴とする2T・PMOSメモリセル。 - シングルポリ・2T・PMOSメモリセルであって、
第1のnウエルに別個のp+拡散領域として形成されたソース及びドレインを有するPMOS選択ゲート・トランジスタと、
前記第1のnウエルに別個のp+拡散領域として形成されたドレイン及びソースを有しており、該ドレインを形成するp+拡散領域は、前記PMOS選択ゲート・トランジスタのソースを形成するp+拡散領域と同一であるPMOSフローティングゲート・トランジスタとを備え、
前記フローティングゲート・トランジスタのソースは、コントロールプレートとして機能するように構成されていることを特徴とする2T・PMOSメモリセル。 - 請求項8に記載のシングルポリ・2T・PMOSメモリセルであって、
前記フローティングゲート・トランジスタのソースは、横方向の延長部が前記フローティングゲートを覆う範囲は、コントロールプレートとして機能するように構成されていることを特徴とする2T・PMOSメモリセル。 - 請求項9に記載のシングルポリ・2T・PMOSメモリセルであって、
前記横方向の延長部は、傾斜注入により形成されることを特徴とする2T・PMOSメモリセル。 - シングルポリ・2T・PMOSメモリセルであって、
第1のnウエルに別個のp+拡散領域として形成されたソース及びドレインを有するPMOS選択ゲート・トランジスタと、
前記第1のnウエルに別個のp+拡散領域として形成されたドレイン及びソースを有しており、該ソースを形成するp+拡散領域は、前記PMOS選択ゲート・トランジスタのドレインを形成するp+拡散領域と同一であるPMOSフローティングゲート・トランジスタとを備え、
前記フローティングゲート・トランジスタのソースは、コントロールプレートとして機能するように構成されていることを特徴とする2T・PMOSメモリセル。 - 請求項11に記載のシングルポリ・2T・PMOSメモリセルであって、
前記フローティングゲート・トランジスタのソースは、横方向の延長部が前記フローティングゲートを覆う範囲は、コントロールプレートとして機能するように構成されていることを特徴とする2T・PMOSメモリセル。 - 請求項12に記載のシングルポリ・2T・PMOSメモリセルであって、
前記横方向の延長部は、傾斜注入により形成されることを特徴とする2T・PMOSメモリセル。 - プログラム方法であって、
第1のnウエルにフローティングゲート・トランジスタと、第2のnウエルに設けられたコントロールプレートとを備えるシングルポリ・2T・PMOSメモリセルを形成するステップと、
前記フローティングゲート・トランジスタのドレインを接地させるステップと、
前記フローティングゲート・トランジスタのソースの電圧を、5〜15Vの範囲に上昇させるステップと、
前記フローティングゲートにホットエレクトロンを注入すべく、前記コントロールプレートの電圧を5〜15Vの範囲に上昇させるステップとを含むことを特徴とする方法。 - プログラム方法であって、
フローティングゲート・トランジスタを有し、該フローティングゲート・トランジスタのソースが2T・PMOSメモリセルのコントロールプレートとして機能するシングルポリ・2T・PMOSメモリセルを形成するステップと、
前記フローティングゲート・トランジスタのドレインを接地させるステップと、
前記フローティングゲートにホットエレクトロンを注入すべく、前記フローティングゲート・トランジスタのソースの電圧を5〜15Vの範囲に上昇させるステップとを含むことを特徴とする方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/794,564 US7078761B2 (en) | 2004-03-05 | 2004-03-05 | Nonvolatile memory solution using single-poly pFlash technology |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005252267A true JP2005252267A (ja) | 2005-09-15 |
Family
ID=34919758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005060672A Pending JP2005252267A (ja) | 2004-03-05 | 2005-03-04 | シングルポリ・pフラッシュ技術を使用した不揮発性メモリソリューション |
Country Status (2)
Country | Link |
---|---|
US (2) | US7078761B2 (ja) |
JP (1) | JP2005252267A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007251183A (ja) * | 2006-03-13 | 2007-09-27 | Silicon Storage Technology Inc | 単一ゲートの不揮発性フラッシュメモリセル |
JP2009239161A (ja) * | 2008-03-28 | 2009-10-15 | Genusion Inc | 不揮発性半導体記憶装置及びその使用方法 |
US7626855B2 (en) | 2006-08-22 | 2009-12-01 | Nec Electronics Corporation | Semiconductor memory device |
US9117655B2 (en) | 2011-07-01 | 2015-08-25 | Samsung Electronics Co., Ltd. | Semiconductor device |
CN107046061A (zh) * | 2016-02-05 | 2017-08-15 | 台湾积体电路制造股份有限公司 | 半导体结构和相关制造方法 |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7772063B2 (en) * | 2004-08-11 | 2010-08-10 | Identifi Technologies, Inc. | Reduced-step CMOS processes for low-cost radio frequency identification devices |
US7098499B2 (en) * | 2004-08-16 | 2006-08-29 | Chih-Hsin Wang | Electrically alterable non-volatile memory cell |
JP3962769B2 (ja) * | 2004-11-01 | 2007-08-22 | 株式会社Genusion | 不揮発性半導体記憶装置およびその書込方法 |
CN100442524C (zh) * | 2005-09-28 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 用于嵌入式eeprom中的一次可编程存储器器件的结构与方法 |
US8279065B2 (en) * | 2005-12-09 | 2012-10-02 | Tego Inc. | Methods and systems of a multiple radio frequency network node RFID tag |
US8947233B2 (en) | 2005-12-09 | 2015-02-03 | Tego Inc. | Methods and systems of a multiple radio frequency network node RFID tag |
US9418263B2 (en) | 2005-12-09 | 2016-08-16 | Tego, Inc. | Operating systems for an RFID tag |
US9361568B2 (en) | 2005-12-09 | 2016-06-07 | Tego, Inc. | Radio frequency identification tag with hardened memory system |
US20080186138A1 (en) * | 2005-12-09 | 2008-08-07 | Butler Timothy P | Methods and systems of a multiple radio frequency network node rfid tag |
US8390456B2 (en) | 2008-12-03 | 2013-03-05 | Tego Inc. | RFID tag facility with access to external devices |
US8988223B2 (en) | 2005-12-09 | 2015-03-24 | Tego Inc. | RFID drive management facility |
US9542577B2 (en) | 2005-12-09 | 2017-01-10 | Tego, Inc. | Information RFID tagging facilities |
US9430732B2 (en) | 2014-05-08 | 2016-08-30 | Tego, Inc. | Three-dimension RFID tag with opening through structure |
US9117128B2 (en) | 2005-12-09 | 2015-08-25 | Tego, Inc. | External access to memory on an RFID tag |
US8242911B2 (en) * | 2006-12-11 | 2012-08-14 | Tego Inc. | Composite multiple RFID tag facility |
US8269630B2 (en) | 2005-12-09 | 2012-09-18 | Tego Inc. | Methods and systems of a multiple radio frequency network node RFID tag |
US20070210923A1 (en) | 2005-12-09 | 2007-09-13 | Butler Timothy P | Multiple radio frequency network node rfid tag |
US8242908B2 (en) * | 2005-12-09 | 2012-08-14 | Tego Inc. | Methods and systems of a multiple radio frequency network node RFID tag |
JP4435095B2 (ja) * | 2006-01-04 | 2010-03-17 | 株式会社東芝 | 半導体システム |
JP4282705B2 (ja) * | 2006-09-28 | 2009-06-24 | 株式会社東芝 | エージングデバイス及びその製造方法 |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
US7859043B2 (en) * | 2008-02-25 | 2010-12-28 | Tower Semiconductor Ltd. | Three-terminal single poly NMOS non-volatile memory cell |
US8344440B2 (en) * | 2008-02-25 | 2013-01-01 | Tower Semiconductor Ltd. | Three-terminal single poly NMOS non-volatile memory cell with shorter program/erase times |
US7800156B2 (en) * | 2008-02-25 | 2010-09-21 | Tower Semiconductor Ltd. | Asymmetric single poly NMOS non-volatile memory cell |
US7944750B1 (en) * | 2008-10-22 | 2011-05-17 | Maxim Integrated Products, Inc. | Multi-programmable non-volatile memory cell |
KR20100097468A (ko) * | 2009-02-26 | 2010-09-03 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
US8630137B1 (en) | 2010-02-15 | 2014-01-14 | Maxim Integrated Products, Inc. | Dynamic trim method for non-volatile memory products |
US20110233643A1 (en) * | 2010-03-23 | 2011-09-29 | Chingis Technology Corporation | PMOS Flash Cell Using Bottom Poly Control Gate |
CN102881691B (zh) * | 2011-07-13 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | P型otp器件及制作方法 |
CN103094282B (zh) * | 2011-10-28 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | P型一次性可编程器件结构 |
CN102522408B (zh) * | 2011-12-22 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 一次可编程存储器以及制造方法 |
US8658495B2 (en) | 2012-03-08 | 2014-02-25 | Ememory Technology Inc. | Method of fabricating erasable programmable single-poly nonvolatile memory |
US8779520B2 (en) | 2012-03-08 | 2014-07-15 | Ememory Technology Inc. | Erasable programmable single-ploy nonvolatile memory |
US8592886B2 (en) | 2012-03-08 | 2013-11-26 | Ememory Technology Inc. | Erasable programmable single-ploy nonvolatile memory |
US8941167B2 (en) | 2012-03-08 | 2015-01-27 | Ememory Technology Inc. | Erasable programmable single-ploy nonvolatile memory |
US9147690B2 (en) | 2012-03-08 | 2015-09-29 | Ememory Technology Inc. | Erasable programmable single-ploy nonvolatile memory |
CN102664183B (zh) * | 2012-05-28 | 2015-09-02 | 上海华力微电子有限公司 | 一次性可编程器件以及集成电路 |
US9293468B2 (en) * | 2012-11-30 | 2016-03-22 | SK Hynix Inc. | Nonvolatile memory device |
CN103022043B (zh) * | 2012-12-28 | 2019-04-02 | 无锡来燕微电子有限公司 | P+单一多晶且没有轻掺杂的非挥发性记忆体及其制备方法 |
CN103022044B (zh) * | 2012-12-28 | 2019-03-08 | 无锡来燕微电子有限公司 | 一种具有选择器晶体管的p+单一多晶架构的嵌入式非挥发性记忆体及其制备方法 |
CN103022045A (zh) * | 2012-12-28 | 2013-04-03 | 无锡来燕微电子有限公司 | 一种具有p+且pmos晶体管没有轻掺杂区域的单一多晶架构的非挥发性记忆体及其制备方法 |
CN103296028A (zh) * | 2013-03-26 | 2013-09-11 | 无锡来燕微电子有限公司 | 一种低成本的单一多晶架构且没有轻掺杂区域的非挥发性记忆体及其制备方法 |
CN103178069A (zh) * | 2013-04-02 | 2013-06-26 | 无锡来燕微电子有限公司 | 一种低成本的单一多晶架构的非挥发性记忆体及其制备方法 |
CN103366821A (zh) * | 2013-06-26 | 2013-10-23 | 苏州宽温电子科技有限公司 | 一种基于串联晶体管型的改进的差分架构otp存储单元 |
US8975679B1 (en) | 2013-09-10 | 2015-03-10 | Gembedded Tech Ltd. | Single-poly non-volatile memory cell |
KR102132845B1 (ko) * | 2014-02-11 | 2020-07-13 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
US9508396B2 (en) | 2014-04-02 | 2016-11-29 | Ememory Technology Inc. | Array structure of single-ploy nonvolatile memory |
CN105280645B (zh) | 2014-07-18 | 2020-03-17 | 联华电子股份有限公司 | 半导体结构与其制作方法 |
US9953193B2 (en) | 2014-09-30 | 2018-04-24 | Tego, Inc. | Operating systems for an RFID tag |
US9805806B2 (en) * | 2015-10-16 | 2017-10-31 | Ememory Technology Inc. | Non-volatile memory cell and method of operating the same |
KR101771819B1 (ko) | 2015-12-18 | 2017-09-06 | 매그나칩 반도체 유한회사 | Otp 비휘발성 메모리 소자 |
US9865609B2 (en) | 2016-01-28 | 2018-01-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | One-time-programming (OTP) memory cell with floating gate shielding |
US9882566B1 (en) * | 2017-01-10 | 2018-01-30 | Ememory Technology Inc. | Driving circuit for non-volatile memory |
US10374100B2 (en) * | 2017-06-29 | 2019-08-06 | Texas Instruments Incorporated | Programmable non-volatile memory with low off current |
WO2022143125A1 (en) * | 2020-12-29 | 2022-07-07 | Nuvolta Technologies (Hefei) Co., Ltd. | Induced super-junction transistors |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204487A (ja) * | 1993-01-08 | 1994-07-22 | Toshiba Corp | 半導体記憶装置 |
JPH1065030A (ja) * | 1996-06-03 | 1998-03-06 | Motorola Inc | シングルゲート不揮発性メモリセルおよび該メモリセルにアクセスする方法 |
JPH1070203A (ja) * | 1995-11-21 | 1998-03-10 | Programmable Microelectron Corp | Pmos単一ポリ非揮発性メモリ構成体 |
JP2001358239A (ja) * | 2000-05-09 | 2001-12-26 | Agere Systems Guardian Corp | 改善されたデータ保持を有する低電圧フラッシュeepromメモリセル |
JP2003168747A (ja) * | 2001-11-26 | 2003-06-13 | Ememory Technology Inc | 単一双晶ケイ素埋め込み式消去型プログラマブル・ロム |
WO2004006340A1 (en) * | 2002-07-09 | 2004-01-15 | Impinj,Inc. | Floating-gate semiconductor structures |
JP2004031920A (ja) * | 2002-05-10 | 2004-01-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2005039067A (ja) * | 2003-07-15 | 2005-02-10 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5482881A (en) * | 1995-03-14 | 1996-01-09 | Advanced Micro Devices, Inc. | Method of making flash EEPROM memory with reduced column leakage current |
US5912842A (en) * | 1995-11-14 | 1999-06-15 | Programmable Microelectronics Corp. | Nonvolatile PMOS two transistor memory cell and array |
US5736764A (en) * | 1995-11-21 | 1998-04-07 | Programmable Microelectronics Corporation | PMOS flash EEPROM cell with single poly |
US6329257B1 (en) * | 1997-12-19 | 2001-12-11 | Advanced Micro Devices, Inc. | Method for laterally peaked source doping profiles for better erase control in flash memory devices |
US6166954A (en) * | 1999-07-14 | 2000-12-26 | Programmable Microelectronics Corporation | Single poly non-volatile memory having a PMOS write path and an NMOS read path |
KR100355662B1 (ko) * | 2001-08-25 | 2002-10-11 | 최웅림 | 반도체 비휘발성 메모리 및 어레이 그리고 그것의 동작 방법 |
-
2004
- 2004-03-05 US US10/794,564 patent/US7078761B2/en not_active Expired - Lifetime
-
2005
- 2005-03-04 JP JP2005060672A patent/JP2005252267A/ja active Pending
-
2006
- 2006-06-16 US US11/454,916 patent/US7339229B2/en not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204487A (ja) * | 1993-01-08 | 1994-07-22 | Toshiba Corp | 半導体記憶装置 |
JPH1070203A (ja) * | 1995-11-21 | 1998-03-10 | Programmable Microelectron Corp | Pmos単一ポリ非揮発性メモリ構成体 |
JPH1065030A (ja) * | 1996-06-03 | 1998-03-06 | Motorola Inc | シングルゲート不揮発性メモリセルおよび該メモリセルにアクセスする方法 |
JP2001358239A (ja) * | 2000-05-09 | 2001-12-26 | Agere Systems Guardian Corp | 改善されたデータ保持を有する低電圧フラッシュeepromメモリセル |
JP2003168747A (ja) * | 2001-11-26 | 2003-06-13 | Ememory Technology Inc | 単一双晶ケイ素埋め込み式消去型プログラマブル・ロム |
JP2004031920A (ja) * | 2002-05-10 | 2004-01-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2004006340A1 (en) * | 2002-07-09 | 2004-01-15 | Impinj,Inc. | Floating-gate semiconductor structures |
JP2005039067A (ja) * | 2003-07-15 | 2005-02-10 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007251183A (ja) * | 2006-03-13 | 2007-09-27 | Silicon Storage Technology Inc | 単一ゲートの不揮発性フラッシュメモリセル |
US7626855B2 (en) | 2006-08-22 | 2009-12-01 | Nec Electronics Corporation | Semiconductor memory device |
JP2009239161A (ja) * | 2008-03-28 | 2009-10-15 | Genusion Inc | 不揮発性半導体記憶装置及びその使用方法 |
US9117655B2 (en) | 2011-07-01 | 2015-08-25 | Samsung Electronics Co., Ltd. | Semiconductor device |
CN107046061A (zh) * | 2016-02-05 | 2017-08-15 | 台湾积体电路制造股份有限公司 | 半导体结构和相关制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050199936A1 (en) | 2005-09-15 |
US7339229B2 (en) | 2008-03-04 |
US7078761B2 (en) | 2006-07-18 |
US20060244043A1 (en) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005252267A (ja) | シングルポリ・pフラッシュ技術を使用した不揮発性メモリソリューション | |
US5822242A (en) | Asymmetric virtual ground p-channel flash cell with latid n-type pocket and method of fabrication therefor | |
KR100219331B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 이의 소거 및 생산방법 | |
US6337250B2 (en) | Semiconductor device containing MOS elements and method of fabricating the same | |
KR100634266B1 (ko) | 불휘발성 메모리 장치, 이를 제조하는 방법 및 이를동작시키는 방법 | |
US7320913B2 (en) | Methods of forming split-gate non-volatile memory devices | |
US20080093647A1 (en) | Split gate non-volatile memory devices and methods of forming the same | |
US6330187B1 (en) | Nonvolatile memory device and method for manufacturing the same | |
WO2000039856A1 (en) | Avalanche programmed floating gate memory cell structure with program element in polysilicon | |
JP2005197750A (ja) | 2トランジスタpmosメモリセル及びその製造方法 | |
JPH0685283A (ja) | 多結晶シリコントンネルスペーサを備えた高密度eepromセル及び製造方法 | |
US10679699B2 (en) | Non-volatile memory with double capa implant | |
US6801456B1 (en) | Method for programming, erasing and reading a flash memory cell | |
US11696438B2 (en) | Compact EEPROM memory cell with a gate dielectric layer having two different thicknesses | |
US6194269B1 (en) | Method to improve cell performance in split gate flash EEPROM | |
US20100039868A1 (en) | Low voltage, low power single poly EEPROM | |
KR100366599B1 (ko) | 플래시이피롬어레이에저저항피-웰을제공하는고에너지매몰층임플란트 | |
US6215700B1 (en) | PMOS avalanche programmed floating gate memory cell structure | |
US6774428B1 (en) | Flash memory structure and operating method thereof | |
US7869279B1 (en) | EEPROM memory device and method of programming memory cell having N erase pocket and program and access transistors | |
TW201301485A (zh) | 具有雙功能的非揮發性半導體記憶單元 | |
KR20040031655A (ko) | 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법 | |
KR100273705B1 (ko) | 불휘발성반도체메모리장치의웰구조및그에따른제조방법 | |
US20130143375A1 (en) | On Current in One-Time-Programmable Memory Cells | |
US7713795B2 (en) | Flash memory device with single-poly structure and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100105 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100208 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100305 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |