JP2005251873A - 半導体集積回路およびその製造方法 - Google Patents

半導体集積回路およびその製造方法 Download PDF

Info

Publication number
JP2005251873A
JP2005251873A JP2004058110A JP2004058110A JP2005251873A JP 2005251873 A JP2005251873 A JP 2005251873A JP 2004058110 A JP2004058110 A JP 2004058110A JP 2004058110 A JP2004058110 A JP 2004058110A JP 2005251873 A JP2005251873 A JP 2005251873A
Authority
JP
Japan
Prior art keywords
region
thin film
gate
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004058110A
Other languages
English (en)
Other versions
JP4852694B2 (ja
Inventor
Eikun Yanagi
永▼勲▲ 柳
Toshihiro Sekikawa
敏弘 関川
Meishoku Masahara
明植 昌原
Kenichi Ishii
賢一 石井
Hidekazu Suzuki
英一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2004058110A priority Critical patent/JP4852694B2/ja
Priority to KR1020050012377A priority patent/KR100758759B1/ko
Priority to US11/067,699 priority patent/US7382020B2/en
Publication of JP2005251873A publication Critical patent/JP2005251873A/ja
Application granted granted Critical
Publication of JP4852694B2 publication Critical patent/JP4852694B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 同一基板上にチャネル幅に異なる、同一面積の複数のＭＯＳトランジスタを有する半導体集積回路を提供する。【解決手段】 ソース領域７とドレイン領域８間に、高さの異なる起立薄膜横方向チャネル領域５を形成する。高さの高い方のチャネル領域のトランジスタをｐチャネルトランジスタとし、高さの低い方のチャネル領域のトランジスタをｎチャネルトランジスタとすることができる。【選択図】 図１

Description

本発明は、二重ゲートＭＯＳ電界効果トランジスタを有する半導体集積回路とその製造方法に関し、特にチャネル領域が起立しかつチャネルが横方向に形成される二重ゲートＭＯＳ電界効果トランジスタを有する半導体集積回路とその製造方法に関するものである。
ＭＯＳ電界効果トランジスタの高集積化、高速化のために微小化を進めていくと、ソース・ドレインの接近に伴って、ドレイン電界がソースにまで影響を及ぼすようになり、デバイス特性を劣化させるようになる。これは、一般に短チャネル効果と呼ばれるものであって、しきい値電圧の低下、ゲート電圧に対するドレイン電流の立ち上がりのなまり（Ｓファクタの増大）、ソース・ドレイン間のリーク電流の増大などが挙げられる。これに対して、薄いチャネル領域を二つのゲートによりはさむ構造にした二重ゲートＭＯＳ構造にすれば、ドレイン電界を有効にシールドすることができ、短チャネル効果を抑制できることが知られている。従って、二重ゲートＭＯＳ電界効果トランジスタは、最も微細化に適したトランジスタ構造と考えられている。
二重ゲートＭＯＳ電界効果トランジスタの形態には３種類ある。すなわち、薄いチャネル層を上下の二重ゲートではさむ平面型、起立した薄いチャネル層を左右両側から二重ゲートではさみ横方向に電流を流す起立薄膜横方向チャネル型〔その形がひれ（英語でフィン: fin）に似ているためフィン型と呼ばれることが多く本明細書でも以降フィン型と呼ぶ〕、および、起立した薄いチャネル層を左右両側から二重ゲートではさみ縦方向に電流を流す起立薄膜縦方向チャネル型の３種類である。近年はその作製プロセスが簡単であるフィン型二重ゲート電界効果トランジスタの研究・開発が積極的に進められている。ところが、フィン型ＭＯＳ電界効果トランジスタは、通常ＳＯＩ(Silicon-On-Insulator)基板に作製するので、チャネルとなるシリコンフィン(Si-fin)の高さがＳＯＩ基板のシリコン層の厚さと同じになるため、同一基板上の全てのトランジスタに対してフィンチャネルの高さは同じ値となる。フィン型ＭＯＳ電界効果トランジスタにおいては、シリコンフィンチャネルの高さの2倍が実効チャネル幅に相当するものの、ＯＮ電流を増やすためには、マルチフィン・チャネル(Multi-Fin Channel)を形成する必要があった(例えば、非特許文献１参照)。しかも、実際の集積回路では、ＣＭＯＳインバータを構成する場合、正孔の移動度が電子の移動度の半分以下と小さいため、電流のバランスを考慮して、ｐチャネルＭＯＳ電界効果トランジスタ（ｐＭＯＳ）のチャネル幅をｎチャネルＭＯＳ電界効果トランジスタ（ｎＭＯＳ）のチャネル幅より広く設計する必要がある(例えば、非特許文献２参照)。したがって、フィン型ＭＯＳ電界効果トランジスタでＣＭＯＳインバータを形成する時には、ｐＭＯＳのフィンチャネル本数をｎＭＯＳフィンチャネルの本数より多く設計することになる。
図２０(ａ)は、ＳＯＩ基板を用いて形成した従来のＣＭＯＳ集積回路の平面図であり、図２０(ｂ)はそのＡ−Ａ′線での断面図である。図２０において、１はシリコン基板、２は埋め込み酸化膜、３ｐ、３ｎはゲート電極、４は絶縁膜、５ｐ、５ｎはチャネル領域、６はゲート絶縁膜、７ｐ、７ｎはソース領域、８ｐ、８ｎはドレイン領域である（添え字ｐのついている方がｐＭＯＳの、ｎのついている方がｎＭＯＳのゲート電極、チャネル領域、ソース領域、ドレイン領域である）。このように、シリコンフィンの本数を増やすことで大電流駆動を実現する必要があるため、デバイス設計もプロセスも複雑になってしまう。さらに、このようにシリコンフィンの本数を増やすと、そのマルチフィンＭＯＳ電界効果トランジスタの面積が大きくなってしまい、集積度は低下してしまう欠点があった。
また、薄いチャネル層を微細化した場合に、その特徴を発揮する二重ゲートＭＯＳ電界効果トランジスタにおいては、ＣＭＯＳ回路では必須のしきい値電圧を制御するのに、通常用いられるチャネル領域の不純物制御による方法は有効ではなくなる。なぜなら、極薄いチャネル層をもつ、微細化された二重ゲート電界効果トランジスタの場合には、不純物のばらつきが問題となり、しきい値電圧がばらついてしまうからである。 この問題に対して、これまでに、二重ゲートＭＯＳ電界効果トランジスタを改良する構造が提案されている。すなわち、横型チャネルを挟んだゲート電極を物理的に分離・電気的に絶縁して、片方のゲート電極に固定バイアスを印加して置き、もう片方のゲート電極でトランジスタを駆動することで、しきい値電圧制御を実現する方式である(例えば、特許文献１参照)。図２１(ａ)は、そのためのＭＯＳ構造を示す平面図であり、図２１(ｂ)、（ｃ）はそれぞれ図２１(ａ)のＡ−Ａ′線とＢ−Ｂ′線での断面図である。図２１において、図２０の部分と同等の部分には同一の参照符号が付せられている。図２１において、３はゲート電極、５はチャネル領域、７はソース領域、８はドレイン領域である。このような二重ゲートＭＯＳ電界効果トランジスタの一方のゲート電極の固定バイアスの値を変えるとトランジスタのしきい値電圧が変わるので、しきい値電圧の制御が可能である。しかし、片方のゲート電圧でしきい値電圧を制御する場合、駆動電流がどうしても落ちる問題点がある。また、実際のＣＭＯＳ回路において、ｐＭＯＳでの正孔の移動度はｎＭＯＳでの電子移動度より小さいため、インバータを組む時、チャネル幅設計による電流マッチングなどが必須となる。しかしながら、上記の特許文献ではこのような電流駆動能力などに関しては全く考慮されてない。
また、特許文献１にて提案された４端子フィン型ＭＯＳ電界効果トランジスタ構造では、チャネル領域両側のゲート絶縁膜を同時に形成するため、チャンネル両側の２つのゲート絶縁膜が同じ厚さとなる。そして片方のゲート電極の固定電位の値を変えると、トランジスタのしきい値電圧は確かに制御できるが、Ｓファクタが急増する欠点がある。この問題点を解決するものとして、本発明者等により、図２２に示す非対ゲート絶縁膜を有する4端子フィン型ＭＯＳ電界効果トランジスタが提案されている（特願２００３−４０７９３５）。図２２(ａ)は、その素子構造を示す平面図であり、図２２(ｂ)、（ｃ）はそれぞれ図２２(ａ)のＡ−Ａ′線とＢ−Ｂ′線での断面図である。図２２において、図２１の部分と同等の部分には同一の参照符号が付せられている。図２２において、６１と６２とは互いに膜厚の異なるゲート絶縁膜である。このデバイス構造では、制御側ゲート絶縁膜厚を駆動側ゲート絶縁膜より厚くすることで、Ｓファクタの急増問題を解決すると共に、しきい値電圧を制御している。
特開２００２−２７０８５０号公報 D. Hisamoto, et al., "FinFET-A Self-Aligned Double-Gate MOSFET Scalable to 20 nm", IEEE Trans. Electron Devices, Vol. 47, No. 12, 2000, pp. 2320-2325. Bin Yu, et al., "FinFET Scaling to 10 nm Gate Length", IEDM Tech. Dig., 2002, pp.251-254.
図２０に示す従来例では、デバイスの占有面積が大きくなり、集積度の低下を招くことになる。さらに、この構造のＣＭＯＳインバータでは、ｐＭＯＳのチャネル幅をｎＭＯＳのチャネル幅の整数倍にしか形成することができないため、精度の高い電流マッチングを行うことができなかった。また、ゲート電極が物理的につながっているため、ゲート電圧でしきい値電圧制御ができない。また、ゲート電圧でしきい値電圧制御ができる図２１に示す４端子フィン型ＭＯＳ電界効果トランジスタ構造やＳファクタ急増問題を解決する図２２に示す４端子フィン型ＭＯＳ電界効果トランジスタ構造においても、ＣＭＯＳインバータにおいて電流マッチングのためにはマルチフィン構造を採らざるを得ず、第１の従来例同様に、集積度の低下が問題となる。 本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、第１に、同一基板上に同一面積でチャネル幅の異なる起立薄膜横方向チャネルを有するトランジスタを形成した半導体集積回路を提供できるようにすることであり、第２に、マルチフィン構造を採ることなくＣＭＯＳ回路の電流マッチングが可能であるようにして、集積度の高い、二重ゲートＭＯＳ電界効果トランジスタを備えた半導体集積回路を実現できるようにすることである。
上記の目的を達成するため、本発明によれば、起立した半導体よりなる起立薄膜横方向チャネル領域と、前記起立薄膜横方向チャネル領域の横方向の端部に隣接して形成されたソース領域およびドレイン領域と、前記起立薄膜横方向チャネル領域の両側面に形成されたゲート絶縁膜およびゲート電極と、を備えた二重ゲートＭＯＳ電界効果トランジスタを同一基板上に複数個有する半導体集積回路において、２種類の異なる高さの起立薄膜横方向チャネル領域の二重ゲートＭＯＳ電界効果トランジスタを含むことを特徴とする半導体集積回路、が提供される。
また、上記の目的を達成するため、本発明によれば、支持基板上に形成された所定の層厚を有する半導体層を部分的に除去して層厚の薄い低高さ領域を部分的に形成する工程と、所定の層厚を有する半導体層領域と前記低高さ領域とにそれぞれ起立した半導体層よりなる起立薄膜横方向チャネル領域と、前記起立薄膜横方向チャネル領域の横方向の端部に隣接して設けられたソース領域およびドレイン領域と、前記起立薄膜横方向チャネル両側面に設けられたゲート絶縁膜およびゲート電極と、を備えた二重ゲートＭＯＳ電界効果トランジスタを形成する工程と、を有することを特徴とする半導体集積回路の製造方法、が提供される。
また、上記の目的を達成するため、本発明によれば、支持基板上に形成された所定の層厚を有する半導体層を部分的に除去して層厚の薄い低高さ領域を部分的に形成する工程と、絶縁膜を堆積し、該絶縁膜を研磨して該絶縁膜の表面を平坦化する工程と、前記絶縁膜上に第２支持基板を貼り合わせる工程と、前記支持基板を除去する工程と、所定の層厚を有する半導体層領域と前記低高さ領域とにそれぞれ起立した半導体層よりなる起立薄膜横方向チャネル領域と、前記起立薄膜横方向チャネル領域の横方向の端部に隣接して設けられたソース領域およびドレイン領域と、前記起立薄膜横方向チャネル両側面に設けられたゲート絶縁膜およびゲート電極と、を備えた二重ゲートＭＯＳ電界効果トランジスタを形成する工程と、を有することを特徴とする半導体集積回路の製造方法、が提供される。
また、上記の目的を達成するため、本発明によれば、支持基板上に形成された所定の層厚を有する半導体層を部分的に除去して層厚の薄い低高さ領域を部分的に形成する工程と、所定の層厚を有する半導体層領域と前記低高さ領域とにそれぞれ起立した半導体層よりなる起立薄膜横方向チャネル領域と、前記起立薄膜横方向チャネル領域の横方向の端部に隣接して設けられたソース領域およびドレイン領域と、前記起立薄膜横方向チャネル両側面に設けられたゲート絶縁膜およびゲート電極と、を備えた二重ゲートＭＯＳ電界効果トランジスタを形成する工程と、絶縁層を堆積し、該絶縁層を研磨して該絶縁層の表面を平坦化する工程と、二つの前記絶縁層を貼り合わせることにより前記二重ゲートＭＯＳ電界効果トランジスタを多層化する工程と、を有することを特徴とする半導体集積回路の製造方法、が提供される。
本発明によれば、異なる電流容量のトランジスタを同一面積において形成することができる。したがって、本発明によれば、高機能半導体集積回路を高密度に実現することができる。また、横方向チャネル高さの高いものをｐＭＯＳチャネルに、横方向チャネル高さの低いものをｎＭＯＳチャネルにしてＣＭＯＳインバー
タ形成すると、高精度に電流マッチングの取れたＣＭＯＳインバータをより小さい面積で構成することができる。また、本発明の製造方法は、通常使われているプロセスのみを用いているので、高集積・高密度化された半導体集積回路を安価に提供することが可能になる。
次に、本発明の実施の形態について実施例に即して図面を参照して詳細に説明する。
図１は、本発明の実施例１を示す図であって、図１（ａ）は、ＳＯＩ基板上に形成されたシリコンフィン高さの異なる二重ゲートＭＯＳ電界効果トランジスタを有する半導体集積回路の平面図であり、図１（ｂ）は、そのＡ−Ａ′線での断面図である。図１において、１はシリコン基板、２は埋め込み酸化膜、３はゲート電極、４は絶縁膜、５はシリコン結晶層の一部に形成されたチャンネル領域で、図の左側のトランジスタのフィンチャネル高さは右側のトランジスタのフィンチャネル高さより高い。６はゲート絶縁膜、７はシリコン結晶層の一部に形成されたソース領域、８はシリコン結晶層の一部に形成されたドレイン領域、９ａは選択酸化領域である。本実施例においては、各トランジスタのチャネル領域の両面に形成されたゲート絶縁膜はそれぞれ同じ膜厚に形成されている。すなわち、それぞれのゲート絶縁膜の膜厚をt1、t2として、t1＝t2である。
図２〜図５に、本発明の実施例１の半導体集積回路の製造工程例を示す。まず、図２(ａ)に示すように、シリコン基板１上に、埋め込み酸化膜２とシリコン結晶層５ａをもつＳＯＩ(Silicon-On-Insulator)ウエハを用意し、熱酸化膜と窒化膜から成る酸化保護膜１０を形成する。
次に、フォトリソグラフィと反応性イオンエッチング(Reactive Ion Etching: RIE)技術により、選択酸化領域９ａの酸化保護膜１０を選択的にエッチング除去してから、熱酸化をして図２(ｂ)に示すように、酸化保護膜がエッチングされた領域に選択酸化膜９を形成する。 次に、ＲＩＥとフッ酸を用いた湿式エッチングにより酸化保護膜１０と酸化膜８をエッチングすると、図２（ｃ）に示すようなシリコン結晶層厚が部分的に異なるＳＯＩ基板が作製できる。上述の図２（ａ）〜（ｃ）の工程を繰り返すことで、複数のシリコン層厚を有するＳＯＩ基板も作製できる。
次に、熱酸化をしてシリコン層全面に酸化膜を形成して、電子ビーム露光と現像並びにＲＩＥによりドーピング用マスクを作製し、ソース領域とドレイン領域となる領域に対してドーピングを行う。そして、そのドーピングマスクをフッ酸で除去する。この部分のプロセスは、通常用いられる工程であるため図示してない。続いて、図３（ｄ）に示すように、熱酸化膜のみ（実施例１と２の場合）、或いは熱酸化膜と窒化膜（実施例３と４の場合）から成る絶縁膜４を形成する。 次に、図３（ｅ）に示すように、電子ビーム露光と現像により微細なチャネルのレジスト膜１１を形成する。 次に、ＲＩＥによりレジスト膜１１をマスクとして、絶縁膜４を選択的にエッチングして、図（ｆ）に示すような絶縁膜４からなるハードマスクを作製する。
次に、結晶異方性ウェットエッチング或いはＲＩＥにより、絶縁膜４をマスクとしてシリコン結晶層５ａをエッチングする。これにより、図４（ｇ）に示すような、高さの異なるチャネル領域５が形成される。結晶異方性ウェットエッチングでシリコンフィンを形成する場合には、シリコン層の面方位は（１１０）で、フィンの長さ方向を＜１１２＞方向に合わせる必要がある。この方法で作製したシリコンフィンは、理想的な矩形チャネルとなり、そのチャネル表面は（１１１）方位を有し原子層レベルで平滑である。一方、ＲＩＥでシリコンフィンを作製する場合には、シリコン層の面方位制限はない。しかし、作製されるシリコンフィンは、通常ベル状となり、チャネル表面はプラズマのダメージを受けることになる。
次に、図４（ｈ）に示すように、熱酸化によりゲート絶縁膜６を形成する。次に、図５（ｉ）に示すように、電極材料層３ａを堆積する。電極材料としては、ドープトポリシリコン、或いは薄い高融点金属膜とドープトポリシリコンを連続的に堆積して形成する複合膜がある。次に、図５（ｊ）に示すように、電子ビーム露光と現像並びにＲＩＥによりゲートパターン形成とゲート加工を行い、それぞれのトランジスタにゲート電極３を形成する。最後に、瞬時加熱によるアニーリング（ＲＴＡ）でチャネル両端のエクステンション(Extension)部のドーピングを行い、絶縁膜の堆積、コンタクトホールの形成、Ａｌ電極形成、シンタリングを行うと、本発明のシリコンフィン高さの異なる二重ゲートＭＯＳ電界効果トランジスタから成る半導体集積回路の作製工程が完了する。
本発明でのフィン型ＭＯＳ電界効果トランジスタのシリコンフィンチャンネルは、結晶異方性ウェットエッチングで作製すると、チャンネル領域はプラズマによるダメージを受けない。また、チャンネル表面が自己整合的に（１１１）面が現れるため原子層オーダで平坦化されている。従って、キャリアのチャンネル表面でのラフネンス散乱による移動度の低下が少ないので、高性能電界効果トランジスタが作製できる。
本発明のフィン型ＭＯＳ電界効果トランジスタ構造より、ソース領域、ドレイン領域及び両ゲート電極が同一主面に配置されているので、デバイス間の配線が簡単となる。また、作製プロセスでチャンネル領域を先に加工しておき、両ゲート電極を同じプロセスで加工するため、ソース領域とドレイン領域及び両ゲート電極が自己整合して配置できる。したがって、寄生容量と寄生ソース・ドレイン抵抗の変動によるデバイス性能の劣化を本発明の構造により防止できる。
図６に本発明の実施例２を示す。図６（ａ）は、本実施例に係わる、ＳＯＩ基板上に形成した、シリコンフィン高さの異なる二重ゲートＭＯＳ電界効果トランジスタを有するＣＭＯＳインバータの平面図であり、図６（ｂ）はそのＡ-Ａ′線での断面図である。図６において、図１に示される実施例１の部分と同等の部分には同一の参照符号を付し、重複する説明は省略する。図６において、５ｐ、７ｐ、８ｐは、ｐＭＯＳのチャネル領域とソース領域とドレイン領域であり、５ｎ、７ｎ、８ｎは、ｎＭＯＳのチャネル領域とソース領域とドレイン領域である。本実施例においては、ゲート電極３が、ｐＭＯＳとｎＭＯＳとに共通に形成され、ｐＭＯＳのドレイン領域８ｐとｎＭＯＳのドレイン領域８ｎとがコンタクトメタル層１２により接続されている。
実施例２の作製工程は基本的に実施例１のそれと同様である。異なる点は、下記の３点である。（１）図２（ｃ）に示されるソース・ドレイン領域のドーピングの際に、シリコンフィンチャネル高さの高い方にはｐ型不純物をドーピングし、シリコンフィンチャネル高さの低い方にはｎ型不純物をドーピングする。（２）図５（ｊ）に示されるゲート加工の際に、シリコンフィンチャネル高さの高い方と低い方のゲートが接続されるように加工する。（３）トランジスタ上を覆う絶縁膜（図示なし）を選択的に除去してコンタクトホールを開け、ドレイン領域８ｐとドレイン領域８ｎとの間をコンタクトメタル層１２で接続する。
図７に本発明の実施例３を示す。図７（ａ）は、本実施例に係わる、ＳＯＩ基板上に形成した、シリコンフィン高さの異なる二重ゲートＭＯＳ電界効果トランジスタを有する半導体集積回路の平面図であり、図７（ｂ）はそのＡ-Ａ′線での断面図である。図７において、図１に示される実施例１の部分と同等の部分には同一の参照符号を付し、重複する説明は省略する。図７（ｂ）において、１３はトランジスタ間を分離するＣＶＤ酸化膜である。本実施例においては、フィンチャネル高さの高いトランジスタのゲート電極が、ゲート電極３１とゲート電極３２に２つに分離されている。
実施例３の作製工程は基本的に実施例１のそれと同様である。異なる点は、下記の２点である。（１）絶縁膜４を熱酸化膜と窒化膜の複合膜で形成することが必須となる。この絶縁膜をＣＭＰ時のストッパとして用いるためである。（２）ＲＴＡによるソース・ドレインのエクステンション部のドーピングが終了した後、ＣＶＤ酸化膜を堆積して、ＣＭＰを利用してシリコンフィンチャネルの高さが高い方の頭部にある絶縁膜４（ストッパ）まで研磨する。
図８に本発明の実施例４を示す。図８（ａ）は、本実施例に係わる、ＳＯＩ基板上に形成した、シリコンフィン高さの異なる二重ゲートＭＯＳ電界効果トランジスタを有する半導体集積回路の平面図であり、図８（ｂ）はそのＡ-Ａ′線での断面図である。図８において、図７に示される実施例３の部分と同等の部分には同一の参照符号を付し、重複する説明は省略する。本実施例においては、対となるゲート絶縁膜が異なる膜厚に形成されている。図８において、６１は膜厚の薄い方のゲート絶縁膜であり、６２は膜厚の厚い方のゲート絶縁膜である。すなわち、それぞれのゲート絶縁膜の膜厚をt1、t2として、t1<t2である。 実施例４の作製工程は基本的に実施例３のそれと同様である。異なる点は、次の１点である。（１）シリコンフィンを作製する際に、まず片側のシリコンフィン側面を作製しておき、そのフィンの側面に厚いゲート酸化膜を作製する。その後に精密合わせ露光によりもう片側のフィン側面を作製し、薄いゲート酸化膜を形成する。
図９に本発明の実施例５を示す。図９（ａ）は、本発明に係わる、ＳＯＩ基板上に形成した、シリコンフィン高さの異なる二重ゲートＭＯＳ電界効果トランジスタを有する半導体集積回路の平面図であり、図９（ｂ）はそのＡ-Ａ′線での断面図である。図９において、図７に示される実施例３の部分と同等の部分には同一の参照符号を付し、重複する説明は省略する。本実施例においては、シリコンフィン高さの高い方のトランジスタのみならず、シリコンフィン高さの低い方のトランジスタにおいてもゲート電極が、ゲート電極３１とゲート電極３２に分離されている。 実施例５の作製工程は基本的に実施例３と同様である。異なる点は、次の１点である。（１）ゲート加工の際に（電極材料層３ａのパターニング時に）、高さの低い方のシリコンフィン上に、スリットを入れる。
図１０に本発明の実施例６を示す。図１０（ａ）は、本実施例に係わる、ＳＯＩ基板上に形成した、シリコンフィンの高さが異なり、かつシリコンフィンの頂部が同一主面上に位置するＭＯＳ電界効果トランジスタを有する半導体集積回路の平面図であり、図１０（ｂ）はそのＡ-Ａ′線での断面図である。図１０において、図１に示される実施例１の部分と同等の部分には同一の参照符号を付し、重複する説明は省略する。図１０において、１４はシリコン支持基板、１５はＣＶＤ酸化膜である。
図１１〜図１４に、本発明の実施例６に係わる半導体集積回路の製造工程例を示す。まず、図１１（ａ）に示すように、シリコン基板１上に、埋め込み酸化膜２とシリコン結晶層５ａをもつＳＯＩ(Silicon-On-Insulator)ウエハを用意し、熱酸化膜と窒化膜から成る酸化保護膜１０を形成する。 次に、フォトリソグラフィとＲＩＥ技術を用いて、酸化保護膜１０を選択的にエッチング除去してから、熱酸化をして、図１１（ｂ）に示すように、酸化保護膜がエッチングされた領域に選択酸化膜９を形成する。次に、ＲＩＥとフッ酸処理により、酸化保護膜１０と選択酸化膜９をエッチング除去する。酸化保護膜１０の形成工程と、熱酸化工程と、エッチング工程とを繰り返すことで、複数のシリコン層厚を有するＳＯＩ基板も作製できる。続いて、図１１（ｃ）に示すように、シリコン層の段差の高さを越えるような厚いＣＶＤ酸化膜１５を堆積する。次に、図１２（ｄ）に示すように、ＣＭＰを利用してＣ
ＶＤ酸化膜１５を平坦化する。この時、ＣＶＤ酸化膜がシリコン層の厚い領域に残るようにする。
次に、図１２（ｅ）に示すように、シリコン支持基板１４を用意して、平坦化したＳＯＩ基板上のＣＶＤ酸化膜１５に貼り合わせ、アニーリングする。これにより、シリコン支持基板１４と、シリコン結晶層５ａを有するＳＯＩ基板とが化学結合により密着される。 次に、図１２（ｆ）に示すように、シリコン基板１をロストウエハ(Lost Wafer)技術で取り除く。ロストウエハ技術としては、有機アルカリ水溶液でシリコンを溶かすウェットエッチング方法とdeep-RIE(deep Reactive Ion Etching)を用いるドライエッチング方法がある。この二つの方法とも、本工程に対して非常に有効である。ロストウエハした後注目すべき点は、図１２（ｆ）に示すように、シリコン結晶層５ａは、高さは部分的に異なるがその最上面は平坦で同一平面になされていることである。ここに、段差を有するシリコン結晶層を有するＳＯＩ基板が新たに形成されたことになる。
次に、熱酸化をしてシリコン層全面に酸化膜を形成して、電子ビーム露光と現像並びにＲＩＥによりドーピング用マスクを作製し、ソースとドレイン領域に対してドーピングをする。そして、そのドーピングマスクをフッ酸で除去する。この部分のプロセスは、通常用いられる工程であるため図示してない。続いて、図１３（ｇ）に示すように、熱酸化膜、或いは熱酸化膜と窒化膜から成る絶縁膜４を形成する。また、電子ビーム露光と現像によりフィンチャネルパターンのレジスト膜１１を形成する。
次に、ＲＩＥでレジスト膜１１をマスクとして、絶縁膜４をエッチングして、図１３（ｈ）に示すような絶縁膜４からなるハードマスクを作製する。次に、結晶異方性ウェットエッチング或いはＲＩＥにより、絶縁膜４をマスクとしてシリコン結晶層５ａをエッチングする。これにより、図１３（ｉ）に示すような、高さの高いシリコンフィンチャネルと高さの低いシリコンフィンチャネルが形成される。ここで注目すべき点は、二つのチャネル領域５の頂部が同じ平面上に位置していることである。結晶異方性ウェットエッチングでシリコンフィンを形成する場合には、シリコン層の面方位は（１１０）で、フィンの長さ方向を＜１１２＞方向に合わせる必要がある。この方法で作製したシリコンフィンは、理想的な矩形チャネルとなり、そのチャネル表面は原子層レベルで平滑である。一方、ＲＩＥでシリコンフィンを作製する場合には、シリコン層の面方位制限はない。しかし、作製されるシリコンフィンは、通常ベル状となり、チャネル表面はプラズマのダメージを受けることになる。
次に、図１４（ｊ）に示すように、熱酸化よりゲート絶縁膜６を形成する。次に、図１４（ｋ）に示すように、電極材料層３ａを堆積する。電極材料としては、ドープトポリシリコン、或いは薄い高融点金属膜とドープトポリシリコンを連続的に堆積して形成する複合膜がある。次に、図１４（ｌ）に示すように、電子ビーム露光と現像並びにＲＩＥによりゲートパターン形成とゲート加工を行い、ゲート電極３を作製する。続いて、瞬時加熱によるアニーリング（ＲＴＡ）によりチャネル両端のエクステンション(Extension)部のドーピングを行う。その後、絶縁膜（図示なし）の堆積、コンタクトホールの形成、Ａｌ電極形成、シンタリングを行うと、本実施例のシリコンフィン高さが異なり、かつシリコンフィンチャネルの頂部が同じ平面上に位置する二重ゲートＭＯＳ電界効果トランジスタから成る半導体集積回路の作製工程が完了する。
図１５に本発明の実施例７を示す。図１５（ａ）は、本実施例に係わる、ＳＯＩ基板上に形成した、シリコンフィン高さが異なり、かつその頂部が同一平面上に位置する二重ゲートＭＯＳ電界効果トランジスタを有するＣＭＯＳインバータの平面図であり、図１５（ｂ）はそのＡ-Ａ′線での断面図である。図１５において、図１０に示される実施例６の部分と同等の部分には同一の参照符号を付し、重複する説明は省略する。図１５において、５ｐ、７ｐ、８ｐは、ｐＭＯＳのチャネル領域とソース領域とドレイン領域であり、５ｎ、７ｎ、８ｎは、ｎＭＯＳのチャネル領域とソース領域とドレイン領域である。本実施例においては、ゲート電極３が、ｐＭＯＳとｎＭＯＳとに共通に形成され、ｐＭＯＳのドレイン領域８ｐとｎＭＯＳのドレイン領域８ｎとがコンタクトメタル層１２により接続されている。
実施例７の作製工程は基本的に実施例６のそれと同様である。異なる点は、下記の３点である。（１）図１２（ｆ）に示されるソース・ドレイン領域のドーピングの際に、シリコンフィンチャネル高さの高い方にはｐ型不純物をドーピングし、シリコンフィンチャネル高さの低い方にはｎ型不純物をドーピングする。（２）図１４（ｌ）に示されるゲート加工の際に、シリコンフィンチャネル高さの高い方と低い方のゲートが接続されるように加工する。（３）トランジスタ上を覆う絶縁膜（図示なし）を選択的に除去してコンタクトホールを開け、ドレイン領域８ｐとドレイン領域８ｎとの間をコンタクトメタル層１２で接続する。
図１６に本発明の実施例８を示す。図１６（ａ）は、本発明に係わる、ＳＯＩ基板上に形成した、シリコンフィンの高さが異なり、かつその頂部が同一平面上に位置している二重ゲートＭＯＳ電界効果トランジスタを有する半導体集積回路の平面図であり、図１６（ｂ）はそのＡ-Ａ′線での断面図である。図１６において、図１０に示される実施例６の部分と同等の部分には同一の参照符号を付し、重複する説明は省略する。図１６において、３１と３２はゲート電極、１３はトランジスタ間を分離するＣＶＤ酸化膜、１６はトランジスタ上を覆うＣＶＤ酸化膜である。本実施例においては、フィンチャネル高さの高い方のトランジスタのゲート電極もフィンチャネル高さの低い方のトランジスタのゲート電極も、それぞれゲート電極３１とゲート電極３２に２つに分割されている。
図１７（ａ）〜（ｃ）に、本発明の実施例８に係わる半導体集積回路の製造工程例を示す。実施例８の作製工程は基本的に実施例６のそれと同様である。本実施例においては、絶縁膜４を熱酸化膜と窒化膜の複合膜で形成することが必須となる。この絶縁膜をＣＭＰ時のストッパとして用いるためである。 図１４（ｌ）に示されるゲート加工の工程、エクステンション部のドーピング工程が終了した後、図１７（ａ）に示すように、ゲート電極の高さを越えるＣＶＤ酸化膜１３を堆積する。次に、図１７（ｂ）に示すように、ＣＭＰを利用してシリコンフィンチャネルの頭部にある絶縁膜４（ストッパ）まで研磨する。これにより、ゲート電極が分離される。次に、図１７（ｃ）に示すように、ＣＶＤ酸化膜１６を堆積し、コンタクトホールを形成し、Ａｌ電極を形成し、シンタリングを行うと、本実施例のシリコンフィンの高さが異なり、かつシリコンフィンチャネルの頂部が同じ平面上に位置する４端子二重ゲートＭＯＳ電界効果トランジスタを有する半導体集積回路の作製工程が完了する。
図１８に本発明の実施例９を示す。図１８（ａ）は、本発明に係わる、ＳＯＩ基板上に形成した、シリコンフィンの高さが異なり、かつその頂部が同一平面上に位置している二重ゲートＭＯＳ電界効果トランジスタを有する半導体集積回路の平面図であり、図１８ｂ）はそのＡ-Ａ′線での断面図である。図１８において、図１６に示される実施例８の部分と同等の部分には同一の参照符号を付し、重複する説明は省略する。図１８において、６１は膜厚の薄い方のゲート絶縁膜、６２は膜厚の厚い方のゲート絶縁膜である。すなわち、それぞれのゲート絶縁膜の膜厚をt1、t2として、t1<t2である。
実施例９の作製工程は基本的に実施例８のそれと同様である。異なる点は、図１３（ｉ）に示されるシリコンフィンを作製する工程において、まず片側のシリコンフィンの側面を作製し、そのフィンの側面に厚いゲート酸化膜を作製しておき、その後に精密合わせ露光によりもう片側のフィン側面を作製し、薄いゲート酸化膜を形成することである。その他の工程は実施例８の工程と同様である。
本発明の実施例６〜９によれば、基板貼り合わせとＣＭＰ技術を利用して作製するゲート電極が互い電気的に接続、或いは互いに電気的に絶縁された分離ゲート４端子フィン型電界効果トランジスタは、シリコンフィンの頂部が同じ平面上に位置するため、多層配線が非常に有利な構造となっている。
本発明のゲート電極が互いに電気的に絶縁された分離ゲート４端子フィン型二重ゲートＭＯＳ電界効果トランジスタを用いると、しきい値電圧の制御が容易に実現できる。従来のしきい値電圧値制御では、チャンネルにイオン注入などでドーピングを行いしきい値電圧を制御していたが、チャンネル寸法が微細化するに伴い、不純物のバラツキなどが問題となっている。このような問題点は、本発明の実施例３、４、５、８、９を用いると解決できる。
図１９は本発明の実施例１０の断面図である。本実施例は、実施例８と実施例９の半導体集積回路（図中、Ａで示した部分は実施例８、Ｂで示した部分は実施例９）を互いに貼り合わせ、片方の支持基板をロストウエハ技術で取り除き、酸化膜にコンタクトホールを開け、上下の半導体集積回路をコンタクトメタル層１２で接続したものである。これにより、多機能・高密度な多層構造を作製することができる。第１９図において、図１６、図１８の部分に対応する部分には同一の参照番号が付せられている。
ここでは、シリコンフィンチャネル高さが異なり、対称ゲート絶縁膜厚（Ａ）と非対称ゲート絶縁膜（Ｂ）を有する４端子二重ゲートＭＯＳ電界効果トランジスタから成る半導体集積回路基板を貼り合わせて構成した多層構造を例として示した。しかし、この例以外にも、上述の別の実施例から作製した集積回路基板の表面にＣＶＤ酸化膜を堆積して、ＣＭＰで平坦化すると、互いに貼り合わせることができるので、多機能・高密度な多層構造の作製が可能となる。
本発明の実施例１の平面図と断面図。 本発明の実施例１の製造工程を示す工程順の断面図（その１）。 本発明の実施例１の製造工程を示す工程順の断面図（その２）。 本発明の実施例１の製造工程を示す工程順の断面図（その３）。 本発明の実施例１の製造工程を示す工程順の断面図（その４）。 本発明の実施例２の平面図と断面図。 本発明の実施例３の平面図と断面図。 本発明の実施例４の平面図と断面図。 本発明の実施例５の平面図と断面図。 本発明の実施例６の平面図と断面図。 本発明の実施例６の製造工程を示す工程順の断面図（その１）。 本発明の実施例６の製造工程を示す工程順の断面図（その２）。 本発明の実施例６の製造工程を示す工程順の断面図（その３）。 本発明の実施例６の製造工程を示す工程順の断面図（その４）。 本発明の実施例７の平面図と断面図。 本発明の実施例８の平面図と断面図。 本発明の実施例８の製造工程を示す工程順の断面図。 本発明の実施例９の平面図と断面図。 本発明の実施例１０の断面図。 従来例１の平面図と断面図。 従来例２の平面図と断面図。 従来例３の平面図と断面図。
符号の説明
１ シリコン基板 ２ 埋め込み酸化膜 ３、３１、３２、３ｎ、３ｐ ゲート電極 ３ａ 電極材料層 ４ 絶縁膜 ５、５ｎ、５ｐ チャネル領域 ５ａ シリコン結晶層 ６、６１、６２ ゲート絶縁膜 ７、７ｎ、７ｐ ソース領域 ８、８ｎ、８ｐ ドレイン領域 ９ 選択酸化
膜 ９ａ 選択酸化領域 １０ 酸化保護膜 １１ レジスト膜 １２ コンタクトメタル層 １３、１５、１６ ＣＶＤ酸化膜 １４ シリコン支持基板

Claims (18)

  1. 起立した半導体よりなる起立薄膜横方向チャネル領域と、前記起立薄膜横方向チャネル領域の横方向の端部に隣接して形成されたソース領域およびドレイン領域と、前記起立薄膜横方向チャネル領域の両側面に形成されたゲート絶縁膜およびゲート電極と、を備えた二重ゲートＭＯＳ電界効果トランジスタを同一基板上に複数個有する半導体集積回路において、２種類の異なる高さの起立薄膜横方向チャネル領域の二重ゲートＭＯＳ電界効果トランジスタを含むことを特徴とする半導体集積回路。
  2. 高さの高い方の起立薄膜横方向チャネル領域を有するトランジスタがｐチャネルＭＯＳ電界効果トランジスタであり、高さの低い方の起立薄膜横方向チャネル領域を有するトランジスタがｎチャネルＭＯＳ電界効果トランジスタであることを特徴とする請求項１に記載の半導体集積回路。
  3. 高さの高い方の起立薄膜横方向チャネル領域を有する二重ゲートＭＯＳ電界効果トランジスタの一対のゲート電極は互いに電気的に独立であり、高さの低い方の起立薄膜横方向チャネル領域を有する二重ゲートＭＯＳ電界効果トランジスタの一対のゲート電極は電気的に接続されていることを特徴とする請求項１または２に記載の半導体集積回路。
  4. 高さの異なる起立薄膜横方向チャネル領域の頂部が同じ平面上にあることを特徴とする請求項１または２に記載の半導体集積回路。
  5. 各二重ゲートＭＯＳ電界効果トランジスタの一対のゲート電極は互いに電気的に独立であることを特徴とする請求項１、２または４に記載の半導体集積回路。
  6. 各二重ゲートＭＯＳ電界効果トランジスタの一対のゲート絶縁膜の膜厚が異なることを特徴とする請求項１から５のいずれかに記載の半導体集積回路。
  7. 前記起立薄膜横方向チャネル領域、前記ソース領域および前記ドレイン領域が結晶シリコンにより形成されていることを特徴とする請求項１から６のいずれかに記載の半導体集積回路。
  8. 前記起立薄膜横方向チャネル領域、前記ソース領域および前記ドレイン領域がＳＯＩ基板のシリコン層により形成されていることを特徴とする請求項１から６のいずれかに記載の半導体集積回路。
  9. 前記起立薄膜横方向チャネル領域のゲート絶縁膜に接する面が（１１１）方位の面であることを特徴とする請求項７または８に記載の半導体集積回路。
  10. 請求項１から９のいずれかに記載された半導体集積回路を重ねて多層構造としたことを特徴とする半導体集積回路。
  11. 支持基板上に形成された所定の層厚を有する半導体層を部分的に除去して層厚の薄い低高さ領域を部分的に形成する工程と、所定の層厚を有する半導体層領域と前記低高さ領域とにそれぞれ起立した半導体層よりなる起立薄膜横方向チャネル領域と、前記起立薄膜横方向チャネル領域の横方向の端部に隣接して設けられたソース領域およびドレイン領域と、前記起立薄膜横方向チャネル両側面に設けられたゲート絶縁膜およびゲート電極と、を備えた二重ゲートＭＯＳ電界効果トランジスタを形成する工程と、を有することを特徴とする半導体集積回路の製造方法。
  12. 支持基板上に形成された所定の層厚を有する半導体層を部分的に除去して層厚の薄い低高さ領域を部分的に形成する工程と、絶縁膜を堆積し、該絶縁膜を研磨して該絶縁膜の表面を平坦化する工程と、前記絶縁膜上に第２支持基板を貼り合わせる工程と、前記支持基板を除去する工程と、所定の層厚を有する半導体層領域と前記低高さ領域とにそれぞれ起立した半導体層よりなる起立薄膜横方向チャネル領域と、前記起立薄膜横方向チャネル領域の横方向の端部に隣接して設けられたソース領域およびドレイン領域と、前記起立薄膜横方向チャネル両側面に設けられたゲート絶縁膜およびゲート電極と、を備えた二重ゲートＭＯＳ電界効果トランジスタを形成する工程と、を有することを特徴とする半導体集積回路の製造方法。
  13. 支持基板上に形成された所定の層厚を有する半導体層を部分的に除去して層厚の薄い低高さ領域を部分的に形成する工程と、所定の層厚を有する半導体層領域と前記低高さ領域とにそれぞれ起立した半導体層よりなる起立薄膜横方向チャネル領域と、前記起立薄膜横方向チャネル領域の横方向の端部に隣接して設けられたソース領域およびドレイン領域と、前記起立薄膜横方向チャネル両側面に設けられたゲート絶縁膜およびゲート電極と、を備えた二重ゲートＭＯＳ電界効果トランジスタを形成する工程と、絶縁層を堆積し、該絶縁層を研磨して該絶縁層の表面を平坦化する工程と、二つの前記絶縁層を貼り合わせることにより前記二重ゲートＭＯＳ電界効果トランジスタを多層化する工程と、を有することを特徴とする半導体集積回路の製造方法。
  14. 前記低高さ領域を部分的に形成する工程と前記二重ゲートＭＯＳ電界効果トランジスタを形成する工程との間に、絶縁膜を堆積し、該絶縁膜を研磨して該絶縁膜の表面を平坦化する工程と、前記絶縁膜上に第２支持基板を貼り合わせる工程と、前記支持基板を除去する工程と、が挿入されることを特徴とする請求項１３に記載の半導体集積回路の製造方法。
  15. 前記低高さ領域を部分的に形成する工程が、部分的に熱酸化膜を形成する工程と、該熱酸化膜を除去する工程とを含むことを特徴とする請求項１１から１４のいずれかに記載の半導体集積回路の製造方法。
  16. 前記二重ゲートＭＯＳ電界効果トランジスタを形成する工程が、起立薄膜横方向チャネル領域、ソース領域およびドレイン領域の形成予定領域上を覆うマスクを形成する工程と、該マスクにより保護されない領域をエッチング除去して起立薄膜横方向チャネル領域、ソース領域およびドレイン領域を形成する工程と、前記起立薄膜横方向チャネル領域の両側面にゲート絶縁膜を形成する工程と、前記起立薄膜横方向チャネル領域の両側面に形成されたゲート絶縁膜上にそれぞれゲート電極を形成する工程と、を含むことを特徴とする請求項１１から１５のいずれかに記載の半導体集積回路の製造方法。
  17. 所定の層厚を有する半導体層の領域に形成されるソース・ドレイン領域にｐ型の不純物を、低高さ領域に形成されるソース・ドレイン領域にｎ型の不純物を導入する工程が付加されることを特徴とする請求項１６に記載の半導体集積回路の製造方法。
  18. 前記半導体層が（１１０）面を主面とする単結晶シリコン層であって、前記起立薄膜横方向チャネル領域のチャネル方向が＜１１２＞方向であることを特徴とする請求項１１から１７のいずれかに記載の半導体集積回路の製造方法。
JP2004058110A 2004-03-02 2004-03-02 半導体集積回路およびその製造方法 Expired - Lifetime JP4852694B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004058110A JP4852694B2 (ja) 2004-03-02 2004-03-02 半導体集積回路およびその製造方法
KR1020050012377A KR100758759B1 (ko) 2004-03-02 2005-02-15 반도체 집적 회로 및 그 제조 방법
US11/067,699 US7382020B2 (en) 2004-03-02 2005-03-01 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004058110A JP4852694B2 (ja) 2004-03-02 2004-03-02 半導体集積回路およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005251873A true JP2005251873A (ja) 2005-09-15
JP4852694B2 JP4852694B2 (ja) 2012-01-11

Family

ID=34917925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004058110A Expired - Lifetime JP4852694B2 (ja) 2004-03-02 2004-03-02 半導体集積回路およびその製造方法

Country Status (3)

Country Link
US (1) US7382020B2 (ja)
JP (1) JP4852694B2 (ja)
KR (1) KR100758759B1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149942A (ja) * 2005-11-28 2007-06-14 Nec Electronics Corp 半導体装置およびその製造方法
JP2007535153A (ja) * 2004-04-27 2007-11-29 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Ｆｉｎ電界効果トランジスタの配列及びＦｉｎ電界効果トランジスタの配列の形成方法
JP2008124423A (ja) * 2006-10-20 2008-05-29 Oki Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP2008141177A (ja) * 2006-11-30 2008-06-19 Internatl Business Mach Corp <Ibm> 異なる垂直寸法のフィンを有するトリプル・ゲート・フィンｆｅｔおよびダブル・ゲート・フィンｆｅｔ
JP2009141110A (ja) * 2007-12-06 2009-06-25 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2009260221A (ja) * 2008-03-27 2009-11-05 Toshiba Corp マルチゲート型電界効果トランジスタおよびその製造方法
JP2010098081A (ja) * 2008-09-16 2010-04-30 Hitachi Ltd 半導体装置
JP2010537433A (ja) * 2007-08-30 2010-12-02 インテル コーポレイション 異なる高さの隣接シリコンフィンを製造する方法
WO2010150429A1 (ja) * 2009-06-23 2010-12-29 パナソニック株式会社 半導体装置及びその製造方法
WO2011013298A1 (ja) * 2009-07-29 2011-02-03 独立行政法人産業技術総合研究所 Ｓｒａｍセル
JP2012216776A (ja) * 2011-03-31 2012-11-08 Sony Corp 半導体装置、および、その製造方法
JP2015053453A (ja) * 2013-09-09 2015-03-19 独立行政法人産業技術総合研究所 半導体装置およびその製造方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
KR100576361B1 (ko) * 2004-03-23 2006-05-03 삼성전자주식회사 3차원 시모스 전계효과 트랜지스터 및 그것을 제조하는 방법
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US7723805B2 (en) * 2006-01-10 2010-05-25 Freescale Semiconductor, Inc. Electronic device including a fin-type transistor structure and a process for forming the electronic device
US7754560B2 (en) * 2006-01-10 2010-07-13 Freescale Semiconductor, Inc. Integrated circuit using FinFETs and having a static random access memory (SRAM)
US7709303B2 (en) * 2006-01-10 2010-05-04 Freescale Semiconductor, Inc. Process for forming an electronic device including a fin-type structure
JP4490927B2 (ja) * 2006-01-24 2010-06-30 株式会社東芝 半導体装置
WO2008007331A2 (en) * 2006-07-11 2008-01-17 Nxp B.V. Semiconductor devices and methods of manufacture thereof
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US8368144B2 (en) * 2006-12-18 2013-02-05 Infineon Technologies Ag Isolated multigate FET circuit blocks with different ground potentials
FR2911004B1 (fr) * 2006-12-28 2009-05-15 Commissariat Energie Atomique Procede de realisation de transistors a double-grille asymetriques permettant la realisation de transistors a double-grille asymetriques et symetriques sur un meme substrat
US7838948B2 (en) * 2007-01-30 2010-11-23 Infineon Technologies Ag Fin interconnects for multigate FET circuit blocks
US7612405B2 (en) * 2007-03-06 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of FinFETs with multiple fin heights
US7575976B2 (en) * 2007-03-28 2009-08-18 Intel Corporation Localized spacer for a multi-gate transistor
US7560785B2 (en) * 2007-04-27 2009-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multiple fin heights
US8048723B2 (en) * 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8106459B2 (en) 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8263462B2 (en) * 2008-12-31 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric punch-through stoppers for forming FinFETs having dual fin heights
US8293616B2 (en) 2009-02-24 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabrication of semiconductor devices with low capacitance
US8420455B2 (en) 2010-05-12 2013-04-16 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8298913B2 (en) 2010-10-12 2012-10-30 International Business Machines Corporation Devices with gate-to-gate isolation structures and methods of manufacture
US8455330B2 (en) * 2010-10-12 2013-06-04 International Business Machines Corporation Devices with gate-to-gate isolation structures and methods of manufacture
CN109346439A (zh) 2011-12-21 2019-02-15 英特尔公司 具有调节高度的三维主体的半导体器件
WO2013095474A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Methods for forming fins for metal oxide semiconductor device structures
FR2994506B1 (fr) * 2012-08-13 2015-11-27 Soitec Silicon On Insulator Adaptation de transistors
CN103681339B (zh) * 2012-09-20 2016-09-21 中芯国际集成电路制造(上海)有限公司 一种鳍片场效应晶体管的制备方法
US9530654B2 (en) * 2013-04-15 2016-12-27 Globalfoundaries Inc. FINFET fin height control
TWI552232B (zh) * 2013-11-25 2016-10-01 Nat Applied Res Laboratories The Method and Structure of Fin - type Field Effect Transistor
US9418903B2 (en) * 2014-05-21 2016-08-16 Globalfoundries Inc. Structure and method for effective device width adjustment in finFET devices using gate workfunction shift
KR102255174B1 (ko) * 2014-10-10 2021-05-24 삼성전자주식회사 활성 영역을 갖는 반도체 소자 및 그 형성 방법
US10177240B2 (en) * 2015-09-18 2019-01-08 International Business Machines Corporation FinFET device formed by a replacement metal-gate method including a gate cut-last step
CN105336766A (zh) * 2015-10-22 2016-02-17 上海华虹宏力半导体制造有限公司 局部减薄soi顶层硅厚度的方法
KR102480447B1 (ko) 2015-11-20 2022-12-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN105489637B (zh) * 2015-11-27 2018-06-05 上海华虹宏力半导体制造有限公司 半导体结构的形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648662A (en) * 1987-06-30 1989-01-12 Mitsubishi Electric Corp Supplementary semiconductor device
JP3607431B2 (ja) 1996-09-18 2005-01-05 株式会社東芝 半導体装置およびその製造方法
JPH11145481A (ja) 1997-11-06 1999-05-28 Denso Corp 半導体基板およびその製造方法
US6448615B1 (en) 1998-02-26 2002-09-10 Micron Technology, Inc. Methods, structures, and circuits for transistors with gate-to-body capacitive coupling
JP4332925B2 (ja) 1999-02-25 2009-09-16 ソニー株式会社 半導体装置およびその製造方法
JP2000340795A (ja) 1999-05-26 2000-12-08 Sony Corp 半導体論理素子およびそれを用いた論理回路
JP3616534B2 (ja) 1999-09-30 2005-02-02 沖電気工業株式会社 半導体基板の製造方法
JP3543117B2 (ja) 2001-03-13 2004-07-14 独立行政法人産業技術総合研究所 二重ゲート電界効果トランジスタ
JP4870288B2 (ja) 2001-09-11 2012-02-08 シャープ株式会社 半導体装置およびその製造方法と集積回路と半導体システム
JP4265882B2 (ja) 2001-12-13 2009-05-20 忠弘 大見 相補型ｍｉｓ装置
JP4137459B2 (ja) 2002-02-07 2008-08-20 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US6632712B1 (en) 2002-10-03 2003-10-14 Chartered Semiconductor Manufacturing Ltd. Method of fabricating variable length vertical transistors
US6842048B2 (en) * 2002-11-22 2005-01-11 Advanced Micro Devices, Inc. Two transistor NOR device
US7087499B2 (en) * 2002-12-20 2006-08-08 International Business Machines Corporation Integrated antifuse structure for FINFET and CMOS devices
US6911383B2 (en) * 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
US7709303B2 (en) * 2006-01-10 2010-05-04 Freescale Semiconductor, Inc. Process for forming an electronic device including a fin-type structure

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535153A (ja) * 2004-04-27 2007-11-29 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Ｆｉｎ電界効果トランジスタの配列及びＦｉｎ電界効果トランジスタの配列の形成方法
JP2007149942A (ja) * 2005-11-28 2007-06-14 Nec Electronics Corp 半導体装置およびその製造方法
JP2008124423A (ja) * 2006-10-20 2008-05-29 Oki Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP2008141177A (ja) * 2006-11-30 2008-06-19 Internatl Business Mach Corp <Ibm> 異なる垂直寸法のフィンを有するトリプル・ゲート・フィンｆｅｔおよびダブル・ゲート・フィンｆｅｔ
JP2010537433A (ja) * 2007-08-30 2010-12-02 インテル コーポレイション 異なる高さの隣接シリコンフィンを製造する方法
JP2009141110A (ja) * 2007-12-06 2009-06-25 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2009260221A (ja) * 2008-03-27 2009-11-05 Toshiba Corp マルチゲート型電界効果トランジスタおよびその製造方法
JP2010098081A (ja) * 2008-09-16 2010-04-30 Hitachi Ltd 半導体装置
WO2010150429A1 (ja) * 2009-06-23 2010-12-29 パナソニック株式会社 半導体装置及びその製造方法
WO2011013298A1 (ja) * 2009-07-29 2011-02-03 独立行政法人産業技術総合研究所 Ｓｒａｍセル
US8537603B2 (en) 2009-07-29 2013-09-17 National Institute Of Advanced Industrial Science And Technology SRAM cell
JP2012216776A (ja) * 2011-03-31 2012-11-08 Sony Corp 半導体装置、および、その製造方法
JP2015053453A (ja) * 2013-09-09 2015-03-19 独立行政法人産業技術総合研究所 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20060041956A (ko) 2006-05-12
US20050199919A1 (en) 2005-09-15
US7382020B2 (en) 2008-06-03
JP4852694B2 (ja) 2012-01-11
KR100758759B1 (ko) 2007-09-14

Similar Documents

Publication Publication Date Title
JP4852694B2 (ja) 半導体集積回路およびその製造方法
KR100781580B1 (ko) 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법
US8647947B2 (en) Semiconductor device including a MOS transistor and production method therefor
JP3782021B2 (ja) 半導体装置、半導体装置の製造方法、半導体基板の製造方法
US9607995B2 (en) Semiconductor structure and fabrication method thereof, and static random access memory cell
JP3793808B2 (ja) 電界効果トランジスタの製造方法
TWI503979B (zh) 包含一場效電晶體於一覆矽的絕緣層構造的半導體裝置
JP3607431B2 (ja) 半導体装置およびその製造方法
WO2013026236A1 (zh) 半导体器件结构及其制作方法、及半导体鳍制作方法
US7563665B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6176903B2 (ja) 三次元集積回路を作製する方法
JP2010073869A (ja) 半導体装置およびその製造方法
JP2007531323A (ja) 複数の狭区画レイアウトを用いたひずみデバイス
JP2002270850A (ja) 二重ゲート電界効果トランジスタ
JP5137378B2 (ja) 半導体装置及びその製造方法
JP2006196617A (ja) 半導体装置の製造方法とその方法で製造した半導体装置
US20130292779A1 (en) Semiconductor device and semiconductor device production process
TW200826230A (en) Semiconductor device and method for manufacturing the same
JP2011091324A (ja) 半導体装置及びその製造方法
JP2008244229A (ja) 半導体装置の製造方法及び半導体装置
JP2002270851A (ja) 半導体装置の製造方法
JP2004235345A (ja) 半導体装置及びその製造方法
JP2008526040A (ja) 帯状のチャネルを有する半導体装置及びその製造方法
JP2006202950A (ja) Ｍｏｓ型電界効果トランジスタ及びその製造方法
JP6064665B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090120

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4852694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term