JP2005243697A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005243697A JP2005243697A JP2004048033A JP2004048033A JP2005243697A JP 2005243697 A JP2005243697 A JP 2005243697A JP 2004048033 A JP2004048033 A JP 2004048033A JP 2004048033 A JP2004048033 A JP 2004048033A JP 2005243697 A JP2005243697 A JP 2005243697A
- Authority
- JP
- Japan
- Prior art keywords
- case
- control terminal
- terminal
- hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【課題】 電気特性を測定する際に不用意に端子ピンを曲げてしまうのを防止することができる半導体装置の提供。
【解決手段】 モジュール1のケース2内には半導体素子8が設けられており、半導体素子8の電極と制御端子4の水平部4bとはボンディングワイヤ9により接続されている。半導体素子8やボンディングワイヤ9や水平部4bはシリコンゲル5により覆われており、さらに蓋2aを設けることによりケース2内に密閉されている。制御端子4はケース7の側壁部分を貫通して端子部2bの上面から外部に突出している。そして、ケース7の側壁部分には、ケース側面から制御端子4に達する孔6が形成されている。モジュール1の電気特性を測定する際には、測定用コンタクトピンを孔6に挿入して制御端子4に接触させる。
【選択図】 図1
【解決手段】 モジュール1のケース2内には半導体素子8が設けられており、半導体素子8の電極と制御端子4の水平部4bとはボンディングワイヤ9により接続されている。半導体素子8やボンディングワイヤ9や水平部4bはシリコンゲル5により覆われており、さらに蓋2aを設けることによりケース2内に密閉されている。制御端子4はケース7の側壁部分を貫通して端子部2bの上面から外部に突出している。そして、ケース7の側壁部分には、ケース側面から制御端子4に達する孔6が形成されている。モジュール1の電気特性を測定する際には、測定用コンタクトピンを孔6に挿入して制御端子4に接触させる。
【選択図】 図1
Description
本発明は、インバータ装置のパワーモジュール等のようにモジュールパッケージから端子ピンが突出している半導体装置に関する。
インバータ装置などに用いられるパワーモジュールにおいては、スイッチングを行うIGBT等のパワー素子や制御ICなどは絶縁性のケース内に封入され、外部導出端子として主回路用端子や制御回路用端子がケース表面から突出するように設けられている(例えば、特許文献1参照)。従来、パワーモジュールの電気特性を検査する場合には、制御回路用端子に検査装置のコネクタを差し込んだり、端子にコンタクトピンを接触させるなどして電気的接触が行われていた。
しかしながら、制御回路用端子は信号用の端子なので比較的細い金属ピンが用いられており、コネクタの抜き差しを行った際に端子ピンを曲げてしまうおそれがあった。また、静電気破壊保護のために、制御回路用端子には通常は短絡用のコネクタが装着される。そのため、コンタクトピンを用いて検査を行う場合であっても短絡用コネクタ抜き差しする必要があり、その際に端子ピンを曲げてしまう危険性があった。そして、端子ピンが曲がってしまった場合には、コンタクトピンによる電気的接触がうまく行えないことがある。
本発明は、ケース内に密封された半導体素子と、一部がケースの表面から突出するようにケース内に埋め込まれ、半導体素子に電気的に接続された端子ピンとを備える半導体装置に適用される。そして、ケースの外表面から端子ピンのケース内に埋め込まれた部分に達する孔を設けたことを特徴とする。なお、孔は端子ピン毎に設けるのが好ましい。
本発明によれば、ケースの外表面から端子ピンのケース内に埋め込まれた部分に達する孔にコンタクトピンを挿入することにより、半導体装置の電気特性を測定することが可能となり、測定の際に不用意に端子ピンを曲げてしまうのを防止することができる。
以下、図を参照して本発明を実施するための最良の形態について説明する。
−第1の実施の形態−
図1は本発明による半導体装置の第1の実施の形態を示す図である。本発明による半導体装置としては、例えばIGBT等のパワー素子を用いた半導体パワーモジュールがある。図1はそのような半導体パワーモジュール1を示したものであり、(a)はモジュール1の外観を示す斜視図、(b)は制御端子4の部分を垂直に断面したA−A断面図である。
−第1の実施の形態−
図1は本発明による半導体装置の第1の実施の形態を示す図である。本発明による半導体装置としては、例えばIGBT等のパワー素子を用いた半導体パワーモジュールがある。図1はそのような半導体パワーモジュール1を示したものであり、(a)はモジュール1の外観を示す斜視図、(b)は制御端子4の部分を垂直に断面したA−A断面図である。
モジュール1を構成する各部品は樹脂製のケース2に収められており、ケース2の上部にはケース2内を密閉するように蓋2aが設けられている。図1(b)に示すように、ケース2内にはスイッチング素子であるIGBT素子や制御用ICなどの半導体素子8が基板7上に装着され、制御端子4と半導体素子8の電極とはボンディングワイヤ9により接続されている。さらに、ケース2内には、それらを覆うようにシリコンゲル5が充填されている。ケース2の表面には、電力を取り出したり、供給するすための主端子3a〜3eと制御信号用の制御端子4とが設けられている。
各制御端子4は、ケース2の側壁部分を図1(b)における上下方向に貫通して端子部2bの上面から外部に突出している。図1(b)に示すように、制御端子4の一部はケース部材内に埋め込まれ、水平に折り曲げられた部分4bがケース内に露出している。ケース2の端子部2bの外側面には、制御端子4に達する横方向の孔6が制御端子4毎に形成されている。この孔6は、モジュール1の電気特性を検査する際にコンタクトピンが挿入される検査用の孔である。
制御端子4はCu系合金にニッケルメッキを施したものを型抜きし、さらに図1(b)のようなL形状に折り曲げる。そして、図2に示すように、ケース2を樹脂成形するための成形型10に各制御端子4をセットする。成形型10の内側面には、各制御端子4の垂直部分と対向する位置に円柱状の突起10aが水平に形成されている。制御端子4を成形型10にセットすると、突起10aの端面は制御端子4の側面に当接して密着する。
その後、成形型10に樹脂を流し込んで固化させることによりケース2が形成される。固化した樹脂を成形型10から抜くと、図1(b)に示すように突起10aに相当する部分が孔6として残り、その孔6の底部には制御端子4の表面が露出することになる。なお、これらのコンタクト用孔6は、図1(b)に示したシリコンゲル2の上面よりも高い位置に形成される。
例えば、シリコンゲル5をケース2内に充填した際に、制御端子4と樹脂との境界面にシリコンゲル5が浸入する場合がある。ところが、図1(b)のように孔6の位置がシリコンゲル5の上面よりも高ければ、シリコンゲル5の境界面への浸入が生じても、制御端子4の孔6に露出している部分までシリコンゲル5が達することはない。そのため、検査の際のコンタクトピンと制御端子4との接触がシリコンゲル5によって妨げられることはない。
モジュール1の電気特性を検査する場合には、図3に示すような測定ステージ12を用いて検査を行う。測定ステージ12のベース部120には、モジュール1が載置される窪んだ載置部121が形成されている。ベース部120の側面には、コンタクトピンセット部122が設けられている。コンタクトピンセット部122には、載置部121にセットされたモジュール1の端子部2bの各孔6と対向する位置に、コンタクトピン123が納められた孔124が各々設けられている。
図4に示すようにモジュール1を載置部121にセットすると、コンタクトピンセット部122にモジュール1の制御端子4が設けられた端子部2bが対向する。詳細は後述するが、検査の際には孔124からコンタクトピン123を繰り出すようにする。また、ベース部120の内部には、セットされたモジュール1の主端子3a〜3eに接続されるバスバー125がそれぞれ収納されている。モジュール1を載置部121にセットして不図示の操作部を操作すると、バスバー125が各開口126a〜126eからそれぞれ起き上がり各主端子3a〜3eに接続される。
図5は図4の制御端子4の部分を垂直に断面したB−B断面図であり、端子部2bにおける制御端子4とコンタクトピン123との関係を示したものである。測定治具128に設けられたコンタクトピン123はコンタクトピンセット部122の孔124から水平に繰り出され、端子部2bの孔6に挿入されて先端が制御端子4に接触する。コンタクトピン123は圧縮バネ127により図示右方向に付勢され、所定の接触圧で制御端子4に押圧される。コンタクトピン123は不図示の測定装置に接続されている。
上述したように、本実施の形態では、モジュール1のケース側面に各制御端子4に対応して貫通孔6をそれぞれ形成したので、その孔6に測定プローブであるコンタクトピン123を挿入して制御端子4に接触させることによりモジュール1の電気特性を検査することができる。そのため、検査の際に制御端子4に対するコネクタ(保護用ソケットを含む)の抜き差しを行うことなく、コンタクトピン123を制御端子4に確実に接触させることができる。その際に、制御端子4の端子部2bから上方に突出した部分に触ることがないので、制御端子4を不用意に曲げるようなことがない。
さらに、孔6は端子部2bの側面に形成されているので、検査の間、図6(a)に示すような保護ソケット13を端子部2bの上端に装着しておくことができる。保護ソケット13を装着した状態で検査を行うことにより、制御端子4の曲がりを確実に防止することができる。
また、図6(b)に示す保護ソケット14のように制御端子4の一部(数ミリ)が上方に突出するような構成にして、さらに短絡用ソケット15を保護ソケット14の上部に装着するようにしても良い。短絡用ソケット15を装着することにより、モジュール1の静電気破壊を防止することができる。また、検査時以外のときには、上述した検査用の孔6を利用して各制御端子4を短絡するようにしても良い。
なお、図7に示すように端子部2bの側面を大きくくり抜いて制御端子4を露出させてもコネクタピンを制御端子4に接触させることができるが、端子間に沿面放電が発生するおそれがあるので好ましくない。一方、本実施の形態では各制御端子4毎に孔6を形成しているため、端子間の沿面放電を確実に防止することができる。
上述した実施の形態では、ケース2から突出するように設けられた端子部2bから制御端子4が上方に突出するような構成としたが、制御端子4がケース2から直接突出している場合にも本発明を適用することができる。そして、そのような場合にはケース2の側面に孔6を形成すれば良い。
−第2の実施の形態−
図8は本発明の第2の実施の形態を示す図であり、(a)はモジュール1の斜視図で、(b)は(a)の制御端子4の部分を垂直に断面したC−C断面図である。なお、図1に示す他モジュール1と同様の部分には同一符号を付し、以下では異なる部分を中心に説明する。端子部2bには第1の実施の形態と同様に制御端子4が設けら、L形状に曲がった制御端子4の水平部4bがケース内に露出している。
図8は本発明の第2の実施の形態を示す図であり、(a)はモジュール1の斜視図で、(b)は(a)の制御端子4の部分を垂直に断面したC−C断面図である。なお、図1に示す他モジュール1と同様の部分には同一符号を付し、以下では異なる部分を中心に説明する。端子部2bには第1の実施の形態と同様に制御端子4が設けら、L形状に曲がった制御端子4の水平部4bがケース内に露出している。
図8(b)の断面図に示すように、本実施の形態ではコンタクトピン用の孔20をケース2の底面に形成した。すなわち、ケース底面から水平部4bに達する孔20が、各制御ピン4毎に設けられている。なお、図9は変形例を示したものであり、図8(b)と同様の断面図である。図9(a)に示す第1の変形例では、制御端子4をいったん端子部2b内の符号4aの部分で階段状に折り曲げ、その下方においてさらに右方向に折り曲げて形成された水平部4bをケース2内に延在させるようにしている。コンタクトピン用の孔21は制御端子4の階段状部4aの下部に垂直に形成され、孔21の開口はケース2の底面に開いている。
一方、図9(b)の第2の変形例では、図8(b)に示したものにおいて、制御端子4を挟んで孔20に対向する位置に樹脂材を伸延させて保持部22が形成されるようにした。この保持部22はケース2を構成する樹脂材を制御端子4上面に乗り上げるように成型したものであり、制御端子4の水平部4bをケース底部から離れないように固定している。
図8および図9に示すように、第2の実施の形態ではコネクタピン用の孔20,21は、ケース2の底面に貫通するように垂直に形成されている。以下では、図9(a)の第1の変形例について詳しく説明するが、図8,図9(b)の場合もほぼ同様である。
図10は第1の変形例のケース2を成形するための成形型23の一部を示す図であり、図2に示したものと同様の図である。制御端子4はCu系合金にニッケルメッキを施したものを型抜きし、さらにそれを折り曲げて、階段状部4aとケース2内に延在する水平部4bを形成する。そして、折り曲げられた制御端子4を図10に示すように成形型23にセットする。成形型23には、制御端子4の階段状部4aと対向する位置に円柱状の突起23aが垂直に形成されている。制御端子4を成形型23にセットすると、突起23aの端面は制御端子4の階段状部4aの下面に当接して密着する。
図10のように各制御端子4をセットした後に成形型23に樹脂を流し込み、樹脂を固化させるとケース2が形成される。固化した樹脂を成形型23から抜くと突起23aに相当するの部分が図9(a)の孔21として残り、その孔21の底部には制御端子4の階段状部4aの下面が露出することになる。なお、第1の実施の形態の場合と同様の理由により、孔21の底面はシリコンゲル5の上面よりも高い位置となるように設定される。
図11は、第2の実施の形態における測定ステージ32の斜視図である。測定ステージ32の場合も図3の測定ステージ12と同様に、モジュール1がセットされる載置部321と、測定ステージ32内に設けられて各開口322a〜322eから起きあがるように繰り出されるバスバー325とを備えている。載置部321には複数の孔323が垂直に形成されており、各孔323からは検査の際にコンタクトピン324が上方に突出される。
第1の実施の形態と同様に、測定ステージ32の載置部321にモジュール1をセットして不図示の操作部を操作すると、バスバー325が各開口322a〜322eからそれぞれ起きあがって各主端子3a〜3eに接続される(図12参照)。図13は図12の制御端子4の部分を垂直に断面したD−D断面図である。コンタクトピン324は、測定ステージ32の裏面に取り付けられた測定治具327に設けられている。
モジュール1を測定ステージ32の載置部321にセットすると、ケース2の裏面側に形成された孔21の位置と載置部321に形成された孔323の位置とが一致する。そのため、コンタクトピン324を測定ステージ32の孔323から繰り出すと、コンタクトピン324はケース2の孔21に挿入されて先端が制御端子4の階段状部4aの下面に接触する。コンタクトピン324は圧縮バネ326によって所定の力で押圧されるので、コンタクトピン324と制御端子4との接触が良好に保たれる。
なお、図9(b)に示した第2の変形例の場合には、水平部4bを挟んで孔20と反対側に保持部22を設けたので、コンタクトピン324を上方に繰り出して押圧したときに水平部4bが変形するようなことがない。
このように、第2の実施の形態の場合も、制御端子4用の保護ソケット14をモジュール1に装着した状態で、コンタクトピン324を制御端子4に接続することができる。その結果、検査工程において制御端子4を不用意に曲げてしまうのを防止することができる。また、第2の実施の形態のようにケース底面にコンタクトピン用の孔を形成する場合、制御端子4がケース中央付近から突出している場合でも、第1の実施の形態のようにケース側面に孔を形成する場合に比べて、制御端子4に達する孔を容易に形成することができる。
さらに、図9(a)の孔21のようにケース2の側壁部分に底面に垂直な孔を形成した場合、ケース裏面と制御端子4のコンタクト面との距離を大きくすることができるので、制御端子4とケース裏面との絶縁性を向上させることができる。
なお、上述した実施の形態では、パワーモジュールを例に説明したが、パワーモジュールに限らず半導体素子等が封入されたケースから端子ピンが突出している半導体装置であれば、本発明を適用することができる。また、本発明の特徴を損なわない限り、本発明は上記実施の形態に何ら限定されるものではない。
以上説明した実施の形態と特許請求の範囲の要素との対応において、制御端子4は端子ピンを、保持部22は請求項4の端子ピンの変形を防止する部材をそれぞれ構成する。
1 モジュール
2 ケース
2a 蓋
2b 端子部
3a〜3e 主端子
4 制御端子
4a 階段状部
4b 水平部
5 シリコンゲル
6,20,21,124,323 孔
8 半導体素子
12,32 測定ステージ
13,14 保護ソケット
22 保持部
123,324 コンタクトピン
2 ケース
2a 蓋
2b 端子部
3a〜3e 主端子
4 制御端子
4a 階段状部
4b 水平部
5 シリコンゲル
6,20,21,124,323 孔
8 半導体素子
12,32 測定ステージ
13,14 保護ソケット
22 保持部
123,324 コンタクトピン
Claims (5)
- ケース内に密封された半導体素子と、一部が前記ケースの表面から突出するように前記ケース内に埋め込まれ、前記半導体素子に電気的に接続された端子ピンとを備える半導体装置において、
前記ケースの外表面から前記端子ピンの前記ケース内に埋め込まれた部分に達する孔を設けたことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記孔を戦記端子ピン毎に設けたことを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
前記孔の外表面側開口を、前記ケースの端子ピン突出面を除く外表面であって前記端子ピンの周面と最も遠い面に形成したことを特徴とする半導体装置。 - 請求項1〜3のいずれかに記載の半導体装置において、
前記端子ピンを挟んで前記孔と反対側に、前記端子ピンの変形を防止する部材を設けたことを特徴とする半導体装置。 - 請求項1〜4のいずれかに記載の半導体装置において、
前記ケース内において前記半導体素子をゲル封止材で封止し、前記端子ピンの前記孔に露出する面の鉛直方向位置を前記ゲル封止材の上面よりも高くしたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004048033A JP2005243697A (ja) | 2004-02-24 | 2004-02-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004048033A JP2005243697A (ja) | 2004-02-24 | 2004-02-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005243697A true JP2005243697A (ja) | 2005-09-08 |
Family
ID=35025143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004048033A Pending JP2005243697A (ja) | 2004-02-24 | 2004-02-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005243697A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016004015A (ja) * | 2014-06-19 | 2016-01-12 | 富士電機株式会社 | 半導体試験装置 |
JP2016111028A (ja) * | 2014-12-02 | 2016-06-20 | 富士電機株式会社 | 半導体装置およびその製造方法 |
WO2018047659A1 (ja) * | 2016-09-07 | 2018-03-15 | 三菱電機株式会社 | 電力用半導体装置 |
JP7489933B2 (ja) | 2021-02-24 | 2024-05-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
-
2004
- 2004-02-24 JP JP2004048033A patent/JP2005243697A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016004015A (ja) * | 2014-06-19 | 2016-01-12 | 富士電機株式会社 | 半導体試験装置 |
JP2016111028A (ja) * | 2014-12-02 | 2016-06-20 | 富士電機株式会社 | 半導体装置およびその製造方法 |
WO2018047659A1 (ja) * | 2016-09-07 | 2018-03-15 | 三菱電機株式会社 | 電力用半導体装置 |
JPWO2018047659A1 (ja) * | 2016-09-07 | 2018-11-22 | 三菱電機株式会社 | 電力用半導体装置 |
JP7489933B2 (ja) | 2021-02-24 | 2024-05-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3124935B1 (en) | Sensor package | |
TWI397690B (zh) | 用於針對電子元件之測試裝置的構件及電子元件之測試方法 | |
CN103887273A (zh) | 半导体模块 | |
CN107818955B (zh) | 半导体模块及半导体模块的制造方法 | |
JP4908411B2 (ja) | 圧力センサ及びその製造方法 | |
CN102403298A (zh) | 用于半导体器件的引线框 | |
JP2007158216A (ja) | 半導体装置 | |
JP2009038077A (ja) | プリモールドパッケージ型半導体装置及びその製造方法、モールド樹脂体、プリモールドパッケージ、マイクロフォンチップパッケージ | |
CN104282634A (zh) | 半导体装置 | |
JP2004146166A (ja) | コネクタ | |
JP2005243697A (ja) | 半導体装置 | |
JP2667369B2 (ja) | Icカードの製造方法及びicカード | |
JP4742706B2 (ja) | 半導体装置及びその製造方法 | |
US6263563B1 (en) | Method of manufacturing and checking electronic components | |
JP2005191147A (ja) | 混成集積回路装置の製造方法 | |
JPH10242385A (ja) | 電力用混合集積回路装置 | |
JP3209120B2 (ja) | 圧力センサ | |
JP2009111319A (ja) | 半導体装置および半導体装置の検査方法 | |
JP2015037103A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2018166083A (ja) | 電子部品モジュール、及び電子部品モジュールの製造方法 | |
JP2007158217A (ja) | 半導体装置 | |
EP4123696A2 (en) | Power module | |
KR200457128Y1 (ko) | 반도체 통전 테스트장치 | |
JP2002134642A (ja) | ワイヤボンディング端子構造 | |
JP2004134624A (ja) | 電力用半導体装置 |