JP2005228899A - Semiconductor quantum dot, microwiring forming method, semiconductor device using the dot and the method, and method for manufacturing the device - Google Patents
Semiconductor quantum dot, microwiring forming method, semiconductor device using the dot and the method, and method for manufacturing the device Download PDFInfo
- Publication number
- JP2005228899A JP2005228899A JP2004035838A JP2004035838A JP2005228899A JP 2005228899 A JP2005228899 A JP 2005228899A JP 2004035838 A JP2004035838 A JP 2004035838A JP 2004035838 A JP2004035838 A JP 2004035838A JP 2005228899 A JP2005228899 A JP 2005228899A
- Authority
- JP
- Japan
- Prior art keywords
- quantum dot
- forming
- substrate
- fine hole
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体デバイス等の技術分野に用いられる、半導体量子ドットの形成方法及びこれを用いた半導体デバイス及びその製造方法等に関する。 The present invention relates to a method of forming semiconductor quantum dots used in the technical field of semiconductor devices and the like, a semiconductor device using the same, a manufacturing method thereof, and the like.
大きさが直径数ナノメートル乃至数百ナノメートル、高さ数ナノメートル乃至数十ナノメートルの半導体ナノ粒子（これを本明細書では「量子ドット（Ｑｕａｎｔｕｍ Ｄｏｔｓ）」という。）は特異的な量子効果特性を備えているため、この特性を利用した種々の半導体デバイスへの応用が期待されている。 A semiconductor nanoparticle having a diameter of several nanometers to several hundred nanometers and a height of several nanometers to several tens of nanometers (hereinafter referred to as “quantum dots”) is a specific quantum. Since it has an effect characteristic, application to various semiconductor devices using this characteristic is expected.
量子ドットは位置及び大きさの制御が難しく、研究の初期段階では位置及び大きさがランダムな量子ドットしか得られなかったが、近年では、位置及び大きさが精密に制御された量子ドットの形成方法が開発されつつある。 Quantum dots are difficult to control the position and size, and in the early stages of research, only quantum dots with random positions and sizes were obtained, but in recent years, quantum dots with precisely controlled positions and sizes have been formed. Methods are being developed.
その大部分は下地となるエキタキシャル半導体層の表面に、何らかの方法で位置制御された微細穴を設け、その微細穴に下地の半導体層と同種の半導体量子ドットをエピタキシャル成長させるというものである（例えば、特許文献１、特許文献２、特許文献３等参照）。
Most of them are provided with fine holes whose positions are controlled by some method on the surface of the underlying epitaxial semiconductor layer, and epitaxial growth of semiconductor quantum dots of the same type as the underlying semiconductor layer is performed in the fine holes (for example, , Patent Document 1,
ところで、本件発明者らはこれまでに、有機金属気相堆積法（以下、「ＭＯＣＶＤ法： Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ」という。）により、絶縁膜であるシリコン酸化膜上に酸化亜鉛［ＺｎＯ］の量子ドットが形成されうること（但し、位置及び大きさがランダムなものである。）を発見している（非特許文献１参照）。
また、その後の研究により、集束イオンビーム（ＦＩＢ：Ｆｏｒｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）により予めシリコン酸化膜に微細な溝を設け、この溝の内部にのみ選択的に酸化亜鉛の量子ドットが形成されうることをも見いだし、これを報告している（非特許文献２参照）。すなわち、本研究者らによるこれまでの最新の研究によれば、シリコン酸化膜上に酸化亜鉛の量子ドットを形成する技術は、線上に並べる制御すなわち１次元の位置制御までは可能となっていた。
By the way, the inventors of the present invention have so far made a quantum oxide of zinc oxide [ZnO] on a silicon oxide film, which is an insulating film, by a metal organic vapor deposition method (hereinafter referred to as “MOCVD method: Metalorganic Chemical Vapor Deposition”). It has been discovered that dots can be formed (however, the position and size are random) (see Non-Patent Document 1).
Further, as a result of subsequent research, a fine groove was previously formed in a silicon oxide film by a focused ion beam (FIB), and a quantum dot of zinc oxide could be selectively formed only inside the groove. It has been found and reported (see Non-Patent Document 2). In other words, according to the latest researches conducted so far by the present researchers, the technology for forming zinc oxide quantum dots on a silicon oxide film has been possible up to line-up control, that is, one-dimensional position control. .
しかし、実用的な量子効果デバイスを得るためには、平面にアレイ状に並べる制御すなわち２次元の位置制御及び大きさの制御方法を確立しなければならない。
本件発明らは、２次元位置を制御するために、シリコン酸化膜上に直径が約１００ｎｍ、深さ約５ｎｍ程度の微細穴を形成し、ＭＯＣＶＤ法により酸化亜鉛の量子ドットを形成することを試み実験を行っていた。
However, in order to obtain a practical quantum effect device, it is necessary to establish a control method of arranging in an array on a plane, that is, a two-dimensional position control and a size control method.
In order to control the two-dimensional position, the present inventors have tried to form a fine hole having a diameter of about 100 nm and a depth of about 5 nm on a silicon oxide film, and to form a zinc oxide quantum dot by MOCVD. I was conducting an experiment.
ところで、ＭＯＣＶＤ法は、それ自体、ほんのわずかな実験条件の違いによって結晶膜の成長が左右される非常に精密な技術であり、同装置は、原料となる元素を供給するガスの配管や反応装置部分の構造が複雑である上に、ガスの供給条件や反応温度などの設定により、無数の反応条件の組み合わせがあり、実用化に耐え得るような２次元位置及び大きさが精密に制御された酸化亜鉛の量子ドットを得ることは極めて困難な課題であった。 By the way, the MOCVD method itself is a very precise technology in which the growth of the crystal film is influenced by a slight difference in experimental conditions, and this apparatus is a gas pipe or reaction device for supplying an element as a raw material. In addition to the complicated structure of the part, there are numerous combinations of reaction conditions depending on the gas supply conditions and reaction temperature settings, and the two-dimensional position and size that can withstand practical use are precisely controlled. Obtaining zinc oxide quantum dots was a very difficult task.
しかし、本件発明者らは、無数の反応条件の中でも、特に、成長時の基板温度が、二次元位置及び大きさを制御する上で極めて重要なパラメータであるとの知見を見いだした。 However, the present inventors have found that the substrate temperature during growth is an extremely important parameter for controlling the two-dimensional position and size, among the myriad reaction conditions.
一方、量子ドットを形成する目的は、究極的には、量子効果デバイス（例えば、単電子トランジスタ、ナノ電界効果トランジスタ、或いは、発光デバイスへの応用）にある。そのための基礎技術として、形成された量子ドットと数十ナノメートル以下の距離に電極となる金属細線を形成することも重要となる。 On the other hand, the purpose of forming quantum dots is ultimately a quantum effect device (for example, application to a single electron transistor, a nano field effect transistor, or a light emitting device). As a basic technology for that purpose, it is also important to form a fine metal wire to be an electrode at a distance of several tens of nanometers or less from the formed quantum dots.
本発明は、上記知見及び考察に鑑みなされたものであり、第１に、２次元位置及び大きさが精密に制御された酸化亜鉛又は酸化亜鉛マグネシウム混晶［ＺｎｘＭｇ１−ｘＯ、但し０＜ｘ＜１］の量子ドットを形成する方法を提供すること、第２に、この方法を用いて製造した量子効果デバイス及びその製造方法を提供することをその主たる技術的課題とする。 The present invention has been made in view of the above knowledge and considerations. First, zinc oxide or zinc magnesium mixed crystal [Zn x Mg 1-x O, whose two-dimensional position and size are precisely controlled, provided that The main technical problem is to provide a method for forming 0 <x <1] quantum dots, and second, to provide a quantum effect device manufactured using this method and a method for manufacturing the quantum effect device.
本発明に係る量子ドットの形成方法は、表面に絶縁膜が形成された基板の表面に微細穴を形成する工程と、ジエチル亜鉛及び亜酸化窒素を出発材料として、有機金属気相成長法（ＭＯＣＶＤ法）により前記微細穴の内部に酸化亜鉛［ＺｎＯ］又は酸化亜鉛マグネシウム混晶［ＺｎｘＭｇ１−ｘＯ、但し０＜ｘ＜１］からなる半導体量子ドットを形成する工程とを含む量子ドットの形成方法であって、前記基板を所定の温度範囲に制御することにより、前記微細穴の内部にのみ半導体量子ドットを形成することを特徴とする。
この方法によると、酸化亜鉛［ＺｎＯ］又は酸化亜鉛マグネシウム混晶［ＺｎｘＭｇ１−ｘＯ、但し０＜ｘ＜１］からなる単結晶の半導体量子ドットを、二次元位置及び大きさを正確に制御して形成することができる。
The quantum dot forming method according to the present invention includes a step of forming a microhole in the surface of a substrate having an insulating film formed on the surface, and metal organic chemical vapor deposition (MOCVD) using diethyl zinc and nitrous oxide as starting materials. law) by zinc oxide inside of the fine hole [ZnO] or zinc oxide magnesium mixed crystal [Zn x Mg 1-x O , where 0 <x <1] quantum dots and a step of forming a semiconductor quantum dots of The semiconductor quantum dots are formed only inside the fine holes by controlling the substrate in a predetermined temperature range.
According to this method, a single crystal semiconductor quantum dot consisting of zinc oxide [ZnO] or zinc magnesium oxide mixed crystal [Zn x Mg 1-x O, where 0 <x <1] is accurately measured in two-dimensional position and size. It can be formed in a controlled manner.
この場合、温度範囲は、６１０℃以上７２０℃以下とすることが好ましい。この温度範囲に制御すれば、集束イオンビームで形成された微細穴１つにつき１つだけ量子ドットが形成された後、確実に成長（堆積）が停止する。 In this case, the temperature range is preferably 610 ° C. or higher and 720 ° C. or lower. If controlled within this temperature range, after only one quantum dot is formed for each fine hole formed by the focused ion beam, growth (deposition) is surely stopped.
なお、絶縁膜は、シリコン酸化膜であることが好ましい。熱酸化や化学気相成長法（ＣＶＤ法）などにより容易に形成できるためである。 Note that the insulating film is preferably a silicon oxide film. This is because it can be easily formed by thermal oxidation or chemical vapor deposition (CVD).
また、微細穴は集束イオンビームを点照射することにより形成されるようにしてもよい。集束イオンビームはコンピュータ制御により照射位置を極めて正確に決めることができ、かつ、照射面積はナノメートルオーダーという極めて小さい面積でスポット照射することができるためである。なお、微細穴を形成する場合は、真空中で照射することが好ましい。 The fine hole may be formed by spot irradiation with a focused ion beam. This is because the irradiation position of the focused ion beam can be determined very accurately by computer control, and the irradiation area can be spot-irradiated with an extremely small area of nanometer order. In addition, when forming a fine hole, it is preferable to irradiate in a vacuum.
本発明に係る配線形成方法は、表面に絶縁膜が形成された基板を金属を含むガス雰囲気中に設置して、集束イオンビームを照射し、前記照射位置を連続的に走査することにより、照射された部分にタングステン金属を堆積することを特徴とする。
上述のように集束イオンビームは照射位置を精密に制御できるとともに照射面積を小さくできるため、この方法によると、極めて細い配線（金属細線）を形成することができる。
In the wiring forming method according to the present invention, a substrate having an insulating film formed on a surface thereof is placed in a gas atmosphere containing a metal, irradiated with a focused ion beam, and the irradiation position is continuously scanned. Tungsten metal is deposited on the formed portion.
As described above, since the irradiation position of the focused ion beam can be precisely controlled and the irradiation area can be reduced, according to this method, extremely thin wiring (metal thin wire) can be formed.
この場合、金属を含むガスはヘキサカルボニルタングステンであり、堆積される金属はタングステンであることが考えられる。 In this case, it is considered that the gas containing metal is hexacarbonyltungsten and the deposited metal is tungsten.
本発明に係る単電子トランジスタは、表面に絶縁膜２が形成された基板１の上に微細穴４が設けられ、その内部に酸化亜鉛［ＺｎＯ］又は酸化亜鉛マグネシウム混晶［ＺｎｘＭｇ１−ｘＯ、但し０＜ｘ＜１］からなる半導体量子ドット５が形成され、前記量子ドット５の近傍であって前記量子ドットとトンネル接合する２つの金属細線電極８、８が設けられていることを特徴とする。
なお、「トンネル接合する」とは、量子ドットの近傍であってトンネル接合が形成される位置に金属細線電極を配置することを意味し、具体的には例えば約５０ｎｍ以下まで近接した状態を意味する。
これは、これまでにない新規な単電子トランジスタを提案するものである。しかも、微細穴が設けられた部位にのみ単電子トランジスタが形成されるため、制御性良く超高集積化が可能である。
Single electron transistor according to the present invention, the
“Tunnel junction” means that a metal wire electrode is arranged in the vicinity of a quantum dot and at a position where a tunnel junction is formed. Specifically, for example, it means a state close to about 50 nm or less. To do.
This proposes an unprecedented new single electron transistor. In addition, since the single-electron transistor is formed only in the portion where the fine hole is provided, ultrahigh integration can be achieved with good controllability.
本発明に係る単電子トランジスタの製造方法は、表面に絶縁膜２が形成された基板１の上に集束イオンビームを点照射することにより微細穴４を形成する工程と、前記微細穴４の内部に有機金属気相成長法（ＭＯＣＶＤ法）により前記微細穴の内部に酸化亜鉛ＺｎＯ又は酸化亜鉛マグネシウム混晶［ＺｎｘＭｇ１−ｘＯ、但し０＜ｘ＜１］からなる半導体量子ドット５を形成する工程と、前記半導体量子ドット５とトンネル接合する２つの金属細線電極８、８を形成する工程とを備えていることを特徴とする。
なお、半導体量子ドット５を形成する工程と、金属細線電極８、８を形成する工程とは、その順序を問わない。すなわち、金属細線電極８、８を形成した後に半導体量子ドット５を形成しても、その逆でもよい。このようにすることが可能となるのは、半導体量子ドット５と証紙細線電極８、８とはトンネル接合で接続されることになるため、物理的には数十ナノメートル離間しているからである。
The method for manufacturing a single-electron transistor according to the present invention includes a step of forming a
In addition, the process of forming the semiconductor
特に、前記金属細線８、８は、金属を含む気相化合物雰囲気下で集束イオンビームを照射することにより前記金属を堆積させるマスクレス配線形成方法を適用して形成することができる。この方法によると、従来のように電子ビームリソグラフィー法などによらず、コンピュータ制御により集束イオンビームの照射位置を制御するだけで金属細線を直接描画することができる。 In particular, the fine metal wires 8 and 8 can be formed by applying a maskless wiring forming method in which the metal is deposited by irradiating a focused ion beam in a gas phase compound atmosphere containing the metal. According to this method, a thin metal wire can be directly drawn only by controlling the irradiation position of the focused ion beam by computer control without using an electron beam lithography method or the like as in the prior art.
また、本発明に係るナノ電界効果トランジスタは、表面にゲート絶縁膜２が形成された半導体基板１の上に微細穴４が設けられ、その内部に酸化亜鉛［ＺｎＯ］又は酸化亜鉛マグネシウム混晶［ＺｎｘＭｇ１−ｘＯ、但し０＜ｘ＜１］からなる半導体量子ドット５が形成され、前記量子ドット５にオーミック接合する２つのソース及びドレイン電極用金属細線電極９、９が設けられ、さらに、前記基板の裏面にゲート電極１０が設けられていることを特徴とする。
なお、「オーミック接合する」とは、量子ドット５とオーミック接合が形成される金属からなる金属細線電極９、９とが物理的に直接接触しているという意味である。
これは、これまでにない新規な構造のナノ電界効果トランジスタを提案するものである。しかも、微細穴が設けられた部位にのみナノ電界効果トランジスタが形成されるため、制御性良く超高集積化が可能である。
In the nano field effect transistor according to the present invention, a
Note that “ohmic junction” means that the
This proposes a nano-field effect transistor with a novel structure that has never been seen before. In addition, since the nano field effect transistor is formed only in the portion where the fine hole is provided, ultra-high integration can be achieved with good controllability.
また、本発明に係るナノ電界効果トランジスタは、表面にゲート絶縁膜２が形成された基板１の上に集束イオンビームを点照射することにより微細穴４を形成する工程と、前記微細穴４の内部に有機金属気相成長法（ＭＯＣＶＤ法）により前記微細穴の内部に酸化亜鉛ＺｎＯ又は酸化亜鉛マグネシウム混晶［ＺｎｘＭｇ１−ｘＯ、但し０＜ｘ＜１］からなる半導体量子ドット５を形成する工程と、前記半導体量子ドット５に電気的に接触するソース及びドレイン用金属細線電極８、８を形成する工程と、前記基板１の裏面にゲート電極を形成する工程とを備えていることを特徴とする。
The nano field effect transistor according to the present invention includes a step of forming a
また、本発明に係る量子ドット発光デバイスは、表面にゲート絶縁膜２が形成された基板１の上に微細穴４が設けられ、その内部に第１のクラッド層１２と活性層１３と第２のクラッド層１４とが設けられたダブルへテロ構造の半導体量子ドット１１が形成され、前記第１及び第２のクラッド層１２、１３のそれぞれに、金属細線電極１５、１７が設けられていることを特徴とする。
特に、前記第１及び第２のクラッド層１２、１４はｎ型又はｐ型酸化亜鉛マグネシウム混晶［ＺｎｘＭｇ１−ｘＯ、但し０＜ｘ＜１］であり、前記活性層１３は酸化亜鉛［ＺｎＯ］であることが好ましい。
これは、これまでにない新規な量子ドット発光デバイスを提案するものである。
In addition, the quantum dot light emitting device according to the present invention is provided with the
In particular, the first and second cladding layers 12 and 14 are n-type or p-type zinc magnesium oxide mixed crystal [Zn x Mg 1-x O, where 0 <x <1], and the
This proposes an unprecedented new quantum dot light emitting device.
本発明に係る量子ドット発光デバイスの製造方法は、表面にゲート絶縁膜２が形成された基板１の上に集束イオンビームを点照射することにより微細穴４を形成する工程と、前記微細穴４の内部に有機金属気相成長法（ＭＯＣＶＤ法）により前記微細穴の内部に、活性層１３とこれを挟む第１及び第２のクラッド層１２、１４からなるダブルへテロ構造の半導体量子ドット１１を形成する工程と、前記第１及び第２のクラッド層１２、１４にそれぞれオーミック接合する金属細線電極１５、１７とを備えていることを特徴とする。
The method of manufacturing a quantum dot light emitting device according to the present invention includes a step of forming a
以上のようにすれば、極めて制御性良く、かつ、高効率の発光デバイス例えば単一量子ドットレーザー又はこれらをアレイ状に多数並べた量子ドットレーザが完成する。 In this way, a highly efficient light-emitting device with extremely good controllability, for example, a single quantum dot laser or a quantum dot laser in which a large number of these are arranged in an array is completed.
本発明に係る量子ドットの形成方法によると、二次元位置及び大きさが精密に制御された量子ドットを得ることができる。また、この方法を応用すると、単電子トランジスタやナノ電界効果トランジスタや量子ドット発光デバイスを得ることができる。 According to the quantum dot forming method of the present invention, it is possible to obtain a quantum dot whose two-dimensional position and size are precisely controlled. When this method is applied, a single electron transistor, a nano field effect transistor, or a quantum dot light emitting device can be obtained.
（第１の実施形態）−量子ドットの形成方法について−
本発明に係る量子ドットの形成方法は、主に２つのステップからなる。
(First Embodiment) -Method for Forming Quantum Dots-
The quantum dot forming method according to the present invention mainly includes two steps.
（１）微細穴形成工程
ａ．適用基板
本発明では、従来のように、半導体基板上に半導体量子ドットを形成するのではなく、絶縁膜上に、単結晶の半導体量子ドットを形成することを前提としている。
このため、実験では、単結晶シリコン基板（キャリア密度等は特に限定しない）の表面にシリコン酸化膜を形成した。シリコン酸化膜の形成方法には種々のものが考えられるが、例えば約１０００度でドライ酸化し膜厚は約１００ｎｍとした。
ｂ．微細穴の形成
このようにして得たシリコン酸化膜に、所定の位置に集束イオンビームを照射することにより、ナノメートルオーダーの微細穴を形成する。シリコン酸化膜上に掘られた微細穴の直径は上端部で約１００ｎｍ、深さは約５ｎｍとした。なお、このときの加速電圧は３０ｋｅＶ、ビーム電流は２００ｐＡであった。微細穴の二次元位置、大きさ、深さなどは、ＦＩＢ装置を適当に操作すれば自由に変更することが可能である。
(1) Fine hole forming step a. Applicable substrate The present invention is based on the premise that single-crystal semiconductor quantum dots are formed on an insulating film, instead of forming semiconductor quantum dots on a semiconductor substrate as in the prior art.
For this reason, in the experiment, a silicon oxide film was formed on the surface of a single crystal silicon substrate (carrier density and the like are not particularly limited). Various methods for forming the silicon oxide film are conceivable. For example, the silicon oxide film is dry-oxidized at about 1000 degrees to have a film thickness of about 100 nm.
b. Formation of microholes By irradiating the silicon oxide film thus obtained with a focused ion beam at a predetermined position, microholes on the order of nanometers are formed. The diameter of the fine hole dug on the silicon oxide film was about 100 nm at the upper end, and the depth was about 5 nm. At this time, the acceleration voltage was 30 keV, and the beam current was 200 pA. The two-dimensional position, size, depth, and the like of the microhole can be freely changed by appropriately operating the FIB apparatus.
（２）量子ドット形成工程
実験では、酸化亜鉛［ＺｎＯ］量子ドットを成長したが、酸化亜鉛のほかマグネシウム［Ｍｇ］が一部含まれる混晶体である酸化亜鉛マグネシウム［ＺｎｘＭｇ１−ｘＯ（０＜ｘ＜１）］などでもよい。本発明に係る量子ドットの形成方法は、従来のように下地のエピタキシャル半導体層の結晶性を引き継いでエピタキシャル成長するものではなく、ＭＯＣＶＤ法によりシリコン酸化膜のような無配向絶縁基板上に酸化亜鉛又は酸化亜鉛マグネシウム混晶［ＺｎｘＭｇ１−ｘＯ、但し０＜ｘ＜１］という半導体物質を「堆積」する技術である。
したがって、エピタキシャル成長などの結晶成長のように特定の下地層や特定の結晶構造を持つ部分のみに選択成長するといったことはなく、微細穴を形成した基板を用いても微細穴以外の場所に量子ドットが形成され易いため、各種パラメータ制御が極めて難しい。
(2) Quantum Dot Formation Step In the experiment, zinc oxide [ZnO] quantum dots were grown, but zinc oxide magnesium [Zn x Mg 1-x O, which is a mixed crystal containing a part of magnesium [Mg] in addition to zinc oxide. (0 <x <1)] may be used. The quantum dot forming method according to the present invention does not epitaxially grow by inheriting the crystallinity of the underlying epitaxial semiconductor layer as in the prior art, but is formed on a non-oriented insulating substrate such as a silicon oxide film by MOCVD. This is a technique for “depositing” a semiconductor material of zinc-magnesium oxide mixed crystal [Zn x Mg 1-x O, where 0 <x <1].
Therefore, unlike crystal growth such as epitaxial growth, selective growth is not performed only on a specific underlayer or a portion having a specific crystal structure, and even if a substrate having a microhole is used, quantum dots can be formed in places other than the microhole. Therefore, it is very difficult to control various parameters.
具体的な製造条件としては、ジエチル亜鉛［化学式（Ｃ２Ｈ５）２Ｚｎ］及び亜酸化窒素［化学式Ｎ2Ｏ］を出発物質として、窒素［Ｎ２］などのキャリアガス中で量子ドットを堆積させる。ジエチル亜鉛のガス流量は例えば１μｍｏｌ／ｍｉｎ、亜酸化窒素の流量は７０００μｍｏｌ／ｍｉｎ、窒素流量は１ｌ／ｍｉｎ、基板温度は約６５０℃とした。成長した量子ドットは上端部の直径が約５０ｎｍ、高さ約６ｎｍ程度であり、量子効果デバイスへの応用が可能なものが得られる。
なお、これらのパラメータのうち、特に重要なのが基板温度である。実験によれば、基板温度を６１０℃以上７２０℃以下、より望ましくは６３０℃以上７００℃とする点が重要である。基板温度が６００℃よりも小さいときは、微細穴以外の場所にも量子ドットが堆積されてしまい、位置及び大きさの制御は不可能となる。逆に、７５０℃よりも大きいと量子ドットが蒸発してしまい、堆積できない。
また、成長する量子ドットの粒径（上端部の直径）は成長条件により異なるが、デバイスへの応用を前提とした量子効果が得る程度の現実的な大きさとしては例えば２０ｎｍ乃至１００ｎｍであると考えられる。
As specific production conditions, diethyl zinc [chemical formula (C 2 H 5 ) 2 Zn] and nitrous oxide [chemical formula N 2 O] are used as starting materials, and quantum dots are formed in a carrier gas such as nitrogen [N 2 ]. Deposit. The gas flow rate of diethyl zinc was, for example, 1 μmol / min, the flow rate of nitrous oxide was 7000 μmol / min, the nitrogen flow rate was 1 l / min, and the substrate temperature was about 650 ° C. The grown quantum dots have an upper end diameter of about 50 nm and a height of about 6 nm, and can be applied to quantum effect devices.
Of these parameters, the substrate temperature is particularly important. According to experiments, it is important that the substrate temperature is 610 ° C. or higher and 720 ° C. or lower, more preferably 630 ° C. or higher and 700 ° C. When the substrate temperature is lower than 600 ° C., quantum dots are deposited in places other than the fine holes, and the position and size cannot be controlled. Conversely, if the temperature is higher than 750 ° C., the quantum dots evaporate and cannot be deposited.
In addition, the particle size (the diameter of the upper end) of the growing quantum dots varies depending on the growth conditions, but the realistic size to obtain a quantum effect on the premise of application to a device is, for example, 20 nm to 100 nm. Conceivable.
以上の工程により、二次元位置が制御された微細穴の内部にのみ選択的に大きさの均一な酸化亜鉛［ＺｎＯ］又は酸化亜鉛マグネシウム混晶［ＺｎｘＭｇ１−ｘＯ、但し０＜ｘ＜１］からなる半導体量子ドットを形成することができる。なお、その後の実験により、この方法により形成された酸化亜鉛半導体の結晶構造を透過型電子顕微鏡などにより調べるたところ、単結晶であることが明らかとなった。 Through the above-described steps, the zinc oxide [ZnO] or the zinc oxide magnesium mixed crystal [Zn x Mg 1-x O, which has a uniform size selectively only inside the fine hole whose two-dimensional position is controlled, where 0 <x A semiconductor quantum dot comprising <1> can be formed. Subsequent experiments revealed that the crystal structure of the zinc oxide semiconductor formed by this method was a single crystal when examined with a transmission electron microscope or the like.
（第２の実施形態）−金属細線（配線）の形成方法−
以上のように、２次元位置及び大きさが精密に制御された量子ドットが得られたとしても、これを利用して量子効果デバイスに応用するためには、量子ドットと直接接触する、或いは、ごく近接した位置（例えば数十ナノメートル隔てた位置）に、微細な配線を形成する技術が不可欠である。しかし、量子ドットに対する配線形成技術は意外なほど困難である。
本件発明者らは、量子ドット形成の第１工程で用いた集束イオンビームを、今度は配線形成工程に応用する方法を思いついた。
Second Embodiment-Method for Forming Metal Fine Wire (Wiring)-
As described above, even if a quantum dot whose two-dimensional position and size are precisely controlled is obtained, in order to apply it to a quantum effect device using this, it is in direct contact with the quantum dot, or A technique for forming a fine wiring at an extremely close position (for example, a position separated by several tens of nanometers) is indispensable. However, the wiring formation technology for quantum dots is surprisingly difficult.
The present inventors have come up with a method of applying the focused ion beam used in the first step of quantum dot formation to the wiring formation step.
すなわち、集束イオンビームによるタングステン堆積は、条件の設定次第では極めて微細な配線（金属細線）が形成されるため、これを量子ドットへのコンタクトのための極微細配線（金属細線）形成という用途に用いた。より具体的には、表面に絶縁膜が形成された基板をタングステンを含むガス（例えば、ヘキサカルボニルタングステン）雰囲気中に設置して、集束イオンビームを照射し、前記照射位置を連続的に走査することにより、照射された部分にタングステン金属を堆積する。 That is, tungsten deposition by focused ion beam forms extremely fine wiring (metal thin wire) depending on the setting of conditions, and this is used for the formation of ultra fine wiring (metal thin wire) for contact with quantum dots. Using. More specifically, a substrate having an insulating film formed on the surface is placed in an atmosphere containing tungsten (for example, hexacarbonyltungsten), irradiated with a focused ion beam, and continuously scanning the irradiation position. Thus, tungsten metal is deposited on the irradiated portion.
従来、量子ドットへの電気配線は電子ビームリソグラフィーで行われ、複雑なプロセスを必要とした。しかし、この方法によれば、集束イオンビームという極めて簡単なプロセスで、約５０ｎｍ程度の幅を持つタングステン堆積膜が得られる。なお、膜厚は照射時間を増大させることにより、制御可能である。
このように、本実施形態に係る金属細線（配線）の形成方法は、上述した第１の実施形態に係る量子ドットの形成方法とのプロセスの整合性が良く、同一のＦＩＢ装置を用いればプロセスの簡略化を図ることができるという利点もある。
Conventionally, electrical wiring to quantum dots has been performed by electron beam lithography, requiring a complicated process. However, according to this method, a tungsten deposition film having a width of about 50 nm can be obtained by a very simple process called a focused ion beam. The film thickness can be controlled by increasing the irradiation time.
As described above, the method of forming the fine metal wire (wiring) according to the present embodiment has good process consistency with the method of forming the quantum dots according to the first embodiment described above, and the process is the same if the same FIB apparatus is used. There is also an advantage that simplification can be achieved.
（第３の実施形態）−単電子トランジスタの製造方法−
ここで、図１及び図２を用いて、単電子トランジスタの製造方法について説明する。図１（ａ）は、シリコン基板１の表面を熱酸化して、シリコン酸化膜２を形成したことを示している。シリコン酸化膜２の厚さは例えば約１００ｎｍとする。
(Third Embodiment) -Single Electron Transistor Manufacturing Method-
Here, a method for manufacturing a single-electron transistor will be described with reference to FIGS. FIG. 1A shows that the surface of the silicon substrate 1 is thermally oxidized to form a
次に、集束イオンビーム３をこの基板１の表面スポット照射することにより、シリコン酸化膜２の表面に微細穴４を形成する。図１（ｂ）はこの様子を示している。微細穴４は、上端部の直径が約１００ｎｍ、深さが５ｎｍである。このため、微細穴４は下地のシリコン基板１には達してない。なお、集束イオンビーム３の照射条件は、例えば加速電圧３０ｋｅＶ、ビーム電流２００ｐＡとする。
Next,
次に、ＭＯＣＶＤチャンバーにこの基板１を設置し、ジエチル亜鉛及び亜酸化窒素を原料ガスとして、窒素キャリアガス中で酸化亜鉛半導体又は酸化亜鉛マグネシウム混晶［ＺｎｘＭｇ１−ｘＯ、但し０＜ｘ＜１］半導体の量子ドットを形成する。ジエチル亜鉛のガス流量は例えば１μｍｏｌ／ｍｉｎ、亜酸化窒素の流量は７０００μｍｏｌ／ｍｉｎ、窒素流量は１ｌ／ｍｉｎ、基板温度は約６５０℃とした。実際に成長した量子ドットを計測すると、直径約５０ｎｍ、高さ約６ｎｍ程度であり、図１（ｃ）に示すように、先に形成した微細穴１つに対し１つの酸化亜鉛半導体の量子ドットが形成され、その他の部分に量子ドットが形成されることはなかった。 Next, this substrate 1 is placed in a MOCVD chamber, and zinc zinc semiconductor or zinc magnesium mixed crystal [Zn x Mg 1-x O, where 0 < x <1] Semiconductor quantum dots are formed. The gas flow rate of diethyl zinc was, for example, 1 μmol / min, the flow rate of nitrous oxide was 7000 μmol / min, the nitrogen flow rate was 1 l / min, and the substrate temperature was about 650 ° C. When the actually grown quantum dots are measured, the diameter is about 50 nm and the height is about 6 nm. As shown in FIG. 1 (c), one quantum dot of zinc oxide semiconductor is formed for each fine hole formed earlier. The quantum dots were not formed in other portions.
なお、これらのパラメータのうち、特に重要なのが基板温度である点、基板温度を６１０℃以上７２０℃以下望ましくは６３０℃以上７００℃以下とする点が重要である点は、第１の実施形態で上述した通りである。 Of these parameters, the most important point is the substrate temperature, and the important point is that the substrate temperature is 610 ° C. or higher and 720 ° C. or lower, preferably 630 ° C. or higher and 700 ° C. or lower. As described above.
図２（ａ）及び図２（ｂ）は配線形成工程が終了した状態を説明するための図である。図２（ａ）は完成した単電子トランジスタの斜視図、図２（ｂ）はこれを正面から見た図である。
図１（ｃ）の状態から、次は、公知のフォトリソグラフィー法によって、先ほど形成した量子ドットの近傍に例えばアルミニウム電極７を形成し、さらに、集束イオンビームチャンバーにこの基板を設置し、タングステンを含む化合物ガス例えばヘキサカルボニルタングステンを導入し、集束イオンビームを電極７の端部から量子ドット５からの距離が約５０ｎｍ以内の位置（トンネル接合が形成される距離）まで走査（スキャン）し、これによって、タングステン電極（金属細線電極）８を堆積する。なお、集束イオンビームの条件は、加速電圧が例えば３０ｋｅＶ、ビーム電流が４８ｐＡとする。
FIG. 2A and FIG. 2B are diagrams for explaining a state where the wiring formation process is completed. 2A is a perspective view of the completed single-electron transistor, and FIG. 2B is a front view thereof.
From the state of FIG. 1C, next, for example, an
ちなみに、タングステンは、集束イオンビームが照射されたところだけに堆積されるため、リソグラフィーなどによるパターニングといった工程は一切不要ないわゆるマスクレス加工であり、実際の量産プロセスでは極めて有効な手段となる。 Incidentally, since tungsten is deposited only where the focused ion beam is irradiated, it is a so-called maskless process that does not require any patterning process such as lithography, and is an extremely effective means in an actual mass production process.
以上のようにして、表面に絶縁膜２が形成された半導体基板上１に酸化亜鉛［ＺｎＯ］の単結晶の半導体量子ドット５が二次元位置を精密に制御して形成され、かつ、前記量子ドットの近傍（量子ドットに接触しない位置、例えば約５０ｎｍ隔てた位置）に金属細線電極８を設けた単電子トランジスタが完成する。なお、従来のように単結晶半導体層の上ではなく、非晶質の絶縁膜上に、単結晶の酸化亜鉛からなる単電子トランジスタを形成した点は特筆すべきものと考えられる。
As described above, the single crystal
上記一連の単電子トランジスタ製造方法はトンネル接合の条件を満たしながら従来技術と比較して顕著に高い電子保持特性と生産性とを両立することに成功している。これらの方法は、後述するナノ電界効果トランジスタの製造方法や、ナノ発光デバイスの製造方法に応用することもできる。 The above series of single-electron transistor manufacturing methods have succeeded in achieving both remarkably high electron retention characteristics and productivity as compared with the prior art while satisfying the tunnel junction conditions. These methods can also be applied to a method for producing a nano field effect transistor described later and a method for producing a nano light emitting device.
なお、微細穴４の形成後、量子ドット形成の前に、先に配線（金属細線）を形成しておき、その後、ＭＯＣＶＤ法により量子ドットを形成するようにしてもよい。
Note that after the formation of the
図１及び図２では、１つの単電子トランジスタを製造するプロセスを示したが、本実施形態は１つの基板上に多数の単電子トランジスタを形成することをも当然に想定したものである。実際、集束イオンビームをコンピュータ制御により一定のパターンでスポット照射を繰り返すように走査（スキャン）することによって、１つの基板上の約５００μｍ四方の領域に周期的な微細穴を例えば１０万個以上形成することにも成功している。 1 and 2 show a process for manufacturing one single-electron transistor, this embodiment naturally assumes that a large number of single-electron transistors are formed on one substrate. Actually, by scanning the focused ion beam so as to repeat the spot irradiation in a fixed pattern by computer control, for example, 100,000 or more periodic fine holes are formed in an area of about 500 μm square on one substrate. Has also been successful.
すなわち、本発明に係る単電子トランジスタはこれを集積化した超高密集積デバイス、また、その応用分野としての超高密度メモリや超高速コンピュータなどへの応用が期待される。 That is, the single-electron transistor according to the present invention is expected to be applied to an ultra-high density integrated device in which the single-electron transistor is integrated, and an ultra-high density memory, an ultra-high speed computer, and the like as its application field.
（第３の実施形態の変形例）−ナノ電界効果トランジスタの製造方法−
次に、ナノ電界効果トランジスタの製造方法について説明する。なお、ナノ電界効果トランジスタの製造方法についても、先に示した単電子トランジスタの製造方法に関する図１（ａ）乃至図１（ｃ）までは同様の工程であり、基板のキャリア密度及び表面のシリコン酸化膜の膜厚が異なるだけであるため、図１（ａ）乃至図１（ｃ）までの工程図を援用する。
(Modification of Third Embodiment)-Manufacturing Method of Nano Field Effect Transistor-
Next, the manufacturing method of a nano field effect transistor is demonstrated. The nano-field effect transistor manufacturing method is the same as that shown in FIGS. 1A to 1C for the single-electron transistor manufacturing method described above. Since only the thicknesses of the oxide films are different, the process diagrams from FIG. 1A to FIG.
はじめに、低抵抗シリコン基板（キャリア密度１ｘ１０１９ｃｍ−３ 乃至１ｘ１０２０ｃｍ−３ ）１を熱酸化して、表面にゲート絶縁膜となる例えば厚さ１０ｎｍ程度のシリコン酸化膜２を形成する。なお、シリコン酸化膜２は、上述の単電子トランジスタの場合とは異なり、ゲート絶縁膜としての意味を持つため、欠陥準位密度が低い熱酸化シリコン膜などが好ましい。
次に、集束イオンビーム３をこの基板１の表面スポット照射することにより、シリコン酸化膜２の表面に微細穴４を形成する。図１（ｂ）はこの様子を示している。微細穴４は、上端部の直径が約１００ｎｍ、深さが５ｎｍである。このため、微細穴４は下地のシリコン基板１には達してない。なお、集束イオンビーム３の照射条件は、例えば加速電圧３０ｋｅＶ、ビーム電流２００ｐＡとする。
First, a low-resistance silicon substrate (carrier density 1 × 10 19 cm −3 to 1 × 10 20 cm −3 ) 1 is thermally oxidized to form, for example, a
Next,
次に、ＭＯＣＶＤチャンバーにこの基板１を設置し、ジエチル亜鉛及び亜酸化窒素を原料ガスとして、窒素キャリアガス中で酸化亜鉛半導体の量子ドットを形成する。ジエチル亜鉛のガス流量は例えば１μｍｏｌ／ｍｉｎ、亜酸化窒素の流量は７０００μｍｏｌ／ｍｉｎ、窒素流量は１ｌ／ｍｉｎ、基板温度は約６５０℃とした。実際に成長した量子ドットを計測すると、直径約５０ｎｍ、高さ約６ｎｍ程度であり、図１（ｃ）に示すように、先に形成した微細穴１つに対し１つの酸化亜鉛半導体の量子ドットが形成され、その他の部分に量子ドットが形成されることはなかった。 Next, the substrate 1 is placed in an MOCVD chamber, and zinc oxide semiconductor quantum dots are formed in a nitrogen carrier gas using diethyl zinc and nitrous oxide as source gases. The gas flow rate of diethyl zinc was, for example, 1 μmol / min, the flow rate of nitrous oxide was 7000 μmol / min, the nitrogen flow rate was 1 l / min, and the substrate temperature was about 650 ° C. When the actually grown quantum dots are measured, the diameter is about 50 nm and the height is about 6 nm. As shown in FIG. 1 (c), one quantum dot of zinc oxide semiconductor is formed for each fine hole formed earlier. The quantum dots were not formed in other portions.
なお、これらのパラメータのうち、特に重要なのが基板温度である点、基板温度を６１０℃以上７２０℃以下、より望ましくは６３０℃以上７００℃とする点が重要である点は、第１の実施形態で上述した通りである。 Of these parameters, the point that the substrate temperature is particularly important and the point that the substrate temperature is 610 ° C. or higher and 720 ° C. or lower, more preferably 630 ° C. or higher and 700 ° C. are important. The form is as described above.
図３（ａ）及び図３（ｂ）は配線形成工程が終了した状態を説明するための図である。図３（ａ）は完成したナノ電界効果トランジスタの斜視図、図３（ｂ）はこれを正面から見た図である。
図１（ｃ）の状態から、次は、公知のフォトリソグラフィー法によって、先ほど形成した量子ドットの近傍に例えばアルミニウム電極７を形成し、さらに、集束イオンビームチャンバーにこの基板を設置する。ここまでは、第３の実施形態と同様である。
FIG. 3A and FIG. 3B are diagrams for explaining a state where the wiring formation process is completed. FIG. 3A is a perspective view of the completed nano field effect transistor, and FIG. 3B is a front view thereof.
From the state of FIG. 1C, next, for example, an
次に、集束イオンビームチャンバーに、タングステンを含む化合物ガス例えばヘキサカルボニルタングステンを導入し、集束イオンビームを電極７の端部から量子ドット５に完全に接する位置まで走査（スキャン）し、これによって、タングステン電極（金属細線電極）８を堆積する。なお、集束イオンビームの条件は、加速電圧が例えば３０ｋｅＶ、ビーム電流が４８ｐＡとする。
Next, a compound gas containing tungsten, such as hexacarbonyl tungsten, is introduced into the focused ion beam chamber, and the focused ion beam is scanned from the end of the
最後に、シリコン基板１の裏面（量子ドットが形成された面と反対側）に例えばアルミニウムなどのゲート電極１０を形成する。 Finally, a gate electrode 10 such as aluminum is formed on the back surface of the silicon substrate 1 (the side opposite to the surface on which the quantum dots are formed).
以上のようにして、表面に絶縁膜２が形成された半導体基板上１に酸化亜鉛［ＺｎＯ］又はこれを主成分とする単結晶の半導体量子ドット５が形成され、前記量子ドット（前記量子ドットに完全に接触する位置）に金属細線電極８が設けられ、さらに、ゲート電極を備えたことを特徴とするナノ電界効果トランジスタが完成する。なお、この第３の実施形態の変形例では、基板１は「半導体基板（例えば、シリコン基板）」であることが必要であるが、その他の実施形態（第１乃至第３及び第４の実施形態）では、「基板」は必ずしも半導体基板である必要はない。
As described above, zinc oxide [ZnO] or a single crystal
なお、援用する図１、図２、及び、図３では、１つのナノ電界効果トランジスタを製造するプロセスを示したが、本実施形態は量産プロセスを前提として１つの基板上に多数のナノ電界効果トランジスタを形成することをも当然に想定したものである。したがって、本発明に係るナノ電界効果トランジスタはこれを集積化した超高密集積デバイス、また、その応用分野としての超高密度メモリや超高速コンピュータなどへの応用が期待される。 1, 2, and 3, which illustrate the process of manufacturing one nano field effect transistor, the present embodiment is based on a large number of nano field effects on one substrate on the premise of a mass production process. Naturally, it is assumed that a transistor is formed. Therefore, the nano field effect transistor according to the present invention is expected to be applied to an ultra-high density integrated device in which the nano field effect transistor is integrated, and an ultra-high density memory, an ultra-high speed computer, etc. as its application field.
（第４の実施形態）−ナノ発光デバイスの製造方法−
次に、ナノ発光デバイスの製造方法について説明する。なお、ナノ発光デバイスとは、直径数十ナノメートルの量子ドットから発光する、ナノレーザー発振素子或いはナノ発光ダイオードなどを意味する。
(Fourth embodiment)-Manufacturing method of nano light emitting device-
Next, the manufacturing method of a nano light-emitting device is demonstrated. The nano light emitting device means a nano laser oscillation element or a nano light emitting diode that emits light from a quantum dot having a diameter of several tens of nanometers.
（１）微細穴形成工程
表面に絶縁膜が形成された基板の表面に微細穴を形成するまでの工程（図１（ａ）乃至図１（ｂ））は、第１の実施形態と同様であるため、これを援用する。
(1) Fine hole forming step The steps (FIGS. 1A to 1B) until the fine hole is formed on the surface of the substrate having the insulating film formed on the surface are the same as those in the first embodiment. Because there is, this is used.
（２）量子ドット形成工程
図４（ａ）は、ジエチル亜鉛、ビス（シクロペンタジエニル）マグネシウム［化学式（Ｃ２Ｈ５）２Ｍｇ］、亜酸化窒素を原料ガスとして、窒素キャリアガス中で発光デバイス用酸化亜鉛ナノドット１１を形成した状態を示している。この発光デバイス用酸化亜鉛ナノドット１１は、ｎ型ＺｎＭｇＯ（１２）、無添加ＺｎＯ １３、ｐ型ＺｎＭｇＯ １４の３層から形成されたダブルへテロ構造となっている。無添加ＺｎＯはダブルへテロ構造における発光層となり、これを挟むｎ型及びｐ型ＺｎＭｇＯはクラッド層とよばれる。
このうち、無添加ＺｎＯとは、積極的に伝導性制御物質を導入しないことを意味するものであり、第１の実施形態などで示した量子ドット形成工程の条件を適用することができる。
ｎ型ＺｎＭｇＯにおけるｎ型伝導性制御物質としては、例えば、インジウム［Ｉｎ］やアルミニウム［Ａｌ］などが考えられ、これらは、ＭＯＣＶＤ装置にトリメチルインジウム［化学式（ＣＨ３）３Ｉｎ］やトリメチルアルミニウム［化学式（ＣＨ３）３Ａｌ］などのガスとして導入する。
ｐ型ＺｎＭｇＯにおけるｐ型伝導性制御物質としては、例えば、リン［Ｐ］や窒素［Ｎ］などが考えられ、これらは、ＭＯＣＶＤ装置にトリエチルリン［化学式（Ｃ２Ｈ５）３Ｐ］やアンモニア［化学式ＮＨ３］などのガスとして導入する。
(2) Quantum Dot Formation Step FIG. 4 (a) shows a case where diethyl zinc, bis (cyclopentadienyl) magnesium [chemical formula (C 2 H 5 ) 2 Mg], nitrous oxide is used as a source gas in a nitrogen carrier gas. The state which formed the zinc oxide nanodot 11 for light emitting devices is shown. This zinc oxide nanodot 11 for a light emitting device has a double heterostructure formed from three layers of n-type ZnMgO (12), additive-
Among these, additive-free ZnO means that the conductivity control substance is not positively introduced, and the conditions of the quantum dot formation process shown in the first embodiment and the like can be applied.
As the n-type conductivity controlling material in n-type ZnMgO, for example, indium [In], aluminum [Al], and the like are conceivable. These are added to the MOCVD apparatus by using trimethylindium [chemical formula (CH 3 ) 3 In] or trimethylaluminum [ introduced as a gas, such as formula (CH 3) 3 Al].
As a p-type conductivity control substance in p-type ZnMgO, for example, phosphorus [P], nitrogen [N], and the like can be considered, and these are used in an MOCVD apparatus with triethyl phosphorus [chemical formula (C 2 H 5 ) 3 P] or ammonia. introduced as a gas, such as [chemical formula NH 3].
（３）ナノ配線電極（金属細線電極）形成工程
本発明に係るナノ発光デバイスを製造する上で重要なことは、少なくとも３層構造の微細な（直径数十ｎｍ、高さ数ｎｍで島状の）量子ドットの中心に位置する発光層を挟む上側及び下側半導体層とを確実に電気的に接続するための、ナノコンタクト配線を形成しなければならない点である。これは、本発明に係る量子ドットは、絶縁膜上に形成されているため、基板側から電極をとることができないからである。このように基板の主面（発光面）からコンタクトをとる方式は、裏面から電極をとる形式と比較して、単一量子ドットレーザーを整然と多数配置したアレー型レーザー（いわゆる量子ドットレーザ、又は面発光デバイス）などにも適している。
図４（ｂ）はナノ配線完成後の基板断面図、図４（ｃ）は正面図を表している。これらを参照して以下説明する。
(3) Nano-wiring electrode (metal thin wire electrode) formation step What is important in manufacturing the nano-light-emitting device according to the present invention is that it has at least a three-layer structure (several tens of nm in diameter and several nm in height) In this case, a nanocontact wiring must be formed to reliably connect the upper and lower semiconductor layers sandwiching the light emitting layer located at the center of the quantum dot. This is because the quantum dots according to the present invention are formed on the insulating film, and thus cannot take electrodes from the substrate side. In this way, the method of making contact from the main surface (light emitting surface) of the substrate is an array type laser (so-called quantum dot laser or surface) in which a large number of single quantum dot lasers are arranged in an orderly manner compared to the type of taking electrodes from the back surface. Suitable for light emitting devices).
FIG. 4B shows a cross-sectional view of the substrate after the completion of nano wiring, and FIG. 4C shows a front view. This will be described below with reference to these.
３−１ ｐ型コンタクトの形成
公知のフォトリソグラフィー法によって、先ほど形成した量子ドットの近傍に例えばアルミニウム電極７を形成し、さらに、集束イオンビームチャンバーにこの基板を設置し、タングステンを含む化合物ガス例えばヘキサカルボニルタングステンを導入し、集束イオンビームを電極７の端部から量子ドット１１のｐ型領域（ｐ型ＺｎＭｇＯ １４）に接する位置まで走査（スキャン）し、これによって、タングステン電極（金属細線電極）１５を堆積し、ｐ型コンタクトを形成する。 なお、集束イオンビームの条件は、加速電圧が例えば３０ｋｅＶ、ビーム電流が４８ｐＡとする。
3-1 Formation of p-type contact By a known photolithography method, for example, an
３−２ ｎ型コンタクトの形成
ｎ型コンタクトを形成するためには、下部電極となるｐ型コンタクト１５及び発光層となる無添加ＺｎＯ １３とショートしないように、まず、絶縁層１６は、例えばＳｉＯ２を堆積する。この絶縁層１６の形成工程にも、集束イオンビームを用いることが可能である。
具体的には、集束イオンビーム装置のチャンバーに、シリコン及び酸素を含む化合物ガス（例えば、テトラエトキシシラン［化学式Ｓｉ（ＯＣ２Ｈ５）４］）を導入し、次いで、集束イオンビームをナノドットの近傍で走査（スキャン）し、照射部分にＳｉＯ２を堆積させる。
次に、タングステンを含む化合物ガス例えばヘキサカルボニルタングステンを導入し、集束イオンビームを電極７の端部から量子ドット１１のｎ型領域（ｎ型ＺｎＭｇＯ １３）に接する位置まで走査（スキャン）し、これによって、タングステン電極（金属細線電極）１７を堆積し、ｎ型コンタクトを形成する。なお、集束イオンビームの条件は、加速電圧が例えば３０ｋｅＶ、ビーム電流が４８ｐＡとする。
3-2 Formation of n-type contact In order to form an n-type contact, first, the insulating
Specifically, a compound gas containing silicon and oxygen (for example, tetraethoxysilane [chemical formula Si (OC 2 H 5 ) 4 ]) is introduced into the chamber of the focused ion beam apparatus, and then the focused ion beam is applied to the nanodots. Scanning is performed in the vicinity, and SiO 2 is deposited on the irradiated portion.
Next, a compound gas containing tungsten, such as hexacarbonyl tungsten, is introduced, and the focused ion beam is scanned from the end of the
以上のような工程により、二次元位置（すなわち密度）及び大きさを精密に制御した例えば直径２０ｎｍの領域から発光するナノレーザー（量子ドットレーザー）を、絶縁膜上に形成することができる。 Through the steps as described above, a nanolaser (quantum dot laser) that emits light from a region having a diameter of, for example, 20 nm with precisely controlled two-dimensional position (that is, density) and size can be formed on the insulating film.
本発明に係る量子ドットの形成方法は、環境に優しい酸化亜鉛半導体を用いつつ、簡単なプロセスで性能の優れた単電子トランジスタやナノ電界効果トランジスタ、ナノ発光デバイスなど幅広い応用が可能な基本技術である。
本発明に係る単電子トランジスタは、これを集積化した超高密集積デバイス、また、その応用分野としての超高密度メモリや超高速コンピュータなどへの応用が期待される。また、本発明に係る電界効果トランジスタ及び発光デバイスは、その応用分野としてのナノ電子回路、マイクロリサージェシステム、バイオチップ、マイクロ電子技術システム（ＭＥＭＳ：Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）など、種々の応用が期待される。
以上のように、本発明の産業上の利用可能性は極めて大きい。
The method of forming quantum dots according to the present invention is a basic technology that can be applied to a wide range of applications, such as single-electron transistors, nano-field effect transistors, and nano-light-emitting devices, which use an environmentally friendly zinc oxide semiconductor and have excellent performance with a simple process. is there.
The single-electron transistor according to the present invention is expected to be applied to an ultra-high density integrated device in which the single-electron transistor is integrated, an ultra-high density memory, an ultra-high speed computer, and the like as its application field. In addition, the field effect transistor and the light emitting device according to the present invention are expected to be applied in various applications such as nanoelectronic circuits, microresurgery systems, biochips, and microelectronic mechanical systems (MEMS). Is done.
As described above, the industrial applicability of the present invention is extremely large.
１ 基板
２ 絶縁膜
３ 集束イオンビーム
４ 微細穴
５ 量子ドット
６ 微細穴以外の絶縁膜表面
７ アルミニウム電極
８ タングステン電極（金属細線電極）
９ タングステン電極
１０ アルミニウム電極
１１ 量子ドット（ダブルへテロ構造）
１２ クラッド層（ｎ型ＺｎＭｇＯ）
１３ 活性層（ＺｎＯ）
１４ クラッド層（ｐ型ＺｎＭｇＯ）
１５ タングステン電極（金属細線電極）
１６ 絶縁層（ＳｉＯ２）
１７ タングステン電極（金属細線電極）
DESCRIPTION OF SYMBOLS 1
9 Tungsten electrode 10 Aluminum electrode 11 Quantum dot (double heterostructure)
12 Cladding layer (n-type ZnMgO)
13 Active layer (ZnO)
14 Cladding layer (p-type ZnMgO)
15 Tungsten electrode (metal wire electrode)
16 Insulating layer (SiO 2 )
17 Tungsten electrode (metal wire electrode)
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004035838A JP2005228899A (en) | 2004-02-13 | 2004-02-13 | Semiconductor quantum dot, microwiring forming method, semiconductor device using the dot and the method, and method for manufacturing the device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004035838A JP2005228899A (en) | 2004-02-13 | 2004-02-13 | Semiconductor quantum dot, microwiring forming method, semiconductor device using the dot and the method, and method for manufacturing the device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005228899A true JP2005228899A (en) | 2005-08-25 |
Family
ID=35003373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004035838A Pending JP2005228899A (en) | 2004-02-13 | 2004-02-13 | Semiconductor quantum dot, microwiring forming method, semiconductor device using the dot and the method, and method for manufacturing the device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005228899A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7732806B2 (en) * | 2005-05-30 | 2010-06-08 | Kabushiki Kaisha Toshiba | Refractive index variable element |
| JP2013138249A (en) * | 2007-05-01 | 2013-07-11 | Exalos Ag | Light source and device |
| JP2013219343A (en) * | 2012-03-14 | 2013-10-24 | National Institute Of Advanced Industrial & Technology | Light emitting diode |
| CN108767051A (en) * | 2018-06-21 | 2018-11-06 | 湖北大学 | A kind of visible light-sensitive transistor and preparation method thereof |
| WO2019196778A1 (en) * | 2018-04-12 | 2019-10-17 | 京东方科技集团股份有限公司 | Quantum dot light-emitting diode and manufacturing method therefor, and display device |
| CN110635029A (en) * | 2019-09-17 | 2019-12-31 | 天津理工大学 | Dual-band optical encryption resistive random access memory and preparation method, writing method and reading method thereof |
-
2004
- 2004-02-13 JP JP2004035838A patent/JP2005228899A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7732806B2 (en) * | 2005-05-30 | 2010-06-08 | Kabushiki Kaisha Toshiba | Refractive index variable element |
| JP2013138249A (en) * | 2007-05-01 | 2013-07-11 | Exalos Ag | Light source and device |
| KR101568430B1 (en) | 2007-05-01 | 2015-11-11 | 엑살로스 아게 | Light source and device |
| JP2013219343A (en) * | 2012-03-14 | 2013-10-24 | National Institute Of Advanced Industrial & Technology | Light emitting diode |
| WO2019196778A1 (en) * | 2018-04-12 | 2019-10-17 | 京东方科技集团股份有限公司 | Quantum dot light-emitting diode and manufacturing method therefor, and display device |
| US11171300B2 (en) | 2018-04-12 | 2021-11-09 | Boe Technology Group Co., Ltd. | Quantum dot light emitting diode, method for fabricating the same, and display device |
| CN108767051A (en) * | 2018-06-21 | 2018-11-06 | 湖北大学 | A kind of visible light-sensitive transistor and preparation method thereof |
| CN108767051B (en) * | 2018-06-21 | 2020-11-06 | 湖北大学 | Visible light-sensitive transistor and preparation method thereof |
| CN110635029A (en) * | 2019-09-17 | 2019-12-31 | 天津理工大学 | Dual-band optical encryption resistive random access memory and preparation method, writing method and reading method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11450528B2 (en) | Process for growing nanowires or nanopyramids on graphitic substrates | |
| JP6006729B2 (en) | Nanowire epitaxy on graphite substrate | |
| CN101910050B (en) | Nanowire growth on dissimilar material | |
| KR20180053640A (en) | Nanowires or nano-pyramids grown on a graphite substrate | |
| JP2008533732A (en) | Method for producing light-emitting diode comprising nanostructure pn junction and diode obtained by the method | |
| JP2006248893A (en) | Nano-wires and method of manufacturing the same | |
| KR101137632B1 (en) | Manufacturing method of metal oxide nanostructure and electronic device having the same | |
| JP2006239857A (en) | Silicon nano-wire, semiconductor element including silicon nano-wire, and method for manufacturing silicon nano-wire | |
| JP2005228899A (en) | Semiconductor quantum dot, microwiring forming method, semiconductor device using the dot and the method, and method for manufacturing the device | |
| JP4814562B2 (en) | Nanostructure fabrication method | |
| JP2016004942A (en) | Semiconductor nanowire manufacturing method and semiconductor nanowire element manufacturing method | |
| JPH10289996A (en) | Semiconductor quantum dot and its manufacture | |
| JP2007216369A (en) | Method for manufacturing silicon nano-crystal material and silicon nano-crystal material manufactured by the method | |
| KR100624461B1 (en) | Nano wire and manfacturing methof for the same | |
| KR100948193B1 (en) | Method for growing indium nanowire | |
| KR20090069911A (en) | Hetero-epitaxial fabrication of coaxial nanorods | |
| KR20120100338A (en) | Method for growing nanowire | |
| KR20010054538A (en) | fabrication method of semiconductor device for growth of self-aligned array of self-assembled quantum dots and current blocking structure | |
| JP2004281954A (en) | Method of manufacturing quantum dot | |
| KR101021748B1 (en) | Electric element with metal oxide nanostructure, method of fabricating the same and electronic device having the same | |
| TWI466321B (en) | Method for making an epitaxial structure | |
| KR20120100341A (en) | Method for growing gan nanowire using au catalyst | |
| Qi et al. | Self-mask fabrication of uniformly orientated SiGe island/SiGe/Si hetero-nanowire arrays with controllable sizes | |
| CN108598223A (en) | The epitaxial growth method of InGaN quantum dots and its application | |
| JP2005109366A (en) | Semiconductor element and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110809 |