JP2005228885A - 表面実装用電子部品の表面実装構造 - Google Patents

表面実装用電子部品の表面実装構造 Download PDF

Info

Publication number
JP2005228885A
JP2005228885A JP2004035498A JP2004035498A JP2005228885A JP 2005228885 A JP2005228885 A JP 2005228885A JP 2004035498 A JP2004035498 A JP 2004035498A JP 2004035498 A JP2004035498 A JP 2004035498A JP 2005228885 A JP2005228885 A JP 2005228885A
Authority
JP
Japan
Prior art keywords
electrode
land
electronic component
surface mounting
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004035498A
Other languages
English (en)
Other versions
JP3976020B2 (ja
Inventor
Kazuhiro Maeno
一弘 前野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2004035498A priority Critical patent/JP3976020B2/ja
Priority to EP20050002774 priority patent/EP1565046A1/en
Priority to US11/056,749 priority patent/US7186926B2/en
Publication of JP2005228885A publication Critical patent/JP2005228885A/ja
Application granted granted Critical
Publication of JP3976020B2 publication Critical patent/JP3976020B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175Flow barriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/048Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】従来と同様の組立作業性を維持しながら、冷熱サイクルに対する耐クラック性を向上させることができる表面実装用電子部品の表面実装構造を提供する。
【解決手段】回路基板11の表面にはランド12が形成され、ランド12上にチップ部品13が半田14により接合されている。ランド12とチップ部品13の電極15とを接合する半田フィレットとして、電極15の端面15aと対応する正面フィレット16aだけでなく、電極15の側面15bと対応するサイドフィレット16bも形成されている。ランド12は、表面実装の際の半田溶融時にチップ部品13の移動を規制する規制部12aと、電極15の両側にサイドフィレット16bを形成する凸部17とを備えている。
【選択図】 図1

Description

本発明は、表面実装用電子部品の表面実装構造に係り、詳しくは回路基板のランド上に表面実装用電子部品を半田により接合した表面実装用電子部品の表面実装構造に関する。
半田接合は、接合作業が比較的容易であり、接合強度も強固で信頼性が高く、かつ安価である等の優れた長所を有するため、従来より電子部品の実装に多用されている。
一方、近年、電子装置の小型化等を目的とした電子部品の高密度実装のため、電子部品の実装構造の主流は、リード部品を使用する挿入実装から表面実装用電子部品(チップ部品)を使用する表面実装へと変化している。
例えば、表面実装用電子部品としてのセラミックコンデンサを実装する場合は、図7(a)に示すように、直方体状のチップ部品51の両端にメッキ等で形成された電極52が設けられている。そして、回路基板53の表面に形成された一対のランド54にクリーム半田55が印刷された状態で、チップ部品51が両電極52において各ランド54のクリーム半田55上にマウントされる。次いで、リフロー炉に入れられて、クリーム半田55が加熱溶融(リフロー)されることにより、チップ部品51が回路基板53上に半田接合により実装される。
電子装置の使用環境が温度変化の少ない場合は通常の半田接合で問題はない。しかし、例えば、車載用の電子装置では使用環境温度が氷点下から数十℃までの変化に耐えることが必要とされ、高温環境下及び低温環境下での信頼性及び高温環境と低温環境とのサイクル変化を受けた際の信頼性が求められる。
一般に材料は、温度の上昇により膨張し、温度の下降により収縮し、その度合い(線膨張係数)は材料によって異なる。電子部品の半田実装部分においても、回路基板(ランド)側と電子部品とでは線膨張係数が異なるため、温度変化に伴って両者の半田接合部に熱応力が発生する。そして、これが長期間にわたって繰り返されると、半田組成におけるPb(鉛)リッチなα相とSn(錫)リッチなβ相とが拡散し、粒成長する。このα相とβ相の結晶粒間(境界)は脆い。また、ランドの材質がCu(銅)である場合には、Cu−Sn合金層が生じるが、やはり硬くて脆い。クラックは主にこのような脆い結晶粒界や合金層に沿って生じ、それが伸展すると半田接合部が断線し、故障に至ることがある。
回路基板に表面実装した電子部品の使用中に加熱・冷却等の熱履歴が加わっても、電子部品の破壊、電気的特性の劣化を防止するため、配線パターン(ランド)の線幅、電子部品の幅、ランドの間隔、端子電極間距離が特定の関係を満たすようにする電子部品の実装構造が提案されている(特許文献1参照)。特許文献1では、図8に示すように、回路基板53上に形成された一対のランド54上に半田56により電子部品57を接合した実装構造において、ランド54の線幅Wh、電子部品幅Ws、ランド54の間隔Dh、端子電極間距離Deが、1.0≦Wh/Ws≦1.2、かつ0.8≦Dh/De<1.0の関係を満たすようにしている。そして、電子部品の実装構造において、−40℃と130℃の溶液中に交互に浸漬することを1サイクルとする熱衝撃試験を2000サイクルまで実施した結果、前記関係を満たす電子部品の実装構造において、2000サイクル終了までに亀裂が発生した電子部品の個数が初期個数(50個)の10%以内であり十分な信頼性があるとしている。
特開平11−17308号公報(明細書の段落[0008],[0024],[0031]、図1)
本願発明者は、冷熱サイクル試験に投入した試験品を切断して断面観察を行った結果、図7(b)に示すように、半田フィレット58に発生するクラックの傾向として、先ず、電極52の下面とランド54間にクラック59が発生し、これが徐々に伸展して、最終的に貫通破断に至ることが判明した。なお、図7(b)はチップ部品51の片側半分を示している。「貫通破断」とは、クラックが半田接合部をランド側部分と電極側部分とに分割するように面状に伸展して、電極とランドの導通が妨げられる状態になることを意味する。
この原因として、線膨張係数の異なるチップ部品51とランド54とが相対最近接するチップ部品51の両端の電極52下面とランド54との間に応力集中し易いことが考えられる。また、チップ部品51の両端の電極52下面とランド54との間の中でも、特に内側両角部に応力集中が生じることが推定される。
本願発明者は、電子部品の電極とランドとの間に形成される半田フィレットを電極の端面と対応する位置だけでなく、電極の両側面と対応する位置にも設けることにより、内側両角部の応力集中が緩和されると考え、3000サイクルの冷熱サイクル試験を行い、考えの正しいことを証明した。電極の両側面と対応する位置に半田フィレットを設けるだけであれば、ランドの幅を電子部品の幅より広くすればよい。しかし、単純にランドの幅を拡げた場合は、ランドに印刷されたクリーム半田上に電子部品をマウントして、半田を加熱溶融して半田接合した際に、電子部品の位置が所望の位置からずれるという問題がある。
また、特許文献1には、ランド54の線幅Whを電子部品幅Ws以上で20%以下にすることは開示されているが、目的は電子部品57の破壊、電気的特性の劣化防止にあり、半田フィレットへのクラック発生の防止に関しては特に触れられていない。また、電子部品の位置ずれに関しては、電子部品57の電極とランド54表面との間に存在する半田の厚さを90μm以上500μm以下にするのがよいと記載されているが、ランド54の幅と位置ずれとの関係については何ら記載されていない。
本発明は、前記知見と従来技術の問題に鑑みてなされたものであって、その目的は、従来と同様の組立作業性を維持しながら、冷熱サイクルに対する耐クラック性を向上させることができる表面実装用電子部品の表面実装構造を提供することにある。
前記の目的を達成するため請求項1に記載の発明は、回路基板のランド上に表面実装用電子部品を半田により接合した表面実装用電子部品の表面実装構造であって、前記電子部品は、複数の電極を縁部に備えている。各電極は、少なくとも前記電子部品の下面と、両側面と、端面とを覆うように設けられている。また、前記ランドは、表面実装の際の半田溶融時に前記電子部品の移動を規制する規制部と、前記電極の両側に半田フィレットを形成する凸部とを備えている。
この発明では、ランドと電極とを接合する半田フィレットが、電極の端面と対応する箇所だけでなく、電極の両側面と対応する箇所にも形成される。そして、ランド対向面(電極の下面)とランドとの間に発生する熱応力が緩和される。また、ランドの幅を単に電子部品の幅より広くして、ランドのランド対向面と対応する部分の半田厚を増加させる場合と異なり、ランドには表面実装の際の半田溶融時に前記電子部品の移動を規制する規制部が設けられている。従って、ランドの幅が電極の両側に適正な半田フィレットを形成するのに必要な分、広くなっても、ランドに印刷されたクリーム半田上に電子部品をマウントして、半田を加熱溶融して半田接合した際に、電子部品の位置が所望の位置からずれるのを防止できる。その結果、従来と同様の組立作業性を維持しながら、冷熱サイクルに対する耐クラック性を向上させることができる。
請求項2に記載の発明は、請求項1に記載の発明において、前記凸部は、前記電子部品の電極の側面に沿う方向において、前記電極の内側端部より対向するランド側へ、突出するように形成されている。ここで、「前記電極の内側端部」とは、例えば、電子部品が直方体状のチップ部品の場合、その長手方向の両端に形成された電極のチップ部品中央寄りの端部を意味する。この発明では、特に応力集中が生じることが推定される内側両角部を覆うように半田フィレットが存在し、冷熱サイクルに対する耐クラック性をより向上させることができる。
請求項3に記載の発明は、請求項1又は請求項2に記載の発明において、前記凸部は、それぞれ前記電極の幅の10%以上、ランドの幅方向に突出されている。この発明では、ランドと電極とを接合する適切な大きさの半田フィレットを、電極の両側面と対応する箇所にも形成することができる。
請求項4に記載の発明は、請求項1〜請求項3のいずれか一項に記載の発明において、前記ランドは、前記電子部品の電極の内側端部より電子部品の中央側へ突出する部分を備えている。この発明では、ランド対向面とランドとの間に発生する熱応力がより緩和される。
請求項5に記載の発明は、請求項1〜請求項4のいずれか一項に記載の発明において、前記凸部は半径が電極の側面の長さ以下の長さの扇状に形成され、かつ扇の要の位置が前記電極の内側端部と対応する位置となるように形成されている。ここで、「扇状」とは、円弧と直線とで囲まれた形状の図形を意味し、扇の要の位置が、円弧の曲率半径の一端と一致しない図形も含む。また、中心角の値は180度以下に限らず180度より大きくてもよい。この発明においても、請求項1〜請求項4のいずれか一項に記載の発明と同様な作用効果を奏する。
請求項6に記載の発明は、請求項1〜請求項4のいずれか一項に記載の発明において、前記凸部は直径が電極の側面の長さより長い扇状に形成され、前記ランドの前記電子部品の中央側へ突出する部分は電極の幅方向全長に沿って形成されている。この発明においても、請求項1〜請求項4のいずれか一項に記載の発明と同様な作用効果を奏する。
請求項7に記載の発明は、請求項1〜請求項4のいずれか一項に記載の発明において、前記凸部は長方形状に形成され、前記電極の側面に沿う長さは電極の側面より長く形成され、前記ランドの前記電子部品の中央側へ突出する部分は電極の幅方向全長に沿って形成されている。この発明においても、請求項1〜請求項4のいずれか一項に記載の発明と同様な作用効果を奏する。
請求項8に記載の発明は、請求項1〜請求項7のいずれか一項に記載の発明において、
前記凸部は、電子部品の電極の両側面の少なくとも一部にかけて、電子部品の電極の端面に形成される正面フィレットとは独立したサイドフィレットを形成する。該サイドフィレットは、少なくとも電子部品の電極下面とランドとの相対部分の内側両角部より対向するランド側へ突出することで、当該相対部分あるいは、前記正面フィレットに生ずる熱応力を緩和せしめる。この発明においても、請求項1〜請求項7のいずれか一項に記載の発明と同様な作用効果を奏する。
本発明によれば、従来と同様の組立作業性を維持しながら、冷熱サイクルに対する耐クラック性を向上させることができる。
以下、本発明を具体化した一実施形態を図1〜図3に従って説明する。図1(a)はチップ部品が実装された状態の模式斜視図、(b)はランドとチップ部品の関係を示す模式平面図、(c)はチップ部品とランドの関係を示す模式斜視図、(d)はチップ部品が実装された状態の模式側面図である。図2(a)は比較例のランドとチップ部品の関係を示す模式平面図、(b),(c)は冷熱サイクル試験を行った後の比較例の状態を示す模式断面図であり、図3は冷熱サイクル試験を行った後の実施形態の状態を示す模式断面図である。なお、図1及び図2では半田付け箇所以外の配線基板上に半田が付着するのを防止するための半田レジストの図示を省略している。
図1(a),(d)に示すように、回路基板11の表面にはランド12が形成され、ランド12上に表面実装用電子部品としてのチップ部品13が半田14により接合されている。チップ部品13は、回路基板11の表面に形成された導体パターンを構成するランド12上に、リフロー半田法で半田付けされている。即ち、チップ部品13は回路基板11上に表面実装されている。ランド12とチップ部品13の電極15とを接合する半田フィレットとしては、電極15の端面15aと対応する位置に正面フィレット16aが形成されるだけでなく、電極15の側面15bと対応する位置にもサイドフィレット16bが形成されている。チップ部品13としては例えばセラミックコンデンサがある。
この実施形態ではチップ部品13は直方体状に形成され、その長手方向の両端にメッキ等で電極15が形成されている。即ち、チップ部品13は複数の電極15を縁部に備え、各電極15は、少なくともチップ部品13のランド12と対向する面(下面)と、両側面と、端面とを覆うように設けられている。
図1(b)に示すように、ランド12は、表面実装の際の半田溶融時にチップ部品13の移動を規制する規制部12aと、電極15の両側にサイドフィレット16bを形成する凸部17とを備えている。この実施形態では、ランド12の幅がチップ部品13の幅とほぼ等しい部分と、凸部17との境になる角部が規制部12aとなる。ランド12の電極15の端面15aに対応する部分の端面15aと直交する方向の長さL1は、電極15の側面15bと直交する方向における凸部17の最長長さLmより長く形成されている。この実施形態では、凸部17は長方形状に形成されている。
凸部17は、電極15の幅の10%以上、ランド12の幅方向に膨出されているのが好ましく、20%以上がより好ましい。即ち、凸部17は、凸部17の電極15の側面15bと直交する方向の最長長さLmが、電極15の幅の10%以上となるように形成されているのが好ましく、20%以上がより好ましい。サイドフィレット16bの形成のためには最長長さLmが長い方が良いが、最長長さLmを長くすると実装密度が低くなるため、必要とされる実装密度によって適宜決定される。
凸部17の電極15の側面15bに沿う長さL2は、電極の側面15bの長さLdより長く形成され、凸部17は、電極15の側面15bに沿う方向において、チップ部品13の電極15の内側端部より対向するランド12側へ、突出するように形成されている。そして、チップ部品13の両端の電極15下面とランド12との間の中でも、特に応力集中が生じることが推定される内側両角部を覆うように前記サイドフィレット16bが形成されている。この実施形態では、凸部17は電極15の側面15bに沿う方向において、端面15aよりランド12の対向するランド12と反対側へも突出するように形成されている。なお、チップ部品13の電極15の内側端部とは、直方体状のチップ部品13の長手方向の両端に形成された電極15のチップ部品13中央寄りの端部を意味する。
ランド12は、チップ部品13の電極15の内側端部よりチップ部品13の中央側へ突出する部分12bを備えている。部分12bは、電極15の幅方向全長に沿って形成されている。この実施形態では、凸部17の一端と、部分12bの突出端とが同一直線上となるように形成されている。
ランド12上にチップ部品13を表面実装する場合は、半田付けを行うのに必要な部分を除いて回路基板11の表面を半田レジストで被覆した状態で、図1(c)に示すように、ランド12にクリーム半田18が印刷される。そして、チップ部品13は各電極15においてクリーム半田18上にマウントされる。次に回路基板11がリフロー炉に入れられて、クリーム半田18が加熱溶融(リフロー)されることにより、チップ部品13が回路基板11上に半田接合により実装される。ランド12に規制部12aが存在するため、半田溶融時にチップ部品13のセルフアライメントが行われ、チップ部品13は、所望の位置からずれるのを防止された状態で実装される。
前記のように構成された表面実装構造の冷熱サイクルに対する耐久性を確認するため、冷熱サイクル試験を3000サイクルまで行い、1000サイクル、2000サイクル、3000サイクル終了時におけるクラックの発生状態を観察した。比較例として、図2(a)に示す一定幅のランド12にチップ部品13を実装した場合についても冷熱サイクル試験を行い、同様に1000サイクル、2000サイクル、3000サイクル終了時におけるクラックの発生状態を観察した。クラックの発生状態の観察は、所定サイクル経過した試料を樹脂モールドし、チップ部品13の長手方向に平行でランド12に垂直な面で正面フィレット16aを切断した断面を観察した。
実施例の試料として、図1(b)におけるランド幅Lw=1.7mm、最長長さLm=0.4mm、ランド間距離Lh=1.5mm、ランド長さLa=2.5mmのものを使用した。また、比較例の試料は2種類準備し、図2(a)におけるランド幅Lw=1.7mm、ランド長さLa=2.5mmは同じで、ランド間距離Lhが1.5mmのものと1.7mmのものを使用した。チップ部品13は、実施例及び比較例とも、幅W=1.6mm、電極間距離De=2.0〜2.2mmのものを使用した。試料数は実施例及び各比較例ともそれぞれ24個ずつとした。
冷熱サイクル試験は、−40℃と、90℃とを交互に保持するのを1サイクルとした。
前記冷熱サイクル試験の結果、1000サイクル終了時点では、実施例及び両比較例とも、不合格となるようなクラック発生は観察されなかった。2000サイクル終了時点では、実施例の試料では不合格となるようなクラック発生は観察されなかった。しかし、比較例のうち、ランド間距離Lhが1.5mmのものに、クラック進行方向の厚さの1/2以上の長さのクラックが観察された不合格品が1個出た。
3000サイクル終了時点では、実施例の試料では不合格となるようなクラック発生は観察されなかった。しかし、ランド間距離Lhが1.5mm及び1.7mmの両比較例とも、不合格品が出た。ランド間距離Lhが1.7mmの比較例では、クラック進行方向の厚さの1/2以上の長さのクラックが観察された不合格品が4個と、クラックがその進行方向において正面フィレット16aを貫通した不合格品が1個出た。また、ランド間距離Lhが1.5mmの比較例では、クラック進行方向の厚さの1/2以上の長さのクラックが観察された不合格品が2個と、クラックがその進行方向において正面フィレット16aを貫通した不合格品が2個出た。
ランド間距離Lhが1.7mmの比較例において、典型的なクラックがどのように伸展するかを説明すると、図2(b)の2000サイクル終了時点での断面図に示すように、最初にチップ部品13の電極15のランド対向面と、ランド12との間にクラック19が発生する。これは、ランド12とチップ部品13が近接相対し、かつ半田層が薄い当該部分に最も応力集中し易いことによると思われる。また、正面フィレット16aの中腹部には、チップ部品13とランド12間に生じた剪断応力に起因すると思われる金属のすべり現象による段差20が生じる。その後、クラック19が段差20に向かって伸展し、図2(c)の3000サイクル終了時点での断面図に示すように、最後には貫通破断に至る。ランド間距離Lhが1.5mmの比較例においても、貫通破断に至るようなクラック19は、前記のような変化を伴っていた。なお、図2(b),(c)では断面を示すハッチングの図示を省略している。
図3に、3000サイクル終了時点でも不合格となるようなクラック発生が観察されなかった実施例の断面図を示す。この断面図は、金属顕微鏡を使用して観察した写真に基づいている。図2(b),(c)では図示しなかったが、図3の部分拡大図において、正面フィレット16aのうち黒色部分が鉛リッチなα相であり、他の部分がSnリッチなβ相である。最初にクラックが入るチップ部品13の電極15のランド対向面と、ランド12との間の周辺部では、α相、β相とも半田組成のPb,Snが拡散し、粒成長した状態が観察される。しかし、比較例において段差20が発生した正面フィレット16aの中腹部では、前記のような粒成長は殆ど観察されず、α相、β相とも目の細かい結晶状態となっていた。また、段差20の発生も比較的少なかった。なお、図3においても断面を示すハッチングの図示を省略している。
実施例では、電極15の両側面15bと対応する位置にもサイドフィレット16bが形成されており、チップ部品13の両端の電極15下面とランド12との間の中でも、特に応力集中が生じることが推定される内側両角部を覆うようにサイドフィレット16bが存在する。従って、正面フィレット16aに対する応力集中が緩和され、α相及びβ相の粒成長が電極15のランド対向面と、ランド12との間の周辺部に限定されたことで、クラックの伸展が抑制されると考えられる。
この実施の形態では以下の効果を有する。
(1)回路基板11のランド12上に半田14により表面実装されるチップ部品13の実装構造において、ランド12は、表面実装の際の半田溶融時にチップ部品13の移動を規制する規制部12aと、電極15の両側にサイドフィレット16bを形成する凸部17とを備えている。従って、ランド12の幅Lwが電極15の両側に適正なサイドフィレット16bを形成するのに必要な「Lm×2」分、広くなっても、ランド12に印刷されたクリーム半田18上にチップ部品13をマウントして、半田を加熱溶融して半田接合した際に、チップ部品13の位置が所望の位置からずれるのを防止できる。そして、従来と同様の組立作業性を維持しながら、冷熱サイクルに対する耐クラック性を向上させることができる。例えば、冷熱サイクル試験で3000サイクル以上の耐クラック性を持つ。
(2)凸部17は、電極15の側面15bに沿う方向において、チップ部品13の電極15の内側端部より対向するランド12側へ、突出するように形成されている。従って、特に応力集中が生じることが推定される内側両角部を覆うようにサイドフィレット16bが存在する。その結果、冷熱サイクルに対する耐クラック性をより向上させることができる。
(3)凸部17は、それぞれ電極15の幅Wの10%以上、ランド12の幅方向に突出されている。従って、ランド12と電極15とを接合する適切な大きさのサイドフィレット16bを、電極15の両側面15bと対応する箇所にも形成することができる。
(4)ランド12は、チップ部品13の電極15の内側端部よりチップ部品13の中央側へ突出する部分12bを備えている。従って、ランド対向面とランド12との間に発生する熱応力がより緩和される。
(5)凸部17は長方形状に形成され、電極15の側面15bに沿う長さL2は電極15の側面15bより長く形成され、ランド12のチップ部品13の中央側へ突出する部分は電極15の幅方向全長に沿って形成されている。従って、凸部17を半円状(扇状)とする場合に比較して、側面15bと直交する方向の最長長さLmが同じ場合、凸部17の面積が大きくなり、電極15の側面15bに適正なサイドフィレット16bを形成する半田量を確保し易い。
(6)凸部17が対称に形成されているため、非対称に形成された場合に比較してチップ部品13が所定の位置に正確に半田実装され易い。
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 凸部17の形状は前記実施形態の形状に限らない。例えば、図4(a)に示すように、凸部17は直径が電極15の長さより長い半円状に形成され、チップ部品13の中央側へ突出するランド12の部分12bは電極15の幅方向全長に沿って形成された構成としてもよい。また、図4(b)に示すように、凸部17は半径が電極15の長さ以下の長さの扇状に形成され、かつ扇の要の位置が電極15の内側端部と対応する位置となるように形成されていてもよい。ランド12のチップ部品13の中央側へ突出する部分12bは、四半円弧状に形成されている。図4(a),(b)に示す形状のランド12を用いてチップ部品13の表面実装を行った試料についても、前記実施形態と同様の冷熱サイクル試験(試料数、それぞれ24個)を行ったところ、3000サイクルの終了時点において、不合格となるようなクラック発生は観察されなかった。
図4(b)に示すランド12の場合、凸部17は電極15の側面15bの全長と対応するのではなく、電極15の端面15a寄りの部分には凸部17はないが、冷熱サイクル試験において良好な結果が得られた。この結果から、側面15bと凸部17との間に形成されるサイドフィレット16bは、必ずしも側面15b全長にわたって形成される必要はないことが分かった。図4(a),(b)に示す形状のランド12を使用した表面実装構造においても、前記実施形態の(1)〜(3)及び(5)と同様の効果が得られる。また、図4(b)に示すランド12の場合、規制部12aは、ランド12の幅がチップ部品13の幅とほぼ等しい部分と、凸部17との境となる角部だけでなく、ランド12の幅がチップ部品13の幅とほぼ等しい部分の一部も規制部12aを構成する。その結果、表面実装の際の半田溶融時におけるセルフアライメントがより良好に行われる。
○ ランド12は、半田溶融時にチップ部品13の移動を規制する規制部12aと、電極15の両側にサイドフィレット16bを形成する凸部17とを備えていればよい。しかし、電極15の端面15aに対応する部分の端面15aと直交する方向の長さL1が、凸部17の電極15の側面15bと直交する方向の最長長さLmより長く形成されているのが好ましい。ランド12の形状として、前記実施形態の形状の他に例えば、図5(a)〜(d)、図6(a),(b)に示すような形状としてもよい。このうち、図5(a)〜(d)に示すものは、凸部17の形状が、台形状、曲線と直線とで囲まれた形状、二等辺三角形状、直角三角形状とそれぞれ異なるが、電極15の端面15aと対応する部分の幅は一定に形成されている。そして、規制部12aはランド12の幅がチップ部品13の幅とほぼ等しい部分と、凸部17との境となる角部となる。
一方、図6(a),(b)に示すランド12は、電極15の端面15aと対応する部分の幅が、端面15aから対向するランド12と反対側へ離れるほど狭くなるように、かつ当該部分のランド12の外形線が屈曲することなく延長されて、凸部17の幅方向の外形線を形成するように形成されている。図6(a),(b)に示すランド12の場合、規制部12aは、凸部17の幅方向の二つの外形線の距離(チップ部品13の幅方向と平行な直線と両外形線の交点間の距離に)が、チップ部品13の幅とほぼ等しい位置になる。ここでほぼ等しいとは、表面実装の際における位置ずれの許容誤差範囲でチップ部品13の幅以上であることを意味する。そして、凸部17は、規制部12aを通り、かつランド12の中心線Lcと平行な直線(図示せず)より外側の部分となる。
○ ランド12は、規制部12aにおいてランド12の外形線が屈曲する形状の場合においても、電極15の端面15aと対応する部分の幅が、端面15aから離れるほど狭くなるように形成されていてもよい。
○ ランド12は、チップ部品13の電極15の内側端部よりチップ部品13の中央側へ突出する部分12bを必ずしも備えていなくてもよい。例えば、前記各実施形態のランド12において、電極15の内側端部よりチップ部品13の中央側へ突出する部分12bを無くした形状としてもよい。また、部分12bは凸部17に連続している必要はなく、凸部17と独立して形成されてもよい。
○ 凸部17は少なくとも電極15の側面15bとの間にサイドフィレット16bが形成される大きさであればよく、必ずしも側面15b全長にわたってサイドフィレット16bが形成されなくてもよい。また、凸部17は、電極15の内側端部より対向するランド12側へ突出する部分がなくてもよい。
○ 前記各実施形態ではランド12の形状は、幅方向の中心線に対して対称な形状であるが、必ずしも対称な形状でなくてもよい。例えば、凸部17が異なる形状であってもよい。しかし、対称な形状の方が、表面実装の際の半田溶融時にチップ部品13のセルフアライメントが円滑に行われる。
○ ランド12を所望の形状で形成する方法として、導体パターン自体を目的とするランド形状にエッチングやメッキにより形成する方法に限定されない。例えば、ランド12より幅広のベタ導体パターン上に、所望のランド形状の開口部を有する半田レジスト加工を施すことによって形成してもよい。
○ チップ部品(電子部品)13は、複数の電極を縁部に備え、各電極が少なくともチップ部品13のランド12と対向する面と、両側面と、端面とを覆うように設けられていればよく、必ずしも直方体の両端に電極が設けられた形状に限らず、電極を3個以上備えたものであってもよい。
○ チップ部品(電子部品)13は、各電極が少なくともチップ部品13のランド12と対向する面と、両側面と、端面とを覆うように設けられていればよく、セラミックコンデンサに限らず、抵抗やダイオードであってもよいが、チップ状の抵抗は一般には両側面には電極が設けられていない。
○ 凸部17が形成されたランド12を使用して複数のチップ部品13を実装する際、チップ部品13を互いに平行かつ隣接するチップ部品13のランド12同士も隣接して並ぶように配置すると、絶縁距離を確保するために隣接するランドの距離を凸部17がない場合に比較して離す必要がある。しかし、チップ部品13を千鳥状に配置するように、ランド12を配置すれば、隣接するチップ部品13の距離を、凸部17がない場合と殆ど同じに実装することができる。
○ ランド幅Lw、最長長さLm、ランド間距離Lh、ランド長さLa等は、チップ部品13の寸法が変わればそれに対応して当然変更され得る。
○ 表面実装に使用される半田は鉛と錫との合金に限らず、錫を主成分として鉛以外の金属との合金からなる所謂鉛フリー半田であってもよい。
以下の技術的思想(発明)は前記実施形態から把握できる。
(1)請求項1〜請求項7のいずれか一項に記載の発明において、前記ランドは、前記電極の端面と対応する部分及び前記凸部の幅方向における外形線が、前記規制部において屈曲するように形成されている。
(a)はチップ部品が実装された状態の模式斜視図、(b)はランドとチップ部品の関係を示す模式平面図、(c)はチップ部品とランドの関係を示す模式斜視図、(d)はチップ部品が実装された状態の模式側面図。 (a)は比較例のランドとチップ部品の関係を示す模式平面図、(b),(c)は冷熱サイクル試験を行った後の比較例の断面状態を示す模式図。 冷熱サイクル試験を行った後の実施例の断面状態を示す模式図。 (a),(b)は別の実施形態のランドとチップ部品の関係を示す模式平面図。 (a)〜(d)は別の実施形態のランドとチップ部品の関係を示す模式平面図。 (a),(b)は別の実施形態のランドとチップ部品の関係を示す模式平面図。 (a)はランドとチップ部品の関係を示す模式斜視図、(b)はクラックの発生状態を示す模式側面図。 従来技術のランドとチップ部品の関係を示す模式斜視図。
符号の説明
W,Lw…幅、L1,L2,Ld…長さ、Lm…最長長さ、11…回路基板、12…ランド、12a…規制部、12b…部分、13…電子部品としてのチップ部品、14…半田、15…電極、15a…端面、15b…側面、16a…半田フィレットとしての正面フィレット、16b…半田フィレットとしてのサイドフィレット、17…凸部。

Claims (8)

  1. 回路基板のランド上に表面実装用電子部品を半田により接合した表面実装用電子部品の表面実装構造であって、
    前記電子部品は、複数の電極を縁部に備え、各電極は、少なくとも前記電子部品の下面と、両側面と、端面とを覆うように設けられ、前記ランドは、表面実装の際の半田溶融時に前記電子部品の移動を規制する規制部と、前記電極の両側に半田フィレットを形成する凸部とを備えている表面実装用電子部品の表面実装構造。
  2. 前記凸部は、前記電子部品の電極の側面に沿う方向において、前記電極の内側端部より対向するランド側へ、突出するように形成されている請求項1に記載の表面実装用電子部品の表面実装構造。
  3. 前記凸部は、それぞれ前記電極の幅の10%以上、ランドの幅方向に突出されている請求項1又は請求項2に記載の表面実装用電子部品の表面実装構造。
  4. 前記ランドは、前記電子部品の電極の内側端部より電子部品の中央側へ突出する部分を備えている請求項1〜請求項3のいずれか一項に記載の表面実装用電子部品の表面実装構造。
  5. 前記凸部は半径が電極の側面の長さ以下の長さの扇状に形成され、かつ扇の要の位置が前記電極の内側端部と対応する位置となるように形成されている請求項1〜請求項4のいずれか一項に記載の表面実装用電子部品の表面実装構造。
  6. 前記凸部は直径が電極の側面の長さより長い扇状に形成され、前記ランドの前記電子部品の中央側へ突出する部分は電極の幅方向全長に沿って形成されている請求項1〜請求項4のいずれか一項に記載の表面実装用電子部品の表面実装構造。
  7. 前記凸部は長方形状に形成され、前記電極の側面に沿う長さは電極の側面より長く形成され、前記ランドの前記電子部品の中央側へ突出する部分は電極の幅方向全長に沿って形成されている請求項1〜請求項4のいずれか一項に記載の表面実装用電子部品の表面実装構造。
  8. 前記凸部は、電子部品の電極の両側面の少なくとも一部にかけて、電子部品の電極の端面に形成される正面フィレットとは独立したサイドフィレットを形成し、該サイドフィレットは、少なくとも電子部品の電極下面とランドとの相対部分の内側両角部より対向するランド側へ突出することで、当該相対部分あるいは、前記正面フィレットに生ずる熱応力を緩和せしめることを特徴とする請求項1〜請求項7のいずれか一項に記載の表面実装用電子部品の表面実装構造。
JP2004035498A 2004-02-12 2004-02-12 表面実装用電子部品の表面実装構造 Expired - Fee Related JP3976020B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004035498A JP3976020B2 (ja) 2004-02-12 2004-02-12 表面実装用電子部品の表面実装構造
EP20050002774 EP1565046A1 (en) 2004-02-12 2005-02-10 Surface mounting structure for surface mounting an electronic component
US11/056,749 US7186926B2 (en) 2004-02-12 2005-02-11 Surface mounting structure for surface mounting an electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004035498A JP3976020B2 (ja) 2004-02-12 2004-02-12 表面実装用電子部品の表面実装構造

Publications (2)

Publication Number Publication Date
JP2005228885A true JP2005228885A (ja) 2005-08-25
JP3976020B2 JP3976020B2 (ja) 2007-09-12

Family

ID=34697909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004035498A Expired - Fee Related JP3976020B2 (ja) 2004-02-12 2004-02-12 表面実装用電子部品の表面実装構造

Country Status (3)

Country Link
US (1) US7186926B2 (ja)
EP (1) EP1565046A1 (ja)
JP (1) JP3976020B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193040A (ja) * 2006-12-13 2008-08-21 Denso Corp 電子装置及び電子装置の製造方法
JP2008227183A (ja) * 2007-03-13 2008-09-25 Fujitsu Ltd プリント基板ユニットおよびプリント配線板
JP2012079974A (ja) * 2010-10-04 2012-04-19 Kyoraku Sangyo Kk プリント配線板とそのプリント配線板への実装部品の実装方法
JP2013084771A (ja) * 2011-10-11 2013-05-09 Keihin Corp プリント配線板
JP2014107541A (ja) * 2012-11-29 2014-06-09 Samsung Display Co Ltd 回路基板及び電子部品を回路基板に実装する方法
WO2015087692A1 (ja) * 2013-12-09 2015-06-18 株式会社 豊田自動織機 電子部品実装用基板
US9095066B2 (en) 2008-06-18 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Printed board
JP2017084902A (ja) * 2015-10-26 2017-05-18 パナソニックIpマネジメント株式会社 実装基板及び電子装置
WO2020188718A1 (ja) * 2019-03-18 2020-09-24 三菱電機株式会社 プリント配線板及び電子機器

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645940B2 (en) * 2004-02-06 2010-01-12 Solectron Corporation Substrate with via and pad structures
JP5150076B2 (ja) * 2006-09-15 2013-02-20 株式会社豊田自動織機 表面実装用電子部品の表面実装構造
DE102006062494A1 (de) * 2006-12-28 2008-07-03 Robert Bosch Gmbh Elektrische Vorrichtung mit einem Trägerelement mit zumindest einer speziellen Anschlussfläche und einem oberflächenmontierten Bauelement
JP4962217B2 (ja) * 2007-08-28 2012-06-27 富士通株式会社 プリント配線基板及び電子装置製造方法
JP5339968B2 (ja) * 2009-03-04 2013-11-13 パナソニック株式会社 実装構造体及びモータ
US8373075B2 (en) * 2009-10-29 2013-02-12 Medtronic, Inc. Implantable co-fired electrical feedthroughs
WO2011112707A2 (en) 2010-03-10 2011-09-15 University Of Maine System Board Of Trustees Attachment of a device to a substrate for operation under variable conditions
KR20120131726A (ko) * 2011-05-26 2012-12-05 삼성전기주식회사 적층형 캐패시터 및 그 제조방법
DE102011115658A1 (de) * 2011-09-28 2013-03-28 Osram Opto Semiconductors Gmbh Elektronische Anordnung
JP5465281B2 (ja) * 2012-06-28 2014-04-09 太陽誘電株式会社 チップ部品の実装構造
US9768509B2 (en) * 2013-08-09 2017-09-19 Sumida Corporation Antenna coil component, antenna unit, and method of manufacturing the antenna coil component
JP5958479B2 (ja) * 2014-01-31 2016-08-02 株式会社村田製作所 電子部品の実装構造体
US20150364253A1 (en) * 2014-06-12 2015-12-17 Apple Inc. Heel fillet capacitor with noise reduction
KR102379702B1 (ko) * 2015-09-25 2022-03-28 삼성전자주식회사 인쇄회로기판
CN108781515B (zh) * 2016-02-18 2021-03-12 三菱电机株式会社 电子装置及其制造方法
CN108781512A (zh) * 2016-03-30 2018-11-09 京瓷株式会社 高频基板、高频封装件以及高频模块
US10879211B2 (en) 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
JP7271094B2 (ja) * 2018-06-19 2023-05-11 キオクシア株式会社 半導体記憶装置
WO2020194624A1 (ja) * 2019-03-27 2020-10-01 三菱電機株式会社 プリント配線板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63195772U (ja) * 1987-06-05 1988-12-16
JPH0195589A (ja) * 1987-10-07 1989-04-13 Fuji Photo Film Co Ltd リードレス部品の取付構造
JPH01189195A (ja) * 1988-01-25 1989-07-28 Sumitomo Electric Ind Ltd 電気素子実装用電極
JPH02214196A (ja) * 1989-02-15 1990-08-27 Toyo Commun Equip Co Ltd プリント基板の配線パターン
JPH02254787A (ja) * 1989-03-28 1990-10-15 Nippon Avionics Co Ltd 表面実装用基板への電子部品の実装方法
USH921H (en) * 1990-10-18 1991-05-07 The United States Of America As Represented By The Secretary Of The Army Stress controlling mounting structures for printed circuit boards
JPH0621629A (ja) * 1992-07-03 1994-01-28 Ibiden Co Ltd プリント配線板のパッド
JPH07336030A (ja) * 1994-06-13 1995-12-22 Sony Corp プリント配線基板の半田ランドの構造
JPH09237962A (ja) * 1995-12-28 1997-09-09 Sanyo Electric Co Ltd 電子回路装置
JPH1117308A (ja) 1997-06-27 1999-01-22 Kyocera Corp 電子部品の実装構造
US6115262A (en) * 1998-06-08 2000-09-05 Ford Motor Company Enhanced mounting pads for printed circuit boards
JP2001183687A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 液晶表示装置
JP2002353255A (ja) * 2001-05-30 2002-12-06 Moric Co Ltd 半導体チップ半田付け用ランドパターン
JP2003031937A (ja) * 2001-07-18 2003-01-31 Sony Corp 表面実装部品の半田付け用ランド構造

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193040A (ja) * 2006-12-13 2008-08-21 Denso Corp 電子装置及び電子装置の製造方法
JP2008227183A (ja) * 2007-03-13 2008-09-25 Fujitsu Ltd プリント基板ユニットおよびプリント配線板
US9095066B2 (en) 2008-06-18 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Printed board
JP2012079974A (ja) * 2010-10-04 2012-04-19 Kyoraku Sangyo Kk プリント配線板とそのプリント配線板への実装部品の実装方法
JP2013084771A (ja) * 2011-10-11 2013-05-09 Keihin Corp プリント配線板
JP2014107541A (ja) * 2012-11-29 2014-06-09 Samsung Display Co Ltd 回路基板及び電子部品を回路基板に実装する方法
WO2015087692A1 (ja) * 2013-12-09 2015-06-18 株式会社 豊田自動織機 電子部品実装用基板
JP2017084902A (ja) * 2015-10-26 2017-05-18 パナソニックIpマネジメント株式会社 実装基板及び電子装置
WO2020188718A1 (ja) * 2019-03-18 2020-09-24 三菱電機株式会社 プリント配線板及び電子機器
JPWO2020188718A1 (ja) * 2019-03-18 2021-10-14 三菱電機株式会社 プリント配線板及び電子機器

Also Published As

Publication number Publication date
US7186926B2 (en) 2007-03-06
JP3976020B2 (ja) 2007-09-12
EP1565046A1 (en) 2005-08-17
US20050178002A1 (en) 2005-08-18

Similar Documents

Publication Publication Date Title
JP3976020B2 (ja) 表面実装用電子部品の表面実装構造
KR100576300B1 (ko) 반도체장치
US9949378B2 (en) Electrical devices with solder dam
JP2007281134A (ja) チップ型電子部品、その実装基板及びその実装方法
JP5807145B2 (ja) 実装構造体
JP2009111108A (ja) チップ部品の実装構造および実装方法
JP2007329419A (ja) 金属板抵抗器
JP4276446B2 (ja) 表面実装用電子部品の表面実装構造
JP6930094B2 (ja) 接合部品及び基板ユニット
JP2005251904A (ja) 基板表面実装部品、基板回路、基板、ハンダ接続方法、及び基板回路の製造方法
JP5381987B2 (ja) 配線基板及びチップ部品実装構造並びにチップ部品実装方法
JP2006319260A (ja) チップ抵抗器
JP6497942B2 (ja) 電子制御装置
JP2001217027A (ja) 柱状グリッド配列コネクター
US8300421B2 (en) Electronic component and method of manufacturing electronic component
US20070205251A1 (en) Soldering structure of through hole
CN106556468A (zh) 带引线的热敏电阻组件及其制造方法
JP2002231564A (ja) セラミックコンデンサ
JP5219987B2 (ja) 基板実装端子台とプリント配線板の組立体
WO2021205773A1 (ja) 電子部品
JP7351302B2 (ja) 表面実装部品用のランド
JPH02292807A (ja) 電子部品
KR20010012254A (ko) 서비스 박스와 그의 부품의 제조공정 개량
JP2005340699A (ja) 表面実装型電子部品、電子部品の実装構造及び実装方法
JP3139747B2 (ja) チップ部品

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140629

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees