JP2005228811A

JP2005228811A - Semiconductor device

Info

Publication number: JP2005228811A
Application number: JP2004033769A
Authority: JP
Inventors: Satoshi Konishi; 聡小西; Tomoaki Shimoishi; 智明下石; Nobuyoshi Maejima; 信義前嶋; Koichi Nakajima; 浩一中嶋
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-02-10
Filing date: 2004-02-10
Publication date: 2005-08-25

Abstract

<P>PROBLEM TO BE SOLVED: To improve heat dissipation of a semiconductor chip (power semiconductor chip) in a semiconductor device using a flip chip bonding technology. <P>SOLUTION: The semiconductor device is provided with a power semiconductor chip 3 wherein a rear electrode 3b is formed on its rear surface; a wiring substrate 1 wherein the power semiconductor chip 3 is flip-chip-mounted; a bump 4 to connect the power semiconductor chip 3 with a substrate-side terminal 2a on the wiring substrate 1; a heat dissipation member (metallic member) 6 that has a shape covering entirely the power semiconductor chip 3 and the wiring substrate 1, and connects the rear electrode 3b with GND; and a wiring substrate 9 wherein the power semiconductor chip 3, the wiring substrate 1, the bump 4, and the heat dissipation member (metallic member) 6, are mounted. A substrate-side terminal 10b on the wiring substrate 9 and the heat dissipation member 6 are connected to the GND. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体装置に関し、特に、パワー半導体チップを基板実装して成るパワー半導体装置に適用して有効な技術に関するものである。 The present invention relates to a semiconductor device, and more particularly to a technique effective when applied to a power semiconductor device in which a power semiconductor chip is mounted on a substrate.

パワー半導体装置の一つである携帯電話用パワーアンプモジュールは、例えば、ワイヤボンディング技術を用いてワイヤボンディングされたパワー半導体チップと、チップコンデンサやチップ抵抗などの表面実装型のチップ部品（電子部品）とをはんだ接続によって配線基板に実装される。 A power amplifier module for a mobile phone, which is one of power semiconductor devices, includes, for example, a power semiconductor chip wire-bonded using wire bonding technology, and surface-mounted chip components (electronic components) such as chip capacitors and chip resistors. And mounted on the wiring board by solder connection.

特許文献１には、ワイヤボンディングされた半導体チップと表面実装型のチップ部品とをはんだ接続によって配線基板に実装されたモジュール製品（半導体装置）が開示され、その半導体チップ、ワイヤ、チップ部品を絶縁性の樹脂によって覆う技術（ワイヤボンディング技術）が記載されている。 Patent Document 1 discloses a module product (semiconductor device) in which a wire-bonded semiconductor chip and a surface-mount type chip component are mounted on a wiring board by solder connection, and the semiconductor chip, the wire, and the chip component are insulated. A technique for covering with a conductive resin (wire bonding technique) is described.

一方、半導体装置の小型化技術として、ＬＳＩなどではフリップチップボンディング技術が用いられている。フリップチップボンディング技術は、半導体チップの主面を配線基板の電極と向かい合わせにした状態で、半導体チップの電極と配線基板側端子とにバンプ（突起）を介在することで電極間を接続させた状態で配線基板に実装（フリップチップ実装）する技術である。 On the other hand, a flip chip bonding technique is used in LSI and the like as a miniaturization technique of a semiconductor device. In the flip chip bonding technology, the electrodes are connected by interposing bumps (protrusions) between the semiconductor chip electrode and the wiring board side terminal with the main surface of the semiconductor chip facing the wiring board electrode. This is a technology for mounting on a wiring board in a state (flip chip mounting).

したがって、フリップチップボンディング技術は、ワイヤボンディング技術に比し、実装面積が小さく、接続長も短くなる特徴がある。 Therefore, the flip-chip bonding technique is characterized by a smaller mounting area and a shorter connection length than the wire bonding technique.

特許文献２には、半導体チップが配線基板に対してバンプを介してはんだ接続されるとともに、チップ部品も配線基板に対してはんだ接続され、その半導体チップやチップ部品が絶縁性の樹脂によって覆われる、ワイヤを用いた接続を行わないモジュール製品（半導体装置）が開示されている。
特開２００２−２０８６６８号公報特開平１１−２３８９６２号公報 In Patent Document 2, a semiconductor chip is solder-connected to a wiring board via a bump, and a chip component is also solder-connected to the wiring board, and the semiconductor chip and the chip part are covered with an insulating resin. A module product (semiconductor device) that does not perform connection using a wire is disclosed.
JP 2002-208668 A JP-A-11-238962

携帯電話用パワーアンプモジュールにおいては、急速な小型・高機能化が進んできており、現状でのモジュールサイズは、８×８ｍｍサイズであるが、次世代のモジュールでは６×６ｍｍサイズが主流と考えられ、また更に小型化要求を考えた場合、モジュールサイズが５×４ｍｍサイズへの移行も検討されている。 In power amplifier modules for mobile phones, rapid miniaturization and high functionality are advancing, and the current module size is 8x8 mm, but 6x6 mm is the mainstream for next-generation modules. In consideration of the demand for further downsizing, the transition to a module size of 5 × 4 mm is also being considered.

このため、半導体チップの主面に形成された表面電極（信号端子等）と配線基板上に形成された基板側端子とを、金線などの極細線（ワイヤ）で接続するワイヤボンディング技術では、ワイヤを接続するための表面電極および基板側端子の面積が、ある程度必要となる。しかし、携帯電話用パワーアンプモジュールの高機能化のために、表面電極および基板側端子は多くなり、また、携帯電話用パワーアンプモジュールの小型化のために、半導体チップの縮小化に伴って表面電極および基板側端子の面積は小さくしなければならない。 For this reason, in the wire bonding technique in which the surface electrodes (signal terminals, etc.) formed on the main surface of the semiconductor chip and the substrate side terminals formed on the wiring board are connected by ultrafine wires (wires) such as gold wires, Areas of the surface electrode and the substrate side terminal for connecting the wires are required to some extent. However, the number of surface electrodes and board-side terminals has increased in order to increase the functionality of power amplifier modules for mobile phones, and the surface of the power amplifier modules for mobile phones has been reduced due to the reduction in size of semiconductor chips. The area of the electrode and the board side terminal must be reduced.

一方、ＬＳＩなどで採用されているフリップチップボンディング技術では、半導体チップの発熱を、バンプを介して配線基板に放熱する経路を有するため、半導体チップの発熱によりバンプに熱が集中することが考えられる。よって、ＬＳＩなどで採用されているフリップチップボンディング技術を、携帯電話用パワーアンプモジュールに用いられるパワー半導体チップに、そのまま置き換えただけでは、数ワットの電力を消費するパワー半導体チップの発熱がバンプを介して配線基板へと放熱されるときに、バンプが熱劣化するなどの原因となり、信頼性の低下も考えられる。 On the other hand, the flip chip bonding technology employed in LSI and the like has a path for radiating the heat generated in the semiconductor chip to the wiring board via the bumps, so that heat may be concentrated on the bumps due to the heat generated in the semiconductor chip. . Therefore, if the flip chip bonding technology used in LSIs is replaced with the power semiconductor chip used in the power amplifier module for mobile phones, the heat generated by the power semiconductor chip that consumes several watts of power will cause bumps. When the heat is radiated to the wiring board via the bumps, the bumps may be thermally deteriorated, and the reliability may be lowered.

本発明の目的は、フリップチップボンディング技術を用いた半導体装置の半導体チップの放熱性が向上する半導体装置を提供することにある。 An object of the present invention is to provide a semiconductor device in which heat dissipation of a semiconductor chip of a semiconductor device using a flip chip bonding technique is improved.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明による半導体装置は、半導体チップと、前記半導体チップがフリップチップ実装される第１配線基板と、前記半導体チップと前記第１配線基板との全体を覆う形状をし、前記半導体チップの裏面に接続する放熱部材と、が実装されている第２配線基板とを有し、前記第２配線基板上の第２基板側端子と前記放熱部材とが接続されていることを特徴とするものである。 A semiconductor device according to the present invention has a shape covering a semiconductor chip, a first wiring substrate on which the semiconductor chip is flip-chip mounted, the semiconductor chip and the first wiring substrate, and is formed on a back surface of the semiconductor chip. And a second wiring board on which the heat radiating member to be connected is mounted, and the second board side terminal on the second wiring board and the heat radiating member are connected. .

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

フリップチップボンディング技術を半導体チップに用いた場合の本発明による半導体装置は、半導体チップによる発熱を、半導体チップの裏面に接続された放熱部材を介して第２配線基板に放熱することができ、半導体チップ表面の表面電極と第１配線基板上の表面電極とを接続するバンプに熱集中するのを防ぐ効果がある。 When the flip chip bonding technique is used for a semiconductor chip, the semiconductor device according to the present invention can dissipate heat generated by the semiconductor chip to the second wiring substrate via a heat dissipation member connected to the back surface of the semiconductor chip. There is an effect of preventing heat concentration on the bumps connecting the surface electrodes on the chip surface and the surface electrodes on the first wiring substrate.

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。 In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

また、以下の実施の形態において、要素の個数などに言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。 In addition, in the following embodiments, when referring to the number of elements, etc., it is not limited to that specific number unless specifically specified or in principle limited to a specific number in principle. There may be more or less than a specific number.

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値等についても同様である。 Similarly, in the following embodiments, when referring to the shape, positional relationship, etc., of components, etc., the shape of the component is substantially the case unless specifically stated or otherwise considered in principle. And the like are included. The same applies to the numerical values and the like.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

（実施の形態１）
本実施の形態１による半導体装置の構造を、図１〜図３を用いて説明する。図１は、本実施の形態１における半導体装置８を示した断面図である。図２は、半導体装置８に構成される高周波増幅回路のブロック図である。図３は、図１に示した半導体装置８を配線基板（第２配線基板）９に実装した状態の断面図である。 (Embodiment 1)
The structure of the semiconductor device according to the first embodiment will be described with reference to FIGS. FIG. 1 is a cross-sectional view showing the semiconductor device 8 according to the first embodiment. FIG. 2 is a block diagram of a high-frequency amplifier circuit configured in the semiconductor device 8. FIG. 3 is a cross-sectional view of the semiconductor device 8 shown in FIG. 1 mounted on a wiring board (second wiring board) 9.

図１において、絶縁層と配線層とを積層とした配線基板（第１配線基板）１の上面１ａ（チップ支持側）には、銅等の導電性金属を材料とする基板側回路配線（図示せず）が形成されている。この基板側回路配線は基板側端子（第１基板側端子）２ａ、２ｂを有している。基板側端子２ａは半導体チップ３の表面電極３ａと接続される。また、基板側端子２ｂは電子部品５の接続端子５ａと接続される。配線基板１の裏面１ｂ側には、電源または信号入出力用の外部端子２ｃが形成されている。また、配線基板１中の貫通孔７は、ビアホールであり、また、半導体チップ３の発熱の放熱を補助する役割をするために形成されている。なお、この配線基板１は、多層配線構造であるが、単層配線構造であってもよい。 In FIG. 1, on the upper surface 1a (chip support side) of a wiring board (first wiring board) 1 in which an insulating layer and a wiring layer are laminated, a substrate side circuit wiring made of a conductive metal such as copper (FIG. 1) (Not shown) is formed. The board side circuit wiring has board side terminals (first board side terminals) 2a and 2b. The substrate side terminal 2 a is connected to the surface electrode 3 a of the semiconductor chip 3. The board side terminal 2 b is connected to the connection terminal 5 a of the electronic component 5. On the back surface 1b side of the wiring substrate 1, an external terminal 2c for power supply or signal input / output is formed. The through hole 7 in the wiring board 1 is a via hole, and is formed to assist the heat dissipation of the heat generated by the semiconductor chip 3. The wiring board 1 has a multilayer wiring structure, but may have a single-layer wiring structure.

配線基板１上の基板側端子２ａ上には、半導体チップ３がフリップチップ実装される。なお、半導体チップ３は、例えば、パワートランジスタやパワーＩＣといったパワー半導体（数ワット以上の大電力用途の半導体）などのチップである。この半導体チップ３の主面（素子形成面）側には表面電極３ａが形成され、裏面には裏面電極３ｂが形成される。 A semiconductor chip 3 is flip-chip mounted on the board-side terminal 2 a on the wiring board 1. The semiconductor chip 3 is, for example, a chip such as a power semiconductor such as a power transistor or a power IC (a semiconductor for high power use of several watts or more). A front surface electrode 3a is formed on the main surface (element formation surface) side of the semiconductor chip 3, and a back surface electrode 3b is formed on the back surface.

配線基板１上では、基板側端子２ａと半導体チップ３の表面電極３ａとが、バンプ４を介して接続され、配線基板１上に半導体チップ３がフリップチップ実装されている。その際、半導体チップ３と、それに対向する配線基板１との熱応力の差によるバンプ４への負担を緩衝するためにアンダーフィルが用いられるが、用いなくてもよい。なお、このバンプ４は、例えば、金バンプ、はんだバンプなどである。 On the wiring board 1, the board-side terminal 2 a and the surface electrode 3 a of the semiconductor chip 3 are connected via bumps 4, and the semiconductor chip 3 is flip-chip mounted on the wiring board 1. At this time, an underfill is used to buffer a burden on the bump 4 due to a difference in thermal stress between the semiconductor chip 3 and the wiring substrate 1 facing the semiconductor chip 3, but it may not be used. The bump 4 is, for example, a gold bump or a solder bump.

配線基板１上の電子部品５は、例えば、チップコンデンサやチップ抵抗などの受動部品などである。この電子部品５の両端には接続端子５ａが形成される。よって、この接続端子５ａと基板側端子２ｂとが接続され、配線基板１上に電子部品５が実装される。 The electronic component 5 on the wiring board 1 is, for example, a passive component such as a chip capacitor or a chip resistor. Connection terminals 5 a are formed at both ends of the electronic component 5. Therefore, the connection terminal 5 a and the board side terminal 2 b are connected, and the electronic component 5 is mounted on the wiring board 1.

また、半導体チップ３および電子部品５が実装された配線基板１を覆う形状をした放熱用の金属部材６が、裏面電極３ｂと接続されるように配置されている。なお、裏面電極３ｂと金属部材６は、導電性の接合剤、例えば銀ペーストまたはハンダで接続されている。また、この金属部材６は、例えば銅板やアルミ板などの金属板などである。ここで、金属部材６は、例えば、半導体チップ３のＧＮＤ電極などとして利用されるため、金属部材６と電子部品５が、接触して短絡しないように配置される。 Further, a heat dissipating metal member 6 having a shape covering the wiring substrate 1 on which the semiconductor chip 3 and the electronic component 5 are mounted is arranged so as to be connected to the back electrode 3b. The back electrode 3b and the metal member 6 are connected with a conductive bonding agent, for example, silver paste or solder. The metal member 6 is, for example, a metal plate such as a copper plate or an aluminum plate. Here, since the metal member 6 is used as, for example, a GND electrode of the semiconductor chip 3, the metal member 6 and the electronic component 5 are arranged so as not to contact and short-circuit.

本実施の形態１では、図１に示すように、配線基板１を覆った金属部材６の一部が、配線基板１の側面より外に張り出し、その張り出した部分がＬ字型に折れ曲がり、Ｌ字型の底面６ａが、配線基板１の外部端子２ｃの表面と同じ高さになるように調整されている。 In the first embodiment, as shown in FIG. 1, a part of the metal member 6 covering the wiring board 1 protrudes from the side surface of the wiring board 1, and the protruding part is bent into an L-shape. The character-shaped bottom surface 6 a is adjusted to be the same height as the surface of the external terminal 2 c of the wiring board 1.

以上、これまでに説明してきた図１に示す構成は、例えば、携帯電話用パワーアンプモジュールとして用いることができ、半導体装置８を構成する。この半導体装置８は、パワー半導体チップ３の発熱を放熱させるために、パワー半導体チップ３の裏面電極３ｂに金属部材６を接続する新規なパッケージ構造により構成される。 The configuration shown in FIG. 1 described so far can be used as, for example, a power amplifier module for a mobile phone, and constitutes the semiconductor device 8. The semiconductor device 8 has a novel package structure in which the metal member 6 is connected to the back electrode 3b of the power semiconductor chip 3 in order to dissipate heat generated by the power semiconductor chip 3.

図２は、高周波増幅器のブロック図を示している。当該回路は２つの周波数帯域を２つの増幅回路に分けて増幅するものである。各増幅回路は、例えば、３段増幅しており、各段にそれぞれ１つずつのトランジスタが使用されている。また、各段の増幅回路は制御回路によりコントロールされている。また、半導体チップは前記増幅回路を１チップ内に取り込んでいることとなる。したがって、本実施の形態１で示した半導体装置８は、前記１つの半導体チップと受動部品より回路構成されている。 FIG. 2 shows a block diagram of the high frequency amplifier. This circuit amplifies two frequency bands by dividing them into two amplifier circuits. Each amplifier circuit amplifies three stages, for example, and one transistor is used for each stage. The amplifier circuit at each stage is controlled by a control circuit. The semiconductor chip incorporates the amplifier circuit in one chip. Therefore, the semiconductor device 8 shown in the first embodiment has a circuit configuration of the one semiconductor chip and the passive component.

図３は、半導体装置８を配線基板９に実装した状態の断面図である。なお、この配線基板９は、単層配線構造であるが、多層配線構造であってもよい。 FIG. 3 is a cross-sectional view of the semiconductor device 8 mounted on the wiring board 9. The wiring board 9 has a single-layer wiring structure, but may have a multilayer wiring structure.

配線基板９の上面（半導体装置８の支持側）には、銅等の導電性金属を材料とする基板側回路配線（図示せず）が形成されている。この基板側回路配線は、電源または信号入出力用の基板側端子（第２基板側端子）１０ａおよび１０ｂを有している。 Substrate side circuit wiring (not shown) made of a conductive metal such as copper is formed on the upper surface of the wiring substrate 9 (support side of the semiconductor device 8). This board side circuit wiring has board side terminals (second board side terminals) 10a and 10b for power supply or signal input / output.

基板側端子１０ｂは、金属部材６の一部が配線基板１より外に張り出し、その張り出した部分がＬ字型に折れ曲がり、配線基板１の外部端子１ｃの表面と同じ高さになるように調整されている金属部材６のＬ字型の底面６ａと接続される。なお、金属部材６と配線基板９との接続する金属部材６の箇所をＬ字型としたが、配線基板９と接続できる形状であればどのような形状でもよい。 The board-side terminal 10b is adjusted so that a part of the metal member 6 protrudes from the wiring board 1 and the protruding part is bent in an L shape so as to be the same height as the surface of the external terminal 1c of the wiring board 1. The metal member 6 is connected to the L-shaped bottom surface 6a. In addition, although the location of the metal member 6 that connects the metal member 6 and the wiring board 9 is L-shaped, it may have any shape as long as it can be connected to the wiring board 9.

よって、図３に示したように、半導体装置８を配線基板９に実装することで、半導体チップ３の発熱を、バンプ４を介して配線基板１に放熱する経路より、金属部材６から配線基板９を通る経路で多く放熱させることができる。 Therefore, as shown in FIG. 3, by mounting the semiconductor device 8 on the wiring board 9, the wiring from the metal member 6 to the wiring board through the path for radiating the heat generated in the semiconductor chip 3 to the wiring board 1 through the bumps 4. A large amount of heat can be dissipated in the route through 9.

以下、本実施の形態１の効果を述べる。 Hereinafter, effects of the first embodiment will be described.

フリップチップボンディング技術を用いた半導体チップの放熱性に関して、本発明の半導体装置８の新規なパッケージ構造とすることにより、ワイヤボンディング技術を用いた場合と同等の放熱性を確保することができる。 Regarding the heat dissipation of the semiconductor chip using the flip chip bonding technique, the heat dissipation equivalent to that when the wire bonding technique is used can be ensured by adopting the novel package structure of the semiconductor device 8 of the present invention.

また、金属部材６での放熱性が確保できるのであれば、配線基板１中の貫通孔７による半導体チップ３の発熱の放熱に依存しなくてもよくなる。よって、貫通孔７が形成されない場合には、配線基板１の縮小化や、より複雑な配線構造とすることもできる。 Further, if the heat dissipation property of the metal member 6 can be ensured, it does not have to depend on the heat dissipation of the heat generated by the semiconductor chip 3 by the through hole 7 in the wiring substrate 1. Therefore, when the through-hole 7 is not formed, the wiring board 1 can be reduced or a more complicated wiring structure can be obtained.

また、パワー半導体チップ３の発熱を、バンプ４を介して配線基板１に放熱する経路より、金属部材６から配線基板９を通る経路で多く放熱することになり、バンプ４の熱劣化が抑えられ、信頼性を向上することができる。 In addition, the heat generated by the power semiconductor chip 3 is radiated more in the path from the metal member 6 through the wiring board 9 than in the path for radiating heat to the wiring board 1 through the bumps 4, and thermal deterioration of the bumps 4 can be suppressed. , Reliability can be improved.

また、半導体装置８において、半導体チップ３は、配線基板１上の基板側端子２ａとバンプ４を介して接続されるため、ワイヤボンディング技術を用いる場合に必要なワイヤを接続する配線基板１上の電極を必要とすることがない。よって、配線基板１の面積を小さくすることができ、半導体装置８全体の小型化ができる。 In the semiconductor device 8, the semiconductor chip 3 is connected to the substrate-side terminals 2 a on the wiring substrate 1 via the bumps 4. Therefore, the wiring on the wiring substrate 1 for connecting wires necessary when using the wire bonding technique is used. There is no need for an electrode. Therefore, the area of the wiring board 1 can be reduced, and the entire semiconductor device 8 can be reduced in size.

また、半導体装置８の高さについては、ワイヤボンディング技術を用いた場合のようにワイヤを覆うような高さを必要としない。よって、半導体装置８全体の高さを低くすることができる。 Further, the height of the semiconductor device 8 does not need to be high enough to cover the wire as in the case of using the wire bonding technique. Therefore, the height of the entire semiconductor device 8 can be reduced.

また、金属部材６は、例えば、パワー半導体チップ３のＧＮＤ電極として用いることができ、パワー半導体チップ３がパワーＭＩＳＦＥＴの場合は、ソース電極として用いることができる。したがって、貫通孔（ビアホール）７よりも金属部材６をＧＮＤ接続等に用いることで、パワー半導体３の特性を安定させることができる。 The metal member 6 can be used as, for example, a GND electrode of the power semiconductor chip 3, and can be used as a source electrode when the power semiconductor chip 3 is a power MISFET. Therefore, the characteristics of the power semiconductor 3 can be stabilized by using the metal member 6 for the GND connection or the like rather than the through hole (via hole) 7.

（実施の形態２）
本実施の形態２による半導体装置の構造を、図４、図５を用いて説明する。図４および図５は、本実施の形態２における半導体装置８を配線基板９に実装した状態の断面図である。 (Embodiment 2)
The structure of the semiconductor device according to the second embodiment will be described with reference to FIGS. 4 and 5 are cross-sectional views of the semiconductor device 8 according to the second embodiment mounted on the wiring board 9. FIG.

図４では、実施の形態１とは異なり、半導体装置８の金属部材６が、半導体チップ３と配線基板１との一部を覆うような形状となって、配線基板９と接続されている状態を示されている。このような形状の金属部材６を有する半導体装置８を配線基板９に実装しても、半導体チップ３が発する熱を、金属部材６から配線基板９を通って放熱する経路を確保することができるのであれば、金属部材６が、半導体チップと配線基板１との全体を覆う形状をしていなくとも良い。これにより、金属部材６の部材の一部を省略でき、半導体装置８全体として小型化できる。なお、金属部材６の大きさは、半導体チップ３の発熱を放熱できる大きさでなければならない。 In FIG. 4, unlike Embodiment 1, the metal member 6 of the semiconductor device 8 is shaped to cover a part of the semiconductor chip 3 and the wiring substrate 1 and is connected to the wiring substrate 9. Is shown. Even when the semiconductor device 8 having the metal member 6 having such a shape is mounted on the wiring board 9, a path for radiating the heat generated by the semiconductor chip 3 from the metal member 6 through the wiring board 9 can be secured. In this case, the metal member 6 may not have a shape that covers the entire semiconductor chip and the wiring substrate 1. Thereby, a part of member of the metal member 6 can be abbreviate | omitted and it can reduce in size as the semiconductor device 8 whole. The size of the metal member 6 must be a size that can dissipate heat generated by the semiconductor chip 3.

よって、半導体チップ３の放熱を確保できるのであれば、配線基板９と接続する金属部材６を小さくすることができ、半導体装置８の小型化ができる。また、半導体装置８の小型化に伴って、配線基板９上に実装する半導体装置８の実装面積を小さくできるので、配線基板９上には他の部材等が実装することができ、あるいは、配線基板９の小型化ができる。 Therefore, if the heat dissipation of the semiconductor chip 3 can be ensured, the metal member 6 connected to the wiring board 9 can be reduced, and the semiconductor device 8 can be reduced in size. Further, as the semiconductor device 8 is downsized, the mounting area of the semiconductor device 8 to be mounted on the wiring board 9 can be reduced, so that other members or the like can be mounted on the wiring board 9, or The substrate 9 can be downsized.

図５では、金属部材６の形状が、半導体チップ３と配線基板１とを部分的に覆うような形状で、配線基板１上に実装された電子部品１１は、金属部材６によって覆われていない状態を示す。ここで、この電子部品１１の高さＨ１１は、電子部品５の高さＨ５より高くなっている。なお、電子部品１１の両端には接続端子１１ａが形成されている。この接続端子１１ａと基板側端子２ｂとが接続されるように、配線基板１上に電子部品１１が実装される。 In FIG. 5, the shape of the metal member 6 is such that the semiconductor chip 3 and the wiring substrate 1 are partially covered, and the electronic component 11 mounted on the wiring substrate 1 is not covered with the metal member 6. Indicates the state. Here, the height H11 of the electronic component 11 is higher than the height H5 of the electronic component 5. Note that connection terminals 11 a are formed at both ends of the electronic component 11. The electronic component 11 is mounted on the wiring board 1 so that the connection terminal 11a and the board side terminal 2b are connected.

図５に示すような構造とすることで、半導体チップ３の放熱を確保できるのであれば、金属部材６によって覆われない配線基板１の上に、所望の高さの電子部品１１を実装することができる。 If the structure as shown in FIG. 5 can be used to secure heat dissipation of the semiconductor chip 3, an electronic component 11 having a desired height is mounted on the wiring board 1 that is not covered by the metal member 6. Can do.

例えば、金属部材６が半導体チップ３のＧＮＤ電極などに利用される場合、金属部材６と電子部品１１が、接触して短絡しないように配置しなければならないが、接触させないようにするために金属部材６の変形を必要としなくてよい。 For example, when the metal member 6 is used for the GND electrode of the semiconductor chip 3, the metal member 6 and the electronic component 11 must be arranged so as not to contact and short-circuit, but the metal is used to prevent contact. It is not necessary to deform the member 6.

また、半導体装置８の高さＨ８が制限される場合、金属部材６と電子部品１１とが、接触して短絡しないように金属部材６を変形しなくとも、図５に示すような構造では、電子部品１１の高さＨ１１と配線基板１の高さＨ１との合計が半導体装置８の高さＨ８を超えない範囲で、電子部品１１を選択できる。 Further, when the height H8 of the semiconductor device 8 is limited, even if the metal member 6 and the electronic component 11 do not contact and short-circuit so that the metal member 6 is not deformed, the structure as shown in FIG. The electronic component 11 can be selected as long as the sum of the height H11 of the electronic component 11 and the height H1 of the wiring board 1 does not exceed the height H8 of the semiconductor device 8.

さらに、実施の形態２の効果は、実施の形態１で示した以下の効果も有することになる。 Furthermore, the effects of the second embodiment also have the following effects shown in the first embodiment.

フリップチップボンディング技術を用いた半導体チップ３の放熱性に関して、本発明の半導体装置８の新規なパッケージ構造とすることにより、ワイヤボンディング技術を用いた場合と同等の放熱性を確保することができる。 With respect to the heat dissipation of the semiconductor chip 3 using the flip chip bonding technique, the heat dissipation equivalent to that when the wire bonding technique is used can be ensured by adopting the novel package structure of the semiconductor device 8 of the present invention.

また、放熱性が確保できるのであれば、配線基板１中の貫通孔７による半導体チップ３の発熱の放熱に依存しなくてもよくなるので、貫通孔７が形成されない場合には、配線基板１の縮小化や、より複雑な配線構造とすることもできる。 In addition, if heat dissipation is ensured, it is not necessary to depend on the heat dissipation of the heat generated by the semiconductor chip 3 by the through hole 7 in the wiring substrate 1. It is possible to reduce the size or to make the wiring structure more complicated.

また、パワー半導体チップ３の発熱を、バンプ４を介して配線基板１に放熱する経路より、金属部材６から配線基板９を通る経路で多く放熱することになり、バンプ４が熱劣化することを防ぐことができ、よって、信頼性を向上することができる。 Further, the heat generated in the power semiconductor chip 3 is radiated more in the path from the metal member 6 to the wiring board 9 than in the path for radiating the heat to the wiring board 1 through the bumps 4, and the bumps 4 are thermally deteriorated. Therefore, reliability can be improved.

また、金属部材６は、例えばパワー半導体チップ３のＧＮＤ電極として用い、また、パワー半導体チップ３がパワーＭＩＳＦＥＴの場合は、ソース電極として用いることができる。したがって、貫通孔７（ビアホール）よりも広い面積となる金属部材６を、ＧＮＤ接続等に用いることでパワー半導体３の特性を安定させることができる。 Further, the metal member 6 can be used as, for example, a GND electrode of the power semiconductor chip 3, and can be used as a source electrode when the power semiconductor chip 3 is a power MISFET. Therefore, the characteristics of the power semiconductor 3 can be stabilized by using the metal member 6 having a larger area than the through hole 7 (via hole) for GND connection or the like.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、前記実施の形態１および２では、半導体チップに、パワートランジスタやパワーＩＣといったパワー半導体（数ワット以上の大電力用途の半導体）などのチップを用いているが、パワー半導体チップに限られずＬＳＩなどの半導体チップを用いてもよい。 For example, in the first and second embodiments, a chip such as a power semiconductor such as a power transistor or a power IC (a semiconductor for high power use of several watts or more) is used as the semiconductor chip. However, the semiconductor chip is not limited to the power semiconductor chip. You may use semiconductor chips, such as.

本発明の半導体装置は、携帯電話用パワーアンプモジュールに利用される。また、高周波半導体及びパワーアンプモジュールなどの高周波モジュール、高出力半導体およびそのモジュールに利用することができる。 The semiconductor device of the present invention is used in a power amplifier module for a mobile phone. Moreover, it can utilize for high frequency modules, such as a high frequency semiconductor and a power amplifier module, a high output semiconductor, and its module.

本発明の実施の形態１における半導体装置を示した断面図である。It is sectional drawing which showed the semiconductor device in Embodiment 1 of this invention. 図１に示した半導体装置を用いた高周波増幅回路のブロック図である。FIG. 2 is a block diagram of a high frequency amplifier circuit using the semiconductor device shown in FIG. 1. 図１に示した半導体装置を配線基板に実装した状態の断面図である。FIG. 2 is a cross-sectional view of the semiconductor device shown in FIG. 1 mounted on a wiring board. 本発明の実施の形態２における半導体装置を配線基板に実装した状態の断面図である。It is sectional drawing of the state which mounted the semiconductor device in Embodiment 2 of this invention in the wiring board. 本発明の実施の形態２における半導体装置を配線基板に実装した状態の断面図である。It is sectional drawing of the state which mounted the semiconductor device in Embodiment 2 of this invention in the wiring board.

符号の説明Explanation of symbols

１配線基板（第１配線基板）
１ａ上面
１ｂ裏面
２ａ、２ｂ基板側端子（第１基板側端子）
２ｃ外部端子
３半導体チップ（パワー半導体チップ）
３ａ表面電極
３ｂ裏面電極
４バンプ
５電子部品
５ａ接続端子
６金属部材（放熱部材）
６ａ底面
７貫通孔（ビアホール）
８半導体装置
９配線基板（第２配線基板）
１０ａ、１０ｂ基板側端子（第２基板側端子）
１１電子部品
１１ａ接続端子
Ｈ１、Ｈ５、Ｈ８、Ｈ１１高さ 1 Wiring board (first wiring board)
1a upper surface 1b back surface 2a, 2b board side terminal (first board side terminal)
2c External terminal 3 Semiconductor chip (power semiconductor chip)
3a Front electrode 3b Back electrode 4 Bump 5 Electronic component 5a Connection terminal 6 Metal member (heat dissipation member)
6a Bottom surface 7 Through hole (via hole)
8 Semiconductor device 9 Wiring board (second wiring board)
10a, 10b Board side terminal (second board side terminal)
11 Electronic component 11a Connection terminal H1, H5, H8, H11 Height

Claims

（ａ）半導体チップと、
（ｂ）前記半導体チップがフリップチップ実装される第１配線基板と、
（ｃ）前記半導体チップと前記第１配線基板上の第１基板側端子とを接続するバンプと、
（ｄ）前記半導体チップと前記第１配線基板との全体を覆う形状をし、前記半導体チップの裏面に接続する放熱部材と、
（ｅ）前記第１配線基板および前記放熱部材が実装される第２配線基板とを有し、
前記第２配線基板上の第２基板側端子と前記放熱部材とが接続されていることを特徴とする半導体装置。 (A) a semiconductor chip;
(B) a first wiring board on which the semiconductor chip is flip-chip mounted;
(C) a bump connecting the semiconductor chip and a first substrate side terminal on the first wiring substrate;
(D) A heat dissipation member having a shape covering the whole of the semiconductor chip and the first wiring substrate and connected to the back surface of the semiconductor chip;
(E) having a first wiring board and a second wiring board on which the heat dissipation member is mounted;
A semiconductor device, wherein a second substrate side terminal on the second wiring substrate and the heat dissipation member are connected.

（ａ）半導体チップと、
（ｂ）前記半導体チップがフリップチップ実装される第１配線基板と、
（ｃ）前記半導体チップと前記第１配線基板上の第１基板側端子とを接続するバンプと、
（ｄ）前記半導体チップと前記第１配線基板との一部を覆う形状をし、前記半導体チップの裏面に接続する放熱部材と、
（ｅ）前記第１配線基板および前記放熱部材が実装される第２配線基板とを有し、
前記第２配線基板上の第２基板側端子と前記放熱部材とが接続されていることを特徴とする半導体装置。 (A) a semiconductor chip;
(B) a first wiring board on which the semiconductor chip is flip-chip mounted;
(C) a bump connecting the semiconductor chip and a first substrate side terminal on the first wiring substrate;
(D) a heat dissipation member having a shape covering a part of the semiconductor chip and the first wiring substrate and connected to a back surface of the semiconductor chip;
(E) having a first wiring board and a second wiring board on which the heat dissipation member is mounted;
A semiconductor device, wherein a second substrate side terminal on the second wiring substrate and the heat dissipation member are connected.

（ａ）裏面に裏面電極が形成されたパワー半導体チップと、
（ｂ）前記パワー半導体チップがフリップチップ実装される第１配線基板と、
（ｃ）前記パワー半導体チップと前記第１配線基板上の第１基板側端子とを接続するバンプと、
（ｄ）前記パワー半導体チップと前記第１配線基板との全体を覆う形状をし、前記裏面電極にＧＮＤ接続する放熱部材と、
（ｅ）前記第１配線基板および前記放熱部材が実装される第２配線基板とを有し、
前記第２配線基板上の第２基板側端子と前記放熱部材とがＧＮＤ接続されていることを特徴とする半導体装置。 (A) a power semiconductor chip having a back electrode formed on the back surface;
(B) a first wiring board on which the power semiconductor chip is flip-chip mounted;
(C) a bump connecting the power semiconductor chip and a first substrate side terminal on the first wiring substrate;
(D) a heat dissipating member having a shape covering the whole of the power semiconductor chip and the first wiring substrate and connected to the back electrode by GND;
(E) having a first wiring board and a second wiring board on which the heat dissipation member is mounted;
A semiconductor device, wherein a second substrate side terminal on the second wiring substrate and the heat dissipation member are GND-connected.

（ａ）裏面に裏面電極が形成されたパワー半導体チップと、
（ｂ）前記パワー半導体チップがフリップチップ実装される第１配線基板と、
（ｃ）前記パワー半導体チップと前記第１配線基板上の第１基板側端子とを接続するバンプと、
（ｄ）前記パワー半導体チップと前記第１配線基板との一部を覆う形状をし、前記裏面電極にＧＮＤ接続する放熱部材と、
（ｅ）前記第１配線基板および前記放熱部材が実装される第２配線基板とを有し、
前記第２配線基板上の第２基板側端子と前記放熱部材とがＧＮＤ接続されていることを特徴とする半導体装置。 (A) a power semiconductor chip having a back electrode formed on the back surface;
(B) a first wiring board on which the power semiconductor chip is flip-chip mounted;
(C) a bump connecting the power semiconductor chip and a first substrate side terminal on the first wiring substrate;
(D) a heat dissipating member having a shape covering a part of the power semiconductor chip and the first wiring substrate and being GND-connected to the back electrode;
(E) having a first wiring board and a second wiring board on which the heat dissipation member is mounted;
A semiconductor device, wherein a second substrate side terminal on the second wiring substrate and the heat dissipation member are GND-connected.

請求項２または４記載の半導体装置であって、
前記放熱部材によって覆われていない前記第１配線基板上に、所望の高さの電子部品を実装することを特徴とする半導体装置。

The semiconductor device according to claim 2, wherein:
An electronic component having a desired height is mounted on the first wiring board not covered with the heat dissipation member.