JP2005228764A - High-density wiring board and its manufacturing method - Google Patents

High-density wiring board and its manufacturing method Download PDF

Info

Publication number
JP2005228764A
JP2005228764A JP2004032936A JP2004032936A JP2005228764A JP 2005228764 A JP2005228764 A JP 2005228764A JP 2004032936 A JP2004032936 A JP 2004032936A JP 2004032936 A JP2004032936 A JP 2004032936A JP 2005228764 A JP2005228764 A JP 2005228764A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
density wiring
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004032936A
Other languages
Japanese (ja)
Inventor
Kazuhisa Itoi
和久 糸井
Tatsuya Ito
達也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2004032936A priority Critical patent/JP2005228764A/en
Publication of JP2005228764A publication Critical patent/JP2005228764A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To realize high-density wiring by previously removing a conductive layer for electrolytic plating of a part except the pattern formed by electrolytic plating before electrolytic plating, when high-density wiring is formed by electrolytic plating on a substrate, such as a silicon wafer, etc. <P>SOLUTION: In the high-density wiring substrate (1), a high-density wiring layer (80) is formed by electrolytic plating on the retention conductive layer (31) by using the substrate (60), in which the conductive layer (30) of the region, which does not form high-density wiring of the conductive layer (30) formed on the substrate (10) via an adhesion layer (20), is removed beforehand. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、シリコンウェハなどの基板上に電解メッキにより高密度配線を形成する高密度配線基板およびその製造方法に関するものである。   The present invention relates to a high-density wiring board that forms high-density wiring on a substrate such as a silicon wafer by electrolytic plating and a method for manufacturing the same.

近年、配線金属の小型化、低抵抗化、高電流密度への対応から、回路形成済みの基板（主として半導体基板）上に、電解メッキ（とくに電解銅メッキ）による高密度配線を形成することが求められている。   In recent years, high-density wiring by electrolytic plating (particularly electrolytic copper plating) can be formed on a circuit-formed substrate (mainly a semiconductor substrate) in order to reduce the size and resistance of wiring metal and to cope with high current density. It has been demanded.

従来、半導体基板上にこのような高密度配線を形成するには、図４、図５に示すような製造方法が行われていた。   Conventionally, in order to form such a high-density wiring on a semiconductor substrate, a manufacturing method as shown in FIGS. 4 and 5 has been performed.

（１）まず、図４（ａ）に示すように、集積回路が形成されたＳｉ基板にＳｉＯ２、ＳｉＮなどの絶縁膜（パッシベーション）を形成した基板１１０を準備する。図４（ａ）では具体的な図示は省略してある。 (1) First, as shown in FIG. 4A, a substrate 110 is prepared in which an insulating film (passivation) such as SiO 2 or SiN is formed on a Si substrate on which an integrated circuit is formed. In FIG. 4A, specific illustration is omitted.

（２）つぎに、図４（ｂ）に示すように、基板１１０全面に密着層１２０および導電層１３０を形成する。このとき、導電層１３０は、電解メッキによって形成する配線層１８０と同一の金属でなければならない。例えば、電解メッキによって銅を形成するなら、導電層１３０は銅である。その厚さは、例えば、５０〜３００ｎｍである。   (2) Next, as shown in FIG. 4B, an adhesion layer 120 and a conductive layer 130 are formed on the entire surface of the substrate 110. At this time, the conductive layer 130 must be the same metal as the wiring layer 180 formed by electrolytic plating. For example, if copper is formed by electrolytic plating, the conductive layer 130 is copper. The thickness is, for example, 50 to 300 nm.

また、密着層１２０は、通常、導電層１３０とＳｉ基板１１０との密着性が悪いため形成される。密着層１２０は、例えば、Ｃｒ、Ｔｉ、ＴｉＷなどで形成され、その厚さは、例えば、１０〜１００ｎｍである。   Further, the adhesion layer 120 is usually formed because the adhesion between the conductive layer 130 and the Si substrate 110 is poor. The adhesion layer 120 is made of, for example, Cr, Ti, TiW, and the thickness thereof is, for example, 10 to 100 nm.

密着層１２０および導電層１３０は、例えば、スパッタリング法、蒸着法などにより形成することができる。   The adhesion layer 120 and the conductive layer 130 can be formed by, for example, a sputtering method or a vapor deposition method.

（３）その後、図４（ｃ）に示すように、電解メッキによって配線層１８０を形成するパターン以外の領域に、絶縁性の樹脂層１７０を形成する。樹脂層１７０のパターンにおけるライン（配線１８０が形成される部分）／スペース（配線１８０と配線１８０の間隔）は、例えば、ラインが１〜５０μｍ、スペースが１〜５０μｍである。   (3) Thereafter, as shown in FIG. 4C, an insulating resin layer 170 is formed in a region other than the pattern for forming the wiring layer 180 by electrolytic plating. Lines (portions where the wiring 180 is formed) / spaces (intervals between the wiring 180 and the wiring 180) in the pattern of the resin layer 170 are, for example, 1-50 μm for the line and 1-50 μm for the space.

樹脂層１７０は、例えば、絶縁性のフォトレジストやドライフィルムレジストからなり、例えば、回転塗布法、印刷法、ラミネート法などにより形成することができる。その厚さは、例えば、１〜１００μｍである。   The resin layer 170 is made of, for example, an insulating photoresist or dry film resist, and can be formed by, for example, a spin coating method, a printing method, a laminating method, or the like. The thickness is, for example, 1 to 100 μm.

配線層１８０を形成するパターン領域は、例えば、樹脂層１７０を構成する膜を全面に成膜した後、フォトリソグラフィ技術によりパターニングすることによって形成することができる。   The pattern region in which the wiring layer 180 is formed can be formed by, for example, forming a film constituting the resin layer 170 on the entire surface and then patterning with a photolithography technique.

（４）つぎに、図４（ｄ）に示すように、電解メッキ法により配線層１８０が形成される。その厚さは、例えば、１〜５０μｍである。   (4) Next, as shown in FIG. 4D, a wiring layer 180 is formed by electrolytic plating. The thickness is, for example, 1 to 50 μm.

（５）つぎに、図５（ｅ）に示すように、樹脂層１７０を除去する。例えば、樹脂層１７０が溶解する薬品を用いる方法や、ドライエッチング法がある。このとき、樹脂層１７０は溶解されるが、配線層１８０、導電層１３０、密着層１２０はエッチングされないように薬品、ガスを選択する。   (5) Next, as shown in FIG. 5E, the resin layer 170 is removed. For example, there are a method using a chemical that dissolves the resin layer 170 and a dry etching method. At this time, the resin layer 170 is dissolved, but a chemical and a gas are selected so that the wiring layer 180, the conductive layer 130, and the adhesion layer 120 are not etched.

（６）つぎに、図５（ｆ）に示すように、導電層１３０をエッチングする。エッチングは、例えば、導電層１３０が溶解する薬品に浸漬する方法や、ドライエッチング法がある。このとき、導電層１３０は溶解されるが、密着層１２０はエッチングされないように薬品、ガスを選択する。   (6) Next, as shown in FIG. 5F, the conductive layer 130 is etched. Etching includes, for example, a method of immersing in a chemical that dissolves the conductive layer 130 and a dry etching method. At this time, a chemical and a gas are selected so that the conductive layer 130 is dissolved but the adhesion layer 120 is not etched.

（７）最後に、図５（ｇ）に示すように、密着層１２０をエッチングする。エッチングは、例えば、密着層１２０が溶解する薬品に浸漬する方法や、ドライエッチング法がある。このとき、密着層１２０は溶解されるが、配線層１８０（導電層１３０を含む）はエッチングされないように薬品、ガスを選択する。
国際公開第ＷＯ００／７７８４４号パンフレット (7) Finally, as shown in FIG. 5G, the adhesion layer 120 is etched. Etching includes, for example, a method of immersing in a chemical that dissolves the adhesion layer 120 and a dry etching method. At this time, the adhesive layer 120 is dissolved, but a chemical and a gas are selected so that the wiring layer 180 (including the conductive layer 130) is not etched.
International Publication No. WO00 / 77844

しかしながら、このような従来の製造方法は、配線層１８０と導電層１３０が同種の金属であるため、以下のような問題があった。   However, such a conventional manufacturing method has the following problems because the wiring layer 180 and the conductive layer 130 are the same kind of metal.

すなわち、図６（ａ）に示すように、配線層１８０の膜厚に対して配線層１８０間の間隔が減少するにつれ、配線層１８０間へのエッチング液、エッチングガスの侵入が困難となり、「配線層１８０間の導電層１３０」のエッチングレートが減少し、配線層１８０間以外の導電層１３０のエッチングが終了しても、配線層１８０間に導電層１３０が残ってしまう。   That is, as shown in FIG. 6A, as the distance between the wiring layers 180 decreases with respect to the thickness of the wiring layer 180, it becomes difficult for the etchant and the etching gas to enter between the wiring layers 180. The etching rate of the conductive layer 130 between the wiring layers 180 decreases, and the conductive layer 130 remains between the wiring layers 180 even when etching of the conductive layers 130 other than between the wiring layers 180 is completed.

また、図６（ｂ）に示すように、配線層１８０と導電層１３０は同種の金属であるため、導電層１３０のエッチング時間を長くすると、配線層１８０部分の膜厚が減少し、配線層１８０の幅そのものも減少する。   Further, as shown in FIG. 6B, since the wiring layer 180 and the conductive layer 130 are the same kind of metal, if the etching time of the conductive layer 130 is lengthened, the film thickness of the wiring layer 180 portion decreases, and the wiring layer The width of 180 itself is also reduced.

また、図６（ｃ）に示すように、エッチングによって配線層１８０の端部が丸くなってしまい、希望の形状が得られなくなる。   Further, as shown in FIG. 6C, the end portion of the wiring layer 180 is rounded by etching, and a desired shape cannot be obtained.

さらに、図６（ｄ）に示すように、高密度配線部分の外側と中側では導電層１３０のエッチングにともなう配線層１８０のエッチングレートが異なり、通常、外側のエッチングが中側のエッチングよりも速い。そのため、導電層１３０エッチング後の配線層１８０の膜厚がばらつく。   Further, as shown in FIG. 6D, the etching rate of the wiring layer 180 accompanying the etching of the conductive layer 130 is different between the outer side and the inner side of the high-density wiring portion, and the outer etching is usually more than the inner etching. fast. Therefore, the film thickness of the wiring layer 180 after etching the conductive layer 130 varies.

この発明の課題は、上記従来のもののもつ問題点を排除して、シリコンウェハなどの基板に電解メッキによって高密度配線を形成する際、電解メッキを行う前に、電解メッキによって形成したいパターン以外の部分の電解メッキ用導電層をあらかじめ除去しておくことによって、高密度配線を実現することのできる高密度配線基板およびその製造方法を提供することにある。   The object of the present invention is to eliminate the problems of the above-mentioned conventional ones, and when forming high density wiring by electrolytic plating on a substrate such as a silicon wafer, before performing electrolytic plating, other than the pattern to be formed by electrolytic plating. An object of the present invention is to provide a high-density wiring board capable of realizing high-density wiring by removing a portion of the electroplating conductive layer in advance and a method for manufacturing the same.

この発明は上記課題を解決するものであって、請求項１に係る発明は、基板上に電解メッキにより高密度配線を形成する高密度配線基板において、前記基板上に密着層を介して形成した導電層のうち前記高密度配線を形成しない領域の導電層をあらかじめ除去した基材を用いて、残った導電層に電解メッキにより高密度の配線層を形成した高密度配線基板である。   This invention solves the said subject, The invention which concerns on Claim 1 formed in the said board | substrate through the contact | adherence layer in the high-density wiring board which forms a high-density wiring by electrolytic plating on a board | substrate. A high-density wiring board in which a high-density wiring layer is formed by electrolytic plating on a remaining conductive layer using a base material from which a conductive layer in a region where the high-density wiring is not formed is removed in advance.

請求項２に係る発明は、請求項１記載の発明において、前記基板は、回路形成済みの半導体基板またはプリント基板である高密度配線基板である。   According to a second aspect of the present invention, in the first aspect of the present invention, the substrate is a high-density wiring substrate that is a circuit-formed semiconductor substrate or printed circuit board.

請求項３に係る発明は、請求項１記載の発明において、前記導電層および前記配線層は、銅、ニッケル、金の中から選択された互いに同一の金属で構成される高密度配線基板である。   The invention according to claim 3 is the high-density wiring board according to claim 1, wherein the conductive layer and the wiring layer are made of the same metal selected from copper, nickel, and gold. .

請求項４に係る発明は、請求項１記載の発明において、前記密着層は、クロム、チタン、タングステン、金、ニッケルの１つまたは２つ以上を含み、かつ、前記導電層および前記配線層の金属を含まない高密度配線基板である。   According to a fourth aspect of the present invention, in the first aspect of the invention, the adhesion layer includes one or more of chromium, titanium, tungsten, gold, nickel, and the conductive layer and the wiring layer. This is a high-density wiring board not containing metal.

請求項５に係る発明は、請求項１記載の発明において、前記密着層は１層または２層以上で構成される高密度配線基板である。   The invention according to claim 5 is the high-density wiring board according to claim 1, wherein the adhesion layer is composed of one layer or two or more layers.

請求項６に係る発明は、基板上に電解メッキにより高密度配線を形成する高密度配線基板の製造方法において、前記基板上に密着層を介して形成した導電層のうち前記高密度配線を形成しない領域の導電層を除去して、高密度配線を形成する領域にのみ導電層を備えた基材を作製する基材作製工程と、前記基材上の導電層に電解メッキにより高密度の配線層を形成する配線層形成工程と、を有する高密度配線基板の製造方法である。   According to a sixth aspect of the present invention, in the method for manufacturing a high-density wiring board in which high-density wiring is formed on the substrate by electrolytic plating, the high-density wiring is formed among the conductive layers formed on the substrate via an adhesion layer. Removing a conductive layer in a region that is not to be processed, and a base material preparation step for preparing a base material provided with a conductive layer only in a region where high-density wiring is formed, and high-density wiring by electrolytic plating on the conductive layer on the base material And a wiring layer forming step of forming a layer.

請求項７に係る発明は、請求項６記載の発明において、前記基材作製工程は、前記基板上に密着層を介して導電層を形成する工程と、前記導電層上の前記高密度配線を形成する領域にのみ樹脂層を形成する工程と、前記樹脂層をマスクとして前記高密度配線を形成しない領域の導電層をエッチングする工程と、前記樹脂層を除去する工程と、を有する高密度配線基板の製造方法である。   The invention according to claim 7 is the invention according to claim 6, wherein the base material preparation step includes a step of forming a conductive layer on the substrate through an adhesion layer, and the high-density wiring on the conductive layer. A high-density wiring comprising a step of forming a resin layer only in a region to be formed, a step of etching a conductive layer in a region where the high-density wiring is not formed using the resin layer as a mask, and a step of removing the resin layer A method for manufacturing a substrate.

請求項８に係る発明は、請求項６記載の発明において、前記配線層形成工程は、前記基材上の導電層以外の領域にのみ樹脂層を形成する工程と、前記導電層に電解メッキ法により配線層を形成する工程と、前記樹脂層を除去する工程と、前記密着層をエッチングする工程と、を有する高密度配線基板の製造方法である。   The invention according to claim 8 is the invention according to claim 6, wherein the wiring layer forming step includes a step of forming a resin layer only in a region other than the conductive layer on the substrate, and an electrolytic plating method on the conductive layer. A method for manufacturing a high-density wiring board, comprising: a step of forming a wiring layer, a step of removing the resin layer, and a step of etching the adhesion layer.

この発明は以上のように、基板上に電解メッキにより高密度配線を形成する高密度配線基板において、前記基板上に密着層を介して形成した導電層のうち高密度配線を形成しない領域の導電層をあらかじめ除去した基材を用いて、残った導電層に電解メッキにより高密度の配線層を形成したので、配線層間の導電層のエッチング残りを防止することができる。また、配線層部分の膜厚の減少を防止することができる。また、配線層部分の形状変化を防止することができる。さらに、配線層部分の外側と中側の配線の膜厚のバラツキを防止することができる。   As described above, according to the present invention, in the high-density wiring board in which high-density wiring is formed on the substrate by electrolytic plating, the conductive layer in the region where the high-density wiring is not formed in the conductive layer formed on the substrate through the adhesion layer. Since the high-density wiring layer is formed on the remaining conductive layer by electrolytic plating using the base material from which the layer has been removed in advance, etching residue of the conductive layer between the wiring layers can be prevented. Further, it is possible to prevent a decrease in the film thickness of the wiring layer portion. In addition, the shape change of the wiring layer portion can be prevented. Further, variations in the film thickness of the wiring on the outside and inside of the wiring layer portion can be prevented.

この発明の実施の形態を、図面を参照して説明する。   Embodiments of the present invention will be described with reference to the drawings.

図１は、この発明による高密度配線基板の一実施形態を示す模式的斜視図であり、この高密度配線基板１を、図２、図３に示すその製造方法とともに説明する。   FIG. 1 is a schematic perspective view showing an embodiment of a high-density wiring board according to the present invention. This high-density wiring board 1 will be described together with its manufacturing method shown in FIGS.

（１）まず、図２（ａ）に示すように、集積回路が形成されたシリコンウェハにＳｉＯ２、ＳｉＮなどの絶縁膜（パッシベーション）を形成した基板１０を準備する。図２（ａ）では基板１０についての具体的な図示は省略してある。 (1) First, as shown in FIG. 2A, a substrate 10 is prepared in which an insulating film (passivation) such as SiO 2 or SiN is formed on a silicon wafer on which an integrated circuit is formed. In FIG. 2A, the specific illustration of the substrate 10 is omitted.

（２）つぎに、図２（ｂ）に示すように、基板１０の全面に密着層２０および導電層３０を形成することで導電層付き基板４０を得る。   (2) Next, as shown in FIG. 2B, the substrate 40 with a conductive layer is obtained by forming the adhesion layer 20 and the conductive layer 30 on the entire surface of the substrate 10.

導電層３０の材料は、例えば、銅、ニッケル、金の中から選択されるが、電解メッキによって形成される後述する配線層８０と同一の金属でなければならない。例えば、電解銅メッキを行う場合は、導電層３０には銅を用いる。そして、導電層３０の厚さは、例えば、５０〜３００ｎｍである。   The material of the conductive layer 30 is selected from, for example, copper, nickel, and gold, but must be the same metal as a wiring layer 80 described later formed by electrolytic plating. For example, when electrolytic copper plating is performed, copper is used for the conductive layer 30. And the thickness of the conductive layer 30 is 50-300 nm, for example.

また、密着層２０は、基板（シリコン基板）１０と導電層３０との密着性が一般に良くないため、中間に介在させるものである。このような密着層２０の材料は、例えば、クロム、チタン、タングステン、金、ニッケルの１つまたは２つ以上を含み、かつ、導電層３０および配線層８０の金属を含まないものが選択される。そして、密着層２０の厚さは、例えば、１０〜１００ｎｍである。   The adhesion layer 20 is interposed between the substrate (silicon substrate) 10 and the conductive layer 30 because the adhesion between the substrate 10 and the conductive layer 30 is generally not good. As the material of the adhesion layer 20, for example, a material containing one or more of chromium, titanium, tungsten, gold, and nickel and not including the metal of the conductive layer 30 and the wiring layer 80 is selected. . And the thickness of the contact | adherence layer 20 is 10-100 nm, for example.

このような密着層２０および導電層３０は、例えば、スパッタリング法、蒸着法によって形成することができる。   Such an adhesion layer 20 and a conductive layer 30 can be formed by, for example, a sputtering method or a vapor deposition method.

（３）つぎに、図２（ｃ）に示すように、導電層付き基板４０の導電層３０上に、電解メッキによって配線層８０を形成したいパターン領域にのみ絶縁性の樹脂層５０を形成する。   (3) Next, as shown in FIG. 2C, the insulating resin layer 50 is formed on the conductive layer 30 of the substrate 40 with the conductive layer only in the pattern region where the wiring layer 80 is to be formed by electrolytic plating. .

樹脂層５０の材料は、例えば、絶縁性のフォトレジストからなり、また、樹脂層５０の厚さは、例えば、０．１〜５μｍである。   The material of the resin layer 50 is made of, for example, an insulating photoresist, and the thickness of the resin layer 50 is, for example, 0.1 to 5 μm.

このような樹脂層５０は、例えば、回転塗布法によって形成することができる。そして、導電層付き基板４０の導電層３０全面に、樹脂層５０を構成する膜を成膜した後、フォトリソグラフィ技術により前記パターン領域をパターニングすることによって、前記パターン領域にのみ絶縁性の樹脂層５０を形成することができる。   Such a resin layer 50 can be formed by, for example, a spin coating method. And after forming the film | membrane which comprises the resin layer 50 on the whole surface of the conductive layer 30 of the board | substrate 40 with a conductive layer, the said pattern area | region is patterned by the photolithographic technique, An insulating resin layer only to the said pattern area | region 50 can be formed.

このとき、樹脂層５０の膜厚は、配線層８０の間隔と比較して充分に薄いことが必要である。例えば、配線層８０の間隔が５μｍならば、樹脂層５０の膜厚は１μｍ程度にする。   At this time, the film thickness of the resin layer 50 needs to be sufficiently thin as compared with the interval between the wiring layers 80. For example, if the interval between the wiring layers 80 is 5 μm, the thickness of the resin layer 50 is set to about 1 μm.

（４）つぎに、図２（ｄ）に示すように、樹脂層５０をマスクとして配線層８０部分以外の導電層３０をエッチングする。このエッチングにより、導電層３０は、樹脂層５０にマスクされた部分だけが導電層３１として残り、それ以外の導電層３０はすべて除去される。   (4) Next, as shown in FIG. 2D, the conductive layer 30 other than the wiring layer 80 portion is etched using the resin layer 50 as a mask. By this etching, only the portion of the conductive layer 30 masked by the resin layer 50 remains as the conductive layer 31 and all other conductive layers 30 are removed.

このエッチングの方法には、例えば、導電層３０が溶解する薬品に浸漬する方法や、ドライエッチング法がある。このとき、導電層３０は溶解されるが、密着層２０はエッチングされないように薬品、ガスを選択する。   Examples of the etching method include a method of immersing in a chemical that dissolves the conductive layer 30 and a dry etching method. At this time, the chemical and gas are selected so that the conductive layer 30 is dissolved but the adhesion layer 20 is not etched.

このとき、配線層８０はまだ形成されていないため、配線層８０の間隔部分のエッチングは容易である。   At this time, since the wiring layer 80 has not yet been formed, it is easy to etch the gap portion of the wiring layer 80.

（５）つぎに、図２（ｅ）に示すように、樹脂層５０を除去することで、配線層８０を形成しない領域の導電層３０をあらかじめ除去した基材６０が得られる。   (5) Next, as shown in FIG. 2 (e), by removing the resin layer 50, the base material 60 from which the conductive layer 30 in the region where the wiring layer 80 is not formed is removed in advance is obtained.

樹脂層５０を除去するには、例えば、樹脂層５０が溶解する薬品を用いる方法や、ドライエッチング法がある。このとき、樹脂層５０は溶解されるが、密着層２０、導電層３１はエッチングされないように薬品、ガスを選択する。   In order to remove the resin layer 50, for example, there are a method using a chemical that dissolves the resin layer 50 and a dry etching method. At this time, the chemical and gas are selected so that the resin layer 50 is dissolved but the adhesion layer 20 and the conductive layer 31 are not etched.

（６）その後、図３（ｆ）に示すように、電解メッキによって配線層８０を形成する領域（導電層３１が残った領域）以外のパターン領域にのみ絶縁性の樹脂層７０を形成する。   (6) Thereafter, as shown in FIG. 3F, the insulating resin layer 70 is formed only in the pattern region other than the region where the wiring layer 80 is formed (the region where the conductive layer 31 remains) by electrolytic plating.

樹脂層７０のパターンにおけるライン（配線８０が形成される部分）／スペース（配線８０と配線８０の間隔）は、例えば、ラインが１〜５０μｍ、スペースが１〜５０μｍである。   Lines (parts where the wiring 80 is formed) / spaces (spaces between the wiring 80 and the wiring 80) in the pattern of the resin layer 70 are, for example, 1-50 μm for the line and 1-50 μm for the space.

樹脂層７０の材料は、例えば、絶縁性のフォトレジストやドライフィルムレジストからなり、また、樹脂層７０の厚さは、例えば、１〜１００μｍである。   The material of the resin layer 70 is made of, for example, an insulating photoresist or a dry film resist, and the thickness of the resin layer 70 is, for example, 1 to 100 μm.

このような樹脂層７０は、例えば、回転塗布法、印刷法、ラミネート法によって形成することができる。そして、基材６０の全面に、前記パターン領域をパターニングすることによって、前記パターン領域にのみ絶縁性の樹脂層５０を形成することができる。   Such a resin layer 70 can be formed by, for example, a spin coating method, a printing method, or a laminating method. Then, by patterning the pattern region on the entire surface of the substrate 60, the insulating resin layer 50 can be formed only in the pattern region.

（７）つぎに、図３（ｇ）に示すように、電解メッキ法によって、導電層３１の上面のにみ配線層８０が形成される。配線層８０の厚さは、例えば、１〜５０μｍである。   (7) Next, as shown in FIG. 3G, a blot wiring layer 80 is formed on the upper surface of the conductive layer 31 by electrolytic plating. The thickness of the wiring layer 80 is, for example, 1 to 50 μm.

このとき、前記パターン領域の導電層３０は既にエッチングされているため、実質的に密着層２０が、電解メッキに必要な導電層３０の役割を果たす。   At this time, since the conductive layer 30 in the pattern region has already been etched, the adhesion layer 20 substantially serves as the conductive layer 30 necessary for electrolytic plating.

（８）つぎに、図３（ｈ）に示すように、樹脂層７０を除去する。例えば、樹脂層７０が溶解する薬品を用いる方法や、ドライエッチング法がある。このとき、樹脂層７０は溶解されるが、密着層２０、配線層８０（導電層３１を含む）はエッチングされないように薬品、ガスを選択する。   (8) Next, as shown in FIG. 3 (h), the resin layer 70 is removed. For example, there are a method using a chemical that dissolves the resin layer 70 and a dry etching method. At this time, the resin layer 70 is dissolved, but a chemical and a gas are selected so that the adhesion layer 20 and the wiring layer 80 (including the conductive layer 31) are not etched.

（９）最後に、図３（ｉ）に示すように、密着層２０をエッチングすることで、高密度配線基板１が得られる。このエッチングにより、密着層２０は、配線層８０（導電層３１を含む）に覆われた部分だけが密着層２１として残り、それ以外の密着層２０はすべて除去される。   (9) Finally, as shown in FIG. 3I, the adhesion layer 20 is etched to obtain the high-density wiring board 1. By this etching, only the portion of the adhesion layer 20 covered with the wiring layer 80 (including the conductive layer 31) remains as the adhesion layer 21, and all other adhesion layers 20 are removed.

エッチングは、例えば密着層２０が溶解する薬品に浸漬する方法や、ドライエッチング法がある。このとき、密着層２０は溶解されるが、配線層８０（導電層３１を含む）はエッチングされないように薬品、ガスを選択する。   Etching includes, for example, a method of immersing in a chemical that dissolves the adhesion layer 20 and a dry etching method. At this time, the adhesive layer 20 is dissolved, but a chemical and a gas are selected so that the wiring layer 80 (including the conductive layer 31) is not etched.

なお、上記の実施形態では、基板１０として、回路形成済みの半導体基板を例示したが、これに限定するものでなく、例えば、回路形成済みのプリント基板も基板１０として適用することが可能である。   In the above embodiment, a semiconductor substrate on which a circuit has been formed is illustrated as the substrate 10. However, the present invention is not limited to this. For example, a printed board on which a circuit has been formed can also be applied. .

また、上記の実施形態では、密着層２０を１層だけ形成したが、これに限定するものでなく、例えば、密着層２０を２層以上で構成することも可能である。   In the above embodiment, only one adhesion layer 20 is formed. However, the present invention is not limited to this. For example, the adhesion layer 20 may be composed of two or more layers.

この発明による高密度配線基板の一実施形態を示す模式的斜視図である。1 is a schematic perspective view showing an embodiment of a high-density wiring board according to the present invention. この発明による高密度配線基板の製造方法の一実施形態を示す説明図（１／２）である。It is explanatory drawing (1/2) which shows one Embodiment of the manufacturing method of the high-density wiring board by this invention. この発明による高密度配線基板の製造方法の一実施形態を示す説明図（２／２）である。It is explanatory drawing (2/2) which shows one Embodiment of the manufacturing method of the high-density wiring board by this invention. 従来の高密度配線基板の製造方法の一例を示す説明図（１／２）である。It is explanatory drawing (1/2) which shows an example of the manufacturing method of the conventional high-density wiring board. 従来の高密度配線基板の製造方法の一例を示す説明図（２／２）である。It is explanatory drawing (2/2) which shows an example of the manufacturing method of the conventional high-density wiring board. 従来の製造方法において発生する問題点の例を示す説明図である。It is explanatory drawing which shows the example of the problem which generate | occur | produces in the conventional manufacturing method.

符号の説明Explanation of symbols

１ 高密度配線基板
１０ 基板
２０ 密着層
３０ 導電層
４０ 導電層付き基板
５０ 樹脂層
６０ 基材
７０ 樹脂層
８０ 配線層 DESCRIPTION OF SYMBOLS 1 High-density wiring board 10 Substrate 20 Adhesion layer 30 Conductive layer 40 Substrate with conductive layer 50 Resin layer 60 Base material 70 Resin layer 80 Wiring layer

Claims (8)

基板上に電解メッキにより高密度配線を形成する高密度配線基板において、
前記基板上に密着層を介して形成した導電層のうち前記高密度配線を形成しない領域の導電層をあらかじめ除去した基材を用いて、残った導電層に電解メッキにより高密度の配線層を形成したことを特徴とする高密度配線基板。 In a high-density wiring board that forms high-density wiring by electrolytic plating on the substrate,
Of the conductive layer formed on the substrate via an adhesion layer, a base material from which the conductive layer in the region where the high-density wiring is not formed is removed in advance, and a high-density wiring layer is formed on the remaining conductive layer by electrolytic plating. A high-density wiring board characterized by being formed. 前記基板は、回路形成済みの半導体基板またはプリント基板であることを特徴とする請求項１記載の高密度配線基板。   2. The high-density wiring board according to claim 1, wherein the substrate is a semiconductor substrate or a printed circuit board on which a circuit is formed. 前記導電層および前記配線層は、銅、ニッケル、金の中から選択された互いに同一の金属で構成されることを特徴とする請求項１記載の高密度配線基板。   2. The high-density wiring board according to claim 1, wherein the conductive layer and the wiring layer are made of the same metal selected from copper, nickel, and gold. 前記密着層は、クロム、チタン、タングステン、金、ニッケルの１つまたは２つ以上を含み、かつ、前記導電層および前記配線層の金属を含まないことを特徴とする請求項１記載の高密度配線基板。   2. The high density according to claim 1, wherein the adhesion layer includes one or more of chromium, titanium, tungsten, gold, and nickel, and does not include a metal of the conductive layer and the wiring layer. Wiring board. 前記密着層は１層または２層以上で構成されることを特徴とする請求項１記載の高密度配線基板。   The high-density wiring board according to claim 1, wherein the adhesion layer includes one layer or two or more layers. 基板上に電解メッキにより高密度配線を形成する高密度配線基板の製造方法において、
前記基板上に密着層を介して形成した導電層のうち前記高密度配線を形成しない領域の導電層を除去して、高密度配線を形成する領域にのみ導電層を備えた基材を作製する基材作製工程と、
前記基材上の導電層に電解メッキにより高密度の配線層を形成する配線層形成工程と、
を有することを特徴とする高密度配線基板の製造方法。 In a method for manufacturing a high-density wiring board in which high-density wiring is formed by electrolytic plating on a substrate,
The base material provided with the conductive layer only in the region where the high density wiring is formed is removed by removing the conductive layer in the region where the high density wiring is not formed from the conductive layer formed on the substrate via the adhesion layer. A base material production process;
A wiring layer forming step of forming a high density wiring layer by electrolytic plating on the conductive layer on the substrate;
A method for producing a high-density wiring board, comprising: 前記基材作製工程は、
前記基板上に密着層を介して導電層を形成する工程と、
前記導電層上の前記高密度配線を形成する領域にのみ樹脂層を形成する工程と、
前記樹脂層をマスクとして前記高密度配線を形成しない領域の導電層をエッチングする工程と、
前記樹脂層を除去する工程と、
を有することを特徴とする請求項６記載の高密度配線基板の製造方法。 The base material production step includes
Forming a conductive layer on the substrate via an adhesion layer;
Forming a resin layer only in a region where the high-density wiring is formed on the conductive layer;
Etching the conductive layer in a region where the high-density wiring is not formed using the resin layer as a mask;
Removing the resin layer;
The method for manufacturing a high-density wiring board according to claim 6, wherein: 前記配線層形成工程は、
前記基材上の導電層以外の領域にのみ樹脂層を形成する工程と、
前記導電層に電解メッキ法により配線層を形成する工程と、
前記樹脂層を除去する工程と、
前記密着層をエッチングする工程と、
を有することを特徴とする請求項６記載の高密度配線基板の製造方法。 The wiring layer forming step includes
Forming a resin layer only in a region other than the conductive layer on the substrate;
Forming a wiring layer on the conductive layer by electrolytic plating;
Removing the resin layer;
Etching the adhesion layer;
The method for manufacturing a high-density wiring board according to claim 6, comprising:
JP2004032936A 2004-02-10 2004-02-10 High-density wiring board and its manufacturing method Pending JP2005228764A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004032936A JP2005228764A (en) 2004-02-10 2004-02-10 High-density wiring board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004032936A JP2005228764A (en) 2004-02-10 2004-02-10 High-density wiring board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005228764A true JP2005228764A (en) 2005-08-25

Family

ID=35003266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004032936A Pending JP2005228764A (en) 2004-02-10 2004-02-10 High-density wiring board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005228764A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102373492A (en) * 2010-08-13 2012-03-14 北大方正集团有限公司 Method for carrying out selective electroplating on surface of circuit board, and circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102373492A (en) * 2010-08-13 2012-03-14 北大方正集团有限公司 Method for carrying out selective electroplating on surface of circuit board, and circuit board

Similar Documents

Publication Publication Date Title
US7459399B2 (en) Method for manufacturing probe structure of probe card
JP5386962B2 (en) Etching method and method of manufacturing semiconductor device using etching method
JPH05218645A (en) Manufacture of thin multilayer wiring board
KR100678860B1 (en) Method for fabricating electrode pattern
US7122282B2 (en) Mask pattern forming method and patterning method using the mask pattern
JP5640667B2 (en) Circuit board manufacturing method
JP4599132B2 (en) Printed circuit board manufacturing method and printed circuit board
JP2005228764A (en) High-density wiring board and its manufacturing method
JP2004025709A (en) Screen printing plate and method for manufacturing it
JP5608462B2 (en) Manufacturing method of imprint mold
JP2007135129A (en) Manufacturing method of piezoelectric vibrating piece and piezoelectric vibrating piece manufactured by method
JP2008251750A (en) Forming method of bump for electric connection
KR100462758B1 (en) Photo process for copper dual damascene
JPH10189606A (en) Bump of semiconductor device and manufacture thereof
TWM564309U (en) Miniaturized circuit
JP2003188496A (en) Method of manufacturing wiring board
JP2007149773A (en) Method of manufacturing semiconductor device
JP5634781B2 (en) Manufacturing method of imprint mold
JP2007317810A (en) Method for manufacturing metallic wiring
JP2006093227A (en) Semiconductor device and its manufacturing method
JP4755454B2 (en) Method for manufacturing printed circuit board
JP2830636B2 (en) Method for manufacturing semiconductor device
JP5232511B2 (en) Substrate processing method
JP2001127062A (en) Method of forming wiring
JP3844707B2 (en) Method for forming metal wiring