JP2005223678A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2005223678A
JP2005223678A JP2004030322A JP2004030322A JP2005223678A JP 2005223678 A JP2005223678 A JP 2005223678A JP 2004030322 A JP2004030322 A JP 2004030322A JP 2004030322 A JP2004030322 A JP 2004030322A JP 2005223678 A JP2005223678 A JP 2005223678A
Authority
JP
Japan
Prior art keywords
control unit
power source
signal
sub cpu
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004030322A
Other languages
Japanese (ja)
Inventor
Toyoaki Unemura
豊明 畝村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004030322A priority Critical patent/JP2005223678A/en
Publication of JP2005223678A publication Critical patent/JP2005223678A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Television Receiver Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To resolve the problem that overrun detection of software in a system used by general users has been not sufficiently considered conventionally in a control system consisting of a plurality of control parts, especially, overrun in a system utilizing a standby power source has not been detected neither measures against overrun have been taken. <P>SOLUTION: A display device comprises a standby power source 2, a first control part operated by supply power from the standby power source, a power source controlled by the first control part to turn on/off, and a second power source operated by supply power from the power source. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、演算処理を行う中央処理装置（以下ＣＰＵ）等の制御部を複数有して構成される表示装置に関するものである。   The present invention relates to a display device that includes a plurality of control units such as a central processing unit (hereinafter referred to as CPU) that performs arithmetic processing.

従来の複数の制御部を用いた装置における暴走検出を引用例を用いて説明する。   Runaway detection in a conventional apparatus using a plurality of control units will be described with reference to a cited example.

例えば、特開平５−８１２２２号公報では、２ＣＰＵの動作監視方法に関する発明が記載されており、メインＣＰＵ、サブＣＰＵ、ウオッチドッグタイマ回路、ゲート回路から構成され、サブＣＰＵが暴走した場合は、メインＣＰＵがそれを検出し、サブＣＰＵにゲート回路を介してリセットをかける。メインＣＰＵが、暴走した場合は、ウオッチドッグタイマ回路により暴走が検出され、メインＣＰＵに直接リセットがかけられ、サブＣＰＵには、ウオッチドッグタイマ回路よりゲート回路を介してリセットがかけられる構成を取っている。   For example, Japanese Patent Application Laid-Open No. 5-81222 describes an invention relating to an operation monitoring method for 2 CPUs, which includes a main CPU, a sub CPU, a watchdog timer circuit, and a gate circuit. The CPU detects this and resets the sub CPU through the gate circuit. If the main CPU runs away, the watchdog timer circuit detects the runaway, the main CPU is reset directly, and the sub CPU is reset via the gate circuit from the watchdog timer circuit. ing.

例えば特開平６−１７５９９２号公報では、第１の制御部がコマンド信号を用いて第２の制御部を制御する構成を取り、第２の制御部では、その動作状態を示すためにいわゆるウオッチドッグパルスを監視部に対して出力する。監視部は、そのパルス幅より第２の制御部の異常状態を検出すると、直ちに、制御部１に異常検知信号を送出する。制御部１は、異常検知信号を入力すると制御部２に対して有効なリセット処理を行い、制御部２に含まれるＲＡＭのデータの補修管理を行う。
特開平５−８１２２２号公報 特開平６−１７５９９２号公報 For example, in Japanese Patent Laid-Open No. 6-175990, the first control unit uses a command signal to control the second control unit, and the second control unit uses a so-called watch dog to indicate its operating state. The pulse is output to the monitoring unit. When the monitoring unit detects an abnormal state of the second control unit based on the pulse width, the monitoring unit immediately transmits an abnormality detection signal to the control unit 1. When the abnormality detection signal is input, the control unit 1 performs an effective reset process on the control unit 2 and performs repair management of data in the RAM included in the control unit 2.
JP-A-5-81222 JP-A-6-17592

従来のような、複数のＣＰＵの監視方法あるいは、制御装置では、メイン側が暴走した時の対応が考えておられず、特に映像音声を処理する表示装置においては、取り込んだデータの有用性等が考慮された動作監視方法とは言えない。   In conventional methods for monitoring a plurality of CPUs or control devices, it is not considered to deal with when the main side runs out of control, and particularly in a display device that processes video and audio, the usefulness of the captured data etc. It cannot be said to be an operation monitoring method considered.

また、データを取り込むためのスタンバイ電源対応等におけるメインＣＰＵ、サブＣＰＵの通電状態を考慮した暴走検出にはなっておらず従来の様な暴走管理では、利用者に不安を与えるリセット等がかけられることになり好ましいとは言えない。   In addition, the runaway detection considering the energized state of the main CPU and the sub CPU in response to the standby power source for taking in the data is not performed, and in the conventional runaway management, a reset etc. that gives anxiety to the user can be applied. That is not preferable.

本願発明は、これらの課題を解決した表示装置を提供することを目的とするものである。   The object of the present invention is to provide a display device that solves these problems.

本願発明の表示装置では、スタンバイ電源およびスタンバイ電源からの供給電力で動作する第１の制御部、第１の制御部によって電源の入り切り制御がなされる電源、および当該電源からの供給電力で動作する第２の電源からなる。   In the display device according to the present invention, the standby power source, the first control unit that operates with the power supplied from the standby power source, the power source that is controlled to be turned on and off by the first control unit, and the power that is supplied from the power source operate. Consists of a second power source.

従来のような、複数のＣＰＵの監視方法あるいは、制御装置では、メイン側が暴走した時の対応が考えておられず、特に映像音声を処理する表示装置においては、取り込んだデータの有用性等が考慮された動作監視方法とは言えず、また、データを取り込むためのスタンバイ電源対応等におけるメインＣＰＵ、サブＣＰＵの通電状態を考慮した暴走検出にはなっておらず従来の様な暴走管理では、利用者に不安を与えるリセット等がかけられることになり好ましいとは言えなかった。また、一般利用者が利用する機器における暴走検出としては、ユーザーフレンドリーな機能構成等が配慮されたものにはなっていなかった。   In conventional methods for monitoring a plurality of CPUs or control devices, it is not considered to deal with when the main side runs out of control, and particularly in a display device that processes video and audio, the usefulness of the captured data etc. It cannot be said that it is an operation monitoring method considered, and it is not a runaway detection considering the energized state of the main CPU and sub CPU in correspondence to a standby power source for taking in data, etc. In the conventional runaway management, It could not be said that it would cause a reset to give the user anxiety. In addition, the user-friendly function configuration has not been taken into consideration for the runaway detection in the equipment used by general users.

本願発明にかかる表示装置は、メインＣＰＵが暴走した場合においても、サブＣＰＵがＯＳＤ表示やメインＣＰＵの電源リセットを行うことにより、機器の状況を把握できるとともに、すばやく復帰させることが出来る。   In the display device according to the present invention, even when the main CPU runs out of control, the sub CPU can perform OSD display and reset the power of the main CPU so that the status of the device can be grasped and can be quickly returned.

（実施の形態１）
図１において、第１の制御部として機能するサブＣＰＵ１、サブＣＰＵ１に電力を供給するスタンバイ電源２、サブＣＰＵ１にリセット信号を出力するリセット回路３、ユーザーの入力手段としてとして用いられるリモコン（図示せず）あるいは本体に付随してなるユーザーインタフェース部として機能するキー入力部（図示せず）からの信号のインターフェースとなるリモコンＩ／Ｆ４、主電源の電源の入り切りを行うスイッチ部である主電源ＳＷ５、サブＣＰＵ２に付随してなるオンスクリーンディスプレイ（ＯＳＤ）信号の生成を行うＯＳＤ６、その入り切りをサブＣＰＵ１で制御されかつデジタル放送処理をおこなうブロックに電源を供給する電源部７、を有する。 (Embodiment 1)
In FIG. 1, a sub CPU 1 functioning as a first control unit, a standby power supply 2 for supplying power to the sub CPU 1, a reset circuit 3 for outputting a reset signal to the sub CPU 1, and a remote controller used as user input means (not shown) Or a remote control I / F 4 serving as an interface for signals from a key input unit (not shown) functioning as a user interface unit attached to the main body, and a main power source SW 5 serving as a switch unit for turning on / off the main power source. And an OSD 6 for generating an on-screen display (OSD) signal attached to the sub CPU 2 and a power supply unit 7 for supplying power to a block which is controlled by the sub CPU 1 and performs digital broadcast processing.

さらに、第２の制御部として機能するメインＣＰＵ１１、電源７からの入力電源よりリセット信号を発生させるリセット回路１２、ＢＳ放送を受信するためのＢＳアンテナ２１、メインＣＰＵ１１およびリセット回路１２を含むデジタル放送処理部３０を有する。このデジタル放送処理部３０の詳細は、第２図で説明する。   Further, a digital broadcast including a main CPU 11 functioning as a second control unit, a reset circuit 12 for generating a reset signal from an input power supply from a power supply 7, a BS antenna 21 for receiving BS broadcasts, a main CPU 11 and a reset circuit 12. A processing unit 30 is included. Details of the digital broadcast processing unit 30 will be described with reference to FIG.

さらに、デジタル放送処理部３０で処理された映像信号・音声信号と例えばＤＶＤ（デジタル・バーサタイル・ディスク）プレーヤ、ビデオデッキあるいは、地上放送等の別系統からの映像信号・音声信号とを切り替えるためのＡＶスイッチとして機能するＡＶＳＷ３１、切り替えられた映像信号を適切な例えばＲＧＢの映像信号に調整・変換するためのＲＧＢプロセッサ３２、表示するに最適な信号形態に変換するドライバ部３３、ＣＲＴ（ブラウン管）、ＬＣＤ（液晶ディスプレイ）、ＰＤＰ（プラズマディスプレイパネル）あるいはその他のディスプレイ３４を有する。   Furthermore, for switching the video signal / audio signal processed by the digital broadcast processing unit 30 and the video signal / audio signal from another system such as a DVD (digital versatile disk) player, a video deck, or terrestrial broadcasting, for example. AVSW 31 functioning as an AV switch, RGB processor 32 for adjusting / converting the switched video signal into an appropriate RGB video signal, for example, a driver unit 33 for converting the signal format into an optimal display, CRT (CRT), An LCD (Liquid Crystal Display), a PDP (Plasma Display Panel) or other display 34 is included.

図２は、本願発明の第２の制御部が制御する一実施例としてのＢＳデジタル放送表示装置のブロック図である。   FIG. 2 is a block diagram of a BS digital broadcast display device as one embodiment controlled by the second control unit of the present invention.

図１で、デジタル放送処理部３０の構成要素としてメインＣＰＵ１１、リセット回路１２を代表として紹介しているが、さらに以下に示すものが機能として含まれる。   In FIG. 1, the main CPU 11 and the reset circuit 12 are introduced as representative components of the digital broadcast processing unit 30, but the following are included as functions.

図２において、選局および８ＰＳＫ復調を行うＦＥ（フロントエンド）２２、前記ＦＥ２２からのトランスポート・ストリームであるＭＰＥＧ２−ＴＳをトランスポート・デコードし、かつデ・スクランブルするＴＤＤＳ２３、ＴＤＤＳ２３のワークエリアであるＲＡＭ２４、ＴＤＤＳ２３からの映像・音声ストリームであるＭＰＥＧ２−ＡＶをデコードするためのＡＶデコーダ２５、ユーザーインターフェースとして画面にオンスクリーンを表示を行うＯＳＤ２６、ＡＶデコーダ２５およびＯＳＤ２６を主要構成要素とし動機発生機能、音声フィルタ、その他からなるシグナルプロセッサ２７、シグナルプロセッサ２７のワークエリアとして機能するＲＡＭ２８、ＡＶデコーダ２５からの映像信号にＯＳＤ２６からのオンスクリーン信号を加算する加算機２９を有する。   In FIG. 2, the FE (front end) 22 that performs channel selection and 8PSK demodulation, and the work area of the TDDS 23 and TDDS 23 that transport-decode and de-scramble MPEG2-TS, which is a transport stream from the FE 22. Motivation generation function including a certain RAM 24, an AV decoder 25 for decoding MPEG2-AV which is a video / audio stream from the TDDS 23, an OSD 26 for displaying on-screen as a user interface, an AV decoder 25 and an OSD 26 as main components An on-screen signal from the OSD 26 to the video signal from the AV decoder 25, the RAM 28 that functions as a work area of the signal processor 27, a signal processor 27, an audio filter, etc. With the adder 29 to be calculated.

以下、図１および図２を用いて説明する。メインＣＰＵ１１は、通常のマイコンシステムなどと同様にプログラム部であるＦＲＡＳＨ・ＲＯＭ１３に記録されたプログラムによって動作し、適時ワークＲＡＭとしてＲＡＭ１４が使用される。   Hereinafter, description will be made with reference to FIGS. 1 and 2. The main CPU 11 operates in accordance with a program recorded in the FRASH / ROM 13 which is a program unit, similarly to a normal microcomputer system, and the RAM 14 is used as a work RAM in a timely manner.

ユーザーのリモコン操作によって任意のＢＳデジタル放送局が選択される場合、まずリモコンＩ／Ｆ４を介してその情報が、サブＣＰＵ２に送られ、サブＣＰＵ２は、そのリモコンキーコードを判別しメインＣＰＵ１１に転送する。メインＣＰＵ１１は、その内容を判別して、ＦＥ２２を制御することによりＢＳアンテナ２１より受診された情報より所望の局を選局する。より具体的に言うと１トランスポンダーを選局する。選局された局からの８ＰＳＫデータはさらにＦＥ２２内でデコードされトランスポート・ストリームであるＭＰＥＧ２−ＴＳに変換される。   When an arbitrary BS digital broadcasting station is selected by the user's remote control operation, the information is first sent to the sub CPU 2 via the remote control I / F 4, and the sub CPU 2 determines the remote control key code and transfers it to the main CPU 11. To do. The main CPU 11 determines the contents and selects a desired station from information received from the BS antenna 21 by controlling the FE 22. More specifically, select one transponder. The 8PSK data from the selected station is further decoded in the FE 22 and converted into MPEG2-TS which is a transport stream.

ＴＤＤＳ２３ではこのＭＰＥＧ２−ＴＳをＲＡＭ２４を用い展開し、デコード、デ・スクランブル等の処理を行い、映像・音声情報は、ストリーム信号ＭＰＥＧ−ＡＶとしてシグナルプロセッサ２７内のＡＶデコーダ２５に送られる。データ放送コンテンツ、番組配列情報、字幕情報などの文字図形情報は、ＴＤＤＳ２３から出力され、同様に処理されメインＣＰＵ１１でデコードされる。   In the TDDS 23, the MPEG2-TS is expanded using the RAM 24, and processes such as decoding and descrambling are performed. Video / audio information is sent to the AV decoder 25 in the signal processor 27 as a stream signal MPEG-AV. Character graphic information such as data broadcasting content, program arrangement information, and caption information is output from the TDDS 23, processed in the same manner, and decoded by the main CPU 11.

シグナルプロセッサ２７内では、ＭＰＥＧ２−ＡＶ信号は、ＡＶデコーダ２５によってＭＰＥＧ２のファイルとレベルに応じた信号にデコードされる。デコードされた信号は、規格に応じた同期のレベルに応じた映像信号として、あるいは、音声信号として出力される。ＯＳＤ２６は、読み出される映像信号と同期した同期信号を基準として、ユーザーのリモコン入力に応じたオンスクリーン信号を出力する。ＯＳＤ２６から出力されたオンスクリーン信号は、ＡＶデコーダ２５からの映像信号と加算機２９にて加算される。この映像信号およびは、シグナルプロセッサ２７さらには、デジタル放送処理部３０よりＡＶＳＷ３１に出力される。ＡＶＳＷ３１は、デジタル放送処理部３０から映像信号および音声信号、あるいは別系統からの映像信号および音声信号を切り替えて出力する。出力された映像信号は、ＲＧＢプロセッサ３２に出力され、表示に適した映像信号に調整更に変換され映像信号のドライバ３３に出力され、対応するディスプレイ３４に応じた適切な信号形態に変換出力され、ディスプレイ３４上に表示される。同様に音声信号は、プリアンプ（図示せず９）に出力される。   In the signal processor 27, the MPEG2-AV signal is decoded by the AV decoder 25 into a signal corresponding to the MPEG2 file and level. The decoded signal is output as a video signal or an audio signal according to the level of synchronization according to the standard. The OSD 26 outputs an on-screen signal corresponding to a user's remote control input with reference to a synchronization signal synchronized with the read video signal. The on-screen signal output from the OSD 26 is added to the video signal from the AV decoder 25 by the adder 29. This video signal is output from the signal processor 27 and the digital broadcast processing unit 30 to the AVSW 31. The AVSW 31 switches and outputs a video signal and an audio signal from the digital broadcast processing unit 30 or a video signal and an audio signal from another system. The output video signal is output to the RGB processor 32, adjusted and converted into a video signal suitable for display, output to the video signal driver 33, converted to an appropriate signal form corresponding to the corresponding display 34, and output. It is displayed on the display 34. Similarly, the audio signal is output to a preamplifier (not shown 9).

以上の様な各種処理は、主としてメインＣＰＵ１１にて処理される。このため、メインＣＰＵ１１は、一般的な高機能パーソナルコンピュータに匹敵する処理を行うことになる。   Various processes as described above are mainly processed by the main CPU 11. For this reason, the main CPU 11 performs processing comparable to a general high function personal computer.

このため複雑なプログラムがＦＬＡＳＨ・ＲＯＭ１３に格納される。   Therefore, a complicated program is stored in the FLASH / ROM 13.

つまり、２００３年の夏現在、一般的に使用されているパーソナルコンピュータと同様にこのＣＰＵ１１を動作させるためにＦＬＡＳＨ・ＲＯＭ１３に格納されるプログラムは、
プログラムの処理が、暴走すること、あるいは、フリーズすること、さらには、ハングアップするという危険性も残念ながら孕んでいる。 In other words, as of the summer of 2003, the program stored in the FLASH ROM 13 for operating the CPU 11 in the same manner as a personal computer generally used is:
Unfortunately, there is a danger of the program processing going out of control, freezing, and even hanging up.

一方、この複数の制御部であるサブＣＰＵ１とメインＣＰＵ１１の立ち上がりについても説明する。   On the other hand, the rise of the sub CPU 1 and the main CPU 11 which are the plurality of control units will also be described.

主電源ＳＷ５が、切りから入りの状態になるとスタンバイ電源２が立ち上がる。スタンバイ電源２は、リセット回路３およびサブＣＰＵ１に対して通電を行う。図示しないが、サブＣＰＵ１の周辺回路に対しても同様に通電を行う。通電開始時、リセット回路３は、
電源の立ち上がりに応じて、適切に遅延して立ち上がるリセット信号をサブＣＰＵ１に供給する。このリセット信号によりサブＣＰＵ１は適切に立ち上がる。 When the main power source SW5 is turned on, the standby power source 2 starts up. The standby power supply 2 energizes the reset circuit 3 and the sub CPU 1. Although not shown, energization is similarly performed for the peripheral circuits of the sub CPU 1. At the start of energization, the reset circuit 3
In response to the rise of the power supply, a reset signal that rises with an appropriate delay is supplied to the sub CPU 1. The sub CPU 1 starts up appropriately by this reset signal.

サブＣＰＵ１は、電源７に対して電源７に付随するスイッチ機能に対して入り切り制御を行う。サブＣＰＵ１は、主電源ＳＷ５の切りから入りの状態変化、あるいは、リモコンＩ／Ｆ４からの電源オン情報によって、電源７に対し入りの状態を要求する。すると電源７は、通電状態へと立ち上がり、デジタル放送処理部３０およびその周辺回路に電源供給を行う。リセット回路１２は、電源の立ち上がりに応じて、適切に遅延して立ち上がるリセット信号をメインＣＰＵ１１に供給する。このリセット信号によりメインＣＰＵ１１は適切に立ち上がる。   The sub CPU 1 performs on / off control for the switch function associated with the power source 7 with respect to the power source 7. The sub CPU 1 requests the power source 7 for the on state based on the change in the main power source SW5 from the turn-off state or the power-on information from the remote control I / F 4. Then, the power supply 7 rises to an energized state and supplies power to the digital broadcast processing unit 30 and its peripheral circuits. The reset circuit 12 supplies the main CPU 11 with a reset signal that rises with an appropriate delay in response to the rise of the power supply. The main CPU 11 starts up appropriately by this reset signal.

サブＣＰＵ１は、先に立ち上がり、メインＣＰＵ１１に対して通信要求を行い、メインＣＰＵ１１からの応答を待つ。つまりサブＣＰＵ１は、いわゆるスタンバイマイコンとしても機能する。サブＣＰＵ１は、スタンバイマイコンとして機能するとともに、リモコンＩ／Ｆ部４からのリモコンキーコードの判別解析転送、さらには周辺のデバイスＬＳＩ（図示せず）等の制御を行い、表示装置としてのメイン処理は、メインＣＰＵ１１にゆだねる。   The sub CPU 1 rises first, makes a communication request to the main CPU 11, and waits for a response from the main CPU 11. That is, the sub CPU 1 also functions as a so-called standby microcomputer. The sub CPU 1 functions as a standby microcomputer, performs discriminant analysis transfer of remote control key codes from the remote control I / F unit 4, and controls peripheral device LSIs (not shown), etc., and performs main processing as a display device. Is left to the main CPU 11.

サブＣＰＵ１は、さらに適時、メインＣＰＵ１１と通信を行うことでメインＣＰＵ１１の正常動作を監視する。   The sub CPU 1 further monitors the normal operation of the main CPU 11 by communicating with the main CPU 11 at an appropriate time.

メインＣＰＵ１１は、先に述べたように複雑なプログラムを元に動作している。   The main CPU 11 operates based on a complicated program as described above.

このため、デジタル放送のストリーム信号の処理とユーザーのキーコードの組み合わせにより、暴走、フリーズあるいはハングアップの危険を孕んでいる。もし、メインＣＰＵ１１がこのような状態に陥った際、サブＣＰＵ１は、通信により常にその動作を監視しており、サブＣＰＵ１とメインＣＰＵ１１が正常通信できない状況を判別すると、サブＣＰＵ１は、ＯＳＤ６を起動させ、ＲＧＢプロセッサ３２に対し、図３に示すような異常状態を示すメッセージを直ちに表示させるための信号を送出する。ＯＳＤ６からのオンスクリーン信号は、ＡＶＳＷ３１がどちらを選択しているかにかかわらず優先してＲＧＢプロセッサ３２に対して機能し、このＯＳＤ６からの信号が、ドライブ３３を介しディスプレイ３４に表示される。この時の処理状況のフロー図を図４に示す。   For this reason, there is a risk of runaway, freezing or hang-up by the combination of digital broadcast stream signal processing and the user's key code. If the main CPU 11 falls into such a state, the sub CPU 1 constantly monitors its operation through communication. When the sub CPU 1 and the main CPU 11 cannot determine normal communication, the sub CPU 1 starts the OSD 6. Then, a signal for immediately displaying a message indicating an abnormal state as shown in FIG. 3 is sent to the RGB processor 32. The on-screen signal from the OSD 6 preferentially functions to the RGB processor 32 regardless of which AVSW 31 is selected, and the signal from the OSD 6 is displayed on the display 34 via the drive 33. FIG. 4 shows a flowchart of the processing status at this time.

なお、本実施の形態では、図３に示すように本体の電源ＳＷ（主電源ＳＷ５）の再投入を指示するＯＳＤとしたが、図５に示すようなリモコンの電源ＳＷの再投入を指示するＯＳＤとしても同様の効果を得られる事は明らかである。   In this embodiment, the OSD is instructed to turn on the main body power SW (main power SW5) as shown in FIG. 3, but the remote control power SW is instructed to be turned on again as shown in FIG. It is clear that the same effect can be obtained with OSD.

（実施の形態２）
サブＣＰＵ１は、ＯＳＤ６を起動させ図３のメッセージを出すのと同様に、サブＣＰＵ１に付随する不揮発性メモリ部（図示せず）に異常状態下であることを記録する。 (Embodiment 2)
The sub CPU 1 records that it is under an abnormal state in a non-volatile memory unit (not shown) attached to the sub CPU 1 in the same manner as when the OSD 6 is activated and the message of FIG. 3 is issued.

ユーザーが、ＯＳＤ６のメッセージに対して、主電源ＳＷ５を切り、入りするとスタンバイ電源２が立ち上がり、リセット回路３よりリセット信号が出力され、サブＣＰＵ１が立ち上がる。サブＣＰＵ１は、異常状態下立ち上がりを認識し、立ち上がり後直ちに、電源７を入り状態に制御する。電源７の立ち上がりとともにリセット回路１２が立ち上がり、メインＣＰＵ１１が立ちあがる。サブＣＰＵ１は、立ち上がったメインＣＰＵ１１に対して異常状態下立ち上がりであることを通信により伝える。メインＣＰＵ１１は、その情報により、データ類の破損等に対応した初期化処理を行う。   When the user turns off and turns on the main power supply SW5 in response to the message from the OSD 6, the standby power supply 2 rises, a reset signal is output from the reset circuit 3, and the sub CPU 1 rises. The sub CPU 1 recognizes the rising under the abnormal condition and immediately controls the power supply 7 to be turned on after the rising. As the power supply 7 rises, the reset circuit 12 rises and the main CPU 11 rises. The sub CPU 1 informs the main CPU 11 that has started up that it is rising under an abnormal condition. Based on the information, the main CPU 11 performs an initialization process corresponding to data corruption or the like.

（実施の形態３）
サブＣＰＵ１は、ＯＳＤ６を起動させ図５のメッセージを出すのと同様に、サブＣＰＵ１に付随する不揮発性メモリ部（図示せず）に異常状態下であることを記録する。 (Embodiment 3)
The sub CPU 1 records that it is under an abnormal state in a non-volatile memory unit (not shown) attached to the sub CPU 1 in the same manner as when the OSD 6 is activated and the message of FIG. 5 is issued.

ユーザーが、ＯＳＤ６のメッセージに対して、リモコンの電源ＳＷを押下するとサブＣＰＵ１は、電源７を任意時間切り状態にした後、入り状態に制御する。電源７の立ち上がりとともにリセット回路１２が立ち上がり、メインＣＰＵ１１が立ちあがる。サブＣＰＵ１は、立ち上がったメインＣＰＵ１１に対して異常状態下立ち上がりであることを通信により伝える。メインＣＰＵ１１は、その情報により、データ類の破損等に対応した初期化処理を行う。   When the user presses the power SW of the remote controller in response to the message from the OSD 6, the sub CPU 1 controls the power supply 7 to be turned on after being turned off for an arbitrary time. As the power supply 7 rises, the reset circuit 12 rises and the main CPU 11 rises. The sub CPU 1 informs the main CPU 11 that has started up that it is rising under an abnormal condition. Based on the information, the main CPU 11 performs an initialization process corresponding to data corruption or the like.

本発明に係る表示装置は、メインＣＰＵが暴走した場合においても、サブＣＰＵがＯＳＤ表示やメインＣＰＵの電源リセットを行うことにより、機器の状況を把握できるとともに、すばやく復帰させる表示装置を提供することが出来る効果を有し、ＣＰＵ等の制御部を複数有して構成される表示装置に有用である。   The display device according to the present invention provides a display device that allows the sub CPU to grasp the status of the device and to quickly return the device by performing OSD display or resetting the power of the main CPU even when the main CPU runs away. This is useful for a display device having a plurality of control units such as a CPU.

本発明における表示装置の基本構成を示す図The figure which shows the basic composition of the display apparatus in this invention 同表示装置の詳細な構成を示すブロック図Block diagram showing the detailed configuration of the display device メッセージ画面表示例を示す図Figure showing an example of message screen display サブＣＰＵ１における動作のフロー図Flow chart of operation in sub CPU1 メッセージ画面表示例を示す図Figure showing an example of message screen display

符号の説明Explanation of symbols

１ サブＣＰＵ１
２ スタンバイ電源
３ リセット回路
４ リモコンＩ／Ｆ
５ 主電源ＳＷ
６ ＯＳＤ
７ 電源
１１ メインＣＰＵ
１２ リセット回路
１３ ＦＬＡＳＨ・ＲＯＭ回路
１４ ＲＡＭ
２１ ＢＳアンテナ
２２ ＦＥ
２３ ＴＤＤＳ
２４ ＲＡＭ
２５ ＡＶデコーダ
２６ ＯＳＤ
２７ シグナルプロセッサ
２８ ＲＡＭ
３０ デジタル信号処理部
３１ ＡＶＳＷ
３２ ＲＧＢプロセッサ
３３ ドライバ
３４ ディスプレイ 1 Sub CPU 1
2 Standby power 3 Reset circuit 4 Remote control I / F
5 Main power switch
6 OSD
7 Power supply 11 Main CPU
12 Reset circuit 13 FLASH ROM circuit 14 RAM
21 BS antenna 22 FE
23 TDDS
24 RAM
25 AV decoder 26 OSD
27 Signal processor 28 RAM
30 Digital signal processor 31 AVSW
32 RGB processor 33 Driver 34 Display

Claims (3)

スタンバイ電源より電源を供給される第１の制御部、前記第１の制御部より制御される電源部、前記電源部より電源を供給される第２の制御部、ＯＳＤ信号生成手段、前記ＯＳＤ信号生成手段から出力されたＯＳＤ信号を表示する表示手段からなる表示装置であって、前記第１の制御部は前記第２の制御部と相互に通信して動作確認を行い、前記第２の制御部の動作が異常に陥った場合、前記第１の制御部は前記ＯＳＤ信号生成手段に指示して、電源スイッチの再投入を促すメッセージ画面を表示手段に表示させることを特徴とする表示装置。 A first controller supplied with power from a standby power supply; a power supply controlled by the first controller; a second controller supplied with power from the power supply; an OSD signal generator; and the OSD signal A display device comprising display means for displaying an OSD signal output from the generation means, wherein the first control unit communicates with the second control unit to perform operation confirmation, and performs the second control. When the operation of the unit becomes abnormal, the first control unit instructs the OSD signal generation unit to display a message screen for prompting the power switch to be turned on again on the display unit. 電源スイッチの再投入を促すメッセージ画面に代えて、リモコンの任意キー押下を促すメッセージ画面を出すことを特徴とする請求項１記載の表示装置。 2. The display device according to claim 1, wherein a message screen prompting the user to press an arbitrary key on the remote controller is displayed instead of the message screen prompting the power switch to be turned on again. 異常状態に陥ったことを第１の制御部に付随する記憶部に記憶させ、第２の制御部の立ち上がり時に第１の制御部から第２の制御部にその内容を示すことを特徴とする請求項１または請求項２記載の表示装置。 The fact that an abnormal state has occurred is stored in a storage unit associated with the first control unit, and the contents are displayed from the first control unit to the second control unit when the second control unit starts up. The display device according to claim 1 or 2.
JP2004030322A 2004-02-06 2004-02-06 Display device Pending JP2005223678A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004030322A JP2005223678A (en) 2004-02-06 2004-02-06 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004030322A JP2005223678A (en) 2004-02-06 2004-02-06 Display device

Publications (1)

Publication Number Publication Date
JP2005223678A true JP2005223678A (en) 2005-08-18

Family

ID=34998974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004030322A Pending JP2005223678A (en) 2004-02-06 2004-02-06 Display device

Country Status (1)

Country Link
JP (1) JP2005223678A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207074A (en) * 2015-04-27 2016-12-08 シャープ株式会社 System activation circuit, electric apparatus, and television device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999026131A1 (en) * 1997-11-13 1999-05-27 Hitachi, Ltd. Display
JP2000057017A (en) * 1998-08-10 2000-02-25 Toshiba Corp Remote control module and computer with remote control function using the module
JP2000112790A (en) * 1998-10-02 2000-04-21 Toshiba Corp Computer with fault information collection function
JP2002041329A (en) * 2000-07-26 2002-02-08 Toshiba Corp Abnormality detector and abnormality detecting method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999026131A1 (en) * 1997-11-13 1999-05-27 Hitachi, Ltd. Display
JP2000057017A (en) * 1998-08-10 2000-02-25 Toshiba Corp Remote control module and computer with remote control function using the module
JP2000112790A (en) * 1998-10-02 2000-04-21 Toshiba Corp Computer with fault information collection function
JP2002041329A (en) * 2000-07-26 2002-02-08 Toshiba Corp Abnormality detector and abnormality detecting method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207074A (en) * 2015-04-27 2016-12-08 シャープ株式会社 System activation circuit, electric apparatus, and television device

Similar Documents

Publication Publication Date Title
JP5132274B2 (en) Display device and control method thereof
CN1980320B (en) Method of controlling power supply of digital TV and digital TV therefor
JP2005316176A (en) Electronic equipment and display control method
JP2008165425A (en) Information processor, display control method, and program
JP2005338183A (en) Information equipment and display control method of the equipment
JP2011142368A (en) Communication apparatus
JP2007516631A (en) Receiver and method for reducing power consumption in low power mode
JP2007516631A5 (en)
JP2008140027A (en) Information processor, and power supply control method of information processor
JP5003065B2 (en) PC with TV viewing function
JP2004349790A (en) Recording/reproducing apparatus
JP2005223678A (en) Display device
JP4854055B2 (en) Image display device
JP5094382B2 (en) Control device, information processing device, and program
JP2010219591A (en) Electronic device
JP2007174042A (en) Remote control device and method of controlling operation key
JP2007043254A (en) Remote controller and control method of remote controller
JP2005128992A (en) Computer system with direct media access mode
JP2005189364A (en) Electronic equipment and display control method
JP2009081757A (en) Electronic device
JP4593433B2 (en) RECORDING MONITOR DEVICE AND RECORDING MONITOR METHOD
CN102595072A (en) Electronic equipment and method for remotely controlling television
JP2007243818A (en) Video output device and video output method
JP2006203293A (en) Electronic apparatus, television receiver and power supply feed control method
JP2009253377A (en) Information processor, display apparatus used in combination with it, and digital broadcasting viewing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070116

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070214

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110222