JP2005208680A - アクティブマトリクス型液晶表示装置 - Google Patents

Abstract

【課題】 画素の開口率を向上させて、低い消費電力で良好な表示性能が得られるアクティブマトリクス型液晶表示装置を構成することを目的とする。
【解決手段】 蓄積容量線１５上にカラーフィルター層を構成する３色着色層間絶縁膜９Ｂ，９Ｇ，９Ｒと遮光膜４７を積層し、この３色着色層間絶縁膜９Ｂ，９Ｇ，９Ｒと遮光膜４７の積層をアレイ基板２と対向基板３とのスペーサとした。
【選択図】 図６

Description

この発明は、薄膜トランジスタをスイッチング素子として画素電極がマトリクス状に設けられたアレイ基板を備えるアクティブマトリクス型液晶表示装置に関する。

近年、高密度かつ大容量でありながら、高機能、高精細な表示が得られる液晶表示装置の実用化が進められている。

この液晶表示装置には、各種方式があるが、なかでも、隣接画素間のクロストークがなく、高コントラストの表示が得られ、透過型表示が可能かつ大面積化も容易などの理由から、互いに交差する方向に設けられた複数本の走査線と複数本の信号線により区画された複数個の領域に薄膜トランジスタ（ＴＦＴ）をスイッチング素子として画素電極がマトリクス状に設けられたアレイ基板を備えるアクティブマトリクス型液晶表示装置が多く用いられている。

従来、このアクティブマトリクス型液晶表示装置は、図９に示すように、液晶１を介して対向するアレイ基板２と対向基板３を備える。

そのアレイ基板２には、透明絶縁基板５の対向基板３との対向面に互いに交差する方向に複数本の走査線６と複数本の信号線７が設けられ、これら走査線６と信号線７の交差部の近くにＴＦＴ８が、また光透過性層間絶縁膜９を介して走査線６と信号線７により区画された領域に、画素電極１０が設けられている。

そのＴＦＴ８は、ドレイン電極１１が信号線７に接続され、ソース電極１２が層間絶縁膜９を貫通するコンタクトホール１３を介して画素電極１０に接続されている。

また、画素電極１０の下部の絶縁基板面上には、ＴＦＴ８のゲート電極１４や走査線６と同一遮光性材料からなる蓄積容量線１５が設けられ、この蓄積容量線１５上にＴＦＴ８のゲート絶縁膜１６（絶縁膜）の延長部分を介して、ドレイン電極１１、ソース電極１２及び信号線７と同一遮光性材料からなる蓄積容量電極１７が設けられている。

そしてこの蓄積容量電極１７は、上記層間絶縁膜９を貫通するコンタクトホール１８を介して画素電極１０に接続され、蓄積容量線１５との間に補助容量を形成する構造に形成されている。

一方、対向基板３には、透明絶縁基板１９のアレイ基板２との対向面に遮光膜２０及び共通電極２１が設けられている。

上記のように、従来のアクティブマトリクス型液晶表示装置は、走査線と信号線の交差部の近くにＴＦＴが、また光透過性層間絶縁膜を介して走査線と信号線により区画された領域に画素電極が、さらにこの画素電極の下部に設けられた蓄積容量線と絶縁膜を介して蓄積容量電極が設けられ、その層間絶縁膜を貫通するコンタクトホールを介して、ＴＦＴのソース電極及び蓄積容量電極と画素電極とが接続された構造に形成されている。

しかし、このような構造の液晶表示装置でクロストークのない良好な表示を得るためには、信号線と画素電極との間の層間絶縁膜を数μｍの厚さに薄くしなければならない。更に、十分大きなＴＦＴのオン電流を確保するためには、ＴＦＴのソース電極と画素電極とのコンタクト抵抗を十分に小さくしなければならず、そのためには大きなコンタクトホールが必要となる。

しかも非常に薄い透明導電膜からなる画素電極に段切れを発生させることなく形成するために、コンタクトホールをテーパーホールとしたり、更にフォトエッチング法により形成されるコンタクトホールの露光時の合わせずれ等を考慮して、形成されるコンタクトホールよりも、かなり大きなソース電極を形成することが必要となる。その結果、ソース電極は、遮光性材料からなるため、画素の開口率を大きくすることが困難である。

また、この液晶表示装置では、ＴＦＴのゲート電極や走査線と同一工程で形成される蓄積容量線と、ＴＦＴのソース電極、ドレイン電極及び信号線と同一工程で形成される蓄積容量電極との間に補助容量が形成されるため、これら蓄積容量線と蓄積容量電極との合わせずれを考慮して、図９（ａ）に示したように、蓄積容量電極１８の幅を蓄積容量線１４の幅よりもｄ（μｍ）大きく形成するか、あるいは図１０に示すように、小さく形成する必要がある。

このように蓄積容量電極の幅と蓄積容量線の幅を異ならしめると、蓄積容量電極の幅が蓄積容量線の幅よりも大きい場合は、必要な補助容量は容易に得られるが、蓄積容量電極が遮光性材料からなるため、画素の開口率を減少させる。

また蓄積容量電極の幅が蓄積容量線の幅よりも小さい場合は、必要な補助容量を得るために、蓄積容量線の幅を大きくしなければならず、同様に画素の開口率を減少させる。

また、このような液晶表示装置では、画素電極と信号線やドレイン電極との容量結合や短絡不良を防ぐため、画素電極を信号線やドレイン電極から所定距離離して設けられる。更に画素電極と走査線や信号線との隙間から漏れる光によるコントラストの低下を防ぐため、対向基板に遮光膜が設けられる。

しかもこの遮光膜の大きさは、アレイ基板との貼り合わせ精度を考慮して設けられるため、この遮光膜により画素の開口が規制される。その結果、画面の輝度が低下し、バックライトの光量を上げなければならず、消費電力が上昇する。

この発明は、上記問題点を解決するためになされたものであり、画素の開口率を向上させて、低い消費電力で良好な表示が得られるアクティブマトリクス型液晶表示装置を構成することを目的とする。

（１） 絶縁基板面上に複数個の薄膜トランジスタ、複数本の蓄積容量線及び互いに交差する方向に複数本の走査線と複数本の信号線が設けられ、これら走査線と信号線とにより区画された領域に画素電極が設けられてなるアレイ基板と、このアレイ基板とスペーサを介して対向する対向基板とを備えるアクティブマトリクス型液晶表示装置において、スペーサをカラーフィルター層を構成する各色に着色された絶縁膜の積層体で構成した。

（２） （１）のアクティブマトリクス型液晶表示装置において、アレイ基板の蓄積容量線上に絶縁膜を介して画素電極に接続される蓄積容量電極を設け、この画素電極と蓄積容量電極との接続部を避けて蓄積容量線上にカラーフィルター層を構成する３色着色層間絶縁膜と遮光膜を積層し、この着色層と遮光膜の積層をアレイ基板と対向基板とのスペーサとした。

（３） （２）のアクティブマトリクス型液晶表示装置において、前段の走査線が自段の蓄積容量線を兼ね、この前段の走査線上に着色層間絶縁膜と遮光膜の積層を形成した。

カラーフィルター層を構成する３色に着色された絶縁膜を夫々積層し、この積層体をアレイ基板と対向基板とのスペーサとして構成すれば、この着色された絶縁膜９Ｂ，９Ｇ，９Ｒの積層体は、カラーフィルター層を形成するときに同時に形成することができるため、スループットを低下させることなく形成することができる。

また、蓄積容量線上に絶縁膜を介して画素電極に接続される蓄積容量電極を設け、この画素電極と蓄積容量電極との接続部を避けて蓄積容量線上にカラーフィルター層を構成する３色着色層間絶縁膜と遮光膜を積層し、この３色着色層間絶縁膜と遮光膜の積層をアレイ基板と対向基板とのスペーサとすることにより、画素の開口率を下げることなくコントラストの良好な表示が得られる液晶表示装置とすることができる。

以下、図面を参照してこの発明の実施の形態につき説明する。

図１に本発明に係るアクティブマトリクス型液晶表示装置の基本形態を示す。この液晶表示装置は、液晶部材１を介して対向するアレイ基板２と対向基板３を備える。

そのアレイ基板２には、ガラスからなる透明絶縁基板５の対向基板３との対向面に互いに交差する方向に複数本の走査線６と複数本の信号線７が設けられ、これら走査線６と信号線７の交差部の近くにそれぞれ薄膜トランジスタ８（ＴＦＴ）が、また走査線６と信号線７により区画された複数の領域に画素電極１０が設けられている。

また、その各画素電極１０の中央部を横切るように走査線６と平行に蓄積容量線１５が設けられている。更にこのアレイ基板２の液晶物質１と接する面には配向膜３０ａが設けられている。

なお、４０ａ，４０ｂは、各基板２，３の外面に貼着された偏光板である。

そのＴＦＴ８は、透明絶縁基板５の対向基板３との対向面に遮光性材料、例えばＴａ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕ等の単体又はその積層膜あるいは合金膜等の遮光性材料からなるゲート電極１４と、このゲート電極１４及び走査線６を覆うように透明絶縁基板５の全面に設けられた酸化シリコン（ＳｉＯｘ）からなる絶縁膜１６（ゲート絶縁膜）と、この絶縁膜１６を介してゲート電極１４上に設けられたｉ型の水素化アモルファスシリコン（ｉ型ａ−Ｓｉ：Ｈ）からなる半導体層３２と、この半導体層３２上に設けられた窒化シリコン（ＳｉＮ_x ）からなるエッチング保護層３３と、このエッチング保護層３３で覆われない半導体層３２及びエッチング保護層３３上に設けられたｎ型の水素化アモルファスシリコン（ｎ型ａ−Ｓｉ：Ｈ）からなるオーミックコンタクト層３４と、このオーミックコンタクト層３４上に遮光性材料、例えばＴｉ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕ等の単体又はその積層膜あるいは合金膜等の遮光性材料からなるソース電極３５及びドレイン電極１１と、これらソース電極３５及びドレイン電極１１を覆うＳｉＮｘからなる保護絶縁膜３６とから構成されている。

走査線６及び蓄積容量線１５は、上記ＴＦＴ８のゲート電極１４と同一遮光性材料からなり、その走査線６とゲート電極１４とは一体に接続されている。これら走査線６及び蓄積容量線１５上には、上記ＴＦＴ８の絶縁膜１６が延在しており、信号線７はこの絶縁膜１６を介して走査線６及び蓄積容量線１５と交差している。

この液晶表示装置においては、画素電極１０の設けられる領域の絶縁膜１６上に透明導電膜３８（導電部材）が設けられている。この透明導電膜３８は、上記ＴＦＴ８のソース電極３５に電気的に接続され、画素電極１０の設けられる領域を通って蓄積容量線１５上の絶縁膜１６を介して設けられている。

また、上記絶縁基板５の全面には、上記走査線６、信号線７、ＴＦＴ８、蓄積容量線１５及び透明導電膜３８等を覆う有機物質等の比較的誘電率の小さい光透過性層間絶縁膜９が設けられている。

画素電極１０は、この層間絶縁膜９上に設けられ、上記蓄積容量線１５上に延在するＴＦＴ８の保護絶縁膜３６及び層間絶縁膜９を貫通するコンタクトホール１８を介して、蓄積容量線１５上で透明導電膜３８と電気的に接続されている。

一方、対向基板３は、ガラスからなる透明絶縁基板１９のアレイ基板２との対向面に遮光膜２０、この遮光膜２０上に共通電極２１が設けられ、更にこの共通電極２１上の液晶物質１と接する面に配向膜３０ｂが設けられている。

この液晶表示装置は、次のように製造される。

アレイ基板２については、まず絶縁基板５の対向基板３との対向面に、スパッターリング法により前述したＴａ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕ等の単体又はその積層膜あるいは合金膜からなる被膜を成膜し、フォトエッチング法によりパターニングして、走査線６、この走査線６と一体に接続されたゲート電極１４及び蓄積容量線１５を形成する。

次に、プラズマＣＶＤ法により、これら走査線６、ゲート電極１４及び蓄積容量線１５を覆うように、絶縁基板５の全面にＳｉＯｘからなる絶縁膜１６を成膜する。

次に、プラズマＣＶＤ法により順次ｉ型ａ−Ｓｉ：Ｈの被膜及びＳｉＮｘの被膜を成膜し、上記ゲート電極１４を利用した自己整合法によりパターニングしてエッチング保護層３３を形成する。即ち、上記ＳｉＮｘ被膜上にレジストを塗布し、ゲート電極１４の形成されている絶縁基板５の背面側から露光し、現像して、エッチング保護層３３形成部分のみにレジストを残存させたのち、エッチングしてエッチング保護層３３を形成する。

この方法により、ゲート電極１４よりも、０〜３μｍだけ小さいエッチング保護層３３が形成される。

次に、プラズマＣＶＤ法によりｎ型ａ−Ｓｉ：Ｈの被膜を成膜した後、フォトエッチング法によりこのｎ型ａ−Ｓｉ：Ｈの被膜及び上記ｉ型ａ−Ｓｉ：Ｈの被膜をパターニングして、半導体層３２及びオーミックコンタクト層３４を形成する。

次に、スパッター法によりＩＴＯ（Indium Tin Oxide）の被膜を成膜し、フォトエッチング法によりパターニングして透明導電膜３８を形成する。

次に、スパッターリング法により、前述したＴｉ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕ等の単体又はその積層膜あるいは合金膜からなる被膜を成膜し、フォトエッチング法によりパターニングして、ソース電極３５、ドレイン電極１１及び信号線７を形成する。

次に、プラズマＣＶＤ法により絶縁基板５の全面にＳｉＮｘからなる保護絶縁膜３６を成膜し、フォトエッチング法により蓄積容量線１５上にコンタクトホール１８を構成する開孔を形成する。

次に、スピンコート法により絶縁基板５の全面に有機物質等の比較的誘電率の小さい光透過性層間絶縁膜９を成膜し、フォトエッチング法により蓄積容量線１５上に上記保護絶縁膜３６の開孔と同軸のコンタクトホール１８を構成する開孔を形成する。

次に、スパッター法によりＩＴＯの被膜を成膜し、フォトエッチング法によりパターニングして画素電極１０を形成する。

その後、低温キュア型ポリイミド樹脂を印刷塗布し、このポリイミド樹脂の被膜をラビング処理して配向膜３０ａを形成する。

一方、対向基板３については、透明絶縁基板１９のアレイ基板２との対向面にスパッターリング法によりＣｒ等の被膜を成膜し、フォトエッチング法によりパターニングして遮光膜２０を形成する。

次に、スパッター法によりＩＴＯの被膜を成膜し、フォトエッチング法によりパターニングして共通電極２１を形成する。

その後、低温キュア型ポリイミド樹脂を印刷塗布し、このポリイミド樹脂の被膜をラビング処理して配向膜３０ｂを形成する。

次に、上記のように形成されたアレイ基板２と対向基板３を配向方向が略９０°になるように組合せて接着し、これら両基板２，３間に液晶物質１を注入する。

その後、そのアレイ基板２及び対向基板３の外面に偏光板４０ａ，４０ｂを貼着する。

上記のように液晶表示装置を構成すると、ＴＦＴ８のソース電極３５と画素電極１０とは透明導電膜３８を介して接続され、かつソース電極３５と透明導電膜３８とはコンタクトホールを介することなく直接接続されるため、遮光性材料からなるソース電極３５の大きさを小さくでき、画素の開口率を大きくすることができる。

しかも、画素電極１０と透明導電膜３８とを接続するためのコンタクトホール１８を十分に大きく形成して接触抵抗を小さくできる。従って、ＴＦＴ８の十分なオン電流を確保して明るい表示が得られる。

また、画素電極１０は、蓄積容量線１５上に設けられたコンタクトホール１８を介して透明導電膜３８と接続され、蓄積容量線１５と絶縁膜１６を介して対向する透明導電膜３８を蓄積容量電極として、これら蓄積容量線１５と透明導電膜３８との間に蓄積容量が形成されるため、画素の開口率を下げることなく必要な蓄積容量が得られる。

上記図１に示した基本形態の液晶表示装置では、画素電極の中央部を横切るように走査線と平行に蓄積容量線を設けた場合について例示しているが、これを前段の走査線６と自段の蓄積容量線１５を兼ねる構造とした場合のアクティブマトリクス型液晶表示装置のアレイ基板を図２に示す。

即ち、この液晶表示装置では、透明導電膜３８及び画素電極１０は、夫々前段の走査線６上まで延在し、画素電極１０は、この前段の走査線６（蓄積容量線１５）上に設けられたコンタクトホール１８を介して透明導電膜３８と接続され、その前段の走査線６と絶縁膜１６を介して対向する透明導電膜３８との間に蓄積容量が形成される。

なお、このアレイ基板２の他の構成については、上記のアレイ基板と同じであるので、同一部分に同一符号を付して説明を省略する。

このように構成すると、上記の液晶表示装置と同様に、ソース電極３５と導電膜３８とはコンタクトホールを介することなく直接接続されるため、遮光性材料からなるソース電極３５の大きさを小さくでき、かつ画素電極を横切る蓄積容量線がないため、画素の開口率をより大きくすることができる。

このような基本形態のアクティブマトリクス型液晶表示装置を更に改善したアクティブマトリクス型液晶表示装置のアレイ基板を、図３及び図４に示す。

図３に示すアレイ基板２では、上記図２に示したアレイ基板と同様に、前段の走査線６が自段の蓄積容量線１５を兼ねる構造としたものであり、このアレイ基板２では、ＴＦＴ８のソース電極３５と前段の走査線６上に絶縁膜を介して設けられた蓄積容量電極４２とが、信号線７の一方に沿って延長された延長部４１を介して一体に接続形成されている。画素電極１０は、この前段の走査線６上に設けられたコンタクトホール１８を介して蓄積容量電極４２に接続されている。

また、図４に示すアレイ基板２は、前段の走査線６が自段の蓄積容量線１５を兼ね、かつこの蓄積容量線１５が信号線７に沿ってＴＦＴ８方向に延在している。また一対の信号線７及び自段の走査線６に沿ってソース電極３５の延長部４１が設けられ、この延長部４１を介してソース電極３５と前段の走査線６上に絶縁膜を介して設けられた蓄積容量電極４２とが接続されている。

その延長部４１は、アレイ基板２と対向基板との貼着精度を考慮して、画素電極１０端よりも８μｍ程度内側まで張出すように一般に対向基板に形成される遮光膜により規制される画素の開口部外に設けられている。

また、画素電極１０は、前段の走査線６上に設けられたコンタクトホール１８を介して蓄積容量電極４２に接続されている。

このアレイ基板２では、互いに交差する方向に設けられた走査線６と信号線７の交差部の近くの走査線６上にＴＦＴ８が設けられている。

またこの液晶表示装置では、ＴＦＴ８のソース電極３５が画素領域を挟んで延在する一対の信号線７の一方に沿って延長され、その延長部４１を介して蓄積容量線１５上に絶縁膜１６を介して設けられた蓄積容量電極４２に接続されている。

なお、このアレイ基板２の蓄積容量電極４２は、幅が蓄積容量線１５の幅よりも小さく形成され、延長部４１及び蓄積容量電極４２がソース電極３５と同一遮光性材料で形成されている。

この液晶表示装置のアレイ基板２は、次のように製造される。

まず、絶縁基板５の対向基板との対向面に、スパッターリング法により、例えばＴａからなる被膜を３００nmの厚さに成膜し、フォトエッチング法によりパターニングして、走査線６および蓄積容量線１５を形成する。

次に、プラズマＣＶＤ法により、これら走査線６及び蓄積容量線１５を覆うように絶縁基板５の全面にＳｉＯｘからなる絶縁膜１６を３５０nmの厚さに成膜する。

次に、プラズマＣＶＤ法により順次ｉ型のアモルファスシリコン（ｉ型ａ−Ｓｉ）の被膜及びＳｉＮｘの被膜を夫々５０nm及び１５０nmの厚さに成膜し、通常のフォトエッチング法によりパターニングし、上記走査線６の一部をゲート電極１４として、このゲート電極１４上にエッチング保護層３３を形成する。

次に、プラズマＣＶＤ法によりｎ型のアモルファスシリコン（ｎ型ａ−Ｓｉ）の被膜を５０nmの厚さに成膜し、フォトエッチング法によりこのｎ型ａ−Ｓｉの被膜及び上記ｉ型ａ−Ｓｉの被膜をパターニングして、半導体層３２及びオーミックコンタクト層３４を形成する。

次に、スパッター法によりＡｌの被膜を５００nmの厚さに成膜し、フォトエッチング法によりパターニングして、ドレイン電極１１、ソース電極３５、このソース電極３５の延長部４１、蓄積容量電極４２及び信号線７を形成する。

次に、スパッター法により、絶縁基板５の全面に有機物質等の比較的誘電率の小さい光透過性層間絶縁膜９を成膜し、フォトエッチング法により蓄積容量電極４２上にコンタクトホール１８を形成する。

次に、スパッター法によりＩＴＯの被膜を成膜し、フォトエッチング法によりパターニングして画素電極１０を形成する。

その後、低温キュア型ポリイミド樹脂を印刷塗布し、このポリイミド樹脂の被膜をラビング処理して配向膜を形成する。

このようにアレイ基板２を構成すると、蓄積容量電極４２とＴＦＴ８のソース電極３５とを接続するソース電極３５の延長部４１をソース電極３５と同じＡｌからなる遮光性材料で形成しても、その延長部４１を対向基板の遮光膜で覆われる部分に形成でき、画素の開口率の低下を避けることができる。

しかも画素電極１０とソース電極３５とを接続するためのコンタクトホール１８を十分に大きく形成することが可能となり、画素電極１０と蓄積容量電極４２との接触抵抗を小さくすることができ、表示性能の向上する上に必要なＴＦＴ８のオン電流の低下を避けることができる。

このように構成すると、画素電極を横切る蓄積容量線がないため、画素の開口率を大きくすることができる。

なお、上記説明では、アレイ基板の光透過性層間絶縁膜を無着色の樹脂被膜で形成したが、図５に示すアレイ基板２は、その光透過性層間絶縁膜を、青、緑、赤の着色した樹脂被膜からなる光透過性着色層間絶縁膜９Ｂ，９Ｇ．９Ｒで構成して、カラーフィルター機能を持たせたものである。

この実施の形態について、図６を参照して更に詳細に説明する。

この液晶表示装置のアレイ基板２は、ガラスからなる透明絶縁基板５の対向基板との対向面に互いに交差する方向に複数本の走査線６と複数本の信号線７が設けられ、これら走査線６と信号線７の交差部の近くにＴＦＴ８が、また走査線６と信号線７により区画された複数の領域に画素電極１０が設けられている。

また、このアレイ基板２では、前段の走査線６が自段の蓄積容量線１５を兼ね、この前段の走査線６上に絶縁膜１６を介して蓄積容量電極４２が設けられている。

また、このアレイ基板２では、光透過性層間絶縁膜がカラーフィルター層を構成する緑、赤に着色した樹脂被膜からなる３色の光透過性着色層間絶縁膜９Ｂ，９Ｇ，９Ｒ（図面には９Ｒのみ図示）で構成されている。

画素電極１０は、これら着色層間絶縁膜９Ｂ，９Ｇ，９Ｒを介して上記蓄積容量電極４２の一部と重なるように延在し、その蓄積容量電極４２上の着色層間絶縁膜９Ｂ，９Ｇ，９Ｒを貫通するコンタクトホール１８を介して蓄積容量電極４２に接続され、ＴＦＴ８のソース電極３５とは、このソース電極３５の着色層間絶縁膜９Ｂ，９Ｇ，９Ｒを貫通するコンタクトホール４６を介して接続されている。

更に、このアレイ基板２では、画素電極１０の周辺部と重なるように走査線６、信号線７およびＴＦＴ８上に遮光膜４７が設けられている。

このような構造は、前段の走査線６が自段の蓄積容量線１５を兼ねる点、並びに層間絶縁膜を青、緑、赤の光透過性着色層間絶縁膜９Ｂ，９Ｇ，９Ｒで構成している点については、上記実施の形態のアレイ基板と同じであるが、特にこのアレイ基板２においては、図６（ｂ）に示したように、上記コンタクトホール１８を避けて、前段の走査線６上の蓄積容量電極４２上に色着色層間絶縁膜９Ｂ，９Ｇ，９Ｒ及び遮光膜４７が積層され、これら光透過性着色層間絶縁膜９Ｂ，９Ｇ，９Ｒ及び遮光膜４７の積層部を対向基板３との間隔を規制するスペーサとしている。

なお、このアレイ基板２のその他の構成については、上記アレイ基板の構成と略同じであるので、同一部分に同一符号を付して説明を省略する。

このような液晶表示装置のアレイ基板２は、次のように製造される。

まず、絶縁基板５の対向基板３との対向面に、スパッターリング法によりＭｏとＴａの積層膜を３００nmの厚さに成膜し、フォトエッチング法によりパターニングして、走査線６、この走査線６と一体に接続されたゲート電極１４および蓄積容量線１５を形成する。

次に、プラズマＣＶＤ法により、これら走査線６、ゲート電極１４及び蓄積容量線１５を覆うように、絶縁基板５の全面にＳｉＯｘからなる絶縁膜１６を３００nmの厚さに形成する。

次に、プラズマＣＶＤ法により、順次ｉ型ａ−Ｓｉの被膜及びＳｉＮｘの被膜を夫々５０nm及び１００nmの厚さに成膜し、そのＳｉＮｘの被膜をフォトエッチング法によりパターニングして、上記ゲート電極１４上にエッチング保護層３３を形成する。

次に、プラズマＣＶＤ法により、ｎ型ａ−Ｓｉの被膜を５００nmの厚さに成膜した後、フォトエッチング法により、このｎ型ａ−Ｓｉの被膜及び上記ｉ型ａ−Ｓｉの被膜をパターニングして、半導体層３２及びオーミックコンタクト層３４を形成する。

次に、スパッターリング法により、Ａｌの被膜を３００nmの厚さに成膜し、フォトエッチング法によりパターニングして、ソース電極３５、ドレイン電極１１、蓄積容量電極４２及び信号線７を形成する。

次に、スピンコート法により、絶縁基板５の全面に着色層間絶縁膜９Ｒを成膜する。そして、フォトエッチング法により、蓄積容量線１５上に着色層間絶縁膜９Ｒを貫通するコンタクトホール１８を形成する。更に、上記着色層間絶縁膜９Ｒの形成方法と同様の方法を繰返して、蓄積容量線１５上の着色層間絶縁膜９Ｒ上に順次着色層間絶縁膜９Ｇ，９Ｂを積重ねて、３色着色層間絶縁膜９Ｒ，９Ｇ，９Ｂの積層部を形成する。

次に、スパッター法によりＩＴＯの被膜を成膜し、フォトエッチング法によりパターニングして画素電極１０を形成する。更にスパッター法により遮光材料を２００nmの厚さに成膜し、フォトエッチング法によりパターニングして遮光膜４７を形成する。

その後、低温キュア型ポリイミド樹脂を印刷塗布し、このポリイミド樹脂の被膜をラビング処理して配向膜を形成する。

この液晶表示装置のように、前段の走査線６が自段の蓄積容量線１５を兼ね、かつその走査線６に３色の光透過性着色層間絶縁膜９Ｂ，９Ｇ，９Ｒ及び遮光膜４７の積層部を形成して対向基板３との間隔を規制するスペーサとすると、画素の開口率を下げることなくコントラストの良好な表示が得られる液晶表示装置とすることができる。

即ち、アレイ基板と対向基板の間にミクロパールからなるスペーサを配置して、アレイ基板と対向基板との間隔を規制する従来の液晶表示装置では、そのミクロパールによる光の散乱のために表示のコントラストが低下したが、この実施の形態の液晶表示装置のように、走査線６上の蓄積容量電極４２上に着色層間絶縁膜９Ｂ，９Ｇ，９Ｒ及び遮光膜４７を積層してスペーサとすると、画素の開口率を下げることなく、かつミクロパールによる光の散乱をなくして表示のコントラストを向上させることができる。

しかも、この着色層間絶縁膜９Ｂ，９Ｇ，９Ｒの積層部は、アレイ基板に各着色層間絶縁膜９Ｂ，９Ｇ，９Ｒを形成するときに同時に形成することができるため、スループットを低下させることなく形成することができる。

なお、上記スペーサを構成する３色光透過性着色層間絶縁膜９Ｂ，９Ｇ，９Ｒの大きさ、配置は、液晶表示装置を駆動したときの表示色が着色層間絶縁膜９Ｂ，９Ｇ，９Ｒの積層部の影響を受けないように、画素領域に設けられる層間絶縁膜の着色に従って、図７（ａ）乃至（ｃ）に示すように変化させるとよい。

図８に他の構成のアクティブマトリクス型液晶表示装置を示す。

図６に示す液晶表示装置のアレイ基板では、前段の走査線が自段の蓄積容量線を兼ねる構造としたが、このアレイ基板２では、蓄積容量線１５が走査線６と信号線７により区画された領域に設けられる画素電極１０の中央部を走査線６と平行に横切るように設けたものである。

この構造のアレイ基板では、画素電極１０と蓄積容量電極４２を接続するためのコンタクトホール１８は、上記画素電極１０の中央部を横切る蓄積容量電極４２上に設けられる。

また、スペーサを構成する３色光透過性着色層間絶縁膜９Ｂ，９Ｇ，９Ｒ及び遮光膜４７の積層部も、上記蓄積容量電極４２上に設けられる。

なお、その他の構成については、上記の液晶表示装置と略同じであるので、同一部分に同一符号を付して説明を省略する。

このように構成しても、画素の開口率を下げることなく、コントラストの良好な表示が得られる液晶表示装置とすることができる。

図１（ａ）は、この発明の基本形態を説明するための液晶表示装置の構成を示す平面図、図１（ｂ）は、そのＢ−Ｂ断面図、図１（ｃ）は、Ｃ−Ｃ断面図である。 図２は、この基本形態における蓄積容量線の配置位置を変更した場合を説明するための液晶表示装置のアレイ基板の構成を示す平面図である。 図３は、この発明の実施の形態を説明するための液晶表示装置のアレイ基板の構成を示す平面図である。 図４は、同じく液晶表示装置の異なるアレイ基板の構成を示す平面図である。 図５（ａ）は、更に異なる液晶表示装置の構成を一部切欠いて示した平面図、図５（ｂ）は、そのＢ−Ｂ断面図、図５（ｃ）は、Ｃ−Ｃ断面図である。 図６（ａ）は、この発明の実施の形態を説明するための液晶表示装置の構成を示す平面図、図６（ｂ）は、そのＢ−Ｂ断面図、図６（ｃ）は、Ｃ−Ｃ断面図、図６（ｄ）は、Ｄ−Ｄ断面図である。 図７（ａ）乃至（ｃ）は、夫々図６に示した液晶表示装置のスペーサを構成する着色層間絶縁膜の積層構造の異なる構成を示す図である。 図８（ａ）は、この発明の実施の形態を説明するための液晶表示装置の構成を示す平面図、図８（ｂ）は、そのＢ−Ｂ断面図、図８（ｃ）は、Ｃ−Ｃ断面図、図８（ｄ）は、Ｄ−Ｄ断面図である。 図９（ａ）は、従来の液晶表示装置の構成を示す平面図、図９（ｂ）は、そのＢ−Ｂ断面図、図９（ｃ）は、Ｃ−Ｃ断面図である。 図１０は、従来の異なる液晶表示装置の構成を示す平面図である。

符号の説明

２…アレイ基板
３…対向基板
５…絶縁基板
６…走査線
７…信号線
８…薄膜トランジスタ
９…層間絶縁膜
９Ｂ，９Ｇ，９Ｒ…着色層間絶縁膜
１０…画素電極
１５…蓄積容量線
１６…ゲート絶縁膜
１８…コンタクトホール
３２…半導体層
３５…ソース電極
３６…絶縁保護膜
３８…透明導電膜
４２…蓄積容量電極
４７…遮光膜

Claims (3)

1. 絶縁基板面上に複数個の薄膜トランジスタ、複数本の蓄積容量線及び互いに交差する方向に複数本の走査線と複数本の信号線が設けられ、これら走査線と信号線とにより区画された領域に画素電極が設けられてなるアレイ基板と、このアレイ基板とスペーサを介して対向する対向基板とを備えるアクティブマトリクス型液晶表示装置において、
   上記スペーサはカラーフィルター層を構成する各色に着色された絶縁膜の積層体にて構成されていることを特徴とするアクティブマトリクス型液晶表示装置。
2. 上記アレイ基板の蓄積容量線上に絶縁膜を介して上記画素電極に接続される蓄積容量電極が設けられ、この画素電極と蓄積容量電極との接続部を避けて上記蓄積容量線上にカラーフィルター層を構成する３色着色層間絶縁膜と遮光膜が積層され、この着色層間絶縁膜と遮光膜の積層が上記アレイ基板と上記対向基板とのスペーサを構成していることを特徴とする請求項１記載のアクティブマトリクス型液晶表示装置。
3. 前段の走査線が自段の蓄積容量線を兼ね、この前段の走査線上に着色層間絶縁膜と遮光膜の積層が形成されていることを特徴とする請求項１又は２記載のアクティブマトリクス型液晶表示装置。

Images