JP2005208680A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置 Download PDFInfo
- Publication number
- JP2005208680A JP2005208680A JP2005107474A JP2005107474A JP2005208680A JP 2005208680 A JP2005208680 A JP 2005208680A JP 2005107474 A JP2005107474 A JP 2005107474A JP 2005107474 A JP2005107474 A JP 2005107474A JP 2005208680 A JP2005208680 A JP 2005208680A
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- film
- liquid crystal
- electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】 画素の開口率を向上させて、低い消費電力で良好な表示性能が得られるアクティブマトリクス型液晶表示装置を構成することを目的とする。
【解決手段】 蓄積容量線15上にカラーフィルター層を構成する3色着色層間絶縁膜9B,9G,9Rと遮光膜47を積層し、この3色着色層間絶縁膜9B,9G,9Rと遮光膜47の積層をアレイ基板2と対向基板3とのスペーサとした。
【選択図】 図6
【解決手段】 蓄積容量線15上にカラーフィルター層を構成する3色着色層間絶縁膜9B,9G,9Rと遮光膜47を積層し、この3色着色層間絶縁膜9B,9G,9Rと遮光膜47の積層をアレイ基板2と対向基板3とのスペーサとした。
【選択図】 図6
Description
この発明は、薄膜トランジスタをスイッチング素子として画素電極がマトリクス状に設けられたアレイ基板を備えるアクティブマトリクス型液晶表示装置に関する。
近年、高密度かつ大容量でありながら、高機能、高精細な表示が得られる液晶表示装置の実用化が進められている。
この液晶表示装置には、各種方式があるが、なかでも、隣接画素間のクロストークがなく、高コントラストの表示が得られ、透過型表示が可能かつ大面積化も容易などの理由から、互いに交差する方向に設けられた複数本の走査線と複数本の信号線により区画された複数個の領域に薄膜トランジスタ(TFT)をスイッチング素子として画素電極がマトリクス状に設けられたアレイ基板を備えるアクティブマトリクス型液晶表示装置が多く用いられている。
従来、このアクティブマトリクス型液晶表示装置は、図9に示すように、液晶1を介して対向するアレイ基板2と対向基板3を備える。
そのアレイ基板2には、透明絶縁基板5の対向基板3との対向面に互いに交差する方向に複数本の走査線6と複数本の信号線7が設けられ、これら走査線6と信号線7の交差部の近くにTFT8が、また光透過性層間絶縁膜9を介して走査線6と信号線7により区画された領域に、画素電極10が設けられている。
そのTFT8は、ドレイン電極11が信号線7に接続され、ソース電極12が層間絶縁膜9を貫通するコンタクトホール13を介して画素電極10に接続されている。
また、画素電極10の下部の絶縁基板面上には、TFT8のゲート電極14や走査線6と同一遮光性材料からなる蓄積容量線15が設けられ、この蓄積容量線15上にTFT8のゲート絶縁膜16(絶縁膜)の延長部分を介して、ドレイン電極11、ソース電極12及び信号線7と同一遮光性材料からなる蓄積容量電極17が設けられている。
そしてこの蓄積容量電極17は、上記層間絶縁膜9を貫通するコンタクトホール18を介して画素電極10に接続され、蓄積容量線15との間に補助容量を形成する構造に形成されている。
一方、対向基板3には、透明絶縁基板19のアレイ基板2との対向面に遮光膜20及び共通電極21が設けられている。
上記のように、従来のアクティブマトリクス型液晶表示装置は、走査線と信号線の交差部の近くにTFTが、また光透過性層間絶縁膜を介して走査線と信号線により区画された領域に画素電極が、さらにこの画素電極の下部に設けられた蓄積容量線と絶縁膜を介して蓄積容量電極が設けられ、その層間絶縁膜を貫通するコンタクトホールを介して、TFTのソース電極及び蓄積容量電極と画素電極とが接続された構造に形成されている。
しかし、このような構造の液晶表示装置でクロストークのない良好な表示を得るためには、信号線と画素電極との間の層間絶縁膜を数μmの厚さに薄くしなければならない。更に、十分大きなTFTのオン電流を確保するためには、TFTのソース電極と画素電極とのコンタクト抵抗を十分に小さくしなければならず、そのためには大きなコンタクトホールが必要となる。
しかも非常に薄い透明導電膜からなる画素電極に段切れを発生させることなく形成するために、コンタクトホールをテーパーホールとしたり、更にフォトエッチング法により形成されるコンタクトホールの露光時の合わせずれ等を考慮して、形成されるコンタクトホールよりも、かなり大きなソース電極を形成することが必要となる。その結果、ソース電極は、遮光性材料からなるため、画素の開口率を大きくすることが困難である。
また、この液晶表示装置では、TFTのゲート電極や走査線と同一工程で形成される蓄積容量線と、TFTのソース電極、ドレイン電極及び信号線と同一工程で形成される蓄積容量電極との間に補助容量が形成されるため、これら蓄積容量線と蓄積容量電極との合わせずれを考慮して、図9(a)に示したように、蓄積容量電極18の幅を蓄積容量線14の幅よりもd(μm)大きく形成するか、あるいは図10に示すように、小さく形成する必要がある。
このように蓄積容量電極の幅と蓄積容量線の幅を異ならしめると、蓄積容量電極の幅が蓄積容量線の幅よりも大きい場合は、必要な補助容量は容易に得られるが、蓄積容量電極が遮光性材料からなるため、画素の開口率を減少させる。
また蓄積容量電極の幅が蓄積容量線の幅よりも小さい場合は、必要な補助容量を得るために、蓄積容量線の幅を大きくしなければならず、同様に画素の開口率を減少させる。
また、このような液晶表示装置では、画素電極と信号線やドレイン電極との容量結合や短絡不良を防ぐため、画素電極を信号線やドレイン電極から所定距離離して設けられる。更に画素電極と走査線や信号線との隙間から漏れる光によるコントラストの低下を防ぐため、対向基板に遮光膜が設けられる。
しかもこの遮光膜の大きさは、アレイ基板との貼り合わせ精度を考慮して設けられるため、この遮光膜により画素の開口が規制される。その結果、画面の輝度が低下し、バックライトの光量を上げなければならず、消費電力が上昇する。
この発明は、上記問題点を解決するためになされたものであり、画素の開口率を向上させて、低い消費電力で良好な表示が得られるアクティブマトリクス型液晶表示装置を構成することを目的とする。
(1) 絶縁基板面上に複数個の薄膜トランジスタ、複数本の蓄積容量線及び互いに交差する方向に複数本の走査線と複数本の信号線が設けられ、これら走査線と信号線とにより区画された領域に画素電極が設けられてなるアレイ基板と、このアレイ基板とスペーサを介して対向する対向基板とを備えるアクティブマトリクス型液晶表示装置において、スペーサをカラーフィルター層を構成する各色に着色された絶縁膜の積層体で構成した。
(2) (1)のアクティブマトリクス型液晶表示装置において、アレイ基板の蓄積容量線上に絶縁膜を介して画素電極に接続される蓄積容量電極を設け、この画素電極と蓄積容量電極との接続部を避けて蓄積容量線上にカラーフィルター層を構成する3色着色層間絶縁膜と遮光膜を積層し、この着色層と遮光膜の積層をアレイ基板と対向基板とのスペーサとした。
(3) (2)のアクティブマトリクス型液晶表示装置において、前段の走査線が自段の蓄積容量線を兼ね、この前段の走査線上に着色層間絶縁膜と遮光膜の積層を形成した。
カラーフィルター層を構成する3色に着色された絶縁膜を夫々積層し、この積層体をアレイ基板と対向基板とのスペーサとして構成すれば、この着色された絶縁膜9B,9G,9Rの積層体は、カラーフィルター層を形成するときに同時に形成することができるため、スループットを低下させることなく形成することができる。
また、蓄積容量線上に絶縁膜を介して画素電極に接続される蓄積容量電極を設け、この画素電極と蓄積容量電極との接続部を避けて蓄積容量線上にカラーフィルター層を構成する3色着色層間絶縁膜と遮光膜を積層し、この3色着色層間絶縁膜と遮光膜の積層をアレイ基板と対向基板とのスペーサとすることにより、画素の開口率を下げることなくコントラストの良好な表示が得られる液晶表示装置とすることができる。
以下、図面を参照してこの発明の実施の形態につき説明する。
図1に本発明に係るアクティブマトリクス型液晶表示装置の基本形態を示す。この液晶表示装置は、液晶部材1を介して対向するアレイ基板2と対向基板3を備える。
そのアレイ基板2には、ガラスからなる透明絶縁基板5の対向基板3との対向面に互いに交差する方向に複数本の走査線6と複数本の信号線7が設けられ、これら走査線6と信号線7の交差部の近くにそれぞれ薄膜トランジスタ8(TFT)が、また走査線6と信号線7により区画された複数の領域に画素電極10が設けられている。
また、その各画素電極10の中央部を横切るように走査線6と平行に蓄積容量線15が設けられている。更にこのアレイ基板2の液晶物質1と接する面には配向膜30aが設けられている。
なお、40a,40bは、各基板2,3の外面に貼着された偏光板である。
そのTFT8は、透明絶縁基板5の対向基板3との対向面に遮光性材料、例えばTa、Cr、Al、Mo、W、Cu等の単体又はその積層膜あるいは合金膜等の遮光性材料からなるゲート電極14と、このゲート電極14及び走査線6を覆うように透明絶縁基板5の全面に設けられた酸化シリコン(SiOx)からなる絶縁膜16(ゲート絶縁膜)と、この絶縁膜16を介してゲート電極14上に設けられたi型の水素化アモルファスシリコン(i型a−Si:H)からなる半導体層32と、この半導体層32上に設けられた窒化シリコン(SiNx )からなるエッチング保護層33と、このエッチング保護層33で覆われない半導体層32及びエッチング保護層33上に設けられたn型の水素化アモルファスシリコン(n型a−Si:H)からなるオーミックコンタクト層34と、このオーミックコンタクト層34上に遮光性材料、例えばTi、Cr、Al、Mo、W、Cu等の単体又はその積層膜あるいは合金膜等の遮光性材料からなるソース電極35及びドレイン電極11と、これらソース電極35及びドレイン電極11を覆うSiNxからなる保護絶縁膜36とから構成されている。
走査線6及び蓄積容量線15は、上記TFT8のゲート電極14と同一遮光性材料からなり、その走査線6とゲート電極14とは一体に接続されている。これら走査線6及び蓄積容量線15上には、上記TFT8の絶縁膜16が延在しており、信号線7はこの絶縁膜16を介して走査線6及び蓄積容量線15と交差している。
この液晶表示装置においては、画素電極10の設けられる領域の絶縁膜16上に透明導電膜38(導電部材)が設けられている。この透明導電膜38は、上記TFT8のソース電極35に電気的に接続され、画素電極10の設けられる領域を通って蓄積容量線15上の絶縁膜16を介して設けられている。
また、上記絶縁基板5の全面には、上記走査線6、信号線7、TFT8、蓄積容量線15及び透明導電膜38等を覆う有機物質等の比較的誘電率の小さい光透過性層間絶縁膜9が設けられている。
画素電極10は、この層間絶縁膜9上に設けられ、上記蓄積容量線15上に延在するTFT8の保護絶縁膜36及び層間絶縁膜9を貫通するコンタクトホール18を介して、蓄積容量線15上で透明導電膜38と電気的に接続されている。
一方、対向基板3は、ガラスからなる透明絶縁基板19のアレイ基板2との対向面に遮光膜20、この遮光膜20上に共通電極21が設けられ、更にこの共通電極21上の液晶物質1と接する面に配向膜30bが設けられている。
この液晶表示装置は、次のように製造される。
アレイ基板2については、まず絶縁基板5の対向基板3との対向面に、スパッターリング法により前述したTa、Cr、Al、Mo、W、Cu等の単体又はその積層膜あるいは合金膜からなる被膜を成膜し、フォトエッチング法によりパターニングして、走査線6、この走査線6と一体に接続されたゲート電極14及び蓄積容量線15を形成する。
次に、プラズマCVD法により、これら走査線6、ゲート電極14及び蓄積容量線15を覆うように、絶縁基板5の全面にSiOxからなる絶縁膜16を成膜する。
次に、プラズマCVD法により順次i型a−Si:Hの被膜及びSiNxの被膜を成膜し、上記ゲート電極14を利用した自己整合法によりパターニングしてエッチング保護層33を形成する。即ち、上記SiNx被膜上にレジストを塗布し、ゲート電極14の形成されている絶縁基板5の背面側から露光し、現像して、エッチング保護層33形成部分のみにレジストを残存させたのち、エッチングしてエッチング保護層33を形成する。
この方法により、ゲート電極14よりも、0〜3μmだけ小さいエッチング保護層33が形成される。
次に、プラズマCVD法によりn型a−Si:Hの被膜を成膜した後、フォトエッチング法によりこのn型a−Si:Hの被膜及び上記i型a−Si:Hの被膜をパターニングして、半導体層32及びオーミックコンタクト層34を形成する。
次に、スパッター法によりITO(Indium Tin Oxide)の被膜を成膜し、フォトエッチング法によりパターニングして透明導電膜38を形成する。
次に、スパッターリング法により、前述したTi、Cr、Al、Mo、W、Cu等の単体又はその積層膜あるいは合金膜からなる被膜を成膜し、フォトエッチング法によりパターニングして、ソース電極35、ドレイン電極11及び信号線7を形成する。
次に、プラズマCVD法により絶縁基板5の全面にSiNxからなる保護絶縁膜36を成膜し、フォトエッチング法により蓄積容量線15上にコンタクトホール18を構成する開孔を形成する。
次に、スピンコート法により絶縁基板5の全面に有機物質等の比較的誘電率の小さい光透過性層間絶縁膜9を成膜し、フォトエッチング法により蓄積容量線15上に上記保護絶縁膜36の開孔と同軸のコンタクトホール18を構成する開孔を形成する。
次に、スパッター法によりITOの被膜を成膜し、フォトエッチング法によりパターニングして画素電極10を形成する。
その後、低温キュア型ポリイミド樹脂を印刷塗布し、このポリイミド樹脂の被膜をラビング処理して配向膜30aを形成する。
一方、対向基板3については、透明絶縁基板19のアレイ基板2との対向面にスパッターリング法によりCr等の被膜を成膜し、フォトエッチング法によりパターニングして遮光膜20を形成する。
次に、スパッター法によりITOの被膜を成膜し、フォトエッチング法によりパターニングして共通電極21を形成する。
その後、低温キュア型ポリイミド樹脂を印刷塗布し、このポリイミド樹脂の被膜をラビング処理して配向膜30bを形成する。
次に、上記のように形成されたアレイ基板2と対向基板3を配向方向が略90°になるように組合せて接着し、これら両基板2,3間に液晶物質1を注入する。
その後、そのアレイ基板2及び対向基板3の外面に偏光板40a,40bを貼着する。
上記のように液晶表示装置を構成すると、TFT8のソース電極35と画素電極10とは透明導電膜38を介して接続され、かつソース電極35と透明導電膜38とはコンタクトホールを介することなく直接接続されるため、遮光性材料からなるソース電極35の大きさを小さくでき、画素の開口率を大きくすることができる。
しかも、画素電極10と透明導電膜38とを接続するためのコンタクトホール18を十分に大きく形成して接触抵抗を小さくできる。従って、TFT8の十分なオン電流を確保して明るい表示が得られる。
また、画素電極10は、蓄積容量線15上に設けられたコンタクトホール18を介して透明導電膜38と接続され、蓄積容量線15と絶縁膜16を介して対向する透明導電膜38を蓄積容量電極として、これら蓄積容量線15と透明導電膜38との間に蓄積容量が形成されるため、画素の開口率を下げることなく必要な蓄積容量が得られる。
上記図1に示した基本形態の液晶表示装置では、画素電極の中央部を横切るように走査線と平行に蓄積容量線を設けた場合について例示しているが、これを前段の走査線6と自段の蓄積容量線15を兼ねる構造とした場合のアクティブマトリクス型液晶表示装置のアレイ基板を図2に示す。
即ち、この液晶表示装置では、透明導電膜38及び画素電極10は、夫々前段の走査線6上まで延在し、画素電極10は、この前段の走査線6(蓄積容量線15)上に設けられたコンタクトホール18を介して透明導電膜38と接続され、その前段の走査線6と絶縁膜16を介して対向する透明導電膜38との間に蓄積容量が形成される。
なお、このアレイ基板2の他の構成については、上記のアレイ基板と同じであるので、同一部分に同一符号を付して説明を省略する。
このように構成すると、上記の液晶表示装置と同様に、ソース電極35と導電膜38とはコンタクトホールを介することなく直接接続されるため、遮光性材料からなるソース電極35の大きさを小さくでき、かつ画素電極を横切る蓄積容量線がないため、画素の開口率をより大きくすることができる。
このような基本形態のアクティブマトリクス型液晶表示装置を更に改善したアクティブマトリクス型液晶表示装置のアレイ基板を、図3及び図4に示す。
図3に示すアレイ基板2では、上記図2に示したアレイ基板と同様に、前段の走査線6が自段の蓄積容量線15を兼ねる構造としたものであり、このアレイ基板2では、TFT8のソース電極35と前段の走査線6上に絶縁膜を介して設けられた蓄積容量電極42とが、信号線7の一方に沿って延長された延長部41を介して一体に接続形成されている。画素電極10は、この前段の走査線6上に設けられたコンタクトホール18を介して蓄積容量電極42に接続されている。
また、図4に示すアレイ基板2は、前段の走査線6が自段の蓄積容量線15を兼ね、かつこの蓄積容量線15が信号線7に沿ってTFT8方向に延在している。また一対の信号線7及び自段の走査線6に沿ってソース電極35の延長部41が設けられ、この延長部41を介してソース電極35と前段の走査線6上に絶縁膜を介して設けられた蓄積容量電極42とが接続されている。
その延長部41は、アレイ基板2と対向基板との貼着精度を考慮して、画素電極10端よりも8μm程度内側まで張出すように一般に対向基板に形成される遮光膜により規制される画素の開口部外に設けられている。
また、画素電極10は、前段の走査線6上に設けられたコンタクトホール18を介して蓄積容量電極42に接続されている。
このアレイ基板2では、互いに交差する方向に設けられた走査線6と信号線7の交差部の近くの走査線6上にTFT8が設けられている。
またこの液晶表示装置では、TFT8のソース電極35が画素領域を挟んで延在する一対の信号線7の一方に沿って延長され、その延長部41を介して蓄積容量線15上に絶縁膜16を介して設けられた蓄積容量電極42に接続されている。
なお、このアレイ基板2の蓄積容量電極42は、幅が蓄積容量線15の幅よりも小さく形成され、延長部41及び蓄積容量電極42がソース電極35と同一遮光性材料で形成されている。
この液晶表示装置のアレイ基板2は、次のように製造される。
まず、絶縁基板5の対向基板との対向面に、スパッターリング法により、例えばTaからなる被膜を300nmの厚さに成膜し、フォトエッチング法によりパターニングして、走査線6および蓄積容量線15を形成する。
次に、プラズマCVD法により、これら走査線6及び蓄積容量線15を覆うように絶縁基板5の全面にSiOxからなる絶縁膜16を350nmの厚さに成膜する。
次に、プラズマCVD法により順次i型のアモルファスシリコン(i型a−Si)の被膜及びSiNxの被膜を夫々50nm及び150nmの厚さに成膜し、通常のフォトエッチング法によりパターニングし、上記走査線6の一部をゲート電極14として、このゲート電極14上にエッチング保護層33を形成する。
次に、プラズマCVD法によりn型のアモルファスシリコン(n型a−Si)の被膜を50nmの厚さに成膜し、フォトエッチング法によりこのn型a−Siの被膜及び上記i型a−Siの被膜をパターニングして、半導体層32及びオーミックコンタクト層34を形成する。
次に、スパッター法によりAlの被膜を500nmの厚さに成膜し、フォトエッチング法によりパターニングして、ドレイン電極11、ソース電極35、このソース電極35の延長部41、蓄積容量電極42及び信号線7を形成する。
次に、スパッター法により、絶縁基板5の全面に有機物質等の比較的誘電率の小さい光透過性層間絶縁膜9を成膜し、フォトエッチング法により蓄積容量電極42上にコンタクトホール18を形成する。
次に、スパッター法によりITOの被膜を成膜し、フォトエッチング法によりパターニングして画素電極10を形成する。
その後、低温キュア型ポリイミド樹脂を印刷塗布し、このポリイミド樹脂の被膜をラビング処理して配向膜を形成する。
このようにアレイ基板2を構成すると、蓄積容量電極42とTFT8のソース電極35とを接続するソース電極35の延長部41をソース電極35と同じAlからなる遮光性材料で形成しても、その延長部41を対向基板の遮光膜で覆われる部分に形成でき、画素の開口率の低下を避けることができる。
しかも画素電極10とソース電極35とを接続するためのコンタクトホール18を十分に大きく形成することが可能となり、画素電極10と蓄積容量電極42との接触抵抗を小さくすることができ、表示性能の向上する上に必要なTFT8のオン電流の低下を避けることができる。
このように構成すると、画素電極を横切る蓄積容量線がないため、画素の開口率を大きくすることができる。
なお、上記説明では、アレイ基板の光透過性層間絶縁膜を無着色の樹脂被膜で形成したが、図5に示すアレイ基板2は、その光透過性層間絶縁膜を、青、緑、赤の着色した樹脂被膜からなる光透過性着色層間絶縁膜9B,9G.9Rで構成して、カラーフィルター機能を持たせたものである。
この実施の形態について、図6を参照して更に詳細に説明する。
この液晶表示装置のアレイ基板2は、ガラスからなる透明絶縁基板5の対向基板との対向面に互いに交差する方向に複数本の走査線6と複数本の信号線7が設けられ、これら走査線6と信号線7の交差部の近くにTFT8が、また走査線6と信号線7により区画された複数の領域に画素電極10が設けられている。
また、このアレイ基板2では、前段の走査線6が自段の蓄積容量線15を兼ね、この前段の走査線6上に絶縁膜16を介して蓄積容量電極42が設けられている。
また、このアレイ基板2では、光透過性層間絶縁膜がカラーフィルター層を構成する緑、赤に着色した樹脂被膜からなる3色の光透過性着色層間絶縁膜9B,9G,9R(図面には9Rのみ図示)で構成されている。
画素電極10は、これら着色層間絶縁膜9B,9G,9Rを介して上記蓄積容量電極42の一部と重なるように延在し、その蓄積容量電極42上の着色層間絶縁膜9B,9G,9Rを貫通するコンタクトホール18を介して蓄積容量電極42に接続され、TFT8のソース電極35とは、このソース電極35の着色層間絶縁膜9B,9G,9Rを貫通するコンタクトホール46を介して接続されている。
更に、このアレイ基板2では、画素電極10の周辺部と重なるように走査線6、信号線7およびTFT8上に遮光膜47が設けられている。
このような構造は、前段の走査線6が自段の蓄積容量線15を兼ねる点、並びに層間絶縁膜を青、緑、赤の光透過性着色層間絶縁膜9B,9G,9Rで構成している点については、上記実施の形態のアレイ基板と同じであるが、特にこのアレイ基板2においては、図6(b)に示したように、上記コンタクトホール18を避けて、前段の走査線6上の蓄積容量電極42上に色着色層間絶縁膜9B,9G,9R及び遮光膜47が積層され、これら光透過性着色層間絶縁膜9B,9G,9R及び遮光膜47の積層部を対向基板3との間隔を規制するスペーサとしている。
なお、このアレイ基板2のその他の構成については、上記アレイ基板の構成と略同じであるので、同一部分に同一符号を付して説明を省略する。
このような液晶表示装置のアレイ基板2は、次のように製造される。
まず、絶縁基板5の対向基板3との対向面に、スパッターリング法によりMoとTaの積層膜を300nmの厚さに成膜し、フォトエッチング法によりパターニングして、走査線6、この走査線6と一体に接続されたゲート電極14および蓄積容量線15を形成する。
次に、プラズマCVD法により、これら走査線6、ゲート電極14及び蓄積容量線15を覆うように、絶縁基板5の全面にSiOxからなる絶縁膜16を300nmの厚さに形成する。
次に、プラズマCVD法により、順次i型a−Siの被膜及びSiNxの被膜を夫々50nm及び100nmの厚さに成膜し、そのSiNxの被膜をフォトエッチング法によりパターニングして、上記ゲート電極14上にエッチング保護層33を形成する。
次に、プラズマCVD法により、n型a−Siの被膜を500nmの厚さに成膜した後、フォトエッチング法により、このn型a−Siの被膜及び上記i型a−Siの被膜をパターニングして、半導体層32及びオーミックコンタクト層34を形成する。
次に、スパッターリング法により、Alの被膜を300nmの厚さに成膜し、フォトエッチング法によりパターニングして、ソース電極35、ドレイン電極11、蓄積容量電極42及び信号線7を形成する。
次に、スピンコート法により、絶縁基板5の全面に着色層間絶縁膜9Rを成膜する。そして、フォトエッチング法により、蓄積容量線15上に着色層間絶縁膜9Rを貫通するコンタクトホール18を形成する。更に、上記着色層間絶縁膜9Rの形成方法と同様の方法を繰返して、蓄積容量線15上の着色層間絶縁膜9R上に順次着色層間絶縁膜9G,9Bを積重ねて、3色着色層間絶縁膜9R,9G,9Bの積層部を形成する。
次に、スパッター法によりITOの被膜を成膜し、フォトエッチング法によりパターニングして画素電極10を形成する。更にスパッター法により遮光材料を200nmの厚さに成膜し、フォトエッチング法によりパターニングして遮光膜47を形成する。
その後、低温キュア型ポリイミド樹脂を印刷塗布し、このポリイミド樹脂の被膜をラビング処理して配向膜を形成する。
この液晶表示装置のように、前段の走査線6が自段の蓄積容量線15を兼ね、かつその走査線6に3色の光透過性着色層間絶縁膜9B,9G,9R及び遮光膜47の積層部を形成して対向基板3との間隔を規制するスペーサとすると、画素の開口率を下げることなくコントラストの良好な表示が得られる液晶表示装置とすることができる。
即ち、アレイ基板と対向基板の間にミクロパールからなるスペーサを配置して、アレイ基板と対向基板との間隔を規制する従来の液晶表示装置では、そのミクロパールによる光の散乱のために表示のコントラストが低下したが、この実施の形態の液晶表示装置のように、走査線6上の蓄積容量電極42上に着色層間絶縁膜9B,9G,9R及び遮光膜47を積層してスペーサとすると、画素の開口率を下げることなく、かつミクロパールによる光の散乱をなくして表示のコントラストを向上させることができる。
しかも、この着色層間絶縁膜9B,9G,9Rの積層部は、アレイ基板に各着色層間絶縁膜9B,9G,9Rを形成するときに同時に形成することができるため、スループットを低下させることなく形成することができる。
なお、上記スペーサを構成する3色光透過性着色層間絶縁膜9B,9G,9Rの大きさ、配置は、液晶表示装置を駆動したときの表示色が着色層間絶縁膜9B,9G,9Rの積層部の影響を受けないように、画素領域に設けられる層間絶縁膜の着色に従って、図7(a)乃至(c)に示すように変化させるとよい。
図8に他の構成のアクティブマトリクス型液晶表示装置を示す。
図6に示す液晶表示装置のアレイ基板では、前段の走査線が自段の蓄積容量線を兼ねる構造としたが、このアレイ基板2では、蓄積容量線15が走査線6と信号線7により区画された領域に設けられる画素電極10の中央部を走査線6と平行に横切るように設けたものである。
この構造のアレイ基板では、画素電極10と蓄積容量電極42を接続するためのコンタクトホール18は、上記画素電極10の中央部を横切る蓄積容量電極42上に設けられる。
また、スペーサを構成する3色光透過性着色層間絶縁膜9B,9G,9R及び遮光膜47の積層部も、上記蓄積容量電極42上に設けられる。
なお、その他の構成については、上記の液晶表示装置と略同じであるので、同一部分に同一符号を付して説明を省略する。
このように構成しても、画素の開口率を下げることなく、コントラストの良好な表示が得られる液晶表示装置とすることができる。
2…アレイ基板
3…対向基板
5…絶縁基板
6…走査線
7…信号線
8…薄膜トランジスタ
9…層間絶縁膜
9B,9G,9R…着色層間絶縁膜
10…画素電極
15…蓄積容量線
16…ゲート絶縁膜
18…コンタクトホール
32…半導体層
35…ソース電極
36…絶縁保護膜
38…透明導電膜
42…蓄積容量電極
47…遮光膜
3…対向基板
5…絶縁基板
6…走査線
7…信号線
8…薄膜トランジスタ
9…層間絶縁膜
9B,9G,9R…着色層間絶縁膜
10…画素電極
15…蓄積容量線
16…ゲート絶縁膜
18…コンタクトホール
32…半導体層
35…ソース電極
36…絶縁保護膜
38…透明導電膜
42…蓄積容量電極
47…遮光膜
Claims (3)
- 絶縁基板面上に複数個の薄膜トランジスタ、複数本の蓄積容量線及び互いに交差する方向に複数本の走査線と複数本の信号線が設けられ、これら走査線と信号線とにより区画された領域に画素電極が設けられてなるアレイ基板と、このアレイ基板とスペーサを介して対向する対向基板とを備えるアクティブマトリクス型液晶表示装置において、
上記スペーサはカラーフィルター層を構成する各色に着色された絶縁膜の積層体にて構成されていることを特徴とするアクティブマトリクス型液晶表示装置。 - 上記アレイ基板の蓄積容量線上に絶縁膜を介して上記画素電極に接続される蓄積容量電極が設けられ、この画素電極と蓄積容量電極との接続部を避けて上記蓄積容量線上にカラーフィルター層を構成する3色着色層間絶縁膜と遮光膜が積層され、この着色層間絶縁膜と遮光膜の積層が上記アレイ基板と上記対向基板とのスペーサを構成していることを特徴とする請求項1記載のアクティブマトリクス型液晶表示装置。
- 前段の走査線が自段の蓄積容量線を兼ね、この前段の走査線上に着色層間絶縁膜と遮光膜の積層が形成されていることを特徴とする請求項1又は2記載のアクティブマトリクス型液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005107474A JP2005208680A (ja) | 2005-04-04 | 2005-04-04 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005107474A JP2005208680A (ja) | 2005-04-04 | 2005-04-04 | アクティブマトリクス型液晶表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25196296A Division JPH1096949A (ja) | 1996-09-24 | 1996-09-24 | アクティブマトリクス型液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005208680A true JP2005208680A (ja) | 2005-08-04 |
Family
ID=34909797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005107474A Pending JP2005208680A (ja) | 2005-04-04 | 2005-04-04 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005208680A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105319760A (zh) * | 2014-07-30 | 2016-02-10 | 三星显示有限公司 | 液晶显示面板 |
US9645427B2 (en) | 2013-03-13 | 2017-05-09 | Samsung Display Co., Ltd. | Liquid crystal display comprising a plurality of microcavities filled with liquid crystal molecules and a light blocking layer that fills a contact hole |
-
2005
- 2005-04-04 JP JP2005107474A patent/JP2005208680A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9645427B2 (en) | 2013-03-13 | 2017-05-09 | Samsung Display Co., Ltd. | Liquid crystal display comprising a plurality of microcavities filled with liquid crystal molecules and a light blocking layer that fills a contact hole |
CN105319760A (zh) * | 2014-07-30 | 2016-02-10 | 三星显示有限公司 | 液晶显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101049001B1 (ko) | 횡전계 방식(ips)의 컬러필터 온박막트랜지스터(cot) 구조의 액정표시장치 | |
KR101125254B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 | |
KR100607519B1 (ko) | 칼라 필터를 구비한 박막 트랜지스터 기판 및 그 제조 방법 | |
JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
JP2007011340A (ja) | 液晶表示装置とその製造方法 | |
KR20060079040A (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 | |
KR20130061969A (ko) | 액정표시장치 및 이의 제조 방법 | |
KR101374108B1 (ko) | 액정 표시 패널과 그 제조 방법 | |
KR101085137B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
JPH1096949A (ja) | アクティブマトリクス型液晶表示装置 | |
KR101898624B1 (ko) | 프린지 필드형 액정표시장치 및 그의 제조방법 | |
KR100942265B1 (ko) | 씨오티 구조 액정표시장치 및 제조방법 | |
JPH1068956A (ja) | 液晶表示素子及びその製造方法 | |
KR20120015162A (ko) | 액정표시장치 및 그 제조방법 | |
KR20040086927A (ko) | 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법 | |
KR101855389B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
JP2005208680A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 | |
KR101366537B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
KR102027526B1 (ko) | 씨오티 구조의 액정표시장치 및 이의 제조 방법 | |
KR20080054629A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
KR20060038148A (ko) | 액정표시장치 및 그 제조방법 | |
JP2005215702A (ja) | アクティブマトリクス型液晶表示装置 | |
KR100482343B1 (ko) | 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법 | |
KR20130064262A (ko) | 박막트랜지스터 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |