JP2005208407A - 画像出力装置及び画像表示装置 - Google Patents
画像出力装置及び画像表示装置 Download PDFInfo
- Publication number
- JP2005208407A JP2005208407A JP2004015918A JP2004015918A JP2005208407A JP 2005208407 A JP2005208407 A JP 2005208407A JP 2004015918 A JP2004015918 A JP 2004015918A JP 2004015918 A JP2004015918 A JP 2004015918A JP 2005208407 A JP2005208407 A JP 2005208407A
- Authority
- JP
- Japan
- Prior art keywords
- image
- pixel data
- image display
- output
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Projection Apparatus (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】本発明は、1フレーム分の画素データを複数のサブフレームに分割し、各サブフレーム毎に順次出力するサブフレーム生成手段(デコーダ5、書き込み制御回路6、サブフレームメモリ1〜4)を備えた画像出力装置において、前記各サブフレームの出力期間を複数のフィールドに時間分割し、各フィールド毎に出力画素データを生成して順次出力するフィールドデータ生成手段(サブフレームメモリ1〜4、読み出し制御回路7、+1回路8、判定回路9、選択回路10)を備えたことを特徴とする。
【選択図】図1
Description
そして、この従来技術では、1フレーム画像を2つあるいは4つのフィールド(ここで言う「フィールド」は「サブフレーム」と同義語とする(以後同様))で構成し、フィールド毎に液晶パネル上で時分割表示するとともに該表示に同期して偏光方向制御用パネルを動作させ、光路を画素の1ピッチ以下でシフトさせることで液晶パネルの解像度よりも高い解像度の画像表示を行わせるものである。
この従来技術では、外部から入力されるmビットのデジタル画素データのうち、上位nビットを画素に印加するアナログ電圧を生成するための情報として用い、下位(m−n)ビットを時間階調の情報として用いる。具体的には1フレームを時間階調のため2m-n個のサブフレームで構成し、各サブフレームにおいて各画素に供給される電圧を上位nビットから変換して生成する。
また、本発明は、画像出力装置において、出力画素データを生成出力する具体的な手段を提供することを目的(課題)とするものである。
そこで本発明は、上記の画像表示装置において、画像のクロストークによる画像品質の劣化を防止し、より高品質の画像が得られる手段を提供することを目的(課題)とするものである。
そこで本発明は、上記の画像表示装置において、好適な構成の画像表示素子を提供することを目的(課題)とするものである。
(1):1フレーム分の画素データを複数のサブフレームに分割し、各サブフレーム毎に順次出力するサブフレーム生成手段を備えた画像出力装置において、前記各サブフレームの出力期間を複数のフィールドに時間分割し、各フィールド毎に出力画素データを生成して順次出力するフィールドデータ生成手段を備えたことを特徴とする(請求項1)。
(2):(1)に記載の画像出力装置において、前記各画素データはmビットの画素データであり、前記フィールドデータ生成手段は前記mビットの画素データの上位nビット(m>n)と下位(m−n)ビットに対して、前記サブフレームの出力期間を2m-n個のフィールドに時間分割し、前記下位(m−n)ビットの値に基いて前記各フィールドにおける出力画素データを前記上位nビットの値から生成することを特徴とする(請求項2)。
(3):(2)に記載の画像出力装置において、前記出力画素データは、前記上位nビットの値そのまま、あるいは1を加えた値のいずれかのnビットデータであり、前記1サブフレームの全フィールドで平均して前記mビットの画素データに対応した階調レベルになるように生成されることを特徴とする(請求項3)。
(5):(4)に記載の画像表示装置において、前記1フレーム画像の各画素データはmビットの画素データであり、該mビットの画素データのうち上位nビット(m>n)と下位(m−n)ビットに対して、前記各サブフレームを2m-n個のフィールドに分割し、各フィールドは前記下位(m−n)ビットの値に基いて前記上位nビットの値から生成された出力画素データで階調表示することで前記1サブフレームの表示期間で平均して所望の階調表示を行なうことを特徴とする(請求項5)。
(6):(5)に記載の画像表示装置において、前記出力画素データは、前記上位nビットの値そのまま、あるいは1を加えた値のいずれかのnビットデータであり、前記1サブフレームの表示期間で平均して所望の階調表示を行なうことを特徴とする(請求項6)。
(8):(7)に記載の画像表示装置において、前記所定の階調レベルは最低階調レベルであることを特徴とする(請求項8)。
(9):(7)に記載の画像表示装置において、前記所定の階調レベルは最高階調レベルであることを特徴とする(請求項9)。
(10):(4)〜(9)のいずれか一つに記載の画像表示装置において、前記画像表示素子は、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したLCOS(Liquid Crystal On Silicon)であることを特徴とする(請求項10)。
また、本発明の(2)または(3)の構成では、上記(1)の構成において、mビットの画素データに対して出力画素データをnビット(n<m)にしたことにより、D/A変換器の回路規模が縮小され、具体的な低コスト化が図られる。
また、本発明の(5)または(6)の構成では、上記(4)の構成において、mビットの画素データに対して出力画素データをnビット(n<m)にしたことにより、D/A変換器の回路規模が縮小され、具体的な低コスト化が図られる。
本発明の(8)の構成では、(7)に記載の画像表示装置において、特にサブフレームの表示の切り替わり時に表示画像を最低階調レベル、即ち黒表示にして光路シフトするようにしたので、高コントラストで鮮明な表示画像が得られる。
また、本発明の(9)の構成では、(7)に記載の画像表示装置において、特にサブフレームの表示の切り替わり時に表示画像を最高階調レベル、即ち白表示にして光路シフトするようにしたので、光利用効率が高められて高輝度で且つ低消費電力化が図られる。
まず、前述の解決手段の(1)〜(3)に記載の画像出力装置の実施例について説明する。
図1は、本発明に基く画像出力装置の構成例を概略的に示したものである。この画像出力装置は、1フレーム分の画素データを複数のサブフレームに分割し、各サブフレーム毎に順次出力するサブフレーム生成手段(デコーダ5、書き込み制御回路6、サブフレームメモリ1〜4)と、前記各サブフレームの出力期間を複数のフィールドに時間分割し、各フィールド毎に出力画素データを生成して順次出力するフィールドデータ生成手段(サブフレームメモリ1〜4、読み出し制御回路7、+1回路8、判定回路9、選択回路10)を備えている。
入力画像は例えば図2に示すような水平方向M、垂直方向にNの画素数を有する画像であり、(x,y)は垂直方向y番目のラインのx番目の画素を表している。画素データは1ラインから順番にNラインまで、各ラインにおいては先頭(1,y)から順番に(M,y)まで順次入力される。
サブフレームメモリ1〜4は、それぞれ出力イネーブル信号OE1〜OE4が“L”レベルのときは出力Di1(m)〜Di4(m)はハイインピーダンス状態になっており、OE1〜OE4が“H”レベルのとき書き込まれた画素データを読み出しアドレスRAに基いて順次読み出す。ここでサブフレームメモリ1〜4は、書き込みとは非同期に読み出しが可能なデュアルポート機能を持つメモリである。1つの出力イネーブル信号が“H”になっている期間中に対応するサブフレーム画素データは4回繰り返し読み出され、その都度フィールドのカウント値FCの値が更新される。
また、mビットの画素データに対して出力画素データをnビット(n<m)にしたことによりD/A変換器の回路規模が縮小され、具体的な低コスト化が図られる。
次に、前述の解決手段の(4)〜(6)に記載の画像表示装置の実施例について説明する。
図6は、本発明に基く投射型画像表示装置の構成例を概略的に示したものである。図6において、インテグレータ光学系22は例えばフライアイレンズアレイで構成されており、光源21からの光を均一化する。コンデンサレンズ23は照明光を画像表示素子である空間光変調素子25に集光、照明するためのものである。ここで空間光変調素子25は反射型液晶パネルとしている。駆動装置27は図1に示す構成の画像出力装置を備え、表示画像データをサブフレームに分割し、さらに各サブフレームを複数のフィールド毎に順次出力する。空間光変調素子25は駆動装置27からの画素データに基き各画素に入射される照明光を変調する。空間光変調素子25で空間光変調された照明光は画像光として光路偏向素子26に入射し、画像光が画素の配列方向に設定された量だけシフトされるように偏向される。光路偏向動作は駆動装置28によって制御される。尚、偏光ビームスプリッター24は、照明光と画像光を分離するためのである。また、光路偏向素子26からの出射光は投射レンズ29で拡大されスクリーン30に投射される。
次に、前述の解決手段の(7)〜(10)に記載の画像表示装置の実施例について説明する。
図9は、本発明に基く画像表示装置における画像表示素子の一例として、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したLCOSの構成例を模式的に示したものである。即ちLCOSは液晶を封入する上下基板のうち一方にシリコン基板(Si基板)41が用いられている。
より具体的には、Si基板41には画素トランジスタ42等からなる回路と、遮光層43及びミラー電極44が形成されている。このSi基板41に対向して、ITO対向電極47を形成したガラス基板48が配置され、両基板の間には支柱状スペーサ45により所定の間隙(ギャップ)が設けられ、このギャップ内に液晶層46が封入されている。
また、本実施例の画像表示装置においては、特にサブフレームの表示の切り替わり時に表示画像を最低階調レベル、即ち黒表示にして光路シフトするようにしたので、高コントラストで鮮明な表示画像が得られる。
また、本実施例の画像表示装置においては、特にサブフレームの表示の切り替わり時に表示画像を最高階調レベル、即ち白表示にして光路シフトするようにしたので、光利用効率が高められて高輝度で且つ低消費電力化が図られる。
5:デコーダ
6:書き込み制御回路
7:読み出し制御回路
8:+1回路
9:判定回路
10:選択回路
21:光源
22:インテグレータ光学系
23:コンデンサレンズ
24:偏光ビームスプリッター
25:空間光変調素子(画像表示素子)
26:光路偏向素子
27:駆動装置
28:駆動装置
29:投射レンズ
30スクリーン
41:Si基板
42:画素トランジスタ
43:遮光層
44:ミラー電極
45:支柱状スペーサ
46:液晶層
47:ITO対向電極
48:ガラス基板
Claims (10)
- 1フレーム分の画素データを複数のサブフレームに分割し、各サブフレーム毎に順次出力するサブフレーム生成手段を備えた画像出力装置において、
前記各サブフレームの出力期間を複数のフィールドに時間分割し、各フィールド毎に出力画素データを生成して順次出力するフィールドデータ生成手段を備えたことを特徴とする画像出力装置。 - 請求項1記載の画像出力装置において、
前記各画素データはmビットの画素データであり、前記フィールドデータ生成手段は前記mビットの画素データの上位nビット(m>n)と下位(m−n)ビットに対して、前記サブフレームの出力期間を2m-n個のフィールドに時間分割し、前記下位(m−n)ビットの値に基いて前記各フィールドにおける出力画素データを前記上位nビットの値から生成することを特徴とする画像出力装置。 - 請求項2記載の画像出力装置において、
前記出力画素データは、前記上位nビットの値そのまま、あるいは1を加えた値のいずれかのnビットデータであり、前記1サブフレームの全フィールドで平均して前記mビットの画素データに対応した階調レベルになるように生成されることを特徴とする画像出力装置。 - 請求項1〜3のいずれか一つに記載の画像出力装置と、該画像出力装置からの出力画素データに応じて画像を表示する画像表示素子と、該画像表示素子を照明する光源及び照明装置と、前記画像表示素子からの出射光の光路を偏向する光路偏向手段と、該光路偏向手段からの出射光を拡大して投射面上に投射する光学装置を備え、前記1サブフレーム毎に時分割投射されたサブフレーム表示画像を前記投射面上で互いに表示位置をずらして合成することで前記1フレームの画像を表示し、前記各サブフレームはさらに複数のフィールドに分割し、それぞれ所定の階調で時分割投射することにより1サブフレーム期間で所望の階調表示を行なうをことを特徴とする画像表示装置。
- 請求項4記載の画像表示装置において、
前記1フレーム画像の各画素データはmビットの画素データであり、該mビットの画素データのうち上位nビット(m>n)と下位(m−n)ビットに対して、前記各サブフレームを2m-n個のフィールドに分割し、各フィールドは前記下位(m−n)ビットの値に基いて前記上位nビットの値から生成された出力画素データで階調表示することで前記1サブフレームの表示期間で平均して所望の階調表示を行なうことを特徴とする画像表示装置。 - 請求項5記載の画像表示装置において、
前記出力画素データは、前記上位nビットの値そのまま、あるいは1を加えた値のいずれかのnビットデータであり、前記1サブフレームの表示期間で平均して所望の階調表示を行なうことを特徴とする画像表示装置。 - 請求項4〜6のいずれか一つに記載の画像表示装置において、
前記サブフレームとサブフレームの表示の間に、所定の階調レベルの表示期間を設けたことを特徴とする画像表示装置。 - 請求項7記載の画像表示装置において、
前記所定の階調レベルは最低階調レベルであることを特徴とする画像表示装置。 - 請求項7記載の画像表示装置において、
前記所定の階調レベルは最高階調レベルであることを特徴とする画像表示装置。 - 請求項4〜9のいずれか一つに記載の画像表示装置において、
前記画像表示素子は、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したLCOS(Liquid Crystal On Silicon)であることを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004015918A JP2005208407A (ja) | 2004-01-23 | 2004-01-23 | 画像出力装置及び画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004015918A JP2005208407A (ja) | 2004-01-23 | 2004-01-23 | 画像出力装置及び画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005208407A true JP2005208407A (ja) | 2005-08-04 |
Family
ID=34901244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004015918A Pending JP2005208407A (ja) | 2004-01-23 | 2004-01-23 | 画像出力装置及び画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005208407A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012063733A (ja) * | 2010-09-14 | 2012-03-29 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置及びその駆動方法 |
CN110599951A (zh) * | 2019-10-17 | 2019-12-20 | 深圳市富满电子集团股份有限公司 | 图像数据输出电路、显示电路及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001356411A (ja) * | 2000-06-16 | 2001-12-26 | Ricoh Co Ltd | 画像表示装置および該画像表示装置に用いられるグラフィックコントローラ |
JP2003518267A (ja) * | 1999-12-21 | 2003-06-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子−光学表示装置用ランプ発生器付き信号ドライバー |
JP2003345313A (ja) * | 2002-05-28 | 2003-12-03 | Ricoh Co Ltd | 画像表示装置、拡大表示装置およびコンピュータプログラム |
-
2004
- 2004-01-23 JP JP2004015918A patent/JP2005208407A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003518267A (ja) * | 1999-12-21 | 2003-06-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子−光学表示装置用ランプ発生器付き信号ドライバー |
JP2001356411A (ja) * | 2000-06-16 | 2001-12-26 | Ricoh Co Ltd | 画像表示装置および該画像表示装置に用いられるグラフィックコントローラ |
JP2003345313A (ja) * | 2002-05-28 | 2003-12-03 | Ricoh Co Ltd | 画像表示装置、拡大表示装置およびコンピュータプログラム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012063733A (ja) * | 2010-09-14 | 2012-03-29 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置及びその駆動方法 |
CN110599951A (zh) * | 2019-10-17 | 2019-12-20 | 深圳市富满电子集团股份有限公司 | 图像数据输出电路、显示电路及方法 |
CN110599951B (zh) * | 2019-10-17 | 2024-04-05 | 富满微电子集团股份有限公司 | 图像数据输出电路、显示电路及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4719429B2 (ja) | 表示装置の駆動方法及び表示装置 | |
JP4645486B2 (ja) | 画像表示装置及びプロジェクタ | |
US20050179679A1 (en) | Driving circuit and driving method for electro-optical device | |
JP2003177723A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
JP2006030529A (ja) | 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに電気光学装置及び電子機器 | |
KR100499283B1 (ko) | 표시장치 | |
JP2011043766A (ja) | 変換回路、表示駆動回路、電気光学装置、及び電子機器 | |
JPH11259053A (ja) | 液晶表示装置 | |
JP2005309326A (ja) | 液晶表示装置 | |
JP2007212571A (ja) | 映像表示装置 | |
JP2008304763A (ja) | 表示装置 | |
US7733317B2 (en) | Image display apparatus and alternative current drive method | |
US20100289731A1 (en) | Electro-optical device, driving method therefor, and electronic apparatus | |
JP2007033522A (ja) | 画像出力装置及び画像表示装置 | |
JP3873544B2 (ja) | 電気光学装置および投射型表示装置 | |
JP2005208413A (ja) | 画像処理装置及び画像表示装置 | |
JP2005208407A (ja) | 画像出力装置及び画像表示装置 | |
JP2009042725A (ja) | 動態残像を解決するディスプレーの駆動方法とそれを使用するドライバー | |
JP2001356731A (ja) | 画像表示装置 | |
JP2013137350A (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
JP2004233808A (ja) | 液晶装置及びその駆動方法並びに電子機器 | |
JP2008151835A (ja) | 電気光学装置の駆動方法、画素回路、電気光学装置および電子機器 | |
JP2004062147A (ja) | 液晶駆動回路、空間光変調装置及び画像表示装置 | |
JP3775137B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
JP4507630B2 (ja) | 光学機能装置及び光学表示方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100430 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |