JP2005202829A - Cpu暴走防止システム及びcpu暴走防止方法 - Google Patents
Cpu暴走防止システム及びcpu暴走防止方法 Download PDFInfo
- Publication number
- JP2005202829A JP2005202829A JP2004010292A JP2004010292A JP2005202829A JP 2005202829 A JP2005202829 A JP 2005202829A JP 2004010292 A JP2004010292 A JP 2004010292A JP 2004010292 A JP2004010292 A JP 2004010292A JP 2005202829 A JP2005202829 A JP 2005202829A
- Authority
- JP
- Japan
- Prior art keywords
- prun
- signal
- cpu
- polarity
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【課題】暴走状態のハードウェアによってPRUNコントロール信号の極性が反転されてしまう場合でも、ウォッチドッグ監視装置がCPUの暴走を検出するCPU暴走防止システム及びCPU暴走防止方法を提供する。
【解決手段】コンピュータプログラムに従って情報の演算処理を実行する演算処理装置と、車速に応じて極性反転周期が変化する車速パルス信号及び演算処理装置が生成するPRUNコントロール信号が入力されてPRUN信号を出力する論理回路と、PRUN信号の極性反転周期が予め定められた基準周期よりも長い若しくは短い場合に演算処理装置の暴走が発生していると判断するウォッチドッグ監視装置とを有し、演算処理装置は、PRUN信号の極性反転周期が基準周期内に収まるように、コンピュータプログラムに従ってPRUNコントロール信号の極性反転時期を制御する。
【選択図】図1
【解決手段】コンピュータプログラムに従って情報の演算処理を実行する演算処理装置と、車速に応じて極性反転周期が変化する車速パルス信号及び演算処理装置が生成するPRUNコントロール信号が入力されてPRUN信号を出力する論理回路と、PRUN信号の極性反転周期が予め定められた基準周期よりも長い若しくは短い場合に演算処理装置の暴走が発生していると判断するウォッチドッグ監視装置とを有し、演算処理装置は、PRUN信号の極性反転周期が基準周期内に収まるように、コンピュータプログラムに従ってPRUNコントロール信号の極性反転時期を制御する。
【選択図】図1
Description
本発明は、CPU暴走防止システム及びCPU暴走防止方法に係り、特に、マイクロコンピュータ内の演算処理装置の動作異常を監視するウォッチドッグ監視装置を有するCPU暴走防止システム及びこのCPU暴走防止システムを用いたCPU暴走防止方法に関する。
従来から、マイクロコンピュータ内の演算処理装置(MPU、CPU)の動作異常を監視するためのウォッチドッグタイマ装置が知られている(例えば、特許文献1等を参照)。
特許文献1において、CPUが正常に動作している場合にはCPUに接続されたCPUポートから一定周期毎に極性を反転させたウォッチドッグタイマ信号が供給されている。ウォッチドッグタイマ装置は、CPUが暴走しコンピュータプログラムによってウォッチドッグタイマ信号の極性を正常に反転できなくなるなどして、ウォッチドッグタイマ信号の極性反転周期が基準値より長く、もしくは短くなった場合には異常信号を出力して、CPUの動作異常を検出する。
特開平5−73363号公報
しかしながら、上記のウォッチドッグタイマ装置においては、CPUの状態にかかわらず、CPUから供給されるウォッチドッグタイマ信号の反転周期のみを監視し、その反転周期が正常値であれば、CPUは正常であると判断して異常信号を出力しない。したがって、CPUが暴走しコンピュータプログラムによってウォッチドッグタイマ信号の極性が正常に反転できなくなったにもかかわらず、暴走状態のハードウェアによってCPUポートがウォッチドッグタイマ信号と同周期で極性反転されてしまった場合、ウォッチドッグタイマ装置は、CPUが正常に動作してウォッチドッグタイマ信号を出力していると誤って判断してしまう、即ち、CPUが暴走しているにもかかわらず異常信号を出力できない場合がある。
本発明の特徴は、コンピュータプログラムに従って情報の演算処理を実行する演算処理装置と、車速に応じて極性反転周期が変化する車速パルス信号及び演算処理装置が生成するPRUNコントロール信号が入力されてPRUN信号を出力する論理回路と、PRUN信号の極性反転周期が予め定められた基準周期よりも長い若しくは短い場合に演算処理装置の暴走が発生していると判断するウォッチドッグ監視装置とを有するCPU暴走防止システムであって、演算処理装置は、PRUN信号の極性反転周期が基準周期内に収まるように、コンピュータプログラムに従ってPRUNコントロール信号の極性反転時期を制御することを要旨とする。
本発明によれば、演算処理装置の暴走が発生し、コンピュータプログラムに従ってPRUNコントロール信号の極性が反転できなくなったにもかかわらず、暴走状態のハードウェアによってPRUNコントロール信号の極性が反転されてしまうような場合であっても、ウォッチドッグ監視装置がCPUの暴走を検出するCPU暴走防止システム及びCPU暴走防止方法を提供することができる。
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似部分には同一あるいは類似な符号を付している。
図1に示すように、本発明の実施の形態に係わる車両用電子制御装置(以下、「ECU」という)1は、車載バッテリ2からイグニッションスイッチ(IGN_SW)3を介して電源信号Vが供給されるウォッチドッグ監視装置9と、ウォッチドッグ監視装置9が生成する給電信号VCCが供給されるマイクロコンピュータ(CPU)5と、車速パルス信号VSP及びCPU5が生成するPRUNコントロール信号(PRUN_CTR信号)が入力されてPRUN信号を出力する論理回路12とを有する。なお、実施の形態においては、論理回路12が、車速パルス信号VSPとPRUNコントロール信号との排他的論理和をPRUN信号として出力するEXORゲート12である場合を例にとり、説明する。
CPU5は、任意のコンピュータプログラムによって情報の演算処理を実行する。車速パルス信号VSPは、車速に応じて極性反転周期が変化する信号である。CPU5は、PRUN信号の極性反転周期が予め定められた基準周期内に収まるように、上記のコンピュータプログラムに従ってPRUNコントロール信号の極性反転時期を制御する。ウォッチドッグ監視装置9は、PRUN信号の極性反転周期が上記の基準周期よりも長い若しくは短い場合にCPU5の暴走が発生していると判断し、CPU5に対してリセット信号RESBを送信する。
また、ウォッチドッグ監視装置9は、電源信号VをECU1の動作電圧に変換しCPU5などの内部回路に給電信号VCCを供給する電圧変換機能を内蔵する。給電信号VCCは、CPU5内のVCC端子6に供給されている。また、リセット信号RESBは、CPU5内のRESB端子7に供給され、CPU5内のVSP端子10には車速パルス信号VSPが供給されている。また、CPU5内のPRUN_CTR端子8からはPRUN_CTR信号が出力される。一方、ウォッチドッグ監視装置9内のPRUN端子4にはEXORゲート12からPRUN信号が供給されている。
次に、図1に示したECU1を用いたCPU暴走防止方法について説明する。ここでは、図2及び図3に示すタイミングチャートについて、図4及び図5に示すフローチャートにしたがって図1に示すCPU5の正常時及び暴走時の動作について説明する。なお、図2は、CPU5が正常状態から暴走状態へ変化し、プログラムによってPRUN_CTR信号の極性が反転できなくなった場合を示すタイミングチャートであり、図3は、CPUが正常状態から暴走状態へ変化し、プログラムによってPRUN_CTR信号の極性が反転できなくなったにもかかわらず、暴走状態のハードウェアによってPRUN_CTR信号の極性が反転されてしまう場合を示すタイミングチャートである。また、図4及び図5は、CPU5で実行されるコンピュータプログラムのフローチャートを示す。
図2に示すように、例えばCPU5が正常状態であり車速パルス信号VSPの極性変化がない場合、CPU5では予め定められた一定周期毎に図4に示すタイマ割込み処理が実行される。
(イ)タイマ割込み処理が開始される(S01)と、前回のタイマ割り込み処理で設定したメモリに保存しておいたPRUN信号メモリの極性をチェックする(S02)。前回のメモリ極性がLoであれば(S02においてLo)、今回出力されるべきPRUN信号の極性をHiに設定し、再びPRUN信号メモリに保存する(S03)。
(ロ)次に、現在の車速パルス信号VSPの極性を判断する(S04)。図2のT01時期に示すように、現在の車速パルス信号VSPの極性がLoであれば(S04においてLo)、車速パルス信号VSPとPRUN_CTR信号との排他的論理和をとったPRUN信号の極性がHiとなるようにPRUN_CTR信号の極性をHi出力とする(S05)。一方、図2のT02時期に示すように、現在の車速パルス信号VSPの極性がHiであれば(S04においてHi)、PRUN信号の極性がHiとなるようにPRUN_CTR信号の極性をLo出力とする(S06)。
(ハ)同様に、図2のT03時期に示すように、今回出力されるべきPRUN信号の極性がLoであり(S07)、現在の車速パルス信号VSPの極性がLoである場合(S08においてLo)、PRUN_CTR信号の極性をLo出力とする(S09)。一方、図2のT04時期に示すように、現在の車速パルス信号VSPの極性がHiであれば(S08においてHi)、PRUN_CTR信号の極性をHi出力とする(S10)。
次に、CPU5が正常状態であり車速パルス信号VSPの極性に変化があった場合、図5に示す車速パルスエッジ割込み処理が実行される。
(A)車速パルスエッジ割込み処理が開始される(S21)と、図4のS03及びS07において設定された今回出力されるべきPRUN信号メモリの極性を判断する(S22)。図2のT05時期に示すように、今回出力されるべきPRUN信号メモリの極性がHiであり(S22においてHi)、車速パルスエッジ割込みの要因が立上りエッジの場合(S23において立上り)、PRUN_CTR信号の極性をLo出力とする(S24)。一方、図2のT06時期に示すように、今回出力されるべきPRUN信号メモリの極性がHiであり(S22においてHi)、車速パルスエッジ割込みの要因が立下りエッジの場合(S23において立下り)、PRUN_CTR信号の極性をHi出力とする(S25)。
(B)同様に、図2のT07時期に示すように、今回出力されるべきPRUN信号の極性がLoであり(S22においてLo)、車速パルスエッジ割込みの要因が立上りエッジの場合(S26において立上り)、PRUN_CTR信号の極性をHi出力とする(S27)。一方、図2のT08時期に示すように、今回出力されるべきPRUN信号の極性がLoであり(S22においてLo)、車速パルスエッジ割込みの要因が立下りエッジの場合(S26において立下り)、PRUN_CTR信号の極性をLo出力とする(S28)。
ここで、図2に示すように、CPU5が暴走しプログラムが正常に実行されなくなったことによりPRUN_CTR信号の極性が反転されなくなると、PRUN信号の極性は車速によって変化する車速パルス信号VSPに依存してしまい、予め定められた一定周期で極性反転することができなくなり、ウォッチドッグ監視装置9は、リセット信号RESBをCPU5へ出力する。
図3に示すように、CPU5が暴走しプログラムが正常に実行されなくなったにもかかわらず、暴走状態のハードウェアによって予め定められた極性反転周期と同周期でPRUN_CTR信号の極性が反転された場合、車速パルス信号VSPの極性反転タイミングに基づいてPRUN_CTR信号の極性が反転されていないため、予め定められた一定周期でPRUN信号の極性反転がされなくなり、T10時期に示すように、ウォッチドッグ監視装置9によりリセット信号RESBが出力される。
以上述べたように、車速パルス信号VSPとPRUN_CTR信号との排他的論理和をとったPRUN信号を出力するEXORゲート12を設け、CPU5が、プログラムにより車速パルス信号VSPの極性反転タイミングに基づいてPRUN信号の極性反転周期を予め定められた一定周期になるようにPRUN_CTR信号の極性反転タイミングを制御する。このことにより、CPU5の暴走が発生し、コンピュータプログラムが正常に実行されなくなったにもかかわらず暴走状態のハードウェアによってPRUN_CTR信号の極性が予め定められた一定周期で反転された場合であっても、予め定められた極性反転周期でPRUN信号を出力することができなくなり、ウォッチドッグ監視装置9によりCPU5の暴走が検出されCPU5をリセットすることが可能になる。
上記のように、本発明は、1つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。即ち、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
1 CPU暴走防止システムの一例としての車両用電子制御装置(ECU)
2 車載バッテリ
3 イグニッションスイッチ(IGN_SW)
4 PRUN端子
5 マイクロコンピュータ(CPU)
6 VCC端子
7 RESB端子
8 PRUN_CTR端子
9 ウォッチドッグ監視装置
10 VSP端子
12 論理回路の一例としてのEXORゲート
V 電源信号
VCC 給電信号
VSP 車速パルス信号
RESB リセット信号
PRUN PRUN信号
PRUN_CTR PRUN_CTR信号(PRUNコントロール信号)
2 車載バッテリ
3 イグニッションスイッチ(IGN_SW)
4 PRUN端子
5 マイクロコンピュータ(CPU)
6 VCC端子
7 RESB端子
8 PRUN_CTR端子
9 ウォッチドッグ監視装置
10 VSP端子
12 論理回路の一例としてのEXORゲート
V 電源信号
VCC 給電信号
VSP 車速パルス信号
RESB リセット信号
PRUN PRUN信号
PRUN_CTR PRUN_CTR信号(PRUNコントロール信号)
Claims (3)
- コンピュータプログラムに従って情報の演算処理を実行する演算処理装置と、
車速に応じて極性反転周期が変化する車速パルス信号及び前記演算処理装置が生成するPRUNコントロール信号が入力されてPRUN信号を出力する論理回路と、
前記PRUN信号の極性反転周期が予め定められた基準周期よりも長い若しくは短い場合に前記演算処理装置の暴走が発生していると判断するウォッチドッグ監視装置とを有し、
前記演算処理装置は、前記PRUN信号の極性反転周期が前記基準周期内に収まるように、前記コンピュータプログラムに従って前記PRUNコントロール信号の極性反転時期を制御することを特徴とするCPU暴走防止システム。 - 前記論理回路は、前記車速パルス信号と前記PRUNコントロール信号との排他的論理和を前記PRUN信号として出力するEXORゲートであることを特徴とする請求項1記載のCPU暴走防止システム。
- コンピュータプログラムに従って情報の演算処理を実行する演算処理装置と、車速に応じて極性反転周期が変化する車速パルス信号及び前記演算処理装置が生成するPRUNコントロール信号が入力されてPRUN信号を出力する論理回路と、前記PRUN信号の極性反転周期を監視するウォッチドッグ監視装置とを有するCPU暴走防止システムを用いたCPU暴走防止方法であって、
前記演算処理装置が、前記PRUN信号の極性反転周期が予め定められた基準周期内に収まるように、前記コンピュータプログラムに従って前記PRUNコントロール信号の極性反転時期を制御し、
前記ウォッチドッグ監視装置が、前記PRUN信号の極性反転周期が前記基準周期よりも長い若しくは短い場合に前記演算処理装置の暴走が発生していると判断し、前記演算処理装置へリセット信号を送信する
ことを特徴とするCPU暴走防止方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004010292A JP2005202829A (ja) | 2004-01-19 | 2004-01-19 | Cpu暴走防止システム及びcpu暴走防止方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004010292A JP2005202829A (ja) | 2004-01-19 | 2004-01-19 | Cpu暴走防止システム及びcpu暴走防止方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005202829A true JP2005202829A (ja) | 2005-07-28 |
Family
ID=34823066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004010292A Pending JP2005202829A (ja) | 2004-01-19 | 2004-01-19 | Cpu暴走防止システム及びcpu暴走防止方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005202829A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109753404A (zh) * | 2017-11-07 | 2019-05-14 | 比亚迪股份有限公司 | 控制***状态监测电路、方法及控制***中央处理器 |
-
2004
- 2004-01-19 JP JP2004010292A patent/JP2005202829A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109753404A (zh) * | 2017-11-07 | 2019-05-14 | 比亚迪股份有限公司 | 控制***状态监测电路、方法及控制***中央处理器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4437812B2 (ja) | 電子制御装置 | |
JPH07115625B2 (ja) | 車両の衝突検知装置 | |
JP6323296B2 (ja) | 制御装置 | |
JP5555472B2 (ja) | 車両用電子制御システム | |
JP2005202829A (ja) | Cpu暴走防止システム及びcpu暴走防止方法 | |
JP5928358B2 (ja) | 情報処理装置、監視装置、制御装置 | |
JP2011065402A (ja) | 車両用電子制御装置 | |
JP2007041824A (ja) | 電子制御ユニットのリセット回路 | |
US20220263440A1 (en) | Power supply controller | |
JP2011123569A (ja) | 処理装置 | |
JP7035929B2 (ja) | 電源制御装置及び電子制御装置 | |
JP2014154043A (ja) | 電子制御装置、情報処理装置 | |
JPH07114401A (ja) | Ramバックアップ回路 | |
JP5892616B2 (ja) | 電源スイッチ部短絡保護回路並びに電源スイッチ部の制御方法及び制御プログラム | |
JP7230756B2 (ja) | 車両用電子制御装置 | |
KR100731506B1 (ko) | 와치독 회로를 가지는 마이크로 컨트롤러와 그 제어 방법 | |
JPH03217364A (ja) | 車載用制御装置のマイクロコンピュータ暴走監視装置 | |
JP7420552B2 (ja) | 車載器 | |
WO2022113155A1 (ja) | 車載用制御システム | |
CN112162895B (zh) | 一种异常状态检测方法、装置、***、设备和介质 | |
JPH05189272A (ja) | コントローラ | |
JP6702175B2 (ja) | 負荷駆動装置 | |
JP2009015613A (ja) | 監視回路、電子制御装置、及び監視回路の制御方法 | |
JPH09237205A (ja) | プログラム暴走検出装置 | |
JP2012069063A (ja) | P−run信号出力装置、組込制御装置 |