JP2005202829A - Ｃｐｕ暴走防止システム及びｃｐｕ暴走防止方法 - Google Patents

Abstract

【課題】暴走状態のハードウェアによってＰＲＵＮコントロール信号の極性が反転されてしまう場合でも、ウォッチドッグ監視装置がＣＰＵの暴走を検出するＣＰＵ暴走防止システム及びＣＰＵ暴走防止方法を提供する。
【解決手段】コンピュータプログラムに従って情報の演算処理を実行する演算処理装置と、車速に応じて極性反転周期が変化する車速パルス信号及び演算処理装置が生成するＰＲＵＮコントロール信号が入力されてＰＲＵＮ信号を出力する論理回路と、ＰＲＵＮ信号の極性反転周期が予め定められた基準周期よりも長い若しくは短い場合に演算処理装置の暴走が発生していると判断するウォッチドッグ監視装置とを有し、演算処理装置は、ＰＲＵＮ信号の極性反転周期が基準周期内に収まるように、コンピュータプログラムに従ってＰＲＵＮコントロール信号の極性反転時期を制御する。
【選択図】図１

Description

本発明は、ＣＰＵ暴走防止システム及びＣＰＵ暴走防止方法に係り、特に、マイクロコンピュータ内の演算処理装置の動作異常を監視するウォッチドッグ監視装置を有するＣＰＵ暴走防止システム及びこのＣＰＵ暴走防止システムを用いたＣＰＵ暴走防止方法に関する。

従来から、マイクロコンピュータ内の演算処理装置（ＭＰＵ、ＣＰＵ）の動作異常を監視するためのウォッチドッグタイマ装置が知られている（例えば、特許文献１等を参照）。

特許文献１において、ＣＰＵが正常に動作している場合にはＣＰＵに接続されたＣＰＵポートから一定周期毎に極性を反転させたウォッチドッグタイマ信号が供給されている。ウォッチドッグタイマ装置は、ＣＰＵが暴走しコンピュータプログラムによってウォッチドッグタイマ信号の極性を正常に反転できなくなるなどして、ウォッチドッグタイマ信号の極性反転周期が基準値より長く、もしくは短くなった場合には異常信号を出力して、ＣＰＵの動作異常を検出する。
特開平５−７３３６３号公報

しかしながら、上記のウォッチドッグタイマ装置においては、ＣＰＵの状態にかかわらず、ＣＰＵから供給されるウォッチドッグタイマ信号の反転周期のみを監視し、その反転周期が正常値であれば、ＣＰＵは正常であると判断して異常信号を出力しない。したがって、ＣＰＵが暴走しコンピュータプログラムによってウォッチドッグタイマ信号の極性が正常に反転できなくなったにもかかわらず、暴走状態のハードウェアによってＣＰＵポートがウォッチドッグタイマ信号と同周期で極性反転されてしまった場合、ウォッチドッグタイマ装置は、ＣＰＵが正常に動作してウォッチドッグタイマ信号を出力していると誤って判断してしまう、即ち、ＣＰＵが暴走しているにもかかわらず異常信号を出力できない場合がある。

本発明の特徴は、コンピュータプログラムに従って情報の演算処理を実行する演算処理装置と、車速に応じて極性反転周期が変化する車速パルス信号及び演算処理装置が生成するＰＲＵＮコントロール信号が入力されてＰＲＵＮ信号を出力する論理回路と、ＰＲＵＮ信号の極性反転周期が予め定められた基準周期よりも長い若しくは短い場合に演算処理装置の暴走が発生していると判断するウォッチドッグ監視装置とを有するＣＰＵ暴走防止システムであって、演算処理装置は、ＰＲＵＮ信号の極性反転周期が基準周期内に収まるように、コンピュータプログラムに従ってＰＲＵＮコントロール信号の極性反転時期を制御することを要旨とする。

本発明によれば、演算処理装置の暴走が発生し、コンピュータプログラムに従ってＰＲＵＮコントロール信号の極性が反転できなくなったにもかかわらず、暴走状態のハードウェアによってＰＲＵＮコントロール信号の極性が反転されてしまうような場合であっても、ウォッチドッグ監視装置がＣＰＵの暴走を検出するＣＰＵ暴走防止システム及びＣＰＵ暴走防止方法を提供することができる。

以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似部分には同一あるいは類似な符号を付している。

図１に示すように、本発明の実施の形態に係わる車両用電子制御装置（以下、「ＥＣＵ」という）１は、車載バッテリ２からイグニッションスイッチ（ＩＧＮ＿ＳＷ）３を介して電源信号Ｖが供給されるウォッチドッグ監視装置９と、ウォッチドッグ監視装置９が生成する給電信号Ｖ_CCが供給されるマイクロコンピュータ（ＣＰＵ）５と、車速パルス信号ＶＳＰ及びＣＰＵ５が生成するＰＲＵＮコントロール信号（ＰＲＵＮ＿ＣＴＲ信号）が入力されてＰＲＵＮ信号を出力する論理回路１２とを有する。なお、実施の形態においては、論理回路１２が、車速パルス信号ＶＳＰとＰＲＵＮコントロール信号との排他的論理和をＰＲＵＮ信号として出力するＥＸＯＲゲート１２である場合を例にとり、説明する。

ＣＰＵ５は、任意のコンピュータプログラムによって情報の演算処理を実行する。車速パルス信号ＶＳＰは、車速に応じて極性反転周期が変化する信号である。ＣＰＵ５は、ＰＲＵＮ信号の極性反転周期が予め定められた基準周期内に収まるように、上記のコンピュータプログラムに従ってＰＲＵＮコントロール信号の極性反転時期を制御する。ウォッチドッグ監視装置９は、ＰＲＵＮ信号の極性反転周期が上記の基準周期よりも長い若しくは短い場合にＣＰＵ５の暴走が発生していると判断し、ＣＰＵ５に対してリセット信号ＲＥＳＢを送信する。

また、ウォッチドッグ監視装置９は、電源信号ＶをＥＣＵ１の動作電圧に変換しＣＰＵ５などの内部回路に給電信号Ｖ_CCを供給する電圧変換機能を内蔵する。給電信号Ｖ_CCは、ＣＰＵ５内のＶ_CC端子６に供給されている。また、リセット信号ＲＥＳＢは、ＣＰＵ５内のＲＥＳＢ端子７に供給され、ＣＰＵ５内のＶＳＰ端子１０には車速パルス信号ＶＳＰが供給されている。また、ＣＰＵ５内のＰＲＵＮ＿ＣＴＲ端子８からはＰＲＵＮ＿ＣＴＲ信号が出力される。一方、ウォッチドッグ監視装置９内のＰＲＵＮ端子４にはＥＸＯＲゲート１２からＰＲＵＮ信号が供給されている。

次に、図１に示したＥＣＵ１を用いたＣＰＵ暴走防止方法について説明する。ここでは、図２及び図３に示すタイミングチャートについて、図４及び図５に示すフローチャートにしたがって図１に示すＣＰＵ５の正常時及び暴走時の動作について説明する。なお、図２は、ＣＰＵ５が正常状態から暴走状態へ変化し、プログラムによってＰＲＵＮ＿ＣＴＲ信号の極性が反転できなくなった場合を示すタイミングチャートであり、図３は、ＣＰＵが正常状態から暴走状態へ変化し、プログラムによってＰＲＵＮ＿ＣＴＲ信号の極性が反転できなくなったにもかかわらず、暴走状態のハードウェアによってＰＲＵＮ＿ＣＴＲ信号の極性が反転されてしまう場合を示すタイミングチャートである。また、図４及び図５は、ＣＰＵ５で実行されるコンピュータプログラムのフローチャートを示す。

図２に示すように、例えばＣＰＵ５が正常状態であり車速パルス信号ＶＳＰの極性変化がない場合、ＣＰＵ５では予め定められた一定周期毎に図４に示すタイマ割込み処理が実行される。

（イ）タイマ割込み処理が開始される（Ｓ０１）と、前回のタイマ割り込み処理で設定したメモリに保存しておいたＰＲＵＮ信号メモリの極性をチェックする（Ｓ０２）。前回のメモリ極性がＬｏであれば（Ｓ０２においてＬｏ）、今回出力されるべきＰＲＵＮ信号の極性をＨｉに設定し、再びＰＲＵＮ信号メモリに保存する（Ｓ０３）。

（ロ）次に、現在の車速パルス信号ＶＳＰの極性を判断する（Ｓ０４）。図２のＴ０１時期に示すように、現在の車速パルス信号ＶＳＰの極性がＬｏであれば（Ｓ０４においてＬｏ）、車速パルス信号ＶＳＰとＰＲＵＮ＿ＣＴＲ信号との排他的論理和をとったＰＲＵＮ信号の極性がＨｉとなるようにＰＲＵＮ＿ＣＴＲ信号の極性をＨｉ出力とする（Ｓ０５）。一方、図２のＴ０２時期に示すように、現在の車速パルス信号ＶＳＰの極性がＨｉであれば（Ｓ０４においてＨｉ）、ＰＲＵＮ信号の極性がＨｉとなるようにＰＲＵＮ＿ＣＴＲ信号の極性をＬｏ出力とする（Ｓ０６）。

（ハ）同様に、図２のＴ０３時期に示すように、今回出力されるべきＰＲＵＮ信号の極性がＬｏであり（Ｓ０７）、現在の車速パルス信号ＶＳＰの極性がＬｏである場合（Ｓ０８においてＬｏ）、ＰＲＵＮ＿ＣＴＲ信号の極性をＬｏ出力とする（Ｓ０９）。一方、図２のＴ０４時期に示すように、現在の車速パルス信号ＶＳＰの極性がＨｉであれば（Ｓ０８においてＨｉ）、ＰＲＵＮ＿ＣＴＲ信号の極性をＨｉ出力とする（Ｓ１０）。

次に、ＣＰＵ５が正常状態であり車速パルス信号ＶＳＰの極性に変化があった場合、図５に示す車速パルスエッジ割込み処理が実行される。

（Ａ）車速パルスエッジ割込み処理が開始される（Ｓ２１）と、図４のＳ０３及びＳ０７において設定された今回出力されるべきＰＲＵＮ信号メモリの極性を判断する（Ｓ２２）。図２のＴ０５時期に示すように、今回出力されるべきＰＲＵＮ信号メモリの極性がＨｉであり（Ｓ２２においてＨｉ）、車速パルスエッジ割込みの要因が立上りエッジの場合（Ｓ２３において立上り）、ＰＲＵＮ＿ＣＴＲ信号の極性をＬｏ出力とする（Ｓ２４）。一方、図２のＴ０６時期に示すように、今回出力されるべきＰＲＵＮ信号メモリの極性がＨｉであり（Ｓ２２においてＨｉ）、車速パルスエッジ割込みの要因が立下りエッジの場合（Ｓ２３において立下り）、ＰＲＵＮ＿ＣＴＲ信号の極性をＨｉ出力とする（Ｓ２５）。

（Ｂ）同様に、図２のＴ０７時期に示すように、今回出力されるべきＰＲＵＮ信号の極性がＬｏであり（Ｓ２２においてＬｏ）、車速パルスエッジ割込みの要因が立上りエッジの場合（Ｓ２６において立上り）、ＰＲＵＮ＿ＣＴＲ信号の極性をＨｉ出力とする（Ｓ２７）。一方、図２のＴ０８時期に示すように、今回出力されるべきＰＲＵＮ信号の極性がＬｏであり（Ｓ２２においてＬｏ）、車速パルスエッジ割込みの要因が立下りエッジの場合（Ｓ２６において立下り）、ＰＲＵＮ＿ＣＴＲ信号の極性をＬｏ出力とする（Ｓ２８）。

ここで、図２に示すように、ＣＰＵ５が暴走しプログラムが正常に実行されなくなったことによりＰＲＵＮ＿ＣＴＲ信号の極性が反転されなくなると、ＰＲＵＮ信号の極性は車速によって変化する車速パルス信号ＶＳＰに依存してしまい、予め定められた一定周期で極性反転することができなくなり、ウォッチドッグ監視装置９は、リセット信号ＲＥＳＢをＣＰＵ５へ出力する。

図３に示すように、ＣＰＵ５が暴走しプログラムが正常に実行されなくなったにもかかわらず、暴走状態のハードウェアによって予め定められた極性反転周期と同周期でＰＲＵＮ＿ＣＴＲ信号の極性が反転された場合、車速パルス信号ＶＳＰの極性反転タイミングに基づいてＰＲＵＮ＿ＣＴＲ信号の極性が反転されていないため、予め定められた一定周期でＰＲＵＮ信号の極性反転がされなくなり、Ｔ１０時期に示すように、ウォッチドッグ監視装置９によりリセット信号ＲＥＳＢが出力される。

以上述べたように、車速パルス信号ＶＳＰとＰＲＵＮ＿ＣＴＲ信号との排他的論理和をとったＰＲＵＮ信号を出力するＥＸＯＲゲート１２を設け、ＣＰＵ５が、プログラムにより車速パルス信号ＶＳＰの極性反転タイミングに基づいてＰＲＵＮ信号の極性反転周期を予め定められた一定周期になるようにＰＲＵＮ＿ＣＴＲ信号の極性反転タイミングを制御する。このことにより、ＣＰＵ５の暴走が発生し、コンピュータプログラムが正常に実行されなくなったにもかかわらず暴走状態のハードウェアによってＰＲＵＮ＿ＣＴＲ信号の極性が予め定められた一定周期で反転された場合であっても、予め定められた極性反転周期でＰＲＵＮ信号を出力することができなくなり、ウォッチドッグ監視装置９によりＣＰＵ５の暴走が検出されＣＰＵ５をリセットすることが可能になる。

上記のように、本発明は、１つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。即ち、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。

任意のコンピュータプログラムによって情報の演算処理を実行する演算処理装置（ＣＰＵ）を備えたＣＰＵ暴走防止システムの一例としての車両用電子制御装置（ＥＣＵ）を示すブロック図である。 ＣＰＵが正常状態から暴走状態へ変化し、プログラムによってＰＲＵＮ＿ＣＴＲ信号の極性が反転できなくなった場合を示すタイミングチャートである。 ＣＰＵが正常状態から暴走し、プログラムによってＰＲＵＮ＿ＣＴＲ信号の極性が反転できなくなったにもかかわらず、暴走状態のハードウェアによってＰＲＵＮ＿ＣＴＲ信号の極性が反転されてしまうような場合を示すタイミングチャートである。 ＣＰＵが正常状態であり車速パルス信号の極性変化がない場合に、ＣＰＵで予め定められた一定周期毎に実行されるタイマ割込み処理を示すフローチャートである。 ＣＰＵが正常状態であり車速パルス信号の極性に変化があった場合に、ＣＰＵで実行される車速パルスエッジ割込み処理を示すフローチャートである。

符号の説明

１ ＣＰＵ暴走防止システムの一例としての車両用電子制御装置（ＥＣＵ）
２ 車載バッテリ
３ イグニッションスイッチ（ＩＧＮ＿ＳＷ）
４ ＰＲＵＮ端子
５ マイクロコンピュータ（ＣＰＵ）
６ Ｖ_CC端子
７ ＲＥＳＢ端子
８ ＰＲＵＮ＿ＣＴＲ端子
９ ウォッチドッグ監視装置
１０ ＶＳＰ端子
１２ 論理回路の一例としてのＥＸＯＲゲート
Ｖ 電源信号
Ｖ_CC 給電信号
ＶＳＰ 車速パルス信号
ＲＥＳＢ リセット信号
ＰＲＵＮ ＰＲＵＮ信号
ＰＲＵＮ＿ＣＴＲ ＰＲＵＮ＿ＣＴＲ信号（ＰＲＵＮコントロール信号）

Claims (3)

1. コンピュータプログラムに従って情報の演算処理を実行する演算処理装置と、
   車速に応じて極性反転周期が変化する車速パルス信号及び前記演算処理装置が生成するＰＲＵＮコントロール信号が入力されてＰＲＵＮ信号を出力する論理回路と、
   前記ＰＲＵＮ信号の極性反転周期が予め定められた基準周期よりも長い若しくは短い場合に前記演算処理装置の暴走が発生していると判断するウォッチドッグ監視装置とを有し、
   前記演算処理装置は、前記ＰＲＵＮ信号の極性反転周期が前記基準周期内に収まるように、前記コンピュータプログラムに従って前記ＰＲＵＮコントロール信号の極性反転時期を制御することを特徴とするＣＰＵ暴走防止システム。
2. 前記論理回路は、前記車速パルス信号と前記ＰＲＵＮコントロール信号との排他的論理和を前記ＰＲＵＮ信号として出力するＥＸＯＲゲートであることを特徴とする請求項１記載のＣＰＵ暴走防止システム。
3. コンピュータプログラムに従って情報の演算処理を実行する演算処理装置と、車速に応じて極性反転周期が変化する車速パルス信号及び前記演算処理装置が生成するＰＲＵＮコントロール信号が入力されてＰＲＵＮ信号を出力する論理回路と、前記ＰＲＵＮ信号の極性反転周期を監視するウォッチドッグ監視装置とを有するＣＰＵ暴走防止システムを用いたＣＰＵ暴走防止方法であって、
   前記演算処理装置が、前記ＰＲＵＮ信号の極性反転周期が予め定められた基準周期内に収まるように、前記コンピュータプログラムに従って前記ＰＲＵＮコントロール信号の極性反転時期を制御し、
   前記ウォッチドッグ監視装置が、前記ＰＲＵＮ信号の極性反転周期が前記基準周期よりも長い若しくは短い場合に前記演算処理装置の暴走が発生していると判断し、前記演算処理装置へリセット信号を送信する
   ことを特徴とするＣＰＵ暴走防止方法。

Images