JP2005190237A

JP2005190237A - 半導体設計検証装置

Info

Publication number: JP2005190237A
Application number: JP2003431839A
Authority: JP
Inventors: Sadashige Sugiura; 貞重杉浦
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-12-26
Filing date: 2003-12-26
Publication date: 2005-07-14

Abstract

【課題】マニュアルによるネットリスト修正を行うことなくオフリーク削減に有効な論理合成を自動的に行い、また、オフリーク電流削減効果を考慮した消費電力計算を行う半導体設計検証装置を提供することを目的とする。
【解決手段】ＬＳＩ内部信号の状態をシミュレーションすることにより得た各信号レベル／信号情報ファイル４とテクノロジライブラリ１３により、ある回路が他の回路のオフリーク電流を削減するように論理合成することができるため、マニュアルによるネットリスト修正を行うことなくオフリーク削減に有効な論理合成を自動的に行い、また、オフリーク電流削減効果を考慮した消費電力計算を行う半導体設計検証装置を提供することができる。
【選択図】図１

Description

本発明は、ＬＳＩの論理設計および論理検証における、オフリーク電流を考慮した半導体設計検証装置に関する。

近年、携帯機器の増加に伴いシステムＬＳＩは大規模、かつ低消費電力であることが要求されている。システムＬＳＩの大規模化に伴い、システムＬＳＩには複数の機能ブロックが搭載されることから、ＬＳＩ単体の消費電力は増大傾向にある。また、大規模、かつ高速動作のためにプロセスの微細化が進み、オフリーク電流が無視できない状況となり、ＳＯＩウエハに代表されるプロセスの改善や、動作していない状態の時にその機能ブロックや論理セルの電源電圧を遮断するなど、消費電力を削減するため各々対策が取られている。

通常、オフリーク電流を機能ブロック内で削減するために、論理セル内部のトランジスタソースに対して直列にトランジスタを追加接続し、追加したトランジスタを制御している。

以下、図５を用いて従来の方法でオフリーク電流を削減する論理セル構成と半導体設計検証構成について説明する。
図５（ａ）は従来の半導体設計検証装置を説明する概念図であり、図５（ｂ）は従来のオフリーク電流を削減する論理セルの構成図である。

図５（ｂ）において、Ｐｃｈトランジスタ２０を直列に２段接続し、オフリーク電流を削減する論理セルの構成図であり、Ａ端子に繋がるＮｃｈトランジスタ２１がＯＮ、Ｐｃｈトランジスタ２０がＯＦＦの時、ＣＮＴ端子によりＣＮＴ端子に繋がるＰｃｈトランジスタ３０をＯＦＦにするように制御する。Ｐｃｈトランジスタ２０とＰｃｈトランジスタ３０を直列に接続することにより、Ｐｃｈトランジスタ２０に電源を供給するＰｃｈトランジスタ３０がＯＦＦとなり、Ｐｃｈトランジスタ２０のオフリーク電流は大きく削減される（例えば、特許文献１参照）。

図５（ａ）は、従来の半導体設計検証構成図であり、まず、機能シミュレーション部１４にてＲＴＬ２とテストパターン１を用いて機能シミュレーションを実施してＲＴＬ２の機能検証を行う。次に、論理合成１５にて、ＲＴＬ２とテクノロジライブラリ１９を用いてタイミング制約を反映して論理合成を実施し、ネットリスト６を出力する。論理シミュレーション部１６にて、このネットリスト６とテストパターン１、およびテクノロジライブラリ１９を用いて論理シミュレーションを実施して論理検証を行う。また、消費電力計算部１７にて、ネットリスト６とテストパターン１、およびテクノロジライブラリ１９を用いて消費電力計算１７を実施し、消費電力計算結果１８を出力する。
特開２０００−７６８５４号公報

しかしながら、従来の構成では図５（ｂ）のＣＮＴ信号接続はＲＴＬ記述で表現することが不可能であることから論理合成１５後のネットリスト６に対して、設計者が制御する回路やその動作状態を考慮してマニュアル修正する必要があり、また、論理Ｓｉｍ１６、消費電力計算１７に使用するテストパターン１についても、ネットリスト６のマニュアル修正内容構成を考慮したテストパターンの修正が必要となるという問題点があった。そのため、ＣＮＴによるオフリーク電流削減効果を消費電力計算結果１８に反映させるためには、ネットリスト６とテストパターン１をマニュアルで修正する工程が必要となり、設計の自動化は困難であるという問題点もあった。

本発明は、上記従来の問題点を解決するもので、マニュアルによるネットリスト修正を行うことなくオフリーク削減に有効な論理合成を自動的に行い、また、オフリーク電流削減効果を考慮した消費電力計算を行う半導体設計検証装置を提供することを目的とする。

この目的を達成するために、本発明の請求項１記載の半導体設計検証装置は、回路仕様を記述したＲＴＬファイルおよび機能検証に用いるテストパターンを入力して機能検証を行うと共に機能ブロックインスタンスピンの信号レベル情報と信号変化時間情報からなる前記ＲＴＬファイルに対応した第１の各信号レベル／信号変化情報を出力する機能シミュレーション部と、論理セルの入力状態によるリーク電流情報を含めたテクノロジライブラリ，前記第１の各信号レベル／信号変化情報および前記ＲＴＬファイルを入力して所定の回路にその回路のオフリーク電流が削減されるように別の回路を組み合わせて論理合成を行ってネットリストを出力する論理合成部と、前記ＲＴＬファイル，前記テストパターンおよび前記テクノロジライブラリを入力して論理検証を行う論理シミュレーション部と、前記ネットリスト，前記テストパターンおよび前記テクノロジライブラリを入力してオフリーク電流を含めた消費電力計算結果を出力する消費電力計算部とを有し、自動的にオフリーク電流を削減したネットリストを作成すると共に消費電力を計算することを特徴とする。

請求項２記載の半導体設計検証装置は、請求項１記載の半導体設計検証装置であって、前記論理シミュレーション部において、セルインスタンスピンの信号レベル情報と信号変化時間情報からなる前記ネットリストに対応した第２の各信号レベル／信号変化情報を出力することも可能であることを特徴とする。

請求項３記載の半導体設計検証装置は、請求項１または請求項２のいずれかに記載の半導体設計検証装置であって、前記論理合成部において、前記テクノロジライブラリ，前記第２の各信号レベル／信号変化情報および前記ネットリストを入力して、各回路のオフリーク電流が削減されるように回路を最適化することも可能であることを特徴とする。

請求項４記載の半導体設計検証装置は、請求項１または請求項２または請求項３のいずれかに記載の半導体設計検証装置であって、前記消費電力計算部において、前記ＲＴＬファイル，前記テストパターンおよび前記テクノロジライブラリを入力してオフリーク電流を含めた消費電力計算結果を出力することも可能であることを特徴とする。

請求項５記載の半導体設計検証装置は、請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体設計検証装置であって、前記消費電力計算結果が、オフリーク電流を含む消費電力の平均値と、オフリーク電流を含む消費電力とテスト時間の関係を表わす表およびグラフであることを特徴とする。

請求項６記載の半導体設計検証装置は、請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の半導体設計検証装置であって、前記消費電力計算部において、前記ネットリスト，前記テストパターンおよび前記テクノロジライブラリを入力してオフリーク電流を含む消費電力が最小となる時の信号入力状態とその時のテスト時間を記載する待機モード入力固定推奨情報を出力することも可能であることを特徴とする。

以上により、マニュアルによるネットリスト修正を行うことなくオフリーク削減に有効な論理合成を自動的に行い、また、オフリーク電流削減効果を考慮した消費電力計算を行う半導体設計検証装置を提供することができる。

本発明は、ＬＳＩ内部信号の状態をシミュレーションすることにより得た各信号レベル／信号情報ファイルとテクノロジライブラリにより、ある回路が他の回路のオフリーク電流を削減するように論理合成することができるため、マニュアルによるネットリスト修正を行うことなくオフリーク削減に有効な論理合成を自動的に行い、また、オフリーク電流削減効果を考慮した消費電力計算を行う半導体設計検証装置を提供することができる。

以下、本発明の実施の形態について、その構成を図面を参照しながら説明する。
図１は本発明の半導体設計検証装置を説明する概念図である。
図１において、信号情報出力可能な機能シミュレーション部３は、ＲＴＬ２とテストパターン１を入力とし、機能シミュレーションを実行後、ＲＴＬでの各信号レベル／信号変化情報ファイル４を出力する。このＲＴＬでの各信号レベル／信号情報ファイル４には、機能ブロックインスタンスピンのＨｉｇｈ／Ｌｏｗの信号レベル情報と信号がどのタイミングでどれ位の時間状態を保持しているかの情報が記載される。

信号情報を考慮した論理合成部５は、各信号レベル／信号情報ファイル４とＲＴＬ２および端子状態によるオフリーク電流情報を記載したテクノロジライブラリ１３を用い、論理合成用タイミング制約を反映して論理合成後のネットリスト６を出力する。通常の論理合成では、タイミングと面積を主に考慮してテクノロジライブラリ１３内の論理セルをＲＴＬにマッピングしてネットリスを構成する。しかし、本発明の論理合成では、各信号レベル／信号情報ファイル４の情報からあまり変化しない信号及び信号レベルの固定時間が長い信号状態を抽出し、この信号に対するＲＴＬ記述箇所の特定を行い、この記述に対してマッピング可能なテクノロジライブラリ１３内の論理セルから抽出した信号情報のオフリーク電流が少ないセルをマッピングしネットリストを構成する。この時、通常の論理合成と同様にタイミングと面積についても考慮される。

信号情報出力可能な論理シミュレーション環境７は、ネットリスト６とテストパターン１を入力とし、論理シミュレーションを実行後、ネットリスト６に対応する各信号レベル／信号変化情報ファイル８を出力する。このネットリスト６に対応する各信号レベル／信号情報ファイル８には、各セルインスタンスピンのＨｉｇｈ／Ｌｏｗの信号レベル情報と信号がどのタイミングでどれ位の時間状態を保持しているかの情報が記載される。

信号情報を考慮した論理合成部５は、前記ネットリストでの各信号レベル／信号情報ファイル８とネットリスト６および端子状態によるオフリーク電流情報記載テクノロジライブラリ１３を用いて論理合成用タイミング制約を反映して論理セルのオフリーク電流削減に最適な置換を行い、最適化後のネットリスト６を再度出力する。この場合、ＲＴＬ２から論理合成した場合に比べて、入力する各信号レベル／信号情報ファイルの情報の精度が高く、より最適なオフリーク電流削減効果の高い回路構成になるよう論理セルの置換を行うことが可能となる。

端子状態を考慮した消費電力計算部９は、ＲＴＬ２とテストパターン１および端子状態によるオフリーク電流情報記載テクノロジライブラリ１３を入力とし、消費電力計算を行って消費電力計算結果１０を出力する。消費電力計算実行時、ＲＴＬ２は端子状態を考慮した消費電力計算部９内で簡易論理合成を行いネットリストに変換後、消費電力計算結果を反映する。その際、簡易論理合成でマッピングされた論理セルの消費電力計算は、信号状態からオフリーク電流状態を考慮し消費電力計算を行う。また、端子状態を考慮した消費電力計算部９は、ネットリスト６とテストパターン１および端子状態によるオフリーク電流情報記載テクノロジライブラリ１３を入力とし、消費電力計算を行って消費電力計算結果１０を出力する。ネットリスト６を入力して消費電力計算を行う場合は、より消費電力計算結果の制度が向上する。また、ネットリスト６はＬＳＩの実回路であることから、静止電源電流測定試験の測定ポイントとなる消費電力が最小となるポイントと、その時の各信号入力固定値を記載した待機モード入力信号固定推奨情報１１を出力する。

以下、図２を用いて、端子状態を考慮したテクノロジライブラリの構成要素について説明する。
図２（ａ）は論理セルの構成図、図２（ｂ）は端子情報を考慮しない場合の電流特性を示す図、図２（ｃ）は端子情報を考慮した場合の電流特性を示す図である。

図２（ａ）において、Ｐｃｈトランジスタ２０が直列に接続され、Ｎｃｈトランジスタ２１が並列に接続された論理セルの構成を示したものであり、Ａ端子とＢ端子が共にＬｏｗレベルになった時、Ｙ端子はＨｉｇｈレベルを出力し、Ａ端子とＢ端子が共にＬｏｗレベル以外のときＹ端子はＬｏｗレベルを出力する。

図２（ｂ）及び図２（ｃ）において、Ａ端子とＢ端子が共にＬｏｗレベルになった時、直列に接続されたＰｃｈトランジスタ２０がＯＮし、並列に接続されたＮｃｈトランジスタ２１がＯＦＦし、アクティブ電流２２が流れる。（アクティブ電流２２は、Ｙ端子をＨｉｇｈレベルにするために流れ込む電流とＰｃｈトランジスタ２０とＮｃｈトランジスタ２１が排他的にスイッチングした瞬間にＰｃｈトランジスタ２０とＮｃｈトランジスタ２１間に流れる貫通電流を合わせたものである。）
Ａ端子とＢ端子が共にＨｉｇｈレベルの時、直列に接続されているＰｃｈトランジスタ２０が共にＯＦＦする。また、Ａ端子とＢ端子のどちらかがＨｉｇｈレベル、どちらかがＬｏｗレベルの時には直列に接続されているＰｃｈトランジスタ２０の１つはＯＮ、１つがＯＦＦする。通常、直列接続されているＰｃｈトランジスタ２０が共にＯＦＦの場合とどちらかがＯＮの場合とでオフリーク電流を比較すると共にＯＦＦしている状態の方がオフリーク電流は小さくなる。

しかし、従来の端子情報を考慮しないテクノロジライブラリを用いた場合の図２（ｂ）におけるオフリーク電流２４では端子状態にかかわらずオフリーク電流２４は一定となり、端子情報を考慮したテクノロジライブラリを用いた場合の図（ｃ）におけるオフリーク電流２４ではＡ端子とＢ端子が共にＬｏｗレベルの時にオフリーク電流２４は小さくなり、端子状態を考慮しないシミュレーションの場合と端子状態を考慮したシミュレーションの場合で平均電流２３も異なる。

このように、端子情報を考慮した消費電流情報をテクノロジライブラリに持たせることにより、消費電力計算結果はより実際に近い値となり、端子情報を入力することにより論理合成時にオフリーク電流が少なくなる論理セルをマッピングする事が可能になる。

以下、図３を用いて、回路構成を最適化した時のオフリーク電流の変化を説明する。
図３（ａ）は各端子の入力値を示す図、図３（ｂ）は最適化前の回路構成を示す図、図３（ｃ）は最適化後の回路構成を示す図である。

図３（ａ）において、Ａ〜Ｃ端子の一定期間論理が変化しない状態と信号レベルを示したものである。
図３（ｂ）に示す回路は、図３（ａ）の各端子の信号を入力する回路構成となる。この状態では、Ｃ端子に繋がるＰｃｈトランジスタ２０がＯＮの時、Ｐｃｈトランジスタ３１がＯＦＦになり、オフリーク電流が多く流れる。

図３（ｃ）は図３（ｂ）の回路を最適化した構成例を示したものであり、Ｃ端子に繋がるＰｃｈトランジスタ２０がＯＮでもＡ端子とＢ端子に繋がるＰｃｈトランジスタ３２，Ｐｃｈトランジスタ３３がＯＦＦであることから、図３（ｂ）に示す回路構成の場合に比べオフリーク電流を削減することが可能となる。

以下、図４を用いて消費電力の計算について説明する。
図４（ａ）はテスト時のテスト実行時間と消費電力の関係を表す図、図４（ｂ）はテストパターンの時間に対応する消費電力を示す図である。

消費電力の計算は、テストパターン１とネットリスト６、テクノロジライブラリ１３を入力とし、テスト時間中の信号変化により論理セルが消費した電力を任意のサイクル時間毎に算出したものである。この電力計算に端子情報を考慮したテクノロジライブラリを用いる事で、より精度の高い消費電力計算が可能になる。

図４（ａ）はテストパターンの実行時間に対する消費電力２５の推移と平均消費電力２６をグラフ出力したものである。このグラフより、静止電源電流測定ポイントとして用いる消費電力２５の最小となる消費電力最小ポイント２７を表示し、この時の信号状態を待機モード入力固定推奨情報１１として出力する。

図４（ｂ）は、消費電力結果を表で出力したものであり、図４（ａ）のグラフ表示を数値化したもので、より詳細な消費電力値を参照することが可能となる。
以上のように、各信号レベル／信号情報ファイルとテクノロジライブラリにより、ある回路が他の回路のオフリーク電流を削減するように論理合成することができるため、マニュアルによるネットリスト修正を行うことなくオフリーク削減に有効な論理合成を自動的に行い、また、オフリーク電流削減効果を考慮した消費電力計算を行う半導体設計検証装置を提供することができる。

本発明の半導体設計検証装置を説明する概念図（ａ）論理セルの構成図（ｂ）端子情報を考慮しない場合の電流特性を示す図（ｃ）端子情報を考慮した場合の電流特性を示す図（ａ）各端子の入力値を示す図（ｂ）最適化前の回路構成を示す図（ｃ）最適化後の回路構成を示す図（ａ）テスト時のテスト実行時間と消費電力の関係を表す図（ｂ）テストパターンの時間に対応する消費電力を示す図（ａ）従来の半導体設計検証装置を説明する概念図（ｂ）従来のオフリーク電流を削減する論理セルの構成図

符号の説明

１テストパターン
２ＲＴＬ
３機能シミュレーション部
４各信号レベル／信号変化情報
５論理合成部
６ネットリスト
７論理シミュレーション部
８各信号レベル／信号変化情報
９消費電力計算部
１０消費電力計算結果
１１待機モード入力信号固定推奨情報
１３テクノロジライブラリ
１４機能シミュレーション部
１５論理合成部
１６論理シミュレーション部
１７消費電力計算部
１８消費電力計算結果
１９テクノロジライブラリ
２０Ｐｃｈトランジスタ
２１Ｎｃｈトランジスタ
２２アクティブ電流
２３平均電流
２４オフリーク電流
２５消費電力
２６平均消費電力
２７消費電力最小ポイント
３０Ｐｃｈトランジスタ
３１Ｐｃｈトランジスタ
３２Ｐｃｈトランジスタ
３３Ｐｃｈトランジスタ

Claims

回路仕様を記述したＲＴＬファイルおよび機能検証に用いるテストパターンを入力して機能検証を行うと共に機能ブロックインスタンスピンの信号レベル情報と信号変化時間情報からなる前記ＲＴＬファイルに対応した第１の各信号レベル／信号変化情報を出力する機能シミュレーション部と、
論理セルの入力状態によるリーク電流情報を含めたテクノロジライブラリ，前記第１の各信号レベル／信号変化情報および前記ＲＴＬファイルを入力して所定の回路にその回路のオフリーク電流が削減されるように別の回路を組み合わせて論理合成を行ってネットリストを出力する論理合成部と、
前記ＲＴＬファイル，前記テストパターンおよび前記テクノロジライブラリを入力して論理検証を行う論理シミュレーション部と、
前記ネットリスト，前記テストパターンおよび前記テクノロジライブラリを入力してオフリーク電流を含めた消費電力計算結果を出力する消費電力計算部と
を有し、自動的にオフリーク電流を削減したネットリストを作成すると共に消費電力を計算することを特徴とする半導体設計検証装置。
前記論理シミュレーション部において、セルインスタンスピンの信号レベル情報と信号変化時間情報からなる前記ネットリストに対応した第２の各信号レベル／信号変化情報を出力することも可能であることを特徴とする請求項１記載の半導体設計検証装置。
前記論理合成部において、前記テクノロジライブラリ，前記第２の各信号レベル／信号変化情報および前記ネットリストを入力して、各回路のオフリーク電流が削減されるように回路を最適化することも可能であることを特徴とする請求項１または請求項２のいずれかに記載の半導体設計検証装置。
前記消費電力計算部において、前記ＲＴＬファイル，前記テストパターンおよび前記テクノロジライブラリを入力してオフリーク電流を含めた消費電力計算結果を出力することも可能であることを特徴とする請求項１または請求項２または請求項３のいずれかに記載の半導体設計検証装置。
前記消費電力計算結果が、オフリーク電流を含む消費電力の平均値と、オフリーク電流を含む消費電力とテスト時間の関係を表わす表およびグラフであることを特徴とする請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体設計検証装置。
前記消費電力計算部において、前記ネットリスト，前記テストパターンおよび前記テクノロジライブラリを入力してオフリーク電流を含む消費電力が最小となる時の信号入力状態とその時のテスト時間を記載する待機モード入力固定推奨情報を出力することも可能であることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の半導体設計検証装置。