JP2005176006A - Ｃｄｍａ通信システム用逆拡散多重回路 - Google Patents

Abstract

【課題】 逆拡散処理を多重化したＣＤＭＡ通信システム用逆拡散多重回路に関し、回路規模の縮小を図る。
【解決手段】 受信復調した受信データを入力し、サーチャ部２０に於いて求める遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段１，２と、この受信データ保持手段１，２からフィンガ数に従って高速で受信データを読出して入力する乗算器５，６と、サーチャ部２０からのパスタイミング信号に従って複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器５，６に入力する符号生成器１２−１〜１２−Ｎ及びセレクタ１１を含む符号生成部と、乗算器５，６の出力データをフィンガ対応にダンプ積分する加算器７，８とを含む構成を有する。
【選択図】 図１

Description

本発明は、逆拡散処理を多重化して実行するＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ；符号分割多元接続）通信システム用逆拡散多重回路に関する。

ＣＤＭＡ通信システムに於ける受信機は、例えば、図１３に示す要部の構成を有するもので、アンテナ１０１により受信した信号を、バンドパスフィルタ（ＢＰＦ）１０２を介して復調部１０３に入力し、直交復調により同相成分Ｉと直交成分Ｑとに復調し、ローパスフィルタ（ＬＰＦ）１０４，１０５を介してＡＤ変換器（Ａ／Ｄ）１０６，１０７に入力し、ディジタル信号に変換して逆拡散部１０８とサーチャ部１０９とに入力する。

サーチャ部１０９は、マルチパスを経由した受信信号の遅延プロファイルを求めて、複数のピークを検出し、そのピークのタイミングをパスタイミングとして逆拡散部１０８に通知する。このパスタイミングをＮ個求めた場合、１〜Ｎフィンガ（Ｆｉｎｇｅｒ）対応のパスタイミングを逆拡散部１０８に入力する。逆拡散部１０８は、受信信号の同相成分と直交成分とに対して、パスタイミング対応に逆拡散処理して同期検波部１１０に入力する。同期検波部１１０は、各パスの逆拡散処理した信号を同期検波し、最大比合成を行って復調データとして出力し、図示を省略した後段の回路に入力する。

サーチャ部１０９は、例えば、図１４に示す構成を有するもので、１１１，１１２はマッチドフィルタ（ＭＦ）、１１３，１１４は同相加算回路、１１５は電力変換回路、１１６は符号生成器、１１７は電力加算回路、１１８は遅延プロファイル保持手段、１１９はパスタイミング検出回路を示す。

受信信号の同相成分と直交成分とに対してマッチドフィルタ１１１，１１２により、符号生成器１１６からの拡散符号との相関検出を行い、同相加算回路１１３，１１４に於いて同相加算を行い、電力変換回路１１５により電力変換を行い、電力加算回路１１７により遅延プロファイル保持手段１１８により保持した値とを累積加算し、その結果を基に、パスタイミング検出回路１１９によりパスタイミングを検出し、前述のように、逆拡散部１０８にパスタイミングを通知する。

図１５は、遅延プロファイルの説明図であり、電力加算回路１１７と遅延プロファイル保持手段１１８とを含む構成により、縦軸を受信レベル、横軸を時間として示す遅延プロファイルを求めることができる。この遅延プロファイルは、相関値検出処理を行った時間間隔をＴｐとし、その時間間隔Ｔｐ内の受信レベルが所定の値以上の例えば４個を、パス（Ｐａｔｈ）１〜４とし、それらのパスタイミングを検出して、逆拡散部１０８に通知するものである。

逆拡散部１０８は、複数のパスタイミングに対応して逆拡散処理を行うフィンガ構成を有するものであり、例えば、図１６に示す構成が知られている。１２１−１〜１２１Ｎはフィンガ（１Ｆｉｎｇｅｒ〜ＮＦｉｎｇｅｒ）、１２２は符号生成部、１２３，１２４は逆拡散データ保持手段、１２５，１２６は乗算器、１２７，２８は加算器を示す。各フィンガ１２１−１〜１２１−Ｎは、同一の構成を有するもので、前述のサーチャ部１０９からのパス１〜Ｎ対応のパスタイミング信号を、それぞれフィンガ１２１−１〜１２１−Ｎに供給する。

受信復調された同相成分と直交成分とを各フィンガ１２１−１〜１２１−Ｎに入力し、乗算器１２５，１２６に於いて符号生成器１２２からのそれぞれパスタイミングに従った拡散符号を乗算し、加算器１２７，１２８と逆拡散データ保持手段１２３，１２４とによりダンプ積分し、逆拡散復調した同相成分と直交成分とを、次段の同期検波部１１０（図１３参照）に入力する。この同期検波部１１０に於いて同期検波、レーク（ＲＡＫＥ）合成され、符号判定によってデータが復元される。尚、図１５に示すように、サーチャ部１０９に於いて４個のパスタイミングを検出する場合は、逆拡散部１０８のフィンガ１２１−１〜１２１−Ｎは、４個のフィンガ１２１−１〜１２１−４により構成されることになる。

又ＣＤＭＡ受信装置に於いて、パスタイミングを検出するサーチャ部と、複数パスタイミング対応のフィンガ構成を有するレーク受信処理部とに於けるそれぞれの相関器を兼用した構成により、装置規模の縮小を図る受信装置が知られている（特許文献１参照）。
特許第２６８２４９３号公報

ＣＤＭＡ通信システムに於ける受信機は、マルチパスを経由した受信信号を有効に受信処理する為に、サーチャ部により、パス対応の受信タイミングをパスタイミングとして検出し、このパスタイミング対応のフィンガ構成の逆拡散部を設けているもので、逆拡散部の各フィンガは、符号生成器、乗算器、加算器等を備えている。又複数ユーザに対応する受信機に於いては、ユーザ数×パス数の符号生成器、乗算器、加算器を必要とすることになる。従って、フェージングに対しても効率良く安定に受信処理する為に、フィンガ数を増加するに従って回路規模が増大する問題がある。

本発明は、ＣＤＭＡ通信システムに於ける受信機の逆拡散部の回路規模の縮小を図ることを目的とする。

本発明のＣＤＭＡ通信システム逆拡散多重回路は、遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、受信データ保持手段からフィンガ数に従って高速で受信データを読出して入力する乗算器と、サーチャ部からのパスタイミング信号に従って複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、乗算器の出力データをフィンガ対応にダンプ積分する加算器とを含む構成を有するものである。

又符号生成部は、フィンガ対応の符号生成器と、サーチャ部からのパスタイミング信号に従って前記符号生成器からの逆拡散用の符号を選択して前記乗算器に入力するセレクタとを備えている。

又符号生成部は、フィンガ対応の逆拡散用の符号を順次切替えて生成出力して前記乗算器に入力する構成を有する。

又遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、この受信データ保持手段からユーザ数且つフィンガ数に従って高速で受信データを読出して順次入力する乗算器と、サーチャ部からのパスタイミング信号に従って複数のユーザ対応且つ複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、前記乗算器の出力データをユーザ対応且つフィンガ対応にダンプ積分する加算器とを含む構成を有するものである。

又複数のユーザ対応の遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、この受信データ保持手段からユーザ数且つフィンガ数に従って高速で受信データを読出して順次入力する乗算器と、受信データ保持手段からのユーザ対応の受信データを高速に読出して入力するサーチャ部からのパスタイミング信号に従って、複数のユーザ対応且つ複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、前記乗算器の出力データをユーザ対応且つフィンガ対応にダンプ積分する加算器とを含む構成を有するものである。

受信データ保持手段に、遅延プロファイル長に少なくとも相当する受信データを保持し、高速で読出した受信データを入力する乗算器は、複数フィンガに対しても又は複数ユーザに対しても、１フィンガ分で済むことになり、又逆拡散処理してダンプ積分する為の加算器も１フィンガ分で済むことになり、回路規模の縮小を図ることができる。

図１を参照して説明すると、ＣＤＭＡ通信システム用逆拡散多重回路は、受信復調した同相成分と直交成分とを含む受信データを入力し、サーチャ部２０に於いて求める遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段１，２と、この受信データ保持手段１，２からフィンガ数に従って高速で受信データを読出して入力する乗算器５，６と、サーチャ部２０からのパスタイミング信号に従って複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器５，６に入力する符号生成器１２−１〜１２−Ｎとセレクタ１１とを含む符号生成部と、乗算器５，６の出力データをフィンガ対応にダンプ積分する加算器７，８とを含む構成を有するものである。

図１は、本発明の実施例１の説明図であり、サーチャ部と逆拡散部とを示し、１，２は受信データ保持手段、３は書込制御回路、４は読出制御回路、５，６は乗算器、７，８は加算器、９，１０は逆拡散データ保持手段、１１はセレクタ（ＳＥＬ）、１２−１〜１２−Ｎはフィンガ（Ｆｉｎｇｅｒ１〜ＦｉｎｇｅｒＮ）対応の符号生成器、２０はサーチャ部、２１，２２はマッチドフィルタ（ＭＦ）、２３，２４は同相加算回路、２５は電力変換回路、２６は符号生成器、２７は電力加算回路、２８は遅延プロファイル保持手段、２９はパスタイミング検出回路を示す。

複数のフィンガ対応の符号生成器１２−１〜１２−Ｎと、セレクタ１１とにより、符号生成部を構成した場合を示し、又受信データ保持手段１，２は、例えば、リングバッファ構成とし、書込制御回路３からのアドレス信号又はタイミング信号により、受信復調した同相成分と直交成分との受信データを書込み、読出制御回路４からのアドレス信号又はタイミング信号により読出して、乗算器５，６に入力する。又サーチャ部２０は、従来例の例えば図１５に示す構成と同様な構成及び作用を有するもので、その構成及び作用についての重複する説明は省略するが、パスタイミング検出回路２９は、書込制御回路３からのタイミング信号に従ってパスタイミング信号を逆拡散部に転送する。逆拡散部に於いては、このパスタイミング信号は、符号生成器１２−１〜１２−Ｎとセレクタ１１とに分配される。

又読出制御回路４は、受信データ保持手段１，２に保持された受信データを、フィンガ数に従った高速で読出して、乗算器５，６に入力する。又符号生成器１２−１〜１２−Ｎは、前述のように、フィンガ１〜Ｎ対応の拡散符号を生成するもので、パスタイミング検出回路２９からのパスタイミング信号が図示を省略した分配手段により分配され、それぞれのパスタイミング信号に同期して拡散符号を生成する。セレクタ１１は、符号生成部１２−１〜１２−Ｎからの拡散符号を選択して乗算器５，６に入力する。この乗算器５，６により逆拡散されたデータは、加算器７，８と逆拡散データ保持手段とによりダンプ積分処理されて、フィンガ対応の時分割多重化された同相成分と直交成分とのデータが、図示を省略した同期検波部に於いて、同期検波、レーク合成、符号判定によりデータが再生される。

受信データ保持手段１，２は、遅延プロファイルに於ける相関値検出を行った時間間隔をＴｐ、多重処理の１サイクルに要する時間をΔＴとすると、少なくともＴｐ＋（２・ΔＴ）の時間長に相当する受信データの書込みを可能とする記憶容量とする。即ち、書込制御回路３からのタイミング信号に従ってＴｐ内の同相成分と直交成分との受信データを順次書込み、ΔＴの時間内で、読出制御回路４からのタイミング信号により受信データを高速読出し、このΔＴの時間内でも受信データの書込みを行う為に、このΔＴの時間分の余裕を有するように、受信データ保持手段１，２は、前述の記憶容量を少なくとも有する構成とする。

図２は、受信データ保持手段の説明図であり、図１に於ける同相成分と直交成分とを保持する受信データ保持手段１，２を、前述のように、Ｔｐ＋２・ΔＴの時間長の受信データの書込みが可能となるように、領域Ａ〜Ｈを有するリングバッファ構成とし、受信データを順次書込み、時間ΔＴ内に例えば４フィンガ分の受信データを、高速で読出す場合の状態を、ｎ（ｔ）〜ｎ（ｔ＋Δ３Ｔ）の順序で示す。

最初のｎ（ｔ）に於いて、時間Ｔｐ＋ΔＴ内に領域Ａ〜Ｇに書込んだ受信データを時間ΔＴ内で、例えば、パス１〜４（Ｐａｔｈ１〜Ｐａｔｈ４）対応の逆拡散処理を行う為に高速で読出し、その読出処理過程に於いて、領域ＨにΔＴ内の受信データを書込む。このΔＴ内の読出しは、上部に示すように、領域Ａ〜Ｇに書込んだ受信データを、パス１〜４（Ｐａｔｈ１〜Ｐａｔｈ４）対応に処理する為に繰り返し読出し、その過程に於ける時間ΔＴ内に於いて受信復調した受信データを領域Ｈに書込む動作を行う。

次のｎ（ｔ＋ΔＴ）に於いては、領域Ｂ〜Ｈに書込んだ受信データを時間ΔＴ内で高速で読出し、その読出処理過程に於いて、領域Ａに受信データを書込む。次のｎ（ｔ＋Δ２Ｔ）に於いては、領域Ｃ〜Ｈ，Ａに書込んだ受信データを時間ΔＴ内で高速で読出し、その読出処理過程に於いて、領域Ｂに受信データを書込む。次の領域Ｄ〜Ｈ，Ａ，Ｂに書込んだ受信データを時間ΔＴ内で高速で読出し、その読出処理過程に於いて、領域Ｃに受信データを書込む。以下同様にして、受信データの書込みと、高速の読出しとを行うものである。

前述のようにして、読出制御回路４の制御により、受信データ保持手段１，２から高速で繰り返し読出したパス１〜４（Ｐａｔｈ１〜Ｐａｔｈ４）対応の受信データは、時分割多重化されたものとなり、乗算器５，６に入力される。このパス１〜４に対応する例えば符号生成器１２−１〜１２−４は、パスタイミング検出回路２９からのパス１〜４を示すパスタイミング信号に同期した拡散符号を生成し、生成された拡散符号はパスタイミング信号に従ってセレクタ１１により選択されて乗算器５，６に入力される。従って、逆拡散処理も時分割で行われ、次のダンプ積分処理も時分割で行われることになり、時分割多重化された逆拡散出力データが後段の同期検波部等へ転送される。

この実施例１に於いては、フィンガ（Ｆｉｎｇｅｒ１〜ＦｉｎｇｅｒＮ）対応の符号生成器１２−１〜１２−Ｎを設けるものであるが、乗算器５，６と加算器７，８と逆拡散データ保持手段９，１０とを、フィンガ対応に共用化し、多重化処理を行うものであり、従って、フィンガ数を多くしても、回路規模が増大することがない利点がある。又受信データ保持手段１，２は、相関値検出を行った時間間隔Ｔｐと、多重処理の１サイクルに要する時間ΔＴの２倍の２ΔＴの時間に相当する受信データの書込みを可能とするリングバッファや、書込アドレスと読出アドレスとにより制御する通常のメモリ等により容易に構成することができる。

図３は、本発明の実施例２の説明図であり、図１と同一符号は同一部分を示し、１３はフィンガ（Ｆｉｎｇｅｒ１〜ＦｉｎｇｅｒＮ）共通の符号生成器を示す。即ち、符号生成部を、フィンガ対応に共通化した符号生成器１３により構成した場合を示す。この符号生成器１３に、サーチャ部２０からのパスタイミング信号を入力して、パスタイミング信号に同期した逆拡散用の拡散符号を時分割的に生成し、乗算器５，６に入力する。

この実施例２に於いては、多重処理の１サイクル時間ΔＴを、１チップ長以内に制限する場合と、複数チップ長とする場合とに適用することができるもので、例えば、１チップ長以内に制限する場合は、通常の符号生成器を用いても、符号の多重処理により、連続的に逆拡散用の符号を生成することができる。又複数チップ長とする場合は、符号生成初期値のリロード機能を有する構成とするか、又は生成した複数チップ対応の符号を一時的に保持し、繰り返し読出して使用することにより、フィンガ対応の逆拡散用の符号を出力する構成とする。

図４は、符号生成器の説明図であり、シフトレジスタとモジュロ２（Ｍｏｄ２）の加算器とを用い、シフトレジスタの所定の段の出力信号を加算器に入力して加算し、その結果を入力段に入力する通常の符号生成器を示す。この符号生成器を用いた場合は、前述のように、多重処理の１サイクル時間ΔＴを１チップ長以内に制限することにより、パスタイミング信号に従って乗算器５，６に多重処理の為の逆拡散用の符号を入力する。

図５は、初期値リロード機能付き符号生成器の説明図であり、複数のフリップフロップ３１と複数のセレクタ３２と縦続接続したシフトレジスタ３３と、所定の段の出力を加算するモジュロ２（Ｍｏｄ２）の加算器３４と、初期値レジスタ３５とを含み、セレクタ３２は、前段のフリップフロップ３１の出力と初期値レジスタ３５からの初期値とを選択して後段のフリップフロップ３１に入力する。この符号生成器の動作の概要を、符号Ａ（Ｌ−ｃｈｉｐ）生成及び符号Ｂ（Ｌ−ｃｈｉｐ）生成の場合について、白三角印と黒三角印のタイミングで示す。

先ず、符号Ａを生成する為の初期値を初期値レジスタ３５からシフトレジスタ３３の各フリップフロップ３１にセレクタ３２を介してセットし、１回目の符号Ａを生成し、次に前回と同一の初期値を初期値レジスタ３５からシフトレジスタ３３の各フリップフロップ３１にセレクタ３２を介してセットし、２回目の符号Ａを生成する。以下同様にしてＮ回目の符号Ａを生成し、次に符号Ｂを生成する為の初期値を初期値レジスタ３５からシフトレジスタ３３の各フリップフロップ３１にセレクタ３２を介してセットし、１回目の符号Ｂを生成し、次に前回と同一の初期値を初期値レジスタ３５からシフトレジスタ３３の各フリップフロップ３１にセレクタ３２を介してセットし、２回目の符号Ｂを生成する。以下同様にしてＮ回目の符号Ｂを生成する。

図６は、一時的保持手段を有する符号生成器の説明図であり、複数のフリップフロップ４１からなるシフトレジスタ４２と、モジュロ２（Ｍｏｄ２）の加算器４３と、符号生成制御回路４４と、生成符号保持手段４５と、符号読出制御回路４６とを含み、符号Ａ，Ｂ，Ｃを生成する場合についての概要を示す。符号生成制御回路４４の制御により、符号Ａを生成して、生成符号保持手段４５に一時的に保持し、符号読出制御回路４６の制御により１回目からＮ回目まで繰り返して読出す。その間に符号Ｂを生成し、その符号Ｂを生成符号保持手段４５に一時的に保持し、符号読出制御回路４６の制御により１回目からＮ回目まで繰り返して読出す。その間に符号Ｃを生成し、その符号Ｃを生成符号保持手段４５に一時的に保持する。このような動作を繰り返して、多重処理１サイクルを複数チップとした場合の逆拡散用の符号を生成することができる。

図７は、本発明の実施例３の説明図であり、図１と同一符号は同一部分を示し、１４−１〜１４−Ｋはユーザ対応符号生成部（Ｕｓｅｒ１〜ＵｓｅｒＫ）、１５はセレクタ（ＳＥＬ）を示す。各ユーザ対応符号生成部１４−１〜１４−Ｋは、それぞれ同一構成であり、Ｎフィンガ分の符号生成器（Ｆｉｎｇｅｒ１〜ＦｉｎｇｅｒＮ）１２−１〜１２−Ｎとセレクタ（ＳＥＬ）１１とを含むものである。又受信復調した同相成分と直交成分との受信データは、受信データ保持手段１，２に一時的に保持され、受信データについては、前述の実施例と同様に読出制御回路４の制御により高速で読出して、ユーザ対応に且つＮ個のフィンガ対応の逆拡散処理を行うものである。その為の乗算器５，６とダンプ積分用の加算器７，８とは、ユーザ数Ｋとフィンガ数Ｎとに拘らず、１フィンガ分の構成であり、又逆拡散データ保持手段９，１０はユーザ数Ｋ×フィンガ数Ｎの逆拡散データを保持する構成を有するもので、多重処理は１サイクル（ΔＴ）当たりＫ×Ｎ回となる。

又サーチャ部２０は、図１に於けるサーチャ部と基本構成は同一であり、一般的にパスタイミングは急激な変動を生じないものであるから、ユーザ数Ｋに対応した時間多重処理を行って、ユーザ対応のパスタイミングを検出するものである。このユーザ対応のパスタイミング信号を、ユーザ対応符号生成部１４−１〜１４−Ｎに入力し、セレクタ１５によりユーザ対応の逆拡散用の符号を選択し、セレクタ１１によりパス対応の逆拡散用の符号を選択し、乗算器５，６に入力して、ユーザ数Ｋ×フィンガ数Ｎの多重処理により逆拡散処理を行う。

図８は、本発明の実施例４の説明図であり、図１と同一符号は同一部分を示し、１６−１〜１６−Ｋは、ユーザ（Ｕｓｅｒ１〜ＵｓｅｒＫ）対応のフィンガ（ｆｉｎｇｅｒ１〜ｆｉｎｇｅｒＮ）共通の符号生成器を示し、これらの符号生成器１６−１〜１６−Ｋとセレクタ１１とにより、複数ユーザ且つ複数フィンガ共通の符号生成部を構成している。又各符号生成器１６−１〜１６−Ｎは、例えば、図３に於ける符号生成器１３と同様の符号発生機能を有するものであり、セレクタ１１によりユーザ対応且つフィンガ対応の逆拡散用の符号が選択されて、乗算器５，６に入力される。又受信復調した同相成分と直交成分との受信データは、受信データ保持手段１，２に一時的に保持され、前述の実施例と同様に読出制御回路４の制御によりユーザ対応且つフィンガ対応に高速で読出して、逆拡散処理を行うものである。その為の乗算器５，６と加算器７，８とは１フィンガ分の構成であり、又逆拡散データ保持手段９，１０はユーザ数Ｋ×フィンガ数Ｎの逆拡散データを保持する構成を有するものである。この逆拡散処理の多重処理は１サイクル（ΔＴ）当たりＫ×Ｎ回となる。

又サーチャ部２０は、図７に於けるサーチャ部と同様に、ユーザ数Ｎに対応した時間多重処理により、ユーザ対応のパスタイミングを検出し、このパスタイミング信号を逆拡散部入力し、符号生成器１６−１〜１６−Ｋからのユーザ対応且つパス対応の逆拡散用の符号の生成を制御し、セレクタ１１により選択した逆拡散用の符号を、前述のように、乗算器５，６に入力する。

図９は、本発明の実施例５の説明図であり、図７と同一符号は同一部分を示す。この実施例５は、ユーザ数Ｋの多重化された同相成分と直交成分との受信データを、受信データ保持手段１，２に一時的に保持し、読出制御回路４の制御により高速で読出して、サーチャ部２０と、逆拡散処理する為の乗算器５，６とに入力する。又セレクタ１１によりフィンガ対応の逆拡散用の符号を選択し、セレクタ１５によりユーザ対応の逆拡散用の符号を選択して、乗算器５，６に入力し、逆拡散データ保持手段９，１０により、フィンガ数×ユーザ数の逆拡散データを保持し、図示を省略した同期検波部に入力する。従って、この実施例５に於いても、乗算器５，６と加算器７，８とは１フィンガ分の構成とし、又ダンプ積分する為の逆拡散データ保持手段９，１０は、ユーザ数Ｋ×フィンガ数Ｎの逆拡散データを保持できる構成とすることにより、回路規模の縮小を図ることができる。

図１０は、サーチャ部の多重処理の説明図であり、（ユーザ１サーチ処理）〜（ユーザＫサーチ処理）により、（ユーザ１パスタイミング更新）〜（ユーザＫパスタイミング更新）を順次行うもので、例えば、（ユーザ１サーチ処理）に於いて、受信データ保持手段の領域Ａ〜Ｈの領域Ａ〜Ｇに保持した受信データをΔＴの時間内に読出して、パス（Ｐａｔｈ１〜Ｐａｔｈ４）を検出する。そして、電力加算回路２７と遅延プロファイル保持手段とにより、Ｔｓの時間にわたり積分して、パスタイミング検出回路２９により、ユーザ１のパスタイミングを検出する。即ち、時間Ｔｓのユーザ１サーチ処理により、ユーザ１パスタイミング更新を行うことになる。他のユーザ２〜ユーザＫについても同様の処理により、パスタイミングを検出することができる。

図１１は、本発明の実施例６の説明図であり、図８と同一符号は同一部分を示す。この実施例６は、図１０に示す実施例５と同様に、ユーザ数Ｋの多重化された同相成分と直交成分との受信データを、受信データ保持手段１，２に一時的に保持し、読出制御回路４の制御によりユーザ対応に高速で読出して、サーチャ部２０と、逆拡散処理する為の乗算器５，６とに入力する。又逆拡散処理する構成は、図８に示す実施例と同様に、ユーザ対応且つフィンガ共通の符号生成器（Ｕｓｅｒ１）（ｆｉｎｇｅｒ１〜Ｎ共通）〜（ＵｓｅｒＫ）（ｆｉｎｇｅｒ１〜Ｎ共通）１６−１〜１６−Ｋを設け、生成した逆拡散用の符号をセレクタ１１により選択して乗算器５，６に入力する。従って、乗算器５，６と加算器７，８とは１フィンガ分の構成とし、又逆拡散データ保持手段９，１０はユーザ数Ｋ×フィンガ数Ｎの逆拡散データを保持する構成として、回路規模の縮小を図ることができる。

図１２は、逆拡散処理したデータを入力する同期検波部の説明図であり、５１はチャネル推定回路、５２〜５５は乗算器、５６〜５９は加算器、６０，６１は検波データ保持手段を示す。同相成分と直交成分の逆拡散出力データをチャネル推定回路５１と乗算器５２〜５５に入力し、チャネル推定回路５１により求めたチャネル推定値を乗算器５２〜５５に入力し、乗算器５２，５５の出力を加算器５６に入力し、乗算器５３，５４の出力を加算器５７に入力し、加算器５６，５７の出力を、加算器５８，５９と検波データ保持手段６０，６１とにより同相加算する。例えば、フィンガ１ｆ〜ＮのデータＤａｔａ１，Ｄａｔａ２として示す逆拡散出力データについて、フィンガ１ｆ〜Ｎｆ対応の同相加算によって、データＤａｔａ１，Ｄａｔａ２が出力される。

（付記１） 受信データに逆拡散用の符号を乗算して逆拡散処理するＣＤＭＡ通信システム用逆拡散多重回路に於いて、遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、該受信データ保持手段からフィンガ数に従って高速で受信データを読出して入力する乗算器と、サーチャ部からのパスタイミング信号に従って複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、前記乗算器の出力データをフィンガ対応にダンプ積分する加算器とを含む構成を有することを特徴とするＣＤＭＡ通信システム用逆拡散多重回路。

（付記２） 前記符号生成部は、前記フィンガ対応の符号生成器と、前記サーチャ部からのパスタイミング信号に従って前記符号生成器からの逆拡散用の符号を選択して前記乗算器に入力するセレクタとを備えたことを特徴とする付記１記載のＣＤＭＡ通信システム用逆拡散多重回路。
（付記３） 前記符号生成部は、前記フィンガ対応の逆拡散用の符号を順次切替えて生成出力して前記乗算器に入力する構成を有することを特徴とする付記１記載のＣＤＭＡ通信システム用逆拡散多重回路。
（付記４） 前記符号生成部は、前記フィンガ対応の逆拡散用の符号を生成する複数の符号生成器と、該複数の符号生成器からの前記逆拡散用の符号を前記パスタイミング信号に従って選択して前記乗算器に入力するセレクタとを有することを特徴とする付記１記載のＣＤＭＡ通信システム用逆拡散多重回路。

（付記５） 受信データに逆拡散用の符号を乗算して逆拡散処理するＣＤＭＡ通信システム用逆拡散多重回路に於いて、遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、該受信データ保持手段からユーザ数且つフィンガ数に従って高速で受信データを読出して順次入力する乗算器と、サーチャ部からのパスタイミング信号に従って前記複数のユーザ対応且つ複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、前記乗算器の出力データをユーザ対応且つフィンガ対応にダンプ積分する加算器とを含む構成を有することを特徴とするＣＤＭＡ通信システム用逆拡散多重回路。
（付記６） 前記符号生成部は、フィンガ対応の逆拡散用の符号を生成する複数の符号生成器と、該複数の符号生成器からの前記逆拡散用の符号を選択するセレクタとを含むユーザ対応符号生成部と、該ユーザ対応符号生成部の前記セレクタにより選択出力して逆拡散用の符号をユーザ対応に選択して前記乗算器に入力するセレクタとを有することを特徴とする付記５記載のＣＤＭＡ通信システム用逆拡散多重回路。
（付記７） 前記符号生成部は、前記フィンガ対応の逆拡散用の符号を順次切替えて生成出力するユーザ対応の複数の符号生成器と、該複数の符号生成器からの逆拡散用の符号を選択して前記乗算器に入力するセレクタとを有することを特徴とする付記５記載のＣＤＭＡ通信システム用逆拡散多重回路。

（付記８） 受信データに逆拡散用の符号を乗算して逆拡散処理するＣＤＭＡ通信システム用逆拡散多重回路に於いて、遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、該受信データ保持手段からユーザ数且つフィンガ数に従って高速で受信データを読出して順次入力する乗算器と、前記受信データ保持手段からのユーザ対応の受信データを高速に読出して入力するサーチャ部からのパスタイミング信号に従って、前記複数のユーザ対応且つ複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、前記乗算器の出力データをユーザ対応且つフィンガ対応にダンプ積分する加算器とを含む構成を有することを特徴とするＣＤＭＡ通信システム用逆拡散多重回路。

本発明の実施例１の説明図である。 受信データ保持手段の説明図である。 本発明の実施例２の説明図である。 符号生成器の説明図である。 初期値リロード機能付き符号生成器の説明図である。 一時的保持手段を有する符号生成器の説明図である。 本発明の実施例３の説明図である。 本発明の実施例４の説明図である。 本発明の実施例５の説明図である。 サーチャ部の多重処理の説明図である。 本発明の実施例６の説明図である。 同期検波部の説明図である。 ＣＤＭＡ受信機の説明図である。 サーチャ部の説明図である。 遅延プロファイルの説明図である。 従来の逆拡散部の説明図である。

符号の説明

１，２ 受信データ保持手段
３ 書込制御回路
４ 読出制御回路
５，６ 乗算器
７，８ 加算器
９，１０ 逆拡散データ保持手段
１１ セレクタ（ＳＥＬ）
１２−１〜１２−Ｎ 符号生成器
２０ サーチャ部
２１，２２ マッチドフィルタ（ＭＦ）
２３，２４ 同相加算回路
２５ 電力変換回路
２６ 符号生成器
２７ 電力加算回路
２８ 遅延プロファイル保持手段
２９ パスタイミング検出回路

Claims (5)

1. 受信データに逆拡散用の符号を乗算して逆拡散処理するＣＤＭＡ通信システム用逆拡散多重回路に於いて、
   遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、
   該受信データ保持手段からフィンガ数に従って高速で受信データを読出して入力する乗算器と、
   サーチャ部からのパスタイミング信号に従って複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、
   前記乗算器の出力データをフィンガ対応にダンプ積分する加算器と
   を含む構成を有することを特徴とするＣＤＭＡ通信システム用逆拡散多重回路。
2. 前記符号生成部は、前記フィンガ対応の符号生成器と、前記サーチャ部からのパスタイミング信号に従って前記符号生成器からの逆拡散用の符号を選択して前記乗算器に入力するセレクタとを備えたことを特徴とする請求項１記載のＣＤＭＡ通信システム用逆拡散多重回路。
3. 前記符号生成部は、前記フィンガ対応の逆拡散用の符号を順次切替えて生成出力して前記乗算器に入力する構成を有することを特徴とする請求項１記載のＣＤＭＡ通信システム用逆拡散多重回路。
4. 受信データに逆拡散用の符号を乗算して逆拡散処理するＣＤＭＡ通信システム用逆拡散多重回路に於いて、
   遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、
   該受信データ保持手段からユーザ数且つフィンガ数に従って高速で受信データを読出して順次入力する乗算器と、
   サーチャ部からのパスタイミング信号に従って前記複数のユーザ対応且つ複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、
   前記乗算器の出力データをユーザ対応且つフィンガ対応にダンプ積分する加算器と
   を含む構成を有することを特徴とするＣＤＭＡ通信システム用逆拡散多重回路。
5. 受信データに逆拡散用の符号を乗算して逆拡散処理するＣＤＭＡ通信システム用逆拡散多重回路に於いて、
   遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、
   該受信データ保持手段からユーザ数且つフィンガ数に従って高速で受信データを読出して順次入力する乗算器と、
   前記受信データ保持手段からのユーザ対応の受信データを高速に読出して入力するサーチャ部からのパスタイミング信号に従って、前記複数のユーザ対応且つ複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、
   前記乗算器の出力データをユーザ対応且つフィンガ対応にダンプ積分する加算器と
   を含む構成を有することを特徴とするＣＤＭＡ通信システム用逆拡散多重回路。
   

Images