JP2005176006A - Cdma通信システム用逆拡散多重回路 - Google Patents
Cdma通信システム用逆拡散多重回路 Download PDFInfo
- Publication number
- JP2005176006A JP2005176006A JP2003414407A JP2003414407A JP2005176006A JP 2005176006 A JP2005176006 A JP 2005176006A JP 2003414407 A JP2003414407 A JP 2003414407A JP 2003414407 A JP2003414407 A JP 2003414407A JP 2005176006 A JP2005176006 A JP 2005176006A
- Authority
- JP
- Japan
- Prior art keywords
- despreading
- code
- received data
- fingers
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Radio Transmission System (AREA)
Abstract
【課題】 逆拡散処理を多重化したCDMA通信システム用逆拡散多重回路に関し、回路規模の縮小を図る。
【解決手段】 受信復調した受信データを入力し、サーチャ部20に於いて求める遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段1,2と、この受信データ保持手段1,2からフィンガ数に従って高速で受信データを読出して入力する乗算器5,6と、サーチャ部20からのパスタイミング信号に従って複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器5,6に入力する符号生成器12−1〜12−N及びセレクタ11を含む符号生成部と、乗算器5,6の出力データをフィンガ対応にダンプ積分する加算器7,8とを含む構成を有する。
【選択図】 図1
【解決手段】 受信復調した受信データを入力し、サーチャ部20に於いて求める遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段1,2と、この受信データ保持手段1,2からフィンガ数に従って高速で受信データを読出して入力する乗算器5,6と、サーチャ部20からのパスタイミング信号に従って複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器5,6に入力する符号生成器12−1〜12−N及びセレクタ11を含む符号生成部と、乗算器5,6の出力データをフィンガ対応にダンプ積分する加算器7,8とを含む構成を有する。
【選択図】 図1
Description
本発明は、逆拡散処理を多重化して実行するCDMA(Code Division Multiple Access;符号分割多元接続)通信システム用逆拡散多重回路に関する。
CDMA通信システムに於ける受信機は、例えば、図13に示す要部の構成を有するもので、アンテナ101により受信した信号を、バンドパスフィルタ(BPF)102を介して復調部103に入力し、直交復調により同相成分Iと直交成分Qとに復調し、ローパスフィルタ(LPF)104,105を介してAD変換器(A/D)106,107に入力し、ディジタル信号に変換して逆拡散部108とサーチャ部109とに入力する。
サーチャ部109は、マルチパスを経由した受信信号の遅延プロファイルを求めて、複数のピークを検出し、そのピークのタイミングをパスタイミングとして逆拡散部108に通知する。このパスタイミングをN個求めた場合、1〜Nフィンガ(Finger)対応のパスタイミングを逆拡散部108に入力する。逆拡散部108は、受信信号の同相成分と直交成分とに対して、パスタイミング対応に逆拡散処理して同期検波部110に入力する。同期検波部110は、各パスの逆拡散処理した信号を同期検波し、最大比合成を行って復調データとして出力し、図示を省略した後段の回路に入力する。
サーチャ部109は、例えば、図14に示す構成を有するもので、111,112はマッチドフィルタ(MF)、113,114は同相加算回路、115は電力変換回路、116は符号生成器、117は電力加算回路、118は遅延プロファイル保持手段、119はパスタイミング検出回路を示す。
受信信号の同相成分と直交成分とに対してマッチドフィルタ111,112により、符号生成器116からの拡散符号との相関検出を行い、同相加算回路113,114に於いて同相加算を行い、電力変換回路115により電力変換を行い、電力加算回路117により遅延プロファイル保持手段118により保持した値とを累積加算し、その結果を基に、パスタイミング検出回路119によりパスタイミングを検出し、前述のように、逆拡散部108にパスタイミングを通知する。
図15は、遅延プロファイルの説明図であり、電力加算回路117と遅延プロファイル保持手段118とを含む構成により、縦軸を受信レベル、横軸を時間として示す遅延プロファイルを求めることができる。この遅延プロファイルは、相関値検出処理を行った時間間隔をTpとし、その時間間隔Tp内の受信レベルが所定の値以上の例えば4個を、パス(Path)1〜4とし、それらのパスタイミングを検出して、逆拡散部108に通知するものである。
逆拡散部108は、複数のパスタイミングに対応して逆拡散処理を行うフィンガ構成を有するものであり、例えば、図16に示す構成が知られている。121−1〜121Nはフィンガ(1Finger〜NFinger)、122は符号生成部、123,124は逆拡散データ保持手段、125,126は乗算器、127,28は加算器を示す。各フィンガ121−1〜121−Nは、同一の構成を有するもので、前述のサーチャ部109からのパス1〜N対応のパスタイミング信号を、それぞれフィンガ121−1〜121−Nに供給する。
受信復調された同相成分と直交成分とを各フィンガ121−1〜121−Nに入力し、乗算器125,126に於いて符号生成器122からのそれぞれパスタイミングに従った拡散符号を乗算し、加算器127,128と逆拡散データ保持手段123,124とによりダンプ積分し、逆拡散復調した同相成分と直交成分とを、次段の同期検波部110(図13参照)に入力する。この同期検波部110に於いて同期検波、レーク(RAKE)合成され、符号判定によってデータが復元される。尚、図15に示すように、サーチャ部109に於いて4個のパスタイミングを検出する場合は、逆拡散部108のフィンガ121−1〜121−Nは、4個のフィンガ121−1〜121−4により構成されることになる。
又CDMA受信装置に於いて、パスタイミングを検出するサーチャ部と、複数パスタイミング対応のフィンガ構成を有するレーク受信処理部とに於けるそれぞれの相関器を兼用した構成により、装置規模の縮小を図る受信装置が知られている(特許文献1参照)。
特許第2682493号公報
CDMA通信システムに於ける受信機は、マルチパスを経由した受信信号を有効に受信処理する為に、サーチャ部により、パス対応の受信タイミングをパスタイミングとして検出し、このパスタイミング対応のフィンガ構成の逆拡散部を設けているもので、逆拡散部の各フィンガは、符号生成器、乗算器、加算器等を備えている。又複数ユーザに対応する受信機に於いては、ユーザ数×パス数の符号生成器、乗算器、加算器を必要とすることになる。従って、フェージングに対しても効率良く安定に受信処理する為に、フィンガ数を増加するに従って回路規模が増大する問題がある。
本発明は、CDMA通信システムに於ける受信機の逆拡散部の回路規模の縮小を図ることを目的とする。
本発明のCDMA通信システム逆拡散多重回路は、遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、受信データ保持手段からフィンガ数に従って高速で受信データを読出して入力する乗算器と、サーチャ部からのパスタイミング信号に従って複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、乗算器の出力データをフィンガ対応にダンプ積分する加算器とを含む構成を有するものである。
又符号生成部は、フィンガ対応の符号生成器と、サーチャ部からのパスタイミング信号に従って前記符号生成器からの逆拡散用の符号を選択して前記乗算器に入力するセレクタとを備えている。
又符号生成部は、フィンガ対応の逆拡散用の符号を順次切替えて生成出力して前記乗算器に入力する構成を有する。
又遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、この受信データ保持手段からユーザ数且つフィンガ数に従って高速で受信データを読出して順次入力する乗算器と、サーチャ部からのパスタイミング信号に従って複数のユーザ対応且つ複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、前記乗算器の出力データをユーザ対応且つフィンガ対応にダンプ積分する加算器とを含む構成を有するものである。
又複数のユーザ対応の遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、この受信データ保持手段からユーザ数且つフィンガ数に従って高速で受信データを読出して順次入力する乗算器と、受信データ保持手段からのユーザ対応の受信データを高速に読出して入力するサーチャ部からのパスタイミング信号に従って、複数のユーザ対応且つ複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、前記乗算器の出力データをユーザ対応且つフィンガ対応にダンプ積分する加算器とを含む構成を有するものである。
受信データ保持手段に、遅延プロファイル長に少なくとも相当する受信データを保持し、高速で読出した受信データを入力する乗算器は、複数フィンガに対しても又は複数ユーザに対しても、1フィンガ分で済むことになり、又逆拡散処理してダンプ積分する為の加算器も1フィンガ分で済むことになり、回路規模の縮小を図ることができる。
図1を参照して説明すると、CDMA通信システム用逆拡散多重回路は、受信復調した同相成分と直交成分とを含む受信データを入力し、サーチャ部20に於いて求める遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段1,2と、この受信データ保持手段1,2からフィンガ数に従って高速で受信データを読出して入力する乗算器5,6と、サーチャ部20からのパスタイミング信号に従って複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器5,6に入力する符号生成器12−1〜12−Nとセレクタ11とを含む符号生成部と、乗算器5,6の出力データをフィンガ対応にダンプ積分する加算器7,8とを含む構成を有するものである。
図1は、本発明の実施例1の説明図であり、サーチャ部と逆拡散部とを示し、1,2は受信データ保持手段、3は書込制御回路、4は読出制御回路、5,6は乗算器、7,8は加算器、9,10は逆拡散データ保持手段、11はセレクタ(SEL)、12−1〜12−Nはフィンガ(Finger1〜FingerN)対応の符号生成器、20はサーチャ部、21,22はマッチドフィルタ(MF)、23,24は同相加算回路、25は電力変換回路、26は符号生成器、27は電力加算回路、28は遅延プロファイル保持手段、29はパスタイミング検出回路を示す。
複数のフィンガ対応の符号生成器12−1〜12−Nと、セレクタ11とにより、符号生成部を構成した場合を示し、又受信データ保持手段1,2は、例えば、リングバッファ構成とし、書込制御回路3からのアドレス信号又はタイミング信号により、受信復調した同相成分と直交成分との受信データを書込み、読出制御回路4からのアドレス信号又はタイミング信号により読出して、乗算器5,6に入力する。又サーチャ部20は、従来例の例えば図15に示す構成と同様な構成及び作用を有するもので、その構成及び作用についての重複する説明は省略するが、パスタイミング検出回路29は、書込制御回路3からのタイミング信号に従ってパスタイミング信号を逆拡散部に転送する。逆拡散部に於いては、このパスタイミング信号は、符号生成器12−1〜12−Nとセレクタ11とに分配される。
又読出制御回路4は、受信データ保持手段1,2に保持された受信データを、フィンガ数に従った高速で読出して、乗算器5,6に入力する。又符号生成器12−1〜12−Nは、前述のように、フィンガ1〜N対応の拡散符号を生成するもので、パスタイミング検出回路29からのパスタイミング信号が図示を省略した分配手段により分配され、それぞれのパスタイミング信号に同期して拡散符号を生成する。セレクタ11は、符号生成部12−1〜12−Nからの拡散符号を選択して乗算器5,6に入力する。この乗算器5,6により逆拡散されたデータは、加算器7,8と逆拡散データ保持手段とによりダンプ積分処理されて、フィンガ対応の時分割多重化された同相成分と直交成分とのデータが、図示を省略した同期検波部に於いて、同期検波、レーク合成、符号判定によりデータが再生される。
受信データ保持手段1,2は、遅延プロファイルに於ける相関値検出を行った時間間隔をTp、多重処理の1サイクルに要する時間をΔTとすると、少なくともTp+(2・ΔT)の時間長に相当する受信データの書込みを可能とする記憶容量とする。即ち、書込制御回路3からのタイミング信号に従ってTp内の同相成分と直交成分との受信データを順次書込み、ΔTの時間内で、読出制御回路4からのタイミング信号により受信データを高速読出し、このΔTの時間内でも受信データの書込みを行う為に、このΔTの時間分の余裕を有するように、受信データ保持手段1,2は、前述の記憶容量を少なくとも有する構成とする。
図2は、受信データ保持手段の説明図であり、図1に於ける同相成分と直交成分とを保持する受信データ保持手段1,2を、前述のように、Tp+2・ΔTの時間長の受信データの書込みが可能となるように、領域A〜Hを有するリングバッファ構成とし、受信データを順次書込み、時間ΔT内に例えば4フィンガ分の受信データを、高速で読出す場合の状態を、n(t)〜n(t+Δ3T)の順序で示す。
最初のn(t)に於いて、時間Tp+ΔT内に領域A〜Gに書込んだ受信データを時間ΔT内で、例えば、パス1〜4(Path1〜Path4)対応の逆拡散処理を行う為に高速で読出し、その読出処理過程に於いて、領域HにΔT内の受信データを書込む。このΔT内の読出しは、上部に示すように、領域A〜Gに書込んだ受信データを、パス1〜4(Path1〜Path4)対応に処理する為に繰り返し読出し、その過程に於ける時間ΔT内に於いて受信復調した受信データを領域Hに書込む動作を行う。
次のn(t+ΔT)に於いては、領域B〜Hに書込んだ受信データを時間ΔT内で高速で読出し、その読出処理過程に於いて、領域Aに受信データを書込む。次のn(t+Δ2T)に於いては、領域C〜H,Aに書込んだ受信データを時間ΔT内で高速で読出し、その読出処理過程に於いて、領域Bに受信データを書込む。次の領域D〜H,A,Bに書込んだ受信データを時間ΔT内で高速で読出し、その読出処理過程に於いて、領域Cに受信データを書込む。以下同様にして、受信データの書込みと、高速の読出しとを行うものである。
前述のようにして、読出制御回路4の制御により、受信データ保持手段1,2から高速で繰り返し読出したパス1〜4(Path1〜Path4)対応の受信データは、時分割多重化されたものとなり、乗算器5,6に入力される。このパス1〜4に対応する例えば符号生成器12−1〜12−4は、パスタイミング検出回路29からのパス1〜4を示すパスタイミング信号に同期した拡散符号を生成し、生成された拡散符号はパスタイミング信号に従ってセレクタ11により選択されて乗算器5,6に入力される。従って、逆拡散処理も時分割で行われ、次のダンプ積分処理も時分割で行われることになり、時分割多重化された逆拡散出力データが後段の同期検波部等へ転送される。
この実施例1に於いては、フィンガ(Finger1〜FingerN)対応の符号生成器12−1〜12−Nを設けるものであるが、乗算器5,6と加算器7,8と逆拡散データ保持手段9,10とを、フィンガ対応に共用化し、多重化処理を行うものであり、従って、フィンガ数を多くしても、回路規模が増大することがない利点がある。又受信データ保持手段1,2は、相関値検出を行った時間間隔Tpと、多重処理の1サイクルに要する時間ΔTの2倍の2ΔTの時間に相当する受信データの書込みを可能とするリングバッファや、書込アドレスと読出アドレスとにより制御する通常のメモリ等により容易に構成することができる。
図3は、本発明の実施例2の説明図であり、図1と同一符号は同一部分を示し、13はフィンガ(Finger1〜FingerN)共通の符号生成器を示す。即ち、符号生成部を、フィンガ対応に共通化した符号生成器13により構成した場合を示す。この符号生成器13に、サーチャ部20からのパスタイミング信号を入力して、パスタイミング信号に同期した逆拡散用の拡散符号を時分割的に生成し、乗算器5,6に入力する。
この実施例2に於いては、多重処理の1サイクル時間ΔTを、1チップ長以内に制限する場合と、複数チップ長とする場合とに適用することができるもので、例えば、1チップ長以内に制限する場合は、通常の符号生成器を用いても、符号の多重処理により、連続的に逆拡散用の符号を生成することができる。又複数チップ長とする場合は、符号生成初期値のリロード機能を有する構成とするか、又は生成した複数チップ対応の符号を一時的に保持し、繰り返し読出して使用することにより、フィンガ対応の逆拡散用の符号を出力する構成とする。
図4は、符号生成器の説明図であり、シフトレジスタとモジュロ2(Mod2)の加算器とを用い、シフトレジスタの所定の段の出力信号を加算器に入力して加算し、その結果を入力段に入力する通常の符号生成器を示す。この符号生成器を用いた場合は、前述のように、多重処理の1サイクル時間ΔTを1チップ長以内に制限することにより、パスタイミング信号に従って乗算器5,6に多重処理の為の逆拡散用の符号を入力する。
図5は、初期値リロード機能付き符号生成器の説明図であり、複数のフリップフロップ31と複数のセレクタ32と縦続接続したシフトレジスタ33と、所定の段の出力を加算するモジュロ2(Mod2)の加算器34と、初期値レジスタ35とを含み、セレクタ32は、前段のフリップフロップ31の出力と初期値レジスタ35からの初期値とを選択して後段のフリップフロップ31に入力する。この符号生成器の動作の概要を、符号A(L−chip)生成及び符号B(L−chip)生成の場合について、白三角印と黒三角印のタイミングで示す。
先ず、符号Aを生成する為の初期値を初期値レジスタ35からシフトレジスタ33の各フリップフロップ31にセレクタ32を介してセットし、1回目の符号Aを生成し、次に前回と同一の初期値を初期値レジスタ35からシフトレジスタ33の各フリップフロップ31にセレクタ32を介してセットし、2回目の符号Aを生成する。以下同様にしてN回目の符号Aを生成し、次に符号Bを生成する為の初期値を初期値レジスタ35からシフトレジスタ33の各フリップフロップ31にセレクタ32を介してセットし、1回目の符号Bを生成し、次に前回と同一の初期値を初期値レジスタ35からシフトレジスタ33の各フリップフロップ31にセレクタ32を介してセットし、2回目の符号Bを生成する。以下同様にしてN回目の符号Bを生成する。
図6は、一時的保持手段を有する符号生成器の説明図であり、複数のフリップフロップ41からなるシフトレジスタ42と、モジュロ2(Mod2)の加算器43と、符号生成制御回路44と、生成符号保持手段45と、符号読出制御回路46とを含み、符号A,B,Cを生成する場合についての概要を示す。符号生成制御回路44の制御により、符号Aを生成して、生成符号保持手段45に一時的に保持し、符号読出制御回路46の制御により1回目からN回目まで繰り返して読出す。その間に符号Bを生成し、その符号Bを生成符号保持手段45に一時的に保持し、符号読出制御回路46の制御により1回目からN回目まで繰り返して読出す。その間に符号Cを生成し、その符号Cを生成符号保持手段45に一時的に保持する。このような動作を繰り返して、多重処理1サイクルを複数チップとした場合の逆拡散用の符号を生成することができる。
図7は、本発明の実施例3の説明図であり、図1と同一符号は同一部分を示し、14−1〜14−Kはユーザ対応符号生成部(User1〜UserK)、15はセレクタ(SEL)を示す。各ユーザ対応符号生成部14−1〜14−Kは、それぞれ同一構成であり、Nフィンガ分の符号生成器(Finger1〜FingerN)12−1〜12−Nとセレクタ(SEL)11とを含むものである。又受信復調した同相成分と直交成分との受信データは、受信データ保持手段1,2に一時的に保持され、受信データについては、前述の実施例と同様に読出制御回路4の制御により高速で読出して、ユーザ対応に且つN個のフィンガ対応の逆拡散処理を行うものである。その為の乗算器5,6とダンプ積分用の加算器7,8とは、ユーザ数Kとフィンガ数Nとに拘らず、1フィンガ分の構成であり、又逆拡散データ保持手段9,10はユーザ数K×フィンガ数Nの逆拡散データを保持する構成を有するもので、多重処理は1サイクル(ΔT)当たりK×N回となる。
又サーチャ部20は、図1に於けるサーチャ部と基本構成は同一であり、一般的にパスタイミングは急激な変動を生じないものであるから、ユーザ数Kに対応した時間多重処理を行って、ユーザ対応のパスタイミングを検出するものである。このユーザ対応のパスタイミング信号を、ユーザ対応符号生成部14−1〜14−Nに入力し、セレクタ15によりユーザ対応の逆拡散用の符号を選択し、セレクタ11によりパス対応の逆拡散用の符号を選択し、乗算器5,6に入力して、ユーザ数K×フィンガ数Nの多重処理により逆拡散処理を行う。
図8は、本発明の実施例4の説明図であり、図1と同一符号は同一部分を示し、16−1〜16−Kは、ユーザ(User1〜UserK)対応のフィンガ(finger1〜fingerN)共通の符号生成器を示し、これらの符号生成器16−1〜16−Kとセレクタ11とにより、複数ユーザ且つ複数フィンガ共通の符号生成部を構成している。又各符号生成器16−1〜16−Nは、例えば、図3に於ける符号生成器13と同様の符号発生機能を有するものであり、セレクタ11によりユーザ対応且つフィンガ対応の逆拡散用の符号が選択されて、乗算器5,6に入力される。又受信復調した同相成分と直交成分との受信データは、受信データ保持手段1,2に一時的に保持され、前述の実施例と同様に読出制御回路4の制御によりユーザ対応且つフィンガ対応に高速で読出して、逆拡散処理を行うものである。その為の乗算器5,6と加算器7,8とは1フィンガ分の構成であり、又逆拡散データ保持手段9,10はユーザ数K×フィンガ数Nの逆拡散データを保持する構成を有するものである。この逆拡散処理の多重処理は1サイクル(ΔT)当たりK×N回となる。
又サーチャ部20は、図7に於けるサーチャ部と同様に、ユーザ数Nに対応した時間多重処理により、ユーザ対応のパスタイミングを検出し、このパスタイミング信号を逆拡散部入力し、符号生成器16−1〜16−Kからのユーザ対応且つパス対応の逆拡散用の符号の生成を制御し、セレクタ11により選択した逆拡散用の符号を、前述のように、乗算器5,6に入力する。
図9は、本発明の実施例5の説明図であり、図7と同一符号は同一部分を示す。この実施例5は、ユーザ数Kの多重化された同相成分と直交成分との受信データを、受信データ保持手段1,2に一時的に保持し、読出制御回路4の制御により高速で読出して、サーチャ部20と、逆拡散処理する為の乗算器5,6とに入力する。又セレクタ11によりフィンガ対応の逆拡散用の符号を選択し、セレクタ15によりユーザ対応の逆拡散用の符号を選択して、乗算器5,6に入力し、逆拡散データ保持手段9,10により、フィンガ数×ユーザ数の逆拡散データを保持し、図示を省略した同期検波部に入力する。従って、この実施例5に於いても、乗算器5,6と加算器7,8とは1フィンガ分の構成とし、又ダンプ積分する為の逆拡散データ保持手段9,10は、ユーザ数K×フィンガ数Nの逆拡散データを保持できる構成とすることにより、回路規模の縮小を図ることができる。
図10は、サーチャ部の多重処理の説明図であり、(ユーザ1サーチ処理)〜(ユーザKサーチ処理)により、(ユーザ1パスタイミング更新)〜(ユーザKパスタイミング更新)を順次行うもので、例えば、(ユーザ1サーチ処理)に於いて、受信データ保持手段の領域A〜Hの領域A〜Gに保持した受信データをΔTの時間内に読出して、パス(Path1〜Path4)を検出する。そして、電力加算回路27と遅延プロファイル保持手段とにより、Tsの時間にわたり積分して、パスタイミング検出回路29により、ユーザ1のパスタイミングを検出する。即ち、時間Tsのユーザ1サーチ処理により、ユーザ1パスタイミング更新を行うことになる。他のユーザ2〜ユーザKについても同様の処理により、パスタイミングを検出することができる。
図11は、本発明の実施例6の説明図であり、図8と同一符号は同一部分を示す。この実施例6は、図10に示す実施例5と同様に、ユーザ数Kの多重化された同相成分と直交成分との受信データを、受信データ保持手段1,2に一時的に保持し、読出制御回路4の制御によりユーザ対応に高速で読出して、サーチャ部20と、逆拡散処理する為の乗算器5,6とに入力する。又逆拡散処理する構成は、図8に示す実施例と同様に、ユーザ対応且つフィンガ共通の符号生成器(User1)(finger1〜N共通)〜(UserK)(finger1〜N共通)16−1〜16−Kを設け、生成した逆拡散用の符号をセレクタ11により選択して乗算器5,6に入力する。従って、乗算器5,6と加算器7,8とは1フィンガ分の構成とし、又逆拡散データ保持手段9,10はユーザ数K×フィンガ数Nの逆拡散データを保持する構成として、回路規模の縮小を図ることができる。
図12は、逆拡散処理したデータを入力する同期検波部の説明図であり、51はチャネル推定回路、52〜55は乗算器、56〜59は加算器、60,61は検波データ保持手段を示す。同相成分と直交成分の逆拡散出力データをチャネル推定回路51と乗算器52〜55に入力し、チャネル推定回路51により求めたチャネル推定値を乗算器52〜55に入力し、乗算器52,55の出力を加算器56に入力し、乗算器53,54の出力を加算器57に入力し、加算器56,57の出力を、加算器58,59と検波データ保持手段60,61とにより同相加算する。例えば、フィンガ1f〜NのデータData1,Data2として示す逆拡散出力データについて、フィンガ1f〜Nf対応の同相加算によって、データData1,Data2が出力される。
(付記1) 受信データに逆拡散用の符号を乗算して逆拡散処理するCDMA通信システム用逆拡散多重回路に於いて、遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、該受信データ保持手段からフィンガ数に従って高速で受信データを読出して入力する乗算器と、サーチャ部からのパスタイミング信号に従って複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、前記乗算器の出力データをフィンガ対応にダンプ積分する加算器とを含む構成を有することを特徴とするCDMA通信システム用逆拡散多重回路。
(付記2) 前記符号生成部は、前記フィンガ対応の符号生成器と、前記サーチャ部からのパスタイミング信号に従って前記符号生成器からの逆拡散用の符号を選択して前記乗算器に入力するセレクタとを備えたことを特徴とする付記1記載のCDMA通信システム用逆拡散多重回路。
(付記3) 前記符号生成部は、前記フィンガ対応の逆拡散用の符号を順次切替えて生成出力して前記乗算器に入力する構成を有することを特徴とする付記1記載のCDMA通信システム用逆拡散多重回路。
(付記4) 前記符号生成部は、前記フィンガ対応の逆拡散用の符号を生成する複数の符号生成器と、該複数の符号生成器からの前記逆拡散用の符号を前記パスタイミング信号に従って選択して前記乗算器に入力するセレクタとを有することを特徴とする付記1記載のCDMA通信システム用逆拡散多重回路。
(付記3) 前記符号生成部は、前記フィンガ対応の逆拡散用の符号を順次切替えて生成出力して前記乗算器に入力する構成を有することを特徴とする付記1記載のCDMA通信システム用逆拡散多重回路。
(付記4) 前記符号生成部は、前記フィンガ対応の逆拡散用の符号を生成する複数の符号生成器と、該複数の符号生成器からの前記逆拡散用の符号を前記パスタイミング信号に従って選択して前記乗算器に入力するセレクタとを有することを特徴とする付記1記載のCDMA通信システム用逆拡散多重回路。
(付記5) 受信データに逆拡散用の符号を乗算して逆拡散処理するCDMA通信システム用逆拡散多重回路に於いて、遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、該受信データ保持手段からユーザ数且つフィンガ数に従って高速で受信データを読出して順次入力する乗算器と、サーチャ部からのパスタイミング信号に従って前記複数のユーザ対応且つ複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、前記乗算器の出力データをユーザ対応且つフィンガ対応にダンプ積分する加算器とを含む構成を有することを特徴とするCDMA通信システム用逆拡散多重回路。
(付記6) 前記符号生成部は、フィンガ対応の逆拡散用の符号を生成する複数の符号生成器と、該複数の符号生成器からの前記逆拡散用の符号を選択するセレクタとを含むユーザ対応符号生成部と、該ユーザ対応符号生成部の前記セレクタにより選択出力して逆拡散用の符号をユーザ対応に選択して前記乗算器に入力するセレクタとを有することを特徴とする付記5記載のCDMA通信システム用逆拡散多重回路。
(付記7) 前記符号生成部は、前記フィンガ対応の逆拡散用の符号を順次切替えて生成出力するユーザ対応の複数の符号生成器と、該複数の符号生成器からの逆拡散用の符号を選択して前記乗算器に入力するセレクタとを有することを特徴とする付記5記載のCDMA通信システム用逆拡散多重回路。
(付記6) 前記符号生成部は、フィンガ対応の逆拡散用の符号を生成する複数の符号生成器と、該複数の符号生成器からの前記逆拡散用の符号を選択するセレクタとを含むユーザ対応符号生成部と、該ユーザ対応符号生成部の前記セレクタにより選択出力して逆拡散用の符号をユーザ対応に選択して前記乗算器に入力するセレクタとを有することを特徴とする付記5記載のCDMA通信システム用逆拡散多重回路。
(付記7) 前記符号生成部は、前記フィンガ対応の逆拡散用の符号を順次切替えて生成出力するユーザ対応の複数の符号生成器と、該複数の符号生成器からの逆拡散用の符号を選択して前記乗算器に入力するセレクタとを有することを特徴とする付記5記載のCDMA通信システム用逆拡散多重回路。
(付記8) 受信データに逆拡散用の符号を乗算して逆拡散処理するCDMA通信システム用逆拡散多重回路に於いて、遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、該受信データ保持手段からユーザ数且つフィンガ数に従って高速で受信データを読出して順次入力する乗算器と、前記受信データ保持手段からのユーザ対応の受信データを高速に読出して入力するサーチャ部からのパスタイミング信号に従って、前記複数のユーザ対応且つ複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、前記乗算器の出力データをユーザ対応且つフィンガ対応にダンプ積分する加算器とを含む構成を有することを特徴とするCDMA通信システム用逆拡散多重回路。
1,2 受信データ保持手段
3 書込制御回路
4 読出制御回路
5,6 乗算器
7,8 加算器
9,10 逆拡散データ保持手段
11 セレクタ(SEL)
12−1〜12−N 符号生成器
20 サーチャ部
21,22 マッチドフィルタ(MF)
23,24 同相加算回路
25 電力変換回路
26 符号生成器
27 電力加算回路
28 遅延プロファイル保持手段
29 パスタイミング検出回路
3 書込制御回路
4 読出制御回路
5,6 乗算器
7,8 加算器
9,10 逆拡散データ保持手段
11 セレクタ(SEL)
12−1〜12−N 符号生成器
20 サーチャ部
21,22 マッチドフィルタ(MF)
23,24 同相加算回路
25 電力変換回路
26 符号生成器
27 電力加算回路
28 遅延プロファイル保持手段
29 パスタイミング検出回路
Claims (5)
- 受信データに逆拡散用の符号を乗算して逆拡散処理するCDMA通信システム用逆拡散多重回路に於いて、
遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、
該受信データ保持手段からフィンガ数に従って高速で受信データを読出して入力する乗算器と、
サーチャ部からのパスタイミング信号に従って複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、
前記乗算器の出力データをフィンガ対応にダンプ積分する加算器と
を含む構成を有することを特徴とするCDMA通信システム用逆拡散多重回路。 - 前記符号生成部は、前記フィンガ対応の符号生成器と、前記サーチャ部からのパスタイミング信号に従って前記符号生成器からの逆拡散用の符号を選択して前記乗算器に入力するセレクタとを備えたことを特徴とする請求項1記載のCDMA通信システム用逆拡散多重回路。
- 前記符号生成部は、前記フィンガ対応の逆拡散用の符号を順次切替えて生成出力して前記乗算器に入力する構成を有することを特徴とする請求項1記載のCDMA通信システム用逆拡散多重回路。
- 受信データに逆拡散用の符号を乗算して逆拡散処理するCDMA通信システム用逆拡散多重回路に於いて、
遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、
該受信データ保持手段からユーザ数且つフィンガ数に従って高速で受信データを読出して順次入力する乗算器と、
サーチャ部からのパスタイミング信号に従って前記複数のユーザ対応且つ複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、
前記乗算器の出力データをユーザ対応且つフィンガ対応にダンプ積分する加算器と
を含む構成を有することを特徴とするCDMA通信システム用逆拡散多重回路。 - 受信データに逆拡散用の符号を乗算して逆拡散処理するCDMA通信システム用逆拡散多重回路に於いて、
遅延プロファイル長に少なくとも相当する長さの受信データを一時的に保持できる受信データ保持手段と、
該受信データ保持手段からユーザ数且つフィンガ数に従って高速で受信データを読出して順次入力する乗算器と、
前記受信データ保持手段からのユーザ対応の受信データを高速に読出して入力するサーチャ部からのパスタイミング信号に従って、前記複数のユーザ対応且つ複数のフィンガ対応の逆拡散用の符号を生成して前記乗算器に入力する符号生成部と、
前記乗算器の出力データをユーザ対応且つフィンガ対応にダンプ積分する加算器と
を含む構成を有することを特徴とするCDMA通信システム用逆拡散多重回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003414407A JP2005176006A (ja) | 2003-12-12 | 2003-12-12 | Cdma通信システム用逆拡散多重回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003414407A JP2005176006A (ja) | 2003-12-12 | 2003-12-12 | Cdma通信システム用逆拡散多重回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005176006A true JP2005176006A (ja) | 2005-06-30 |
Family
ID=34734215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003414407A Pending JP2005176006A (ja) | 2003-12-12 | 2003-12-12 | Cdma通信システム用逆拡散多重回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005176006A (ja) |
-
2003
- 2003-12-12 JP JP2003414407A patent/JP2005176006A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5715276A (en) | Symbol-matched filter having a low silicon and power requirement | |
KR100450789B1 (ko) | 유사 잡음 코드 획득 장치 및 이를 구비한 직접 시퀀스 코드분할 다중 접속 수신기 | |
CA2265937C (en) | Simultaneous plural code series generator and cdma radio receiver using same | |
KR20000029073A (ko) | 시디엠에이 복조기에서의 다중 정합 필터 의사 노이즈벡터 발생 방법 및 장치 | |
JP2001168768A (ja) | パスサーチ回路 | |
JP2001136103A (ja) | 固定パターン検出装置 | |
JP2006501775A (ja) | パイプライン型ベクトル処理を用いて直接シーケンス・スペクトラム拡散信号を検出するシステムおよび方法 | |
KR100546318B1 (ko) | 서로 다른 통신모드를 지원하는 듀얼 모드 모뎀의 통합 셀탐색기 | |
US6130906A (en) | Parallel code matched filter | |
KR101157108B1 (ko) | 메모리 아키텍처를 사용하여 1차 셀을 검색하기 위한 상관기 | |
JP2682493B2 (ja) | 受信装置 | |
KR100380770B1 (ko) | 확산 스펙트럼 수신기 | |
JP3871540B2 (ja) | 受信装置および半導体装置 | |
JP2005176006A (ja) | Cdma通信システム用逆拡散多重回路 | |
WO2004093340A1 (ja) | 相関値演算回路 | |
KR100768612B1 (ko) | 동기 검출 장치 | |
KR20020040643A (ko) | 확산 스펙트럼 수신기용 경로 탐색기 | |
JP2007166350A (ja) | ゲートアレイプログラム装置、測定装置、プログラム | |
US6928105B2 (en) | Vector tree correlator for variable spreading rates | |
EP1117189B1 (en) | Method and apparatus for despreading CDMA signals | |
US6400757B1 (en) | Symbol-matched filter having a low silicon and power management | |
KR100212486B1 (ko) | 저속병렬상관기 | |
US20020172268A1 (en) | Despreading method and despreading device | |
JPH1065576A (ja) | 同期捕捉回路 | |
EP1283613A1 (en) | Receiver and inverse-spreading code generating method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090616 |