JP2005175151A

JP2005175151A - Silicon on insulator wafer, manufacturing method thereof, and manufacturing method of semiconductor device using the same

Info

Publication number: JP2005175151A
Application number: JP2003412113A
Authority: JP
Inventors: Noriyuki Sugahara; 紀之須ケ原
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2003-12-10
Filing date: 2003-12-10
Publication date: 2005-06-30

Abstract

<P>PROBLEM TO BE SOLVED: To provide an SOI (silicon on insulator) wafer preventing heavy metal pollution, a manufacturing method of the SOI wafer, and a manufacturing method of a semiconductor device using the SOI wafer. <P>SOLUTION: The SOI wafer 1 consists of a support substrate 11 of a CZ (Czochralski zone) wafer, a separated oxide film 12 having an opening 4 narrower than a blade width within a dicing line 2 on this support substrate 11, a silicon active layer 13 arranged on the separated oxide film 12, and a connection part 14 formed of silicon which buries the opening 4 to connect with the active layer 13. By providing the connection part 14, heavy metal 54 introduced to the active layer 13 is gettered by the oxygen deposit defect 53 of the support substrate 11 through this connection part 14 by heat treatment when forming a device, so that the heavy metal pollution is prevented. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明はＳＯＩウェハとその製造方法およびそのＳＯＩウェハを用いた半導体装置の製造方法に関する。 The present invention relates to an SOI wafer, a manufacturing method thereof, and a manufacturing method of a semiconductor device using the SOI wafer.

ＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）ウェハは、支持基板上に酸化膜を形成し、半導体基板をこの酸化膜に貼り合わせ半導体基板を研削して薄くして活性層を形成して製作するＳＤＢ（ＳｉｌｉｃｏｎＤｉｒｅｃｔＢｏｎｄｉｎｇ）ウェハと、この酸化膜上にポリシリコンを堆積させ、ハロゲンランプなどのストリップヒータによる熱処理で単結晶化し活性層を形成して製作するＳＨ（ＳｔｒｉｐＨｅａｔｅｒ）ウェハと、支持基板となる半導体基板に多量の酸素をイオン注入して、熱処理することで半導体基板の表面層内部に酸化膜を形成して製作するＳＩＭＯＸ（ＳｅｐａｒａｔｉｏｎｂｙＩｍｐｌａｎｔｅｄＯｘｇｅｎ）ウェハなどが広く知られている。
このＳＯＩウェハは、近年、ＬＳＩ（大規模集積回路）を構成する高速デバイス（活性層の厚さが極めて薄く、空乏層が活性層全域に広がるデバイスで、容量（キャパシタ成分）が小さな素子のこと）などの形成に利用されるようになってきたが、ＳＯＩウェハの構造に起因した要因で量産性に問題がある。 An SOI (Silicon On Insulator) wafer is manufactured by forming an oxide film on a support substrate, bonding the semiconductor substrate to the oxide film, grinding the semiconductor substrate to form a thin active layer, and manufacturing the SDB (Silicon Direct Bonding). ) A wafer, a SH (Strip Heater) wafer manufactured by depositing polysilicon on the oxide film, forming a single crystal by heat treatment with a strip heater such as a halogen lamp to form an active layer, and a semiconductor substrate serving as a support substrate A SIMOX (Separation by Implanted Oxgen) wafer, which is manufactured by forming an oxide film inside a surface layer of a semiconductor substrate by ion-implanting a large amount of oxygen and performing heat treatment, is widely known.
In recent years, this SOI wafer is a high-speed device constituting an LSI (Large Scale Integrated Circuit) (a device with a very thin active layer, a depletion layer extending over the entire active layer, and a small capacitance (capacitor component)). However, there is a problem in mass productivity due to a factor caused by the structure of the SOI wafer.

図９は、ＣＺウェハの内部状態を示す図である。通常、デバイスの製造においてはＣＺ（ＣｚｏｃｈｒａｌｓｋｉＺｏｎｅ）ウェハ５１が多用されており、このＣＺウェハ５１中には、インゴット（棒状の単結晶）引き上げ時に溶け込んだ固溶限以上の過剰な酸素が存在し、拡散などの熱処理を経ることでこの過剰な酸素がＣＺウェハ５１の表面から外方拡散で飛散し、ＤＺ（ＤｅｎｕｄｅｄＺｏｎｅ）層５２と呼ばれる無欠陥層がＣＺウェハの表面層に形成される。また、ＣＺウェハ５１内部では酸素の析出が進み、酸素析出欠陥５３が形成される。
図１０は、ＣＺウェハ内の重金属をゲッタリングする状態を示す図である。酸素析出欠陥５３はＣＺウェハ５１内に取り込まれた鉄、銅およびニッケルなどの重金属５４を捕獲するゲッタリングサイトとして作用するため、ＣＺウェハ５１を用いてデバイスを製造する場合には重金属汚染があっても良好なデバイス特性と高い信頼性を有する半導体装置とすることができる。この重金属はガス配管や製造装置の部材や反応ガスなどに含まれており、半導体素子を製造するときに半導体基板に入り込む。 FIG. 9 is a diagram showing an internal state of the CZ wafer. In general, a CZ (Czochralski Zone) wafer 51 is frequently used in the manufacture of devices, and in this CZ wafer 51, there is excess oxygen exceeding the solid solution limit dissolved when the ingot (rod-shaped single crystal) is pulled up. By passing through a heat treatment such as diffusion, this excess oxygen is scattered from the surface of the CZ wafer 51 by outward diffusion, and a defect-free layer called a DZ (Denuded Zone) layer 52 is formed on the surface layer of the CZ wafer. Further, the precipitation of oxygen proceeds inside the CZ wafer 51, and the oxygen precipitation defect 53 is formed.
FIG. 10 is a diagram illustrating a state in which heavy metal in the CZ wafer is gettered. The oxygen precipitation defect 53 acts as a gettering site for capturing heavy metals 54 such as iron, copper, and nickel taken into the CZ wafer 51. Therefore, when a device is manufactured using the CZ wafer 51, there is heavy metal contamination. However, a semiconductor device having good device characteristics and high reliability can be obtained. This heavy metal is contained in a gas pipe, a member of a manufacturing apparatus, a reaction gas, and the like, and enters a semiconductor substrate when manufacturing a semiconductor element.

このＣＺウェハではなく、支持基板上に酸化膜を配置し、酸化膜上に活性層を配置したＳＯＩウェハの活性層にＣＭＯＳ回路（相補形ＭＯＳＦＥＴ回路）などの半導体素子を形成して半導体装置を製作する場合がある。
このＳＯＩウェハを形成する方法として、シリコン基板に選択的に第１酸化膜を形成し、第１酸化膜が開口した箇所にｎ形不純物をイオン注入してｎ形領域を形成し、全面に第１エピタキシャル層を形成し、ｎ形領域上でｎ形不純物がしみ込まない第１エピタキシャル層を除去し、表面を酸化して、ｎ形領域とｎ形不純物がしみ込んだ第１エピタキシャル層を第１酸化膜と繋がる酸化膜を形成し、分離酸化膜とし、その上に第２エピタキシャル層を形成してＳＯＩウェハを得ることが報告されている（例えば、特許文献１）。
特開平８−１９１１３９号公報図１ Instead of this CZ wafer, a semiconductor device is formed by forming a semiconductor element such as a CMOS circuit (complementary MOSFET circuit) on an active layer of an SOI wafer in which an oxide film is arranged on a support substrate and an active layer is arranged on the oxide film. May be produced.
As a method for forming this SOI wafer, a first oxide film is selectively formed on a silicon substrate, an n-type impurity is ion-implanted at a position where the first oxide film is opened, an n-type region is formed, and a first oxide film is formed on the entire surface. The first epitaxial layer is formed, the first epitaxial layer not impregnated with the n-type impurity on the n-type region is removed, the surface is oxidized, and the first epitaxial layer impregnated with the n-type region and the n-type impurity is first oxidized. It has been reported that an SOI film is obtained by forming an oxide film connected to a film, forming an isolation oxide film, and forming a second epitaxial layer thereon (for example, Patent Document 1).
Japanese Patent Laid-Open No. 8-191139 FIG.

図１１は、既存のＳＯＩウェハの内部状態を示す図である。既存のＳＯＩウェハ６０を用いてデバイスを製作した場合には、デバイスを形成する活性層６３と酸素析出欠陥５３ができる支持基板６１は分離酸化膜６２で電気的に絶縁されている。支持基板６１に混入した重金属は酸素析出欠陥５３にゲッタリングされるが、活性層６３に混入した重金属５４は分離酸化膜６２があるために支持基板６１の酸素析出欠陥５３に拡散していくことができない。
このため重金属５４はいつまでも活性層６３内に留まるところとなり、ＭＯＳトランジスタなどのゲート酸化膜を形成するときにゲート酸化膜内部に重金属５４が取り込まれ、ゲート耐圧やゲートしきい値電圧などのデバイス特性を不安定にさせるだけでなく、デバイスの長期信頼性を低下させる原因となる
この発明の目的は、前記の課題を解決して、重金属汚染を防止できるＳＯＩウェハとその製造方法およびそのＳＯＩウェハを用いた半導体装置の製造方法を提供することにある。 FIG. 11 is a diagram illustrating an internal state of an existing SOI wafer. When a device is manufactured using an existing SOI wafer 60, the active layer 63 that forms the device and the support substrate 61 on which the oxygen precipitation defects 53 are formed are electrically insulated by the isolation oxide film 62. The heavy metal mixed in the support substrate 61 is gettered to the oxygen precipitation defect 53, but the heavy metal 54 mixed in the active layer 63 diffuses into the oxygen precipitation defect 53 of the support substrate 61 because of the separation oxide film 62. I can't.
Therefore, the heavy metal 54 stays in the active layer 63 indefinitely, and when forming a gate oxide film such as a MOS transistor, the heavy metal 54 is taken into the gate oxide film, and device characteristics such as gate breakdown voltage and gate threshold voltage are obtained. An object of the present invention is to provide an SOI wafer that can solve the above-described problems and prevent heavy metal contamination, a manufacturing method thereof, and an SOI wafer thereof. An object of the present invention is to provide a method for manufacturing the semiconductor device used.

前記の目的を達成するために、支持基板と、該支持基板上に配置され、選択的に前記支持基板に達する開口部を有する分離酸化膜と、該分離酸化膜上に配置される活性層と、前記開口部を充填し、前記支持基板と前記活性層を接続する半導体部とを有するＳＯＩウェハとする。
また、支持基板と、該支持基板上に配置された分離酸化膜と、該分離酸化膜上に配置され、ダイシングラインとなる領域内に溝を有する活性層と、前記溝内に不純物がドープされたポリシリコンとを有するＳＯＩウェハとする。
また、前記開口部が、ダイシングラインとなる領域内に形成されるとよい。
また、ＳＯＩウェハの製造方法において、支持基板上に分離酸化膜を形成し、該分離酸化膜上に活性層を形成する工程と、該活性層と前記分離酸化膜を貫通し、前記支持基板に達するダイシングラインとなる領域内に開口部を形成する工程と、半導体材料で該開口部を埋める工程とを有する製造方法とする。 To achieve the above object, a support substrate, an isolation oxide film disposed on the support substrate and having an opening that selectively reaches the support substrate, and an active layer disposed on the isolation oxide film, A SOI wafer having a semiconductor portion that fills the opening and connects the support substrate and the active layer.
Further, a support substrate, an isolation oxide film disposed on the support substrate, an active layer disposed on the isolation oxide film and having a groove in a region serving as a dicing line, and an impurity doped in the groove SOI wafer having polysilicon.
The opening may be formed in a region to be a dicing line.
In the method for manufacturing an SOI wafer, a step of forming an isolation oxide film on a support substrate, forming an active layer on the isolation oxide film, penetrating the active layer and the isolation oxide film, The manufacturing method includes a step of forming an opening in a region to be a dicing line reaching, and a step of filling the opening with a semiconductor material.

また、前記開口部をエピタキシャル成長させたエピタキシャル成長層で埋めるとよい。また、前記開口部をノンドープポリシリコンもしくはボロンドープポリシリコンで埋めるとよい。
また、支持基板上に分離酸化膜を形成し、ダイシングラインとなる領域内に前記分離酸化膜を貫通し前記支持基板に達する開口部を形成する工程と、前記分離酸化膜上と前記開口部にポリシリコンを形成する工程と、該ポリシリコンを熱処理し、単結晶化する工程とを有するＳＯＩウェハの製造方法とする。また、半導体基板のダイシングラインとなる領域以外の箇所に酸素をイオン注入する工程と、該酸素を熱処理で分離酸化膜とする工程とを有するＳＯＩウェハの製造方法とする。
また、前記の製造方法で製作したＳＯＩウェハに半導体装置を形成する方法において、前記ダイシングラインで囲まれた活性層に半導体素子を形成する工程、前記スクライブラインに沿って前記ＳＯＩウェハを切断し、半導体チップとする工程とを有する半導体装置の製造方法とする。 Further, the opening may be filled with an epitaxially grown layer obtained by epitaxial growth. The opening may be filled with non-doped polysilicon or boron-doped polysilicon.
A step of forming an isolation oxide film on the support substrate, and forming an opening reaching the support substrate through the isolation oxide film in a region serving as a dicing line; and on the isolation oxide film and the opening An SOI wafer manufacturing method includes a step of forming polysilicon and a step of heat-treating the polysilicon to make a single crystal. Further, an SOI wafer manufacturing method includes a step of ion-implanting oxygen into a portion other than a region serving as a dicing line of a semiconductor substrate, and a step of using the oxygen as a separation oxide film by heat treatment.
Further, in the method of forming a semiconductor device on the SOI wafer manufactured by the manufacturing method, a step of forming a semiconductor element in an active layer surrounded by the dicing line, cutting the SOI wafer along the scribe line, A method of manufacturing a semiconductor device including a step of forming a semiconductor chip.

ＳＯＩウェハの構造、ＳＯＩウェハの製造方法、ＳＯＩウェハを用いた半導体装置についての効果を述べる。
この発明によると、ＳＯＩウェハで、ダイシングラインとなる領域の分離酸化膜に選択的に開口部を設け、この開口部を半導体部で埋め、支持基板と活性層とをこの半導体部で繋ぐことで、活性層にデバイスを形成するときの熱処理で、活性層に導入された重金属を半導体部を通して支持基板に形成される酸素析出欠陥でゲッタリングして、活性層の重金属汚染を防止する。
この半導体部をエピタキシャル成長層、ノンドープポリシリコン層、ボロンドープポリシリコン層で形成する。とくにボロンドープポリシリコンは重金属のゲッター作用があり重金属汚染防止に効果がある。 The effects of the SOI wafer structure, the SOI wafer manufacturing method, and the semiconductor device using the SOI wafer will be described.
According to the present invention, in the SOI wafer, an opening is selectively provided in the isolation oxide film in a region to be a dicing line, the opening is filled with the semiconductor portion, and the support substrate and the active layer are connected by the semiconductor portion. In the heat treatment when forming a device in the active layer, heavy metal introduced into the active layer is gettered by oxygen precipitation defects formed in the support substrate through the semiconductor portion, thereby preventing heavy metal contamination of the active layer.
This semiconductor portion is formed of an epitaxial growth layer, a non-doped polysilicon layer, and a boron-doped polysilicon layer. In particular, boron-doped polysilicon has a heavy metal getter action and is effective in preventing heavy metal contamination.

また、分離酸化膜上の活性層を開口して、ボロンドープポリシリコンで埋めても、ゲッタ作用があるために効果がある。
このようにして製造したＳＯＩウェハを用いてデバイスを形成すると、重金属汚染が防止されているので、安定したデバイス特性と高い信頼性を得ることができる。
また、半導体部がダイシングライン内に形成されるために、活性層に形成するデバイスの活性領域を狭くすることはない。また、ダイシングラインでＳＯＩウェハを切断し、チップ化したとき、チップサイズおよび平面構造、断面構造は既存のＳＯＩウェハを用いた場合と同じである。 Also, opening the active layer on the isolation oxide film and filling it with boron-doped polysilicon is effective because of the getter action.
When a device is formed using the SOI wafer manufactured as described above, heavy metal contamination is prevented, so that stable device characteristics and high reliability can be obtained.
Further, since the semiconductor portion is formed in the dicing line, the active region of the device formed in the active layer is not narrowed. In addition, when the SOI wafer is cut into chips by a dicing line, the chip size, planar structure, and cross-sectional structure are the same as when an existing SOI wafer is used.

本発明を実施するための最良の形態は、ＳＯＩウェハにおいて、ダイシングラインとなる領域の分離酸化膜に開口部を形成し、この開口部に半導体部を形成し、活性層と支持基板をこの半導体部で接続することである。この構造とすることで、活性層の重金属を半導体部を通して支持基板の酸素析出欠陥でゲッタリングして除去し、活性層の重金属汚染を防止することができる。また、ダイシングラインとなる領域の活性層に開口部を設けて、この開口部をボロンドープポリシリコンで埋めることである。この構造とすることで、活性層の重金属をこのボロンドープポリシリコンでゲッタリングし、活性層の重金属汚染を防止することができる。以下の図面を用いてその実施例を説明する。 In the best mode for carrying out the present invention, an opening is formed in an isolation oxide film in a region to be a dicing line in an SOI wafer, a semiconductor portion is formed in the opening, and an active layer and a support substrate are formed on the semiconductor. Is to connect at the part. With this structure, heavy metals in the active layer can be removed by gettering with oxygen precipitation defects in the support substrate through the semiconductor portion, and heavy metal contamination in the active layer can be prevented. Also, an opening is provided in the active layer in a region to be a dicing line, and this opening is filled with boron-doped polysilicon. With this structure, the heavy metal in the active layer can be gettered with this boron-doped polysilicon, and heavy metal contamination of the active layer can be prevented. The embodiment will be described with reference to the following drawings.

図１は、この発明の第１実施例のＳＯＩウェハの要部構成図であり、同図（ａ）はＳＯＩウェハの平面図、同図（ｂ）は同図（ａ）のＡ部拡大図、同図（ｃ）は同図（ｂ）のＸ−Ｘ線で切断した断面図である。
このＳＯＩウェハ１は、ＣＺウェハの支持基板１１と、この支持基板１１上にダイシングライン２内でブレードの幅Ｌより狭い開口部４を有する分離酸化膜１２と、分離酸化膜１２上に配置されるシリコンの活性層１３と、開口部４を埋め、活性層１３と接続するシリコンで形成された接続部１４とで構成される。活性層１３と接続部１４は一体で形成しても構わない。
このように接続部１４を設けることで、活性層１３に導入された重金属５４は、デバイス形成時の熱処理で、この接続部１４を通して支持基板１１の酸素析出欠陥５３でゲッタリングされ、重金属汚染を防止できる。その結果、良好なデバイス特性と高い信頼性を得ることができる。また、この開口部４をダイシングライン２となる領域内でダイシングするときのブレード（刃）の幅Ｌより狭く形成することで、ＳＯＩウェハ１をチップ化したときに、この開口部４は切り落とされるため、デバイスの活性領域５の面積を減少することなく、全面に分離酸化膜が形成された既存のＳＯＩウェハを用いたデバイス構造と同一とすることができる。 1A and 1B are main part configuration diagrams of an SOI wafer according to a first embodiment of the present invention. FIG. 1A is a plan view of the SOI wafer, and FIG. 1B is an enlarged view of a portion A in FIG. FIG. 2C is a cross-sectional view taken along line XX in FIG.
The SOI wafer 1 is disposed on a support substrate 11 of a CZ wafer, an isolation oxide film 12 having an opening 4 narrower than a blade width L in a dicing line 2 on the support substrate 11, and an isolation oxide film 12. The active layer 13 is made of silicon, and the connecting portion 14 is formed of silicon that fills the opening 4 and connects to the active layer 13. The active layer 13 and the connection portion 14 may be formed integrally.
By providing the connection portion 14 in this manner, the heavy metal 54 introduced into the active layer 13 is gettered by the oxygen precipitation defect 53 of the support substrate 11 through the connection portion 14 by the heat treatment at the time of forming the device, thereby causing heavy metal contamination. Can be prevented. As a result, good device characteristics and high reliability can be obtained. Further, by forming the opening 4 narrower than the width L of the blade (blade) when dicing in the region to be the dicing line 2, the opening 4 is cut off when the SOI wafer 1 is made into chips. Therefore, the device structure can be made the same as that using an existing SOI wafer in which an isolation oxide film is formed on the entire surface without reducing the area of the active region 5 of the device.

つぎに、この発明のＳＯＩウェハの製造方法で、既存のＳＯＩウェハを加工して本発明のＳＯＩウェハを製作する方法について説明する。既存のＳＯＩウェハとしては、貼り合わせＳＯＩウェハ、ＳＩＭＯＸウェハ、ＳＨウェハなどである。 Next, a method of manufacturing an SOI wafer of the present invention by processing an existing SOI wafer in the SOI wafer manufacturing method of the present invention will be described. Examples of existing SOI wafers include bonded SOI wafers, SIMOX wafers, and SH wafers.

図２は、この発明の第２実施例のＳＯＩウェハの製造方法を示す図であり、同図（ａ）から同図（ｅ）は工程順に示した要部工程断面図である。
活性層１３と支持基板１１とこれらを分離するための分離酸化膜１２を有する既存のＳＯＩウェハ１００上に、全面熱酸化もしくは減圧ＣＶＤ法により、活性層１３の表面全体にマスク酸化膜１５を形成する。このマスク酸化膜１５は、ダイシングライン２となる領域の活性層１３を溝エッチングする際のマスクとなる。そのマスク酸化膜１５の厚みは、活性層１３の厚みと、活性層１３を形成するシリコンと分離酸化膜１２との選択比に依存するが、活性層１３の厚さが１０μｍ程度であればマスク酸化膜１５の厚さは１μｍもあれば十分である（同図（ａ））。
次にマスク酸化膜１５上にフォトレジスト１６を被覆し、ダイシングライン２内でブレード幅３より狭い箇所のフォトレジスト１６をフォトリソグラフィーにより開口する。開口部１７の幅はダイシングする際のブレードの幅Ｌよりも狭ければよく、ブレードの幅Ｌは３０μｍ程度であるので、ここでは開口部１７の幅を５μｍとする。続いて、フォトレジスト１６をマスクとしてマスク酸化膜１５を開口する（同図（ｂ））。 FIG. 2 is a view showing a method for manufacturing an SOI wafer according to the second embodiment of the present invention, and FIG. 2A to FIG.
A mask oxide film 15 is formed on the entire surface of the active layer 13 on the existing SOI wafer 100 having the active layer 13, the support substrate 11, and the isolation oxide film 12 for separating them by the whole surface thermal oxidation or low pressure CVD method. To do. The mask oxide film 15 serves as a mask when the active layer 13 in the region to be the dicing line 2 is etched. The thickness of the mask oxide film 15 depends on the thickness of the active layer 13 and the selectivity between the silicon forming the active layer 13 and the isolation oxide film 12, but if the thickness of the active layer 13 is about 10 μm, the mask It is sufficient that the thickness of the oxide film 15 is 1 μm ((a) in the figure).
Next, a photoresist 16 is coated on the mask oxide film 15, and the photoresist 16 narrower than the blade width 3 in the dicing line 2 is opened by photolithography. The width of the opening 17 is only required to be narrower than the width L of the blade at the time of dicing, and the width L of the blade is about 30 μm. Therefore, the width of the opening 17 is set to 5 μm here. Subsequently, the mask oxide film 15 is opened using the photoresist 16 as a mask ((b) in the figure).

つぎに、フォトレジスト１６を除去し、マスク酸化膜１５をマスクとして、溝エッチングを行い、活性層１３に５μｍ幅の開口部２を形成する。このとき、分離酸化膜１２がエッチングストッパーとして作用する。続いて、マスク酸化膜１５と活性層１３をマスクとして、活性層１５の開口部２下に露出した分離酸化膜１２をエッチングする。このとき支持基板１１がエッチングストッパーとして作用する（同図（ｃ））。
つぎに、エピタキシャル成長装置を用いて、例えば、ゲッター作用のあるボロンドープのｐ型シリコンをエピタキシャル成長させエピタキシャル成長層１８を形成する。このとき、溝エッチングのマスク酸化膜１５上はエピタキシャル成長しないので活性層１３の開口部４下に露出した支持基板１１上にのみ選択的にシリコンが成長する。エピタキシャル成長したエピタキシャル成長層１８で活性層１３の開口部４が埋まり、さらに、エピタキシャル成長を多めに行なうと開口部４からマスク酸化膜１５上にエピタキシャル成長層１８がせり出した形状でエピタキシャル成長は終わる（同図（ｄ））。 Next, the photoresist 16 is removed, and groove etching is performed using the mask oxide film 15 as a mask to form an opening 2 having a width of 5 μm in the active layer 13. At this time, the isolation oxide film 12 acts as an etching stopper. Subsequently, the isolation oxide film 12 exposed under the opening 2 of the active layer 15 is etched using the mask oxide film 15 and the active layer 13 as a mask. At this time, the support substrate 11 acts as an etching stopper ((c) in the figure).
Next, using an epitaxial growth apparatus, for example, boron-doped p-type silicon having a getter action is epitaxially grown to form the epitaxial growth layer 18. At this time, silicon is selectively grown only on the support substrate 11 exposed under the opening 4 of the active layer 13 because the epitaxial growth does not occur on the mask oxide film 15 for trench etching. The epitaxial growth layer 18 fills the opening 4 of the active layer 13, and if the epitaxial growth is performed excessively, the epitaxial growth ends with the shape in which the epitaxial growth layer 18 protrudes from the opening 4 onto the mask oxide film 15 (FIG. )).

つぎに、活性層１３の表面に形成されたマスク酸化膜１５とエピタキシャル成長層１８を研磨して除去する。このようにして、ダイシングライン２直下に分離酸化膜１２がなく、活性層１３と支持基板１１がエピタキシャル成長層１８で接続している本発明のＳＯＩウェハ１が形成される（同図（ｅ））。尚、分離酸化膜１２の開口部４をこのエピタキシャル成長層１６で充填した部分が図１の接続部１４となる
このＳＯＩウェハ１の活性層１３にデバイスを形成すると、図１で説明したように、ダイシングライン２内に形成されたエピタキシャル成長層１８を介して、デバイス形成時の高温プロセス中に活性層１３に混入した重金属５４が、支持基板１１に拡散し、支持基板１１内の酸素析出欠陥５３に重金属５４がゲッタリングされて、活性層１３内の重金属汚染がなくなり、良好な特性でかつ信頼性の高いデバイスを形成することができる。 Next, the mask oxide film 15 and the epitaxial growth layer 18 formed on the surface of the active layer 13 are polished and removed. In this way, the SOI wafer 1 of the present invention in which the isolation oxide film 12 is not directly under the dicing line 2 and the active layer 13 and the support substrate 11 are connected by the epitaxial growth layer 18 is formed ((e) in the figure). . A portion in which the opening 4 of the isolation oxide film 12 is filled with the epitaxial growth layer 16 becomes the connection portion 14 in FIG. 1. When a device is formed in the active layer 13 of the SOI wafer 1, as described in FIG. Through the epitaxial growth layer 18 formed in the dicing line 2, the heavy metal 54 mixed in the active layer 13 during the high temperature process at the time of device formation diffuses into the support substrate 11 and becomes oxygen precipitation defects 53 in the support substrate 11. Since the heavy metal 54 is gettered, heavy metal contamination in the active layer 13 is eliminated, and a device having good characteristics and high reliability can be formed.

また、プロセスが完了した後に、通常のダイシング方法によりＳＯＩウェハ１を切り離してチップ化する。このダイシングの際のブレードの幅Ｌは３０μｍであり、５μｍの開口部４の幅よりも十分に広いのでダイシング時に開口部４に形成されたエピタキシャル成長層１６は完全に除去され、ダイシング後のチップの断面構造は、従来のＳＯＩウェハ１００を用いて形成したのとまったく同じになる。 Further, after the process is completed, the SOI wafer 1 is separated into chips by a normal dicing method. The width L of the blade at the time of dicing is 30 μm, which is sufficiently wider than the width of the opening 4 of 5 μm, so that the epitaxial growth layer 16 formed in the opening 4 at the time of dicing is completely removed and The cross-sectional structure is exactly the same as that formed using the conventional SOI wafer 100.

図３は、この発明の第３実施例のＳＯＩウェハの製造方法を示す図であり、同図（ａ）と同図（ｂ）は工程順に示した要部工程断面図である。
前記の第２実施例との違いは、図２（ｅ）のエピタキシャル成長層１８の箇所にノンドープドポリシリコン層１９を形成した点である。
図２（ｃ）までは同一工程であり、図２（ｄ）に相当する工程で、ノンドープドポリシリコンを全面に堆積させ、開口部４をノンドープドポリシリコン層１９を充填する（図３（ａ））。
つぎに、活性層１３が露出するまで、ノンドープドポリシリコン層１９とマスク酸化膜１５を除去する（図３（ｂ））。この場合も第２実施例と同様の効果が得られる。 FIGS. 3A and 3B are views showing a method for manufacturing an SOI wafer according to a third embodiment of the present invention. FIGS. 3A and 3B are cross-sectional views of the main part shown in the order of steps.
The difference from the second embodiment is that a non-doped polysilicon layer 19 is formed at the location of the epitaxial growth layer 18 in FIG.
The process up to FIG. 2C is the same process. In a process corresponding to FIG. 2D, non-doped polysilicon is deposited on the entire surface, and the opening 4 is filled with the non-doped polysilicon layer 19 (FIG. a)).
Next, the non-doped polysilicon layer 19 and the mask oxide film 15 are removed until the active layer 13 is exposed (FIG. 3B). In this case, the same effect as in the second embodiment can be obtained.

図４は、この発明の第４実施例のＳＯＩウェハの製造方法を示す図であり、同図（ａ）と同図（ｂ）は工程順に示した要部工程断面図である。
前記の第３実施例との違いは、ノンドープポリシリコン層１９の代わりにボロンドープポリシリコン層２０を形成した点である。この場合は、支持基板１１とボロンドープポリシリコン層２０が重金属をゲッタリングするために、ゲッタリング効果は第３実施例よりも大きく、重金属汚染をより効果的に防止できる。 FIGS. 4A and 4B are views showing a method for manufacturing an SOI wafer according to a fourth embodiment of the present invention. FIG. 4A and FIG.
The difference from the third embodiment is that a boron-doped polysilicon layer 20 is formed instead of the non-doped polysilicon layer 19. In this case, since the support substrate 11 and the boron-doped polysilicon layer 20 getter heavy metals, the gettering effect is larger than that in the third embodiment, and heavy metal contamination can be more effectively prevented.

図５は、この発明の第５実施例のＳＯＩウェハの製造方法を示す図であり、同図（ａ）から同図（ｃ）は工程順に示した要部工程断面図である。
第４実施例との違いは、分離酸化膜１２を開口しないで、活性層１３のみを開口し、この開口部４にボロンドープシリコン層２０を形成した点である。前記したようにボロンドープシリコン層２０のゲッタリング効果で活性層１３の重金属汚染を防止できる。しかし、支持基板１１での重金属のゲッタリングがないために第４実施例よりは重金属汚染防止の効果は小さい。 FIG. 5 is a view showing a method for manufacturing an SOI wafer according to a fifth embodiment of the present invention, and FIGS. 5A to 5C are cross-sectional views of essential parts shown in the order of steps.
The difference from the fourth embodiment is that the isolation oxide film 12 is not opened, only the active layer 13 is opened, and the boron-doped silicon layer 20 is formed in the opening 4. As described above, heavy metal contamination of the active layer 13 can be prevented by the gettering effect of the boron-doped silicon layer 20. However, since there is no heavy metal gettering on the support substrate 11, the effect of preventing heavy metal contamination is smaller than in the fourth embodiment.

図６は、この発明の第６実施例のＳＯＩウェハの製造方法を示す図であり、同図（ａ）から同図（ｆ）は工程順に示した製造工程断面図である。これはＳＨ法で製作する方法である。
支持基板２１上に分離酸化膜２２を形成する（同図（ａ））。
つぎに、分離酸化膜２２上にフォトレジスト２３を被覆し、ダイシングライン４内のフォトレジスト２３にフォトリソグラフィーにより開口部２４を形成する（同図（ｂ））。つぎに、フォトレジスト２３をマスクとして分離酸化膜２２に開口部２５を形成する（同図（ｃ））。
つぎに、フォトレジスト２３を除去し、分離酸化膜２２と露出した支持基板２１上にポリシリコン層２６を堆積する（同図（ｄ））。 FIG. 6 is a view showing a method for manufacturing an SOI wafer according to the sixth embodiment of the present invention, and FIG. 6A to FIG. This is a method of manufacturing by the SH method.
An isolation oxide film 22 is formed on the support substrate 21 (FIG. 1A).
Next, a photoresist 23 is coated on the isolation oxide film 22, and an opening 24 is formed in the photoresist 23 in the dicing line 4 by photolithography ((b) in the figure). Next, an opening 25 is formed in the isolation oxide film 22 using the photoresist 23 as a mask (FIG. 3C).
Next, the photoresist 23 is removed, and a polysilicon layer 26 is deposited on the isolation oxide film 22 and the exposed support substrate 21 (FIG. 4D).

つぎに、ハロゲンランプなどのストリップヒーター２７を用いて、ポリシリコン層２６を単結晶層２８にする（同図（ｅ））。
つぎに、表面を平坦化して所定の厚さの活性層２９を形成する（同図（ｆ））。
このようにして、ダイシングライン４内で活性層２９と支持基板２１は単結晶層２３の接続部１４で接続する。 Next, the polysilicon layer 26 is changed to a single crystal layer 28 using a strip heater 27 such as a halogen lamp ((e) in the figure).
Next, the surface is flattened to form an active layer 29 having a predetermined thickness ((f) in the figure).
In this way, the active layer 29 and the support substrate 21 are connected by the connection portion 14 of the single crystal layer 23 in the dicing line 4.

図７は、この発明の第７実施例のＳＯＩウェハの製造方法を示す図であり、同図（ａ）と同図（ｂ）は工程順に示した製造工程断面図である。これはＳＩＭＯＸ法で製作する方法である。
半導体基板３１上に厚い酸化膜３２を被覆し、フォトリソグラフィーでダイシングライン内の接続部１４となる箇所の厚い酸化膜３２を残す。続いて、厚い酸化膜３２をマスクに半導体基板３１の表面層に多量の酸素３４のイオン注入３３を行う。尚、厚い酸化膜３２の代わりに厚い（ＳｉＮ＋ＳｉＯ₂）膜としてもよい（同図（ａ））。
つぎに、熱処理して、多量に酸素３４がイオン注入された箇所を酸化膜に変化させ、分離酸化膜３５とする（同図（ｂ））。
このようにして、支持基板３７、分離酸化膜３５、接続部１４および活性層３６で構成されるＳＯＩウェハが出来上がる。 FIGS. 7A and 7B are views showing a method for manufacturing an SOI wafer according to the seventh embodiment of the present invention. FIGS. 7A and 7B are cross-sectional views of manufacturing steps shown in the order of steps. This is a method of manufacturing by the SIMOX method.
A thick oxide film 32 is coated on the semiconductor substrate 31, and the thick oxide film 32 is left at a location to be the connection portion 14 in the dicing line by photolithography. Subsequently, ion implantation 33 of a large amount of oxygen 34 is performed on the surface layer of the semiconductor substrate 31 using the thick oxide film 32 as a mask. Note that a thick (SiN + SiO ₂ ) film may be used instead of the thick oxide film 32 (FIG. 5A).
Next, heat treatment is performed to change the portion where a large amount of oxygen 34 is ion-implanted into an oxide film, thereby forming an isolation oxide film 35 (FIG. 2B).
In this manner, an SOI wafer composed of the support substrate 37, the isolation oxide film 35, the connection portion 14, and the active layer 36 is completed.

図８は、この発明の第８実施例の半導体装置の製造方法を示す図であり、同図（ａ）と同図（ｂ）は工程順に示した要部工程断面図である。
前記第２実施例で製作した本発明のＳＯＩウェハ１を用いて、半導体装置を形成する方法を説明する。ここでは、半導体装置は横型ＭＯＳＦＥＴを例として挙げた。
本発明のＳＯＩウェハ１の活性層１３に、ウェル領域４１、ソース領域４２、ドレイン領域４３、ゲート酸化膜４４、ゲート電極４５、ソース電極４６およびドレイン電極４７を形成する（同図（ａ））。
つぎに、ダイシングライン２に沿ってＳＯＩウェハ１を切断し、チップ４０にする（同図（ｂ））。
前記の各拡散領域などを形成するときの熱処理で、活性層１３に導入される重金属をダイシングライン部のエピタキシャル成長層１８を通して支持基板１１でゲッタリングして、重金属汚染を防止することができる。 FIGS. 8A and 8B are views showing a method of manufacturing a semiconductor device according to an eighth embodiment of the present invention. FIG. 8A and FIG.
A method of forming a semiconductor device using the SOI wafer 1 of the present invention manufactured in the second embodiment will be described. Here, the lateral MOSFET is taken as an example of the semiconductor device.
A well region 41, a source region 42, a drain region 43, a gate oxide film 44, a gate electrode 45, a source electrode 46, and a drain electrode 47 are formed on the active layer 13 of the SOI wafer 1 of the present invention (FIG. 1A). .
Next, the SOI wafer 1 is cut along the dicing line 2 to form chips 40 (FIG. 2B).
The heavy metal introduced into the active layer 13 can be gettered by the support substrate 11 through the epitaxial growth layer 18 in the dicing line portion by the heat treatment for forming each diffusion region and the like, thereby preventing heavy metal contamination.

チップ化において、ダイシングライン２内に形成された活性層１３と支持基板１１を接続するエピタキシャル成長層１８はダイシングで除去されるために、既存のＳＯＩウェハを用いた場合と、チップの大きさは同じであり、また、平面構造、断面構造ともに同じになる。そのため、分離酸化膜１２を開口するために余分な面積は必要なく、デバイスの活性領域を減少させることはない。
尚、このでは第２実施例のＳＯＩウェハを例に説明したが、第３実施例から第７実施例のＳＯＩウェハを用いた場合も第２実施例のＳＯＩウェハを用いた場合と同様の半導体装置を得ることができる。
また、本発明のＳＯＩウェハを用いて製作できる半導体装置は、既存のＳＯＩウェハ１００を用いて製作される半導体装置の全を対象とすることができ、重金属汚染が防止できるため、既存の半導体装置の高信頼性化や高速化を図ることができる。 In chip formation, since the epitaxial growth layer 18 connecting the active layer 13 and the support substrate 11 formed in the dicing line 2 is removed by dicing, the size of the chip is the same as when using an existing SOI wafer. In addition, both the planar structure and the cross-sectional structure are the same. Therefore, no extra area is required to open the isolation oxide film 12, and the active region of the device is not reduced.
In this example, the SOI wafer according to the second embodiment has been described as an example. However, the same semiconductor as when the SOI wafer according to the second embodiment is used when the SOI wafer according to the third to seventh embodiments is used. A device can be obtained.
In addition, the semiconductor device that can be manufactured using the SOI wafer of the present invention can target all of the semiconductor devices manufactured using the existing SOI wafer 100 and can prevent heavy metal contamination. High reliability and high speed can be achieved.

この発明の第１実施例のＳＯＩウェハの要部構成図であり、（ａ）はＳＯＩウェハの平面図、（ｂ）は（ａ）のＡ部拡大図、（ｃ）は（ｂ）のＸ−Ｘ線で切断した断面図BRIEF DESCRIPTION OF THE DRAWINGS It is a principal part block diagram of the SOI wafer of 1st Example of this invention, (a) is a top view of an SOI wafer, (b) is the A section enlarged view of (a), (c) is X of (b). Sectional view cut by -X-ray この発明の第２実施例のＳＯＩウェハの製造方法を示す図であり、（ａ）から（ｅ）は工程順に示した要部工程断面図It is a figure which shows the manufacturing method of the SOI wafer of 2nd Example of this invention, (a) to (e) is principal part process sectional drawing shown in process order この発明の第３実施例のＳＯＩウェハの製造方法を示す図であり、（ａ）と（ｂ）は工程順に示した要部工程断面図It is a figure which shows the manufacturing method of the SOI wafer of 3rd Example of this invention, (a) And (b) is principal part process sectional drawing shown to process order この発明の第４実施例のＳＯＩウェハの製造方法を示す図であり、（ａ）と（ｂ）は工程順に示した要部工程断面図It is a figure which shows the manufacturing method of the SOI wafer of 4th Example of this invention, (a) And (b) is principal part process sectional drawing shown to process order この発明の第５実施例のＳＯＩウェハの製造方法を示す図であり、（ａ）から（ｃ）は工程順に示した要部工程断面図It is a figure which shows the manufacturing method of the SOI wafer of 5th Example of this invention, (a) to (c) is principal part process sectional drawing shown in process order この発明の第６実施例のＳＯＩウェハの製造方法を示す図であり、（ａ）から（ｆ）は工程順に示した製造工程断面図It is a figure which shows the manufacturing method of the SOI wafer of 6th Example of this invention, (a) to (f) is manufacturing process sectional drawing shown to process order この発明の第７実施例のＳＯＩウェハの製造方法を示す図であり、（ａ）と（ｂ）は工程順に示した製造工程断面図It is a figure which shows the manufacturing method of the SOI wafer of 7th Example of this invention, (a) And (b) is manufacturing process sectional drawing shown to process order この発明の第８実施例の半導体装置の製造方法を示す図であり、（ａ）と（ｂ）は工程順に示した要部工程断面図It is a figure which shows the manufacturing method of the semiconductor device of 8th Example of this invention, (a) And (b) is principal part process sectional drawing shown to process order ＣＺウェハの状態を示す図The figure which shows the state of CZ wafer ＣＺウェハで重金属をゲッタリングする状態を示す図The figure which shows the state which getters the heavy metal with the CZ wafer 既存のＳＯＩウェハの内部状態を示す図Diagram showing the internal state of an existing SOI wafer

符号の説明Explanation of symbols

１ＳＯＩウェハ
２ダイシングライン
４、２４、２５開口部
５活性領域
１１、３７、６１支持基板
１２、２２、３５、６２分離酸化膜
１３、２９、３６、６３活性層
１４接続部
１５マスク酸化膜
１６、２３フォトレジスト
１８エピタキシャル成長層
１９ノンドープポリシリコン層
２０ボロンドープポリシリコン層
２１半導体基板
２６ポリシリコン層
２７ストリップヒーター
２８単結晶層
３１半導体基板
３２厚い酸化膜
３３イオン注入
３４酸素
４１ウェル領域
４２ソース領域
４３ドレイン領域
４４ゲート絶縁膜
４５ゲート電極
４６ソース電極
４７ドレイン電極
５１ＣＺウェハ
５２ＤＺ層
５３酸素析出欠陥
５４重金属
６０、１００既存のＳＯＩウェハ DESCRIPTION OF SYMBOLS 1 SOI wafer 2 Dicing line 4, 24, 25 Opening part 5 Active region 11, 37, 61 Support substrate 12, 22, 35, 62 Isolation oxide film 13, 29, 36, 63 Active layer 14 Connection part 15 Mask oxide film 16 , 23 Photoresist 18 Epitaxial growth layer 19 Non-doped polysilicon layer 20 Boron-doped polysilicon layer 21 Semiconductor substrate 26 Polysilicon layer 27 Strip heater 28 Single crystal layer 31 Semiconductor substrate 32 Thick oxide film 33 Ion implantation 34 Oxygen 41 Well region 42 Source region 43 Drain region 44 Gate insulating film 45 Gate electrode 46 Source electrode 47 Drain electrode 51 CZ wafer 52 DZ layer 53 Oxygen precipitation defect 54 Heavy metal 60, 100 Existing SOI wafer

Claims

支持基板と、該支持基板上に配置され、選択的に前記支持基板に達する開口部を有する分離酸化膜と、該分離酸化膜上に配置される活性層と、前記開口部に前記支持基板と前記活性層を接続する半導体部とを有することを特徴とするＳＯＩウェハ。 A support substrate; an isolation oxide film disposed on the support substrate and having an opening selectively reaching the support substrate; an active layer disposed on the isolation oxide film; and the support substrate in the opening. An SOI wafer comprising a semiconductor portion connecting the active layers.

前記開口部が、ダイシングラインとなる領域内に形成されることを特徴とする請求項１に記載のＳＯＩウェハ。 The SOI wafer according to claim 1, wherein the opening is formed in a region serving as a dicing line.

支持基板と、該支持基板上に配置された分離酸化膜と、該分離酸化膜上に配置され、ダイシングラインとなる領域内に溝を有する活性層と、前記溝内に不純物がドープされたポリシリコンと、を有することを特徴とするＳＯＩウェハ。 A support substrate; an isolation oxide film disposed on the support substrate; an active layer disposed on the isolation oxide film and having a groove in a region serving as a dicing line; and a polycrystal doped with impurities in the groove. An SOI wafer comprising silicon.

支持基板上に分離酸化膜を形成し、該分離酸化膜上に活性層を形成する工程と、該活性層と前記分離酸化膜を貫通し、前記支持基板に達するダイシングラインとなる領域内に開口部を形成する工程と、半導体材料で該開口部を埋める工程とを有することを特徴とするＳＯＩウェハの製造方法。 Forming an isolation oxide film on the support substrate, forming an active layer on the isolation oxide film, and opening in a region that forms a dicing line that penetrates the active layer and the isolation oxide film and reaches the support substrate; A method for manufacturing an SOI wafer, comprising: forming a portion; and filling the opening with a semiconductor material.

前記開口部をエピタキシャル成長させたエピタキシャル成長層で埋めることを特徴とする請求項４に記載のＳＯＩウェハの製造方法。 5. The method for manufacturing an SOI wafer according to claim 4, wherein the opening is filled with an epitaxially grown epitaxial layer.

前記開口部をポリシリコンで埋めることを特徴とする請求項４に記載のＳＯＩウェハの製造方法。 The method for manufacturing an SOI wafer according to claim 4, wherein the opening is filled with polysilicon.

支持基板上に分離酸化膜を形成し、ダイシングラインとなる領域内に前記分離酸化膜を貫通し前記支持基板に達する開口部を形成する工程と、前記分離酸化膜上と前記開口部上にポリシリコンを形成する工程と、該ポリシリコンを熱処理し、単結晶化する工程とを有することを特徴とするＳＯＩウェハの製造方法。 Forming an isolation oxide film on the support substrate, forming an opening reaching the support substrate through the isolation oxide film in a region serving as a dicing line; and forming a polycrystal on the isolation oxide film and the opening A method for manufacturing an SOI wafer, comprising: a step of forming silicon; and a step of heat-treating the polysilicon to form a single crystal.

半導体基板のダイシングラインとなる領域以外の箇所に酸素をイオン注入する工程と、該酸素を熱処理で分離酸化膜とする工程とを有することを特徴とするＳＯＩウェハの製造方法。 A method for manufacturing an SOI wafer, comprising: a step of ion-implanting oxygen into a portion other than a region serving as a dicing line of a semiconductor substrate; and a step of using the oxygen as a separation oxide film by heat treatment.

請求項３〜８のいずれかに記載の方法で製作されたＳＯＩウェハに半導体装置を形成する方法において、前記ダイシングラインで囲まれた活性層に半導体素子を形成する工程と、前記スクライブラインに沿って前記ＳＯＩウェハを切断し、半導体チップとする工程とを有することを特徴とする半導体装置の製造方法。 A method of forming a semiconductor device on an SOI wafer manufactured by the method according to claim 3, wherein a step of forming a semiconductor element in an active layer surrounded by the dicing line, and along the scribe line And a step of cutting the SOI wafer into semiconductor chips.