JP2005167275A

JP2005167275A - Semiconductor device

Info

Publication number: JP2005167275A
Application number: JP2005015790A
Authority: JP
Inventors: Yuji Hori; 裕二堀; Tomohiko Shibata; 智彦柴田; Mitsuhiro Tanaka; 光浩田中; Osamu Oda; 修小田
Original assignee: NGK Insulators Ltd
Current assignee: NGK Insulators Ltd
Priority date: 2000-12-07
Filing date: 2005-01-24
Publication date: 2005-06-23

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device composed of a nitride semiconductor including at least one of Al, Ga, and In capable of reducing the dislocation density in an epitaxial-grown semiconductor layer and of being used as a practical device such as FET or HEMT. <P>SOLUTION: An AlN layer whose dislocation density is 10<SP>11</SP>/cm<SP>2</SP>or less and whose half value width in the X-ray rocking curve in (002) plane is 90 sec or less is epitaxial-grown on a substrate 1 as a backing layer 2 and an n-GaN layer is epitaxial-grown on the backing layer 2 as a conductive layer 3, then the dislocation density in the conductive layer 3 is made equal to or less than 10<SP>10</SP>/cm<SP>2</SP>and the half value width in the X-ray rocking curve in (002) plane is made equal to or less than 150 sec. At this time, a misfit dislocation that occurs at the boundary surface between the substrate 1 and the backing layer 2 does not propagate into the backing layer 2 because it twines at the boundary surface. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体素子に関し、詳しくは電界効果トランジスタ（ＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、及びへテロ接合バイポーラトランジスタ（ＨＢＴ）などとして好適に使用することのできる半導体素子に関する。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device that can be suitably used as a field effect transistor (FET), a high electron mobility transistor (HEMT), a heterojunction bipolar transistor (HBT), and the like.

近年、携帯電話や光通信などが発展する中で、高周波特性に優れ、低消費電力型で高出力の電子デバイスに対する需要が急速に増大している。このような用途としては、従来、ＳｉデバイスやＧａＡｓデバイスが用いられてきた。しかし、携帯電話の高性能化や光通信の高速化に伴い、より良い高周波特性で高出力の電子デバイスが望まれている。 In recent years, with the development of mobile phones and optical communications, the demand for electronic devices with excellent high frequency characteristics, low power consumption and high output is rapidly increasing. Conventionally, Si devices and GaAs devices have been used for such applications. However, with higher performance of mobile phones and higher speed of optical communication, electronic devices with better high-frequency characteristics and higher output are desired.

このため、ＧａＡｓ系のＨＥＭＴやシュードモルフイックＨＥＭＴ、ＧａＡｓ系のＨＢＴなどが実用化されている。また、さらに高性能な電子デバイスとして、ＩｎＰ系のＨＥＭＴやＨＢＴなどの電子デバイスが盛んに研究開発されている。 For this reason, GaAs-based HEMTs, pseudomorphic HEMTs, GaAs-based HBTs and the like have been put into practical use. In addition, electronic devices such as InP-based HEMTs and HBTs have been actively researched and developed as higher-performance electronic devices.

しかし、これらのより高性能の電子デバイスの製造にあっては、電子デバイス作製のためのエピタキシャル成長させた半導体層の構造がより複雑になり、またデバイスプロセスもより微細化し、製造コストが高くなるとともに、半導体層を構成する材料系もより高価になるため、これらの材料系にとって代わる新しい材料系が望まれていた。 However, in the manufacture of these higher-performance electronic devices, the structure of the epitaxially grown semiconductor layer for manufacturing the electronic device becomes more complicated, the device process becomes finer, and the manufacturing cost increases. Since the material system constituting the semiconductor layer is also more expensive, a new material system that replaces these material systems has been desired.

このような新しい材料としてＧａＮを用いた電子デバイスが最近注目されている。ＧａＮはバンドギャップが３．３９ｅＶと大きいため、Ｓｉ、ＧａＡｓに比べて絶縁破壊電圧が約一桁大きく、電子飽和ドリフト速度が大きいため、Ｓｉ、ＧａＡｓに比べて電子デバイスとしての性能指数が優れており、高温動作デバイス、高出力デバイス、高周波デバイスとして、エンジン制御、電力変換、移動体通信などの分野で有望視されている。 Electronic devices using GaN as such new materials have recently attracted attention. Since GaN has a large band gap of 3.39 eV, its dielectric breakdown voltage is about an order of magnitude higher than that of Si and GaAs, and its electron saturation drift velocity is higher. Therefore, the figure of merit as an electronic device is superior to Si and GaAs. As high-temperature operation devices, high-power devices, and high-frequency devices, they are promising in fields such as engine control, power conversion, and mobile communication.

特に、Khanら（Appl．Phys．Lett.,63（1993），1214）がＡｌＧａＮ／ＧａＮ系のＨＥＭＴ構造の電子デバイスを実現して以来、世界中で開発が進められている。これらのＧａＮ系の電子デバイスは従来、サファイア基板の上に所定の半導体層をエピタキシャル成長させて作製していた。 In particular, since Khan et al. (Appl. Phys. Lett., 63 (1993), 1214) realized an electronic device with an AlGaN / GaN-based HEMT structure, development has been progressing around the world. These GaN-based electronic devices have been conventionally produced by epitaxially growing a predetermined semiconductor layer on a sapphire substrate.

しかしながら、ＧａＮ系とサファイア基板とは格子不整合が大きいため、格子不整合に伴いエピタキシャル成長させた半導体層と基板の間で発生した転位が前記半導体層中に伝播する。この結果、前記半導体層中には１０^１０／ｃｍ^２台の高密度の転位が存在し、十分な電気的特性が得られないため、電子デバイスの性能向上にも限界があった。 However, since the lattice mismatch between the GaN system and the sapphire substrate is large, dislocations generated between the semiconductor layer epitaxially grown in accordance with the lattice mismatch and the substrate propagate into the semiconductor layer. As a result, there are 10 ¹⁰ / cm ² high-density dislocations in the semiconductor layer, and sufficient electrical characteristics cannot be obtained, so there is a limit to improving the performance of electronic devices.

このように良質の膜が得られないために、電子デバイスを構成するエピタキシャル成長させた半導体層と基板の間に種々のバッファ層を介したり、前記半導体層とできるだけ格子整合するＳｉＣ、ＧａＮおよび各種酸化物を基板として用いたりする方法が試みられているが、前記半導体層中の転位密度を低減するには未だ十分ではない。 Since such a high-quality film cannot be obtained, SiC, GaN, and various kinds of oxides that are lattice-matched with the semiconductor layer as much as possible through various buffer layers between the epitaxially grown semiconductor layer constituting the electronic device and the substrate. Although attempts have been made to use an object as a substrate, it is not yet sufficient to reduce the dislocation density in the semiconductor layer.

また、ＳｉＯ_２などのストライプのマスクを基板上に作製して、半導体層／基板界面で発生したミスフィット転位が、前記マスク上の、横方向にエピタキシャル成長した半導体層部分に伝播することを防止して、前記マスク上において低転位密度の半導体エピタキシャル膜を作製することが試みられている。 Moreover, a stripe mask such as SiO ₂ is formed on the substrate to prevent misfit dislocations generated at the semiconductor layer / substrate interface from propagating to the laterally epitaxially grown semiconductor layer portion on the mask. An attempt has been made to produce a semiconductor dislocation film having a low dislocation density on the mask.

しかしながら、この方法は、プロセスが複雑であり、製造コストが高くなるほか、厚いＧａＮ系の膜を成長させるため、基板が反ってしまい、実際、デバイスプロセスに使用すると大半の基板が割れてしまうという決定的な問題点があり、実用化を妨げている。 However, this method has a complicated process, increases the manufacturing cost, and grows a thick GaN-based film, which causes the substrate to warp. In fact, when used in a device process, most of the substrate is cracked. There are decisive problems that prevent practical use.

本発明は、上記のようなＡｌ、Ｇａ、Ｉｎの少なくとも一つを含む窒化物半導体からなる、エピタキシャル成長させた半導体層中の転位密度を低減し、ＦＥＴやＨＥＭＴなどの実用デバイスとして使用することのできる、前記窒化物半導体からなる半導体素子を提供することを目的とする。 The present invention reduces the dislocation density in an epitaxially grown semiconductor layer made of a nitride semiconductor containing at least one of Al, Ga, and In as described above, and can be used as a practical device such as an FET or HEMT. An object of the present invention is to provide a semiconductor device made of the nitride semiconductor.

上記目的を達成すべく、本発明は、
基板と、この基板上にエピタキシャル成長され、厚さが０．５μｍ以上であって、Ａｌ含有量が５０原子％以上であり、転位密度が１０^１１／ｃｍ^２以下であって、（００２）面におけるＸ線ロッキングカーブにおける半値幅が９０秒以下である第１の窒化物半導体からなる下地層と、この下地層上にエピタキシャル成長された、Ａｌ、Ｇａ、及びＩｎの少なくとも一つを含むとともに、Ａｌ含有量が前記下地層よりも小さく、転位密度が１０^１０／ｃｍ^２以下であって、（００２）面におけるＸ線ロッキングカーブにおける半値幅が１５０秒以下である第２の窒化物半導体からなる導電層とを実質的に具え、
前記基板と前記下地層との界面に発生したミスフィット転位が前記基板と下地層との界面界面で絡まることにより、前記下地層内に伝播せず、前記下地層と前記導電層との界面において、前記下地層と前記導電層との格子定数差に起因して前記下地層の転位が絡まることを特徴とする、半導体素子（第１の半導体素子）に関する。 In order to achieve the above object, the present invention provides:
A substrate, epitaxially grown on the substrate, having a thickness of 0.5 μm or more, an Al content of 50 atomic% or more, a dislocation density of 10 ¹¹ / cm ² or less, and in a (002) plane An underlayer made of a first nitride semiconductor having a half-value width of 90 seconds or less in an X-ray rocking curve, and containing at least one of Al, Ga, and In epitaxially grown on the underlayer, and containing Al A conductive layer made of a second nitride semiconductor, the amount of which is smaller than that of the underlayer, the dislocation density is 10 ¹⁰ / cm ² or less, and the half-value width in the X-ray rocking curve on the (002) plane is 150 seconds or less. And substantially comprising
Misfit dislocations generated at the interface between the substrate and the base layer are entangled at the interface interface between the substrate and the base layer, so that they do not propagate in the base layer, and at the interface between the base layer and the conductive layer. The present invention relates to a semiconductor element (first semiconductor element) characterized in that dislocations of the underlayer are entangled due to a difference in lattice constant between the underlayer and the conductive layer.

また、本発明は、
基板と、この基板上にエピタキシャル成長され、厚さが０．５μｍ以上であって、Ａｌ含有量が５０原子％以上であり、転位密度が１０^１１／ｃｍ^２以下であって、（００２）面におけるＸ線ロッキングカーブにおける半値幅が９０秒以下である第１の窒化物半導体からなる下地層と、この下地層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含むとともに、Ａｌ含有量が前記下地層よりも小さく、転位密度が１０^１０／ｃｍ^２以下であって、（００２）面におけるＸ線ロッキングカーブにおける半値幅が１５０秒以下である第２の窒化物半導体からなるキャリア移動層と、このキャリア移動層上にエピタキシャル成長された前記第２の窒化物半導体よりもバンドギャップの大きい、Ａｌ、Ｇａ、及びＩｎの少なくとも一つを含む第３の窒化物半導体からなるキャリア供給層とを実質的に具え、
前記基板と前記下地層との界面に発生したミスフィット転位が前記界面で絡まることにより、前記下地層内に伝播せず、
前記下地層と前記キャリア移動層との界面において、前記下地層と前記キャリア移動層の格子定数差に起因して前記下地層の転位が絡まることを特徴とする、半導体素子（第２の半導体素子）に関する。 The present invention also provides:
A substrate, epitaxially grown on the substrate, having a thickness of 0.5 μm or more, an Al content of 50 atomic% or more, a dislocation density of 10 ¹¹ / cm ² or less, and in a (002) plane An underlayer made of a first nitride semiconductor having a half-width of 90 seconds or less in an X-ray rocking curve, and containing at least one of Al, Ga, and In epitaxially grown on the underlayer, and an Al content Is a carrier transport layer made of a second nitride semiconductor having a dislocation density of 10 ¹⁰ / cm ² or less and a half-value width in an X-ray rocking curve on the (002) plane of 150 seconds or less. And a small amount of Al, Ga, and In having a larger band gap than the second nitride semiconductor epitaxially grown on the carrier transport layer. Substantially comprises a carrier supply layer made of a third nitride semiconductor containing one Kutomo,
Misfit dislocations generated at the interface between the substrate and the underlayer are entangled at the interface, and do not propagate into the underlayer,
Dislocation of the underlayer is entangled due to a difference in lattice constant between the underlayer and the carrier transfer layer at an interface between the underlayer and the carrier transfer layer. )

さらに、本発明は、
基板と、この基板上にエピタキシャル成長され、厚さが０．５μｍ以上であって、Ａｌ含有量が５０原子％以上であり、転位密度が１０^１１／ｃｍ^２以下であって、（００２）面におけるＸ線ロッキングカーブにおける半値幅が９０秒以下である第１の窒化物半導体からなる下地層と、この下地層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転位密度が１０^１０／ｃｍ^２以下であって、（００２）面におけるＸ線ロッキングカーブにおける半値幅が１５０秒以下である第２の窒化物半導体からなる第１の導電型の第１の導電層と、この第１の導電層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転位密度が１０^１０／ｃｍ^２以下であり、（００２）面におけるＸ線ロッキングカーブにおける半値幅が１５０秒以下である第３の窒化物半導体からなる、前記第１の導電型の第２の導電層と、この第２の導電層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転位密度が１０^１０／ｃｍ^２以下であり、（００２）面におけるＸ線ロッキングカーブにおける半値幅が１５０秒以下である第４の窒化物半導体からなる、前記第１の導電型と反対の第２の導電型の第３の導電層と、この第３の導電層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転位密度が１０^１０／ｃｍ^２以下であり、（００２）面におけるＸ線ロッキングカーブにおける半値幅が１５０秒以下である第５の窒化物半導体からなる、前記第１の導電型の第４の導電層とを実質的に具え、
前記基板と前記下地層との界面に発生したミスフィット転位が前記界面で絡まることにより、前記下地層内に伝播せず、
前記下地層と前記第１の導電層との界面において、前記下地層と前記第1の導電層の格子定数差に起因して前記下地層の転位が絡まることを特徴とする、半導体素子（第３の半導体素子）に関する。 Furthermore, the present invention provides
A substrate, epitaxially grown on the substrate, having a thickness of 0.5 μm or more, an Al content of 50 atomic% or more, a dislocation density of 10 ¹¹ / cm ² or less, and in a (002) plane An underlayer made of a first nitride semiconductor having a half width of 90 seconds or less in an X-ray rocking curve, and at least one of Al, Ga, and In epitaxially grown on the underlayer, and having a dislocation density of 10 a is ^{10 /} cm ² or less, a first conductive type first conductive layer made of a second nitride semiconductor is less than half-value width of 150 seconds in the X-ray rocking curve (002) plane, the second includes Al epitaxially grown first conductive layer, Ga, and at least one of in, the dislocation density is at ¹⁰ 10 / cm ² or less, X line in (002) plane A second conductive layer of the first conductivity type made of a third nitride semiconductor having a half-value width of 150 seconds or less in a king curve, and Al, Ga, and epitaxially grown on the second conductive layer, and The first nitride semiconductor comprising at least one of In, a dislocation density of 10 ¹⁰ / cm ² or less, and a fourth nitride semiconductor having a half-value width of 150 seconds or less in an X-ray rocking curve in the (002) plane. A third conductive layer of a second conductivity type opposite to the first conductivity type, and at least one of Al, Ga, and In epitaxially grown on the third conductive layer and having a dislocation density of 10 ¹⁰ / cm ^{And a} fourth conductive layer of the first conductivity type, which is substantially composed of a fifth nitride semiconductor having a half width in an X-ray rocking curve on the (002) plane of 150 seconds or less. Huh,
Misfit dislocations generated at the interface between the substrate and the underlayer are entangled at the interface, and do not propagate into the underlayer,
Dislocation of the underlayer is entangled due to a lattice constant difference between the underlayer and the first conductive layer at the interface between the underlayer and the first conductive layer. 3 semiconductor device).

本発明者らは、長年、サファイア基板上にＡｌＮ膜をエピタキシャル成長させる研究を行っていた。この研究の過程で、発明者らは、特定の条件でサファイア基板上にＡｌＮ膜をエピタキシャル成長させると、ＡｌＮ膜と基板との間に生じる格子定数差に起因して、ＡｌＮ膜／基板界面に発生したミスフィット転位が界面で絡まり、エピタキシャル膜中に伝播しなくなることを見出した。 For many years, the present inventors have been conducting research on epitaxially growing an AlN film on a sapphire substrate. In the course of this research, the inventors epitaxially grown an AlN film on a sapphire substrate under specific conditions, and this occurred at the AlN film / substrate interface due to the lattice constant difference generated between the AlN film and the substrate. It was found that the misfit dislocations entangled at the interface and do not propagate in the epitaxial film.

したがって、エピタキシャル成長させたＡｌＮ膜中の転位密度を著しく低減できるとともに、結晶性をも向上させることができ、上述したＧａＮ系／基板界面ではこれまで認められなかった、驚くべき現象を見出した。上記のようにして作製したＡｌＮ膜は、転位密度が１０^１１／ｃｍ^２以下であって、Ｘ線ロッキングカーブにおける半値幅が９０秒以下である優れた結晶性を有する。 Therefore, the dislocation density in the epitaxially grown AlN film can be remarkably reduced and the crystallinity can be improved, and a surprising phenomenon that has not been observed at the above-described GaN-based / substrate interface has been found. The AlN film produced as described above has excellent crystallinity with a dislocation density of 10 ¹¹ / cm ² or less and a half-value width in an X-ray rocking curve of 90 seconds or less.

さらに驚くべきことに、上記のＡｌＮ膜上にＧａＮ膜を成膜すると、前記ＡｌＮ膜と前記ＧａＮ膜との間に生じる格子定数差に起因して、前記ＡｌＮ膜内の転位がＡｌＮ膜／ＧａＮ膜界面で絡まり、前記ＧａＮ膜中に伝播しなくなることを見出した。このようにして作製したＧａＮ膜は、転位密度が１０^１０／ｃｍ^２以下であって、Ｘ線ロッキングカーブにおける半値幅は１５０秒以下の優れた結晶性を有する。 Further surprisingly, when a GaN film is formed on the AlN film, dislocations in the AlN film are caused to be AlN film / GaN due to a lattice constant difference generated between the AlN film and the GaN film. It was found that the film interface becomes entangled and no longer propagates into the GaN film. The GaN film thus produced has an excellent crystallinity with a dislocation density of 10 ¹⁰ / cm ² or less and a half-value width in an X-ray rocking curve of 150 seconds or less.

このため、上記のようなＡｌＮ膜を下地層として用い、この下地層上に導電層などを構成する窒化物半導体層をエピタキシャル成長させることにより、前記導電層は前記下地層の高結晶性を引き継いで前記下地層と同様の高結晶性を示すようになるだけでなく、転位密度も低減される。したがって、前記導電層はキャリア移動度などの電気的特性において良好な値を示すようになる。 For this reason, the AlN film as described above is used as a base layer, and the nitride semiconductor layer constituting the conductive layer is epitaxially grown on the base layer, so that the conductive layer inherits the high crystallinity of the base layer. In addition to exhibiting the same high crystallinity as the underlayer, the dislocation density is also reduced. Accordingly, the conductive layer exhibits a good value in electrical characteristics such as carrier mobility.

本発明の半導体素子は、上記のような長年の研究によってなされたものであり、元来有望視されていた、Ａｌ、Ｇａ、及びＩｎの少なくとも一つを含む窒化物半導体から構成される半導体素子として、ＦＥＴ、ＨＥＭＴ及びＨＢＴなどの実用デバイスに好適に使用することができる。 The semiconductor device of the present invention has been made by the above-described research for many years, and was originally regarded as a promising semiconductor device composed of a nitride semiconductor containing at least one of Al, Ga, and In. As above, it can be suitably used for practical devices such as FET, HEMT, and HBT.

なお、上述したように、基板上にＳｉＯ_２などのマスクを作製し、このマスク上に上記窒化物半導体をエピタキシャル成長させた場合においても、この部分において低転位密度のエピタキシャル膜を成長することができ、結果的に本発明の半導体素子に近似した下地層及び導電層などを有する半導体素子を作製することができる。しかしながら、このようにして作製した半導体素子中には、ＳｉＯ_２マスクなどが残留する。 As described above, even when a mask such as SiO _{2 is formed} on the substrate and the nitride semiconductor is epitaxially grown on the mask, an epitaxial film having a low dislocation density can be grown on this portion. As a result, a semiconductor element having a base layer and a conductive layer that are similar to the semiconductor element of the present invention can be manufactured. However, a SiO ₂ mask or the like remains in the semiconductor element thus manufactured.

このような観点より、本発明でいう「実質的に具える」とは、このような半導体素子として不必要な構成要素を含まないことを示すために用いているものである。したがって、このような残留物を含まない本発明の第１の半導体素子、第２の半導体素子及び第３の半導体素子は、上記のようにして形成した残留マスクを含む半導体素子とは異なる。 From this point of view, the term “substantially comprises” as used in the present invention is used to indicate that such a semiconductor element does not include unnecessary components. Therefore, the first semiconductor element, the second semiconductor element, and the third semiconductor element of the present invention that do not include such a residue are different from the semiconductor element that includes the residual mask formed as described above.

なお、第１の半導体素子は、ＦＥＴなどの実用デバイスの好適に用いることができ、第２の半導体素子は、ＨＥＭＴなどの実用デバイスに好適に用いることができる。さらに、第３の半導体素子は、ＨＢＴなどの実用デバイスに好適に用いることができる。 Note that the first semiconductor element can be suitably used for a practical device such as a FET, and the second semiconductor element can be suitably used for a practical device such as a HEMT. Furthermore, the third semiconductor element can be suitably used for practical devices such as HBT.

以上説明したように、本発明の半導体素子は、低転位密度及び高結晶性の下地層に起因した高品質の導電層を有するため、移動度などの電気的特性において優れ、実用デバイスとして使用することのできるＡｌ、Ｇａ、及びＩｎの少なくとも一つを含む半導体窒化物からなる半導体素子を提供することができる。 As described above, since the semiconductor element of the present invention has a high-quality conductive layer due to a low dislocation density and a high crystalline underlayer, it has excellent electrical characteristics such as mobility and is used as a practical device. A semiconductor element made of a semiconductor nitride containing at least one of Al, Ga, and In can be provided.

以下、本発明を発明の実施の形態に即して詳細に説明する。
図１は、本発明の半導体素子（第１の半導体素子）を用いたＦＥＴの一例を示す断面図である。
図１に示すＦＥＴ１０は、基板１と、この基板１上にエピタキシャル成長された第１の窒化物半導体としてＡｌＮからなる下地層２と、この下地層２上にエピタキシャル成長された第２の窒化物半導体としてｎ−ＧａＮからなる導電層３とを含む。さらに、導電層３上において、例えば、Ｔｉ／ＡｌＰｔ／Ａｕの多層構造からなるオーミックコンタクト特性を有するソース電極７及びドレイン電極８が形成されるとともに、例えば、Ｎｉ／Ｐｔ／Ａｕの多層構造からなるショットキーコンタクト特性を有するゲート電極９が形成されている。 Hereinafter, the present invention will be described in detail according to embodiments of the invention.
FIG. 1 is a cross-sectional view showing an example of an FET using the semiconductor element (first semiconductor element) of the present invention.
An FET 10 shown in FIG. 1 includes a substrate 1, a base layer 2 made of AlN as a first nitride semiconductor epitaxially grown on the substrate 1, and a second nitride semiconductor epitaxially grown on the base layer 2. and a conductive layer 3 made of n-GaN. Further, on the conductive layer 3, for example, a source electrode 7 and a drain electrode 8 having an ohmic contact characteristic having a multilayer structure of Ti / AlPt / Au are formed, and for example, having a multilayer structure of Ni / Pt / Au. A gate electrode 9 having Schottky contact characteristics is formed.

図１に示すＦＥＴ１０において、下地層２を構成するＡｌＮは転位密度が１０^１１／ｃｍ^２以下であることが必要であり、さらには１０^１０／ｃｍ^２以下であることが好ましい。これによって、図１に示すＦＥＴ１０の導電層３中の転位密度を１０^１０／ｃｍ^２以下、好ましくは１０^９／ｃｍ^２以下まで低減させることができ、キャリア移動度などの電気的特性を良好な状態にすることができる。 In the FET 10 shown in FIG. 1, AlN constituting the underlayer 2 needs to have a dislocation density of 10 ¹¹ / cm ² or less, and more preferably 10 ¹⁰ / cm ² or less. Thereby, the dislocation density in the conductive layer 3 of the FET 10 shown in FIG. 1 can be reduced to 10 ¹⁰ / cm ² or less, preferably 10 ⁹ / cm ² or less, and electrical characteristics such as carrier mobility are good. Can be in a state.

また、転位密度は少ないほど好ましく、現状においては１０^８／ｃｍ^２まで低減することができる。 Further, the lower the dislocation density, the better. Currently, the dislocation density can be reduced to 10 ⁸ / cm ² .

また、下地層２を構成するＡｌＮの結晶性は（００２）面におけるＸ線ロッキングカーブにおける半値幅が９０秒以下であることが必要であり、さらには５０秒以下であることが好ましい。これによって、導電層３も下地層２の結晶性を引き継ぎ、上記同様にＸ線ロッキングカーブにおける半値幅で１５０秒以下、好ましくは１００秒以下の結晶性を示すようになる。 Further, the crystallinity of AlN constituting the underlayer 2 requires that the half width in the X-ray rocking curve on the (002) plane be 90 seconds or less, and more preferably 50 seconds or less. As a result, the conductive layer 3 also inherits the crystallinity of the underlayer 2 and exhibits a crystallinity of 150 seconds or less, preferably 100 seconds or less, in the half-value width in the X-ray rocking curve as described above.

したがって、導電層３は低転位密度であるとともに、高い結晶性を有し、高品質な状態に形成することができるため、極めて高い移動度を有する。 Therefore, the conductive layer 3 has a low dislocation density, high crystallinity, and can be formed in a high quality state, and thus has extremely high mobility.

上記のようなＡｌＮは、例えば、トリメチルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ_３）を供給原料として用いることにより、ＭＯＣＶＤ法によって好ましくは１１００℃以上、さらに好ましくは１２００℃以上に加熱することによって形成することができる。 The above AlN is formed, for example, by using trimethylaluminum (TMA) and ammonia (NH ₃ ) as a feedstock, and heating by MOCVD method to preferably 1100 ° C. or higher, more preferably 1200 ° C. or higher. be able to.

従来の半導体素子における下地層は、Ａｌを含まないＧａＮから構成されており、その形成温度は１０００℃以上、１１００℃未満である。これに対して、本発明の半導体素子における下地層は、少なくともＡｌを含む窒化物半導体から構成されている。そして、この窒化物半導体中のＡｌ含有量は、５０原子％以上であることが好ましく、さらには上述したようにＡｌＮであることが好ましい。 The underlayer in the conventional semiconductor element is made of GaN that does not contain Al, and its formation temperature is 1000 ° C. or higher and lower than 1100 ° C. On the other hand, the base layer in the semiconductor element of the present invention is made of a nitride semiconductor containing at least Al. The Al content in the nitride semiconductor is preferably 50 atomic% or more, and more preferably AlN as described above.

また、下地層の形成温度は、上述したように１１００℃以上であることが好ましく、上述した従来の半導体素子における下地層の形成温度と比較して極めて高い。すなわち、ＭＯＣＶＤ法において従来と全く異なる条件を採用することによって、本発明の条件を満足する下地層を形成することができる。なお、本願発明における「形成温度」とは、前記下地層を形成する際の基板の温度である。 Further, the formation temperature of the underlayer is preferably 1100 ° C. or higher as described above, and is extremely higher than the formation temperature of the underlayer in the conventional semiconductor element described above. That is, by adopting completely different conditions in the MOCVD method, it is possible to form an underlayer that satisfies the conditions of the present invention. The “formation temperature” in the present invention is the temperature of the substrate when the underlayer is formed.

また、下地層の形成温度の上限については特に限定されるものではないが、好ましくは１２５０℃である。これによって、下地層を構成する窒化物半導体の材料組成などに依存した表面の荒れ、さらには下地層内における組成成分の拡散を効果的に抑制することができる。これによって、前記下地層を構成する窒化物半導体の材料組成によらずに、前記下地層の結晶性を良好な状態に保持することが可能となるとともに、表面の荒れに起因する導電層の結晶性の劣化を効果的に防止することができる。 The upper limit of the formation temperature of the underlayer is not particularly limited, but is preferably 1250 ° C. As a result, it is possible to effectively suppress surface roughness depending on the material composition of the nitride semiconductor constituting the underlayer, and further, diffusion of composition components in the underlayer. This makes it possible to maintain the crystallinity of the underlying layer in a good state regardless of the material composition of the nitride semiconductor that constitutes the underlying layer, and to crystallize the conductive layer due to surface roughness. Deterioration can be effectively prevented.

なお、結晶性向上の観点から、下地層２の膜厚は大きいほど好ましいが、膜厚が大きくなり過ぎるとクラックの発生や剥離などが生じる。したがって、下地層２の膜厚は０．５μｍ以上に設定し、さらには１μｍ〜３μｍであることが好ましい。 In addition, from the viewpoint of improving crystallinity, it is preferable that the film thickness of the underlayer 2 is large. Therefore, the film thickness of the underlayer 2 is set to 0.5 μm or more, and more preferably 1 μm to 3 μm.

基板１は、サファイア単結晶、ＺｎＯ単結晶、ＬｉＡｌＯ_２単結晶、ＬｉＧａＯ_２単結晶、ＭｇＡｌ_２Ｏ_４単結晶、ＭｇＯ単結晶などの酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶などのIV族あるいはIV−IV族単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶、及びＡｌＧａＮ単結晶などのIII−Ｖ族単結晶、ＺｒＢ_２などのホウ化物単結晶などの、公知の基板材料から構成することができる。 The substrate 1 is a group IV such as sapphire single crystal, ZnO single crystal, LiAlO ₂ single crystal, LiGaO ₂ single crystal, MgAl ₂ O ₄ single crystal, MgO single crystal, etc., Si single crystal, SiC single crystal, etc. Or composed of known substrate materials such as group IV-IV single crystal, GaAs single crystal, AlN single crystal, GaN single crystal, III-V single crystal such as AlGaN single crystal, boride single crystal such as ZrB ₂ can do.

特にサファイア単結晶基板を用いる場合については、下地層２を形成すべき主面に対して表面窒化処理を施すことが好ましい。前記表面窒化処理は、前記サファイア単結晶基板をアンモニアなどの窒素含有雰囲気中に配置し、所定時間加熱することによって実施する。そして、窒素濃度や窒化温度、窒化時間を適宜に制御することによって、前記主面に形成される窒化層の厚さを制御する。 In particular, when a sapphire single crystal substrate is used, it is preferable to subject the main surface on which the underlayer 2 is to be formed to surface nitriding. The surface nitriding treatment is performed by placing the sapphire single crystal substrate in a nitrogen-containing atmosphere such as ammonia and heating it for a predetermined time. Then, the thickness of the nitride layer formed on the main surface is controlled by appropriately controlling the nitrogen concentration, nitriding temperature, and nitriding time.

このようにして表面窒化層が形成されたサファイア単結晶基板を用いれば、その主面上に直接的に形成される下地層２の結晶性をさらに向上させることができる。さらに、より厚く、例えば上述した好ましい厚さの上限値である３μｍまで、特別な成膜条件を設定することなく、クラックの発生や剥離を生じることなく簡易に厚くすることができる。したがって、導電層３のさらなる高結晶化を図ることができ、それらの層中の転位量をさらに低減することができる。 If the sapphire single crystal substrate having the surface nitride layer formed in this way is used, the crystallinity of the underlayer 2 directly formed on the main surface can be further improved. Furthermore, it can be made thicker easily, for example, up to 3 μm, which is the upper limit value of the preferable thickness described above, without setting special film forming conditions and without causing cracks or peeling. Therefore, further high crystallization of the conductive layer 3 can be achieved, and the amount of dislocations in these layers can be further reduced.

また、この場合において、下地層２を形成する際の温度を、上記好ましい温度範囲において１２００℃以下、あるいは１１５０℃程度まで低減しても、その結晶性を十分に高く維持することができ、例えば、１０^１０／ｃｍ^２以下の転位密度を簡易に実現することができる。 In this case, the crystallinity can be maintained sufficiently high even when the temperature at which the underlayer 2 is formed is reduced to about 1200 ° C. or less or about 1150 ° C. within the above preferred temperature range. A dislocation density of 10 ¹⁰ / cm ² or less can be easily realized.

さらに、上述した表面窒化層上に下地層２を形成することにより、その厚さを大きくしても剥離やクラックが発生しにくくなる。このため、成膜条件などに依存することなく、例えば上述したような３μｍ程度まで簡易に厚く形成することができる。したがって、下地層２の、表面窒化層に起因した結晶性の向上と、厚さ増大による結晶性の向上との相乗効果によって、その結晶性はさらに向上し、転位密度をより低減させることができる。 Furthermore, by forming the underlayer 2 on the surface nitride layer described above, peeling and cracking are less likely to occur even if the thickness is increased. For this reason, it is possible to easily form a thick film up to, for example, about 3 μm as described above without depending on the film forming conditions. Therefore, the crystallinity is further improved and the dislocation density can be further reduced by the synergistic effect of the improvement in crystallinity due to the surface nitride layer of the underlayer 2 and the improvement in crystallinity due to the increase in thickness. .

前記表面窒化層は、比較的に薄く、例えば１ｎｍ以下に形成する、又は比較的厚く、例えば、前記主面から１ｎｍの深さにおける窒素含有量が２原子％以上となるように厚く形成することが好ましい。 The surface nitrided layer is relatively thin, for example, formed to be 1 nm or less, or relatively thick, for example, thick so that the nitrogen content at a depth of 1 nm from the main surface is 2 atom% or more. Is preferred.

また、下地層を厚く形成する場合、この厚膜化に起因して下地層内に引張応力が発生し、この結果、下地層内においてクラックが発生する場合がある。このような場合においては、下地層を構成する第１の窒化物半導体の成分含有量を、基板側から導電層側に向かって連続的又はステップ状に変化させることが好ましい。これによって、下地層内の格子定数を導電層の格子定数及び基板１の格子定数に対して任意に制御することができる。したがって、下地層内に発生する引張応力の大きさを減少させることができ、下地層におけるクラックの発生を効果的に防止することができる。 In addition, when the base layer is formed thick, tensile stress is generated in the base layer due to the thickening, and as a result, cracks may be generated in the base layer. In such a case, it is preferable to change the component content of the first nitride semiconductor constituting the underlayer continuously or stepwise from the substrate side toward the conductive layer side. Thus, the lattice constant in the underlayer can be arbitrarily controlled with respect to the lattice constant of the conductive layer and the lattice constant of the substrate 1. Therefore, the magnitude of the tensile stress generated in the underlayer can be reduced, and the generation of cracks in the underlayer can be effectively prevented.

例えば、図１に示すように、導電層３がｎ−ＧａＮから構成されている場合は、下地層２をＡｌＧａＮから構成する。そして、導電層側に向かってＡｌ含有量が減少し、Ｇａ含有量が増大するように、ＡｌＧａＮ中の成分組成を変化させることができる。 For example, as shown in FIG. 1, when the conductive layer 3 is made of n-GaN, the base layer 2 is made of AlGaN. And the component composition in AlGaN can be changed so that the Al content decreases toward the conductive layer side and the Ga content increases.

また、本発明の半導体素子は、上述したようなＳｉＯ_２マスクなどを用いていないため、その反りを大幅に低減することができる。具体的には、２インチ（≒５ｃｍ）の基板を用いた場合、その全体の反りは１００μｍ以下、さらには５０μｍ以下まで低減することができる。 Further, since the semiconductor element of the present invention does not use the above-described SiO ₂ mask or the like, the warpage can be greatly reduced. Specifically, when a 2 inch (≈5 cm) substrate is used, the overall warpage can be reduced to 100 μm or less, and further to 50 μm or less.

図２は、本発明の半導体素子（第２の半導体素子）を用いたＨＥＭＴの一例を示す断面図である。なお、図１に示すＦＥＴ１０と同様の部分については、同じ数字を用いて示している。 FIG. 2 is a cross-sectional view showing an example of a HEMT using the semiconductor element (second semiconductor element) of the present invention. In addition, about the part similar to FET10 shown in FIG. 1, it has shown using the same number.

図２に示すＨＥＭＴ２０は、基本的に導電層の代わりにｉ−ＧａＮ層からなるキャリア移動層３を有し、このキャリア移動層３上に第３の窒化物半導体としてｎ−ＡｌＧａＮからなるキャリア供給層４を有している点で、図１に示すＦＥＴ１０と異なっている。したがって、下地層に要求される特性は上記と同様であり、下地層自体も上記同様にして形成することができる。なお、この場合において、キャリア供給層４からキャリア移動層３に供給されたキャリアは、キャリア移動層３の、キャリア供給層４に隣接した表面層部分を移動する。 The HEMT 20 shown in FIG. 2 basically has a carrier transfer layer 3 made of an i-GaN layer instead of a conductive layer, and a carrier supply made of n-AlGaN as a third nitride semiconductor on the carrier transfer layer 3. It differs from the FET 10 shown in FIG. 1 in that it has a layer 4. Therefore, the characteristics required for the underlayer are the same as described above, and the underlayer itself can be formed in the same manner as described above. In this case, the carriers supplied from the carrier supply layer 4 to the carrier transfer layer 3 move in the surface layer portion of the carrier transfer layer 3 adjacent to the carrier supply layer 4.

また、下地層２内のクラックを抑制するために、下地層２を構成する成分含有量、基板１側からキャリア移動層３側に向かって連続的又はステップ状に変化させることが好ましい。 In order to suppress cracks in the underlayer 2, it is preferable to change the component content constituting the underlayer 2 continuously or stepwise from the substrate 1 side toward the carrier moving layer 3 side.

さらに、図２に示すＨＥＭＴを構成する半導体素子についても、ＳｉＯ_２マスクなどを用いていないため、２インチ（≒５ｃｍ）の基板を用いた場合、反りの大きさを１００μｍ以下、さらには５０μｍ以下まで低減することができる。 Further, since the semiconductor element constituting the HEMT shown in FIG. 2 does not use a SiO ₂ mask or the like, when a 2 inch (≈5 cm) substrate is used, the warp size is 100 μm or less, and further 50 μm or less. Can be reduced.

図３は、本発明の半導体素子（第３の半導体素子）を用いたＨＢＴの一例を示す断面図である。なお、図１に示すＦＥＴ１０と同様の部分については、同じ数字を用いて示している。 FIG. 3 is a cross-sectional view showing an example of an HBT using the semiconductor element (third semiconductor element) of the present invention. In addition, about the part similar to FET10 shown in FIG. 1, it has shown using the same number.

図３に示すＨＢＴ３０は、基板１上に、この基板１上にエピタキシャル成長された第１の窒化物半導体としてＡｌＮからなる下地層２と、この下地層２上にエピタキシャル成長された、第２の窒化物半導体としてｎ−ＧａＮからなる第１の導電型の第１の導電層１３とを含む。 The HBT 30 shown in FIG. 3 has a base layer 2 made of AlN as a first nitride semiconductor epitaxially grown on the substrate 1 and a second nitride epitaxially grown on the base layer 2 on the substrate 1. And a first conductive layer 13 of the first conductivity type made of n-GaN as a semiconductor.

さらに、第１の導電層１３上にエピタキシャル成長された第３の窒化物半導体として、同じくｎ−ＧａＮからなる第１の導電型の第２の導電層１４と、この第２の導電層１４上にエピタキシャル成長された第４の窒化物半導体として、ｐ^＋−ＧａＮの第２の導電型の第３の導電層１５とを含む。また、この第３の導電層１５上にエピタキシャル成長された第５の窒化物半導体として、ｎ^＋−ＡｌＧａＮの第１の導電型の第４の導電層１６を含んでいる。したがって、図３に示すＨＢＴ３０は、ｎｐｎ型接合の半導体素子から構成されている。 Furthermore, as a third nitride semiconductor epitaxially grown on the first conductive layer 13, a second conductive layer 14 of the first conductivity type, also made of n-GaN, and on the second conductive layer 14 The fourth nitride semiconductor epitaxially grown includes a third conductive layer 15 of the second conductivity type of p ⁺ -GaN. Further, the fourth conductive layer 16 of the first conductivity type of n ⁺ -AlGaN is included as the fifth nitride semiconductor epitaxially grown on the third conductive layer 15. Therefore, the HBT 30 shown in FIG. 3 is composed of an npn junction semiconductor element.

また、第１の導電層１３の露出した表面には、Ｔｉ／Ａｌ／Ｐｔ／Ａｕからなるコレクタ電極１８が形成されており、第３の導電層１５の露出した表面にはＮｉ／Ｐｔ／Ａｕからなるベース電極１７が形成されている。そして、第４の導電層１６上には、同じくＴｉ／Ａｌ／Ｐｔ／Ａｕからなるエミッタ電極１９が形成されている。 A collector electrode 18 made of Ti / Al / Pt / Au is formed on the exposed surface of the first conductive layer 13, and Ni / Pt / Au is formed on the exposed surface of the third conductive layer 15. A base electrode 17 made of is formed. On the fourth conductive layer 16, an emitter electrode 19 made of Ti / Al / Pt / Au is formed.

この場合においても、下地層に要求される特性は上記と同様であり、下地層自体も上記同様にして形成することができる。そして、このような下地層を有することにより、第１〜第４の導電層も転位密度が１０^１０／ｃｍ^２以下、好ましくは１０^９／ｃｍ^２以下で、（００２）面におけるＸ線ロッキングカーブにおける半値幅が９０秒以下、好ましくは５０秒以下の結晶性を有し、高品質化される。したがって、キャリア移動度などの電気的特性が良好となる。 Also in this case, the characteristics required for the underlayer are the same as described above, and the underlayer itself can be formed in the same manner as described above. And by having such a foundation layer, the first to fourth conductive layers also have a dislocation density of 10 ¹⁰ / cm ² or less, preferably 10 ⁹ / cm ² or less, and an X-ray rocking curve in the (002) plane. Has a crystallinity of 90 seconds or less, preferably 50 seconds or less, and the quality is improved. Therefore, electrical characteristics such as carrier mobility are improved.

また、下地層及び導電層を構成する窒化物半導体間の格子定数差が大きくなる場合は、これらの層にクラックが発生する場合があるため、上記同様にして、下地層を構成する成分含有量を基板側から導電層側に向かって連続的又はステップ状に変化させることが好ましい。 In addition, if the difference in lattice constant between the nitride semiconductors constituting the underlayer and the conductive layer is large, cracks may occur in these layers. Is preferably changed continuously or stepwise from the substrate side toward the conductive layer side.

さらに、図３に示すＨＢＴを構成する半導体素子についても、ＳｉＯ_２マスクなどを用いていないため、２インチ（≒５ｃｍ）の基板を用いた場合、反りの大きさを１００μｍ以下、さらには５０μｍ以下まで低減することができる。 Further, since the semiconductor element constituting the HBT shown in FIG. 3 does not use a SiO ₂ mask or the like, when a 2 inch (≈5 cm) substrate is used, the warpage is 100 μm or less, and further 50 μm or less. Can be reduced.

なお、本発明における窒化物半導体は、Ａｌ、Ｇａ、及びＩｎの少なくとも一つを含むことが必要であるが、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｚｎ、Ｂｅ、Ｐ、及びＢなどの添加元素を含有することもできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。 Note that the nitride semiconductor in the present invention needs to contain at least one of Al, Ga, and In, but if necessary, addition of Ge, Si, Mg, Zn, Be, P, B, etc. It can also contain elements. Furthermore, it is possible to include not only elements added intentionally but also trace elements that are inevitably taken in depending on the film forming conditions and the like, as well as trace impurities contained in the raw materials and reaction tube materials.

また、図１に示すような本発明の半導体発光素子は、下地層及び導電層について上述した要件を満足する限りにおいて、通常の方法にしたがって製造することができる。 Further, the semiconductor light emitting device of the present invention as shown in FIG. 1 can be manufactured according to a usual method as long as the above-described requirements for the underlayer and the conductive layer are satisfied.

（実施例１）
２インチ径の厚さ４３０μｍのサファイア基板をＨ₂ＳＯ₄＋Ｈ₂Ｏ₂で前処理した後、ＭＯＣＶＤ装置の中に設置した。ＭＯＣＶＤ装置には、ガス系としてＮＨ₃系、ＴＭＡ、ＴＭＧ、ＳｉＨ₄が取り付けてある。Ｈ₂を流速１ｍ／ｓｅｃで流しながら、基板を１２００℃まで昇温した。その後、ＮＨ_３ガスを水素キャリアガスとともに５分間流し、前記基板の主面を窒化させた。なお、ＥＳＣＡによる分析の結果、この表面窒化処理によって、前記主面には窒化層が形成されており、前記主面から深さ１ｎｍにおける窒素含有量が７原子％であることが判明した。 (Example 1)
A sapphire substrate having a diameter of 2 inches and a thickness of 430 μm was pretreated with H ₂ SO ₄ + H ₂ O ₂ and then placed in an MOCVD apparatus. In the MOCVD apparatus, NH ₃ type, TMA, TMG, and SiH ₄ are attached as gas systems. The substrate was heated to 1200 ° C. while flowing H ₂ at a flow rate of 1 m / sec. Thereafter, NH ₃ gas was flowed together with hydrogen carrier gas for 5 minutes to nitride the main surface of the substrate. As a result of analysis by ESCA, it was found that a nitride layer was formed on the main surface by this surface nitriding treatment, and the nitrogen content at a depth of 1 nm from the main surface was 7 atomic%.

次いで、ＴＭＡ及びＮＨ₃を合計して流速１０ｍ／ｓｅｃで流して、下地層としてのＡｌＮ層を厚さ１μｍまでエピタキシャル成長させた。このＡｌＮ層の転位密度は８×１０^９／ｃｍ^２であり、（００２）面におけるＸ線回折ロッキングカーブの半値幅は９０秒であり、良質のＡｌＮ層であることがわかった。さらに、表面平坦性を確認したところ、５μｍ範囲におけるＲａが２Åであり、極めて平坦な表面を有することが判明した。 Next, TMA and NH ₃ were combined and flowed at a flow rate of 10 m / sec, and an AlN layer as an underlayer was epitaxially grown to a thickness of 1 μm. The dislocation density of this AlN layer was 8 × 10 ⁹ / cm ² , and the half-value width of the X-ray diffraction rocking curve on the (002) plane was 90 seconds, indicating that the AlN layer was a good quality AlN layer. Furthermore, when the surface flatness was confirmed, Ra in the 5 μm range was 2%, and it was found that the surface had an extremely flat surface.

次いで、ＴＭＧ、ＮＨ_３、及びＳｉＨ_４を合計して流速１ｍ／ｓｅｃで流して、導電層としてのＳｉをドープしたｎ−ＧａＮ層を厚さ１０μｍにエピタキシャル成長させた。このｎ−ＧａＮ層の転位密度は２×１０^８／ｃｍ^２であり、（００２）面におけるＸ線ロッキングカーブの半値幅は１２０秒であった。また、キャリア濃度は８×１０^１６／ｃｍ^３であり、室温における移動度は８００ｃｍ^２／Ｖ・ｓｅｃであった。 Next, TMG, NH ₃ , and SiH ₄ were combined and flowed at a flow rate of 1 m / sec, and an n-GaN layer doped with Si as a conductive layer was epitaxially grown to a thickness of 10 μm. The dislocation density of this n-GaN layer was 2 × 10 ⁸ / cm ² , and the half width of the X-ray rocking curve on the (002) plane was 120 seconds. The carrier concentration was 8 × 10 ¹⁶ / cm ³ and the mobility at room temperature was 800 cm ² / V · sec.

成長終了後、ｎ−ＧａＮ層表面にＴｉ／Ａｌ／Ｐｔ／Ａｕからなるソース／ドレイン電極を形成するともに、Ｎｉ／Ｐｔ／Ａｕからなるゲート電極を形成した。なお、ゲート長及びゲート幅は、それぞれ０．５μｍ及び７０μｍとなるようにした。 After the growth, a source / drain electrode made of Ti / Al / Pt / Au was formed on the n-GaN layer surface, and a gate electrode made of Ni / Pt / Au was formed. Note that the gate length and the gate width were set to 0.5 μm and 70 μm, respectively.

得られたＦＥＴの高周波特性を評価したところ、カットオフ周波数ｆｔ＝３０ＧＨｚなる特性が得られ、優れた高周波特性を有することが判明した。 When the high frequency characteristics of the obtained FET were evaluated, it was found that a characteristic with a cut-off frequency ft = 30 GHz was obtained, and that the FET had excellent high frequency characteristics.

（実施例２）
実施例１と同様にして、サファイア基板の表面窒化処理を実施した後、転位密度８×１０^９／ｃｍ^２、（００２）面におけるＸ線ロッキングカーブにおける半値幅９０秒の、下地層としてのＡｌＮ層をエピタキシャル成長させた後、転位密度２×１０^８／ｃｍ^２、（００２）面におけるＸ線ロッキングカーブの半値幅１２０秒の、キャリア移動層としてのｉ−ＧａＮ層をエピタキシャル成長させた。 (Example 2)
In the same manner as in Example 1, after nitriding the surface of the sapphire substrate, AlN as an underlayer having a dislocation density of 8 × 10 ⁹ / cm ² and a half width of 90 seconds in the X-ray rocking curve on the (002) plane After the layer was epitaxially grown, an i-GaN layer as a carrier transfer layer having a dislocation density of 2 × 10 ⁸ / cm ² and a half width of 120 seconds of the X-ray rocking curve on the (002) plane was epitaxially grown.

次いで、ＴＭＡ、ＴＭＧ、及びＮＨ_３を合計して流速３ｍ／ｓｅｃで流しながら、キャリア供給層としてのｎ−ＡｌＧａＮ層をｉ−ＧａＮ層上にエピタキシャル成長させた。 Next, while adding TMA, TMG, and NH ₃ at a flow rate of 3 m / sec, an n-AlGaN layer as a carrier supply layer was epitaxially grown on the i-GaN layer.

成長終了後、ｎ−ＡｌＧａＮ層表面にＴｉ／Ａｌ／Ｐｔ／Ａｕからなるソース／ドレイン電極を形成するともに、Ｎｉ／Ｐｔ／Ａｕからなるゲート電極を形成した。なお、ゲート長及びゲート幅は、それぞれ０．５μｍ及び７０μｍとなるようにした。 After the growth, a source / drain electrode made of Ti / Al / Pt / Au was formed on the surface of the n-AlGaN layer, and a gate electrode made of Ni / Pt / Au was formed. Note that the gate length and the gate width were set to 0.5 μm and 70 μm, respectively.

また、得られたＨＥＭＴの室温における移動度を測定したところ、２０００ｃｍ^２／Ｖ・ｓｅｃであることが判明した。また、高周波特性を評価したところ、カットオフ周波数ｆｔ＝６０ＧＨｚなる特性が得られ、優れた高周波特性を有することが判明した。 Further, when the mobility of the obtained HEMT at room temperature was measured, it was found to be 2000 cm ² / V · sec. Further, when the high frequency characteristics were evaluated, it was found that a characteristic with a cut-off frequency ft = 60 GHz was obtained, and that the high frequency characteristics were excellent.

以上、実施例１及び２より、本発明の半導体素子から構成されるＦＥＴ及びＨＥＭＴは、キャリア濃度及び移動度などにおいて優れた電気的特性を示すとともに、この電気的特性に基づいて優れた高周波特性を示すことが分かる。すなわち、本発明によれば、ＦＥＴ及びＨＥＭＴの実用デバイスとして使用することのできる、Ａｌ及びＧａの少なくとも一つを含む窒化物半導体からなる、半導体素子を提供することができる。 As described above, from Examples 1 and 2, FETs and HEMTs composed of the semiconductor elements of the present invention exhibit excellent electrical characteristics in terms of carrier concentration and mobility, and excellent high frequency characteristics based on these electrical characteristics. It can be seen that That is, according to the present invention, it is possible to provide a semiconductor element made of a nitride semiconductor containing at least one of Al and Ga, which can be used as a practical device for FETs and HEMTs.

以上、具体例を挙げながら、本発明を発明の実施の形態に即して詳細に説明してきたが、本発明は上記内容に限定されるものではなく、各層の厚さ、組成、及びキャリア濃度などについては、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。 As described above, the present invention has been described in detail according to the embodiments of the present invention with specific examples, but the present invention is not limited to the above contents, and the thickness, composition, and carrier concentration of each layer. Various modifications and changes can be made without departing from the scope of the present invention.

また、積層構造においても、図２示すＨＥＭＴのキャリア移動層３とキャリア供給層４との間に、Ｓｉの拡散を防止するためのスペーサー層としてのｉ−ＡｌＧａＮ層を挿入することもできる。また、キャリア供給層４上に電極のコンタクト抵抗を低減するための、コンタクト層としてのｎ−ＧａＮ層などを積層することもできる。さらには、キャリア供給層４とコンタクト層との間にＳｉの拡散を防止すべくバリア層を挿入することもできる。 Also in the laminated structure, an i-AlGaN layer as a spacer layer for preventing diffusion of Si can be inserted between the carrier moving layer 3 and the carrier supply layer 4 of the HEMT shown in FIG. Further, an n-GaN layer as a contact layer for reducing the contact resistance of the electrode can be laminated on the carrier supply layer 4. Furthermore, a barrier layer may be inserted between the carrier supply layer 4 and the contact layer to prevent Si diffusion.

さらに、図３に示すＨＢＴにおいては、ｎｐｎ型接合の半導体素子から構成されているが、各窒化物半導体層の導電型を入れ替えて、ｐｎｐ型接合の半導体素子から構成することもできる。また、下地層２上の各層の結晶性をさらに向上させる目的で、下地層２と導電層１３との間などにおいて、温度、流量、圧力、原料供給量、及び添加ガスなどの成膜条件を変化させて、バッファ層やひずみ超格子などの多層積層膜を挿入することもできる。 Further, the HBT shown in FIG. 3 is composed of an npn junction semiconductor element, but may be composed of a pnp junction semiconductor element by switching the conductivity type of each nitride semiconductor layer. Further, for the purpose of further improving the crystallinity of each layer on the underlayer 2, film forming conditions such as temperature, flow rate, pressure, raw material supply amount, and additive gas are set between the underlayer 2 and the conductive layer 13. It is also possible to insert a multilayer laminated film such as a buffer layer or a strained superlattice by changing.

本発明の半導体素子を用いたＦＥＴの一例を示す断面図である。It is sectional drawing which shows an example of FET using the semiconductor element of this invention. 本発明の半導体素子を用いたＨＥＭＴの一例を示す断面図である。It is sectional drawing which shows an example of HEMT using the semiconductor element of this invention. 本発明の半導体素子を用いたＨＢＴの一例を示す断面図である。It is sectional drawing which shows an example of HBT using the semiconductor element of this invention.

符号の説明Explanation of symbols

１基板、２下地層、３導電層（キャリア移動層）、４キャリア供給層、７ソース電極、８，１８ドレイン電極、９ゲート電極、１３第１の導電層、１４第２の導電層、１５第３の導電層、１６第４の導電層、１０ＦＥＴ、１７ベース電極、１８コレクタ電極、１９エミッタ電極、２０ＨＥＭＴ、３０ＨＢＴ DESCRIPTION OF SYMBOLS 1 Board | substrate, 2 Underlayer, 3 Conductive layer (carrier moving layer), 4 Carrier supply layer, 7 Source electrode, 8, 18 Drain electrode, 9 Gate electrode, 13 1st conductive layer, 14 2nd conductive layer, 15 Third conductive layer, 16 Fourth conductive layer, 10 FET, 17 Base electrode, 18 Collector electrode, 19 Emitter electrode, 20 HEMT, 30 HBT

Claims

基板と、この基板上にエピタキシャル成長され、厚さが０．５μｍ以上であって、Ａｌ含有量が５０原子％以上であり、転位密度が１０^１１／ｃｍ^２以下であって、（００２）面におけるＸ線ロッキングカーブにおける半値幅が９０秒以下である第１の窒化物半導体からなる下地層と、この下地層上にエピタキシャル成長された、Ａｌ、Ｇａ、及びＩｎの少なくとも一つを含むとともに、Ａｌ含有量が前記下地層よりも小さく、転位密度が１０^１０／ｃｍ^２以下であって、（００２）面におけるＸ線ロッキングカーブにおける半値幅が１５０秒以下である第２の窒化物半導体からなる導電層とを実質的に具え、
前記基板と前記下地層との界面に発生したミスフィット転位が前記基板と下地層との界面で絡まることにより、前記下地層内に伝播せず、
前記下地層と前記導電層との界面において、前記下地層と前記導電層との格子定数差に起因して前記下地層の転位が絡まることを特徴とする、半導体素子。 A substrate, epitaxially grown on the substrate, having a thickness of 0.5 μm or more, an Al content of 50 atomic% or more, a dislocation density of 10 ¹¹ / cm ² or less, and in a (002) plane An underlayer made of a first nitride semiconductor having a half-value width of 90 seconds or less in an X-ray rocking curve, and containing at least one of Al, Ga, and In epitaxially grown on the underlayer, and containing Al A conductive layer made of a second nitride semiconductor, the amount of which is smaller than that of the underlayer, the dislocation density is 10 ¹⁰ / cm ² or less, and the half-value width in the X-ray rocking curve on the (002) plane is 150 seconds or less. And substantially comprising
Misfit dislocations generated at the interface between the substrate and the underlayer are entangled at the interface between the substrate and the underlayer, and do not propagate into the underlayer,
A semiconductor element, wherein dislocations of the underlayer are entangled due to a lattice constant difference between the underlayer and the conductive layer at an interface between the underlayer and the conductive layer.

前記下地層を構成する前記第１の窒化物半導体は、ＡｌＮであることを特徴とする、請求項１に記載の半導体素子。 The semiconductor element according to claim 1, wherein the first nitride semiconductor constituting the underlayer is AlN.

前記下地層を構成する前記第１の窒化物半導体は、ＭＯＣＶＤ法により１１００℃以上の温度で形成されたことを特徴とする、請求項１又は２に記載の半導体素子。 3. The semiconductor device according to claim 1, wherein the first nitride semiconductor constituting the base layer is formed at a temperature of 1100 ° C. or more by MOCVD. 4.

前記下地層を構成する前記第１の窒化物半導体は、ＭＯＣＶＤ法により１１００℃〜１２５０℃の温度で形成されたことを特徴とする、請求項３に記載の半導体素子。 4. The semiconductor device according to claim 3, wherein the first nitride semiconductor constituting the underlayer is formed at a temperature of 1100 ° C. to 1250 ° C. by MOCVD. 5.

前記基板はサファイア単結晶からなり、前記下地層は前記基板の、表面窒化処理が施された主面上に形成されていることを特徴とする、請求項１〜４のいずれか一に記載の半導体素子。 The said board | substrate consists of a sapphire single crystal, and the said base layer is formed on the main surface by which the surface nitridation process was performed of the said board | substrate, The Claim 1 characterized by the above-mentioned. Semiconductor element.

前記下地層を構成する前記第１の窒化物半導体中の成分含有量が、前記基板側から前記導電層に向かって連続的又はステップ状に変化していることを特徴とする、請求項１〜５のいずれか一に記載の半導体素子。 The component content in the first nitride semiconductor constituting the underlayer changes continuously or stepwise from the substrate side toward the conductive layer. The semiconductor element according to any one of 5.

前記半導体素子の反りが、５ｃｍ当たり１００μｍ以下であることを特徴とする、請求項１〜６のいずれか一に記載の半導体素子。 The semiconductor element according to claim 1, wherein the warp of the semiconductor element is 100 μm or less per 5 cm.

請求項１〜７のいずれか一に記載の半導体素子と、この半導体素子上においてソース／ドレイン電極、及びゲート電極とを具えることを特徴とする、電界効果トランジスタ。 A field effect transistor comprising: the semiconductor element according to claim 1; and a source / drain electrode and a gate electrode on the semiconductor element.

基板と、この基板上にエピタキシャル成長され、厚さが０．５μｍ以上であって、Ａｌ含有量が５０原子％以上であり、転位密度が１０^１１／ｃｍ^２以下であって、（００２）面におけるＸ線ロッキングカーブにおける半値幅が９０秒以下である第１の窒化物半導体からなる下地層と、この下地層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含むとともに、Ａｌ含有量が前記下地層よりも小さく、転位密度が１０^１０／ｃｍ^２以下であって、（００２）面におけるＸ線ロッキングカーブにおける半値幅が１５０秒以下である第２の窒化物半導体からなるキャリア移動層と、このキャリア移動層上にエピタキシャル成長された前記第２の窒化物半導体よりもバンドギャップの大きい、Ａｌ、Ｇａ、及びＩｎの少なくとも一つを含む第３の窒化物半導体からなるキャリア供給層とを実質的に具え、
前記基板と前記下地層との界面に発生したミスフィット転位が前記界面で絡まることにより、前記下地層内に伝播せず、
前記下地層と前記キャリア移動層との界面において、前記下地層と前記キャリア移動層の格子定数差に起因して前記下地層の転位が絡まることを特徴とする、半導体素子。 A substrate, epitaxially grown on the substrate, having a thickness of 0.5 μm or more, an Al content of 50 atomic% or more, a dislocation density of 10 ¹¹ / cm ² or less, and in a (002) plane An underlayer made of a first nitride semiconductor having a half-width of 90 seconds or less in an X-ray rocking curve, and containing at least one of Al, Ga, and In epitaxially grown on the underlayer, and an Al content Is a carrier transport layer made of a second nitride semiconductor having a dislocation density of 10 ¹⁰ / cm ² or less and a half-value width in an X-ray rocking curve on the (002) plane of 150 seconds or less. And a small amount of Al, Ga, and In having a larger band gap than the second nitride semiconductor epitaxially grown on the carrier transport layer. Substantially comprises a carrier supply layer made of a third nitride semiconductor containing one Kutomo,
Misfit dislocations generated at the interface between the substrate and the underlayer are entangled at the interface, and do not propagate into the underlayer,
A semiconductor element, wherein dislocations of the underlayer are entangled due to a difference in lattice constant between the underlayer and the carrier transfer layer at an interface between the underlayer and the carrier transfer layer.

前記下地層を構成する前記第１の窒化物半導体は、ＭＯＣＶＤ法により１１００℃以上の温度で形成されたことを特徴とする、請求項９に記載の半導体素子。 10. The semiconductor device according to claim 9, wherein the first nitride semiconductor constituting the underlayer is formed at a temperature of 1100 ° C. or more by MOCVD.

前記下地層を構成する前記第１の窒化物半導体は、ＭＯＣＶＤ法により１１００℃〜１２５０℃の温度で形成されたことを特徴とする、請求項１０に記載の半導体素子。 11. The semiconductor device according to claim 10, wherein the first nitride semiconductor constituting the underlayer is formed at a temperature of 1100 ° C. to 1250 ° C. by MOCVD.

前記基板はサファイア単結晶からなり、前記下地層は前記基板の、表面窒化処理が施された主面上に形成されていることを特徴とする、請求項９〜１１のいずれか一に記載の半導体素子。 The said board | substrate consists of a sapphire single crystal, The said base layer is formed on the main surface by which the surface nitridation process was performed of the said board | substrate, It is any one of Claims 9-11 characterized by the above-mentioned. Semiconductor element.

前記下地層を構成する前記第１の窒化物半導体中の成分含有量が、前記基板側から前記キャリア移動層に向かって連続的又はステップ状に変化していることを特徴とする、請求項９〜１２のいずれか一に記載の半導体素子。 The component content in the first nitride semiconductor constituting the underlayer changes continuously or stepwise from the substrate side toward the carrier moving layer. The semiconductor element as described in any one of -12.

前記半導体素子の反りが、５ｃｍ当たり１００μｍ以下であることを特徴とする、請求項９〜１３のいずれか一に記載の半導体素子。 14. The semiconductor element according to claim 9, wherein the warp of the semiconductor element is 100 [mu] m or less per 5 cm.

請求項９〜１４のいずれか一に記載の半導体素子と、この半導体素子上においてソース／ドレイン電極、及びゲート電極とを具えることを特徴とする、高電子移動度トランジスタ。 A high electron mobility transistor comprising the semiconductor element according to claim 9, a source / drain electrode, and a gate electrode on the semiconductor element.

基板と、この基板上にエピタキシャル成長され、厚さが０．５μｍ以上であって、Ａｌ含有量が５０原子％以上であり、転位密度が１０^１１／ｃｍ^２以下であって、（００２）面におけるＸ線ロッキングカーブにおける半値幅が９０秒以下である第１の窒化物半導体からなる下地層と、この下地層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転位密度が１０^１０／ｃｍ^２以下であって、（００２）面におけるＸ線ロッキングカーブにおける半値幅が１５０秒以下である第２の窒化物半導体からなる第１の導電型の第１の導電層と、この第１の導電層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転位密度が１０^１０／ｃｍ^２以下であり、（００２）面におけるＸ線ロッキングカーブにおける半値幅が１５０秒以下である第３の窒化物半導体からなる、前記第１の導電型の第２の導電層と、この第２の導電層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転位密度が１０^１０／ｃｍ^２以下であり、（００２）面におけるＸ線ロッキングカーブにおける半値幅が１５０秒以下である第４の窒化物半導体からなる、前記第１の導電型と反対の第２の導電型の第３の導電層と、この第３の導電層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転位密度が１０^１０／ｃｍ^２以下であり、（００２）面におけるＸ線ロッキングカーブにおける半値幅が１５０秒以下である第５の窒化物半導体からなる、前記第１の導電型の第４の導電層とを実質的に具え、
前記基板と前記下地層との界面に発生したミスフィット転位が前記界面で絡まることにより、前記下地層内に伝播せず、
前記下地層と前記第１の導電層との界面において、前記下地層と前記第1の導電層の格子定数差に起因して前記下地層の転位が絡まることを特徴とする、半導体素子。 A substrate, epitaxially grown on the substrate, having a thickness of 0.5 μm or more, an Al content of 50 atomic% or more, a dislocation density of 10 ¹¹ / cm ² or less, and in a (002) plane An underlayer made of a first nitride semiconductor having a half width of 90 seconds or less in an X-ray rocking curve, and at least one of Al, Ga, and In epitaxially grown on the underlayer, and having a dislocation density of 10 a is ^{10 /} cm ² or less, a first conductive type first conductive layer made of a second nitride semiconductor is less than half-value width of 150 seconds in the X-ray rocking curve (002) plane, the second includes Al epitaxially grown first conductive layer, Ga, and at least one of in, the dislocation density is at ¹⁰ 10 / cm ² or less, X line in (002) plane A second conductive layer of the first conductivity type made of a third nitride semiconductor having a half-value width of 150 seconds or less in a king curve, and Al, Ga, and epitaxially grown on the second conductive layer, and The first nitride semiconductor comprising at least one of In, a dislocation density of 10 ¹⁰ / cm ² or less, and a fourth nitride semiconductor having a half-value width of 150 seconds or less in an X-ray rocking curve in the (002) plane. A third conductive layer of a second conductivity type opposite to the first conductivity type, and at least one of Al, Ga, and In epitaxially grown on the third conductive layer and having a dislocation density of 10 ¹⁰ / cm ^{And a} fourth conductive layer of the first conductivity type, which is substantially composed of a fifth nitride semiconductor having a half width in an X-ray rocking curve on the (002) plane of 150 seconds or less. Huh,
Misfit dislocations generated at the interface between the substrate and the underlayer are entangled at the interface, and do not propagate into the underlayer,
A semiconductor element, wherein dislocations of the underlayer are entangled due to a lattice constant difference between the underlayer and the first conductive layer at an interface between the underlayer and the first conductive layer.

前記下地層を構成する前記第１の窒化物半導体は、ＭＯＣＶＤ法により１１００℃以上の温度で形成されたことを特徴とする、請求項１６に記載の半導体素子。 The semiconductor element according to claim 16, wherein the first nitride semiconductor constituting the underlayer is formed at a temperature of 1100 ° C. or more by MOCVD.

前記下地層を構成する前記第１の窒化物半導体は、ＭＯＣＶＤ法により１１００℃〜１２５０℃の温度で形成されたことを特徴とする、請求項１７記載の半導体素子。 The semiconductor element according to claim 17, wherein the first nitride semiconductor constituting the underlayer is formed at a temperature of 1100 ° C. to 1250 ° C. by MOCVD.

前記基板はサファイア単結晶からなり、前記下地層は前記基板の、表面窒化処理が施された主面上に形成されていることを特徴とする、請求項１６〜１８のいずれか一に記載の半導体素子。 The said board | substrate consists of a sapphire single crystal, and the said base layer is formed on the main surface by which the surface nitridation process was performed of the said board | substrate, The any one of Claims 16-18 characterized by the above-mentioned. Semiconductor element.

前記下地層を構成する前記第１の窒化物半導体中の成分含有量が、前記基板側から前記導電層に向かって連続的又はステップ状に変化していることを特徴とする、請求項１６〜１９のいずれか一に記載の半導体素子。 The component content in the first nitride semiconductor constituting the underlayer changes continuously or stepwise from the substrate side toward the conductive layer. 20. The semiconductor element according to any one of 19.

前記半導体素子の反りが、５ｃｍ当たり１００μｍ以下であることを特徴とする、請求項１６〜２０のいずれか一に記載の半導体素子。 21. The semiconductor device according to claim 16, wherein the warp of the semiconductor device is 100 [mu] m or less per 5 cm.

請求項１６〜２１のいずれか一に記載の半導体素子と、この半導体素子上においてエミッタ／コレクタ電極、及びベース電極とを具えることを特徴とする、へテロ接合バイポーラトランジスタ。 A heterojunction bipolar transistor comprising the semiconductor element according to any one of claims 16 to 21, and an emitter / collector electrode and a base electrode on the semiconductor element.