JP2005166909A - パッケージ及びその製造方法 - Google Patents

Abstract

【課題】 パッケージの作製時において、実装基板の欠けや割れといった問題を招くおそれなしに、貫通配線を有するＳｉＰなどのような実装基板を用いた電子デバイス、光デバイス、また、ＭＥＭＳデバイス等のパッケージについて有利に薄型化する。
【解決手段】 実装基板１１と、貫通配線１４と、この実装基板１１の一方の面上に実装される１個以上のデバイス１６をそなえるパッケージにおいて、前記実装基板１１の前記デバイス１６が実装された面上に、薄肉化処理用の支持板１８を、この実装基板と固着させて設け、かつ、この実装基板１１を裏面から研削処理などにより薄肉化した。
【選択図】図１

Description

この発明は、パッケージ及びその製造方法、より詳しくは、貫通配線を有する実装基板を用いた電子デバイス、光デバイス、また、ＭＥＭＳ(Micro Electro-Mechanical Systems)デバイス等のパッケージに関し、特にそれらを薄型化するのに好適なパッケージ及びその製造方法に関する。

近年、携帯電話などの高機能化に伴い、それらの機器に使われるシステムＬＳＩには、更なる高速化、高機能化が要求されている。かかる要求に応じ、これを実現するための一つの手法として、ＬＳＩや受動部品等の複数のチップを基板上に実装したものを一つのパッケージとする、システムインパッケージ（System in Package、以下、「ＳｉＰ」という。）が提案され、近年、盛んに研究されている（例えば、非特許文献１参照）。

また、電子デバイスや光デバイス、ＭＥＭＳデバイスといった異分野のデバイスを一つの基板上に実装してパッケージにし、高機能デバイスを構成するといった研究も盛んに行われている。

図３に、上述したＳｉＰの一例として、セラミックスやシリコン等よりなるリジッドな実装基板（図示した例では、インターポーザーになる）上に、半導体デバイス等の複数のチップを配置したＳｉＰの断面概略図を示す。同図の例においては、実装基板３１はセラミックス基板であり、この実装基板３１には、その厚み方向に貫通する貫通配線３４が形成され、また、実装基板３１の一方の面上には、半導体デバイスなどのチップ３６ａ及び３６ｂが配置される。このチップ３６ａ、３６ｂからの電気配線を、実装基板３１に形成された貫通配線３４を介して、実装基板３１の他方の面に引き出せるようになっている。そのため、図示した例では、貫通配線３４と接続して実装基板３１上に回路配線３５が形成され、この回路配線３５とチップ３６ａ、３６ｂとが、半田バンプ３７を介して電気的に接続する構成を有している。かかるＳｉＰにおいては、更に必要に応じて、チップ３６ａ及び３６ｂを内包するように、絶縁樹脂３２などを塗布形成することにより、チップを封止することができる。

このようなＳｉＰの作製法としては、通常、図４（ａ）、（ｂ）及び（ｃ）に断面概略図で時系列的に示すようなものが一般的である。まず、図４（ａ）に示すように、貫通配線４４を有する実装基板４１を作製する。この実装基板４１上には必要に応じて、回路配線４５が形成される。この回路配線４５は、後で実装するチップと貫通配線４２、あるいは複数のチップ間同士を電気的に接続するのに用いられる。

次いで、図４（ｂ）に示すように、複数個のチップ４６ａ、４６ｂ及び４６ｃを、貫通配線４４と電気的に接続するように、実装基板４１に実装する。図示した例では、チップ４６ａ、４６ｂ及び４６ｃは、回路配線４５及び半田バンプ４７を介して貫通配線４４と電気的に接続している。

更に、必要に応じて、図２（ｃ）に示すように、電気的な絶縁とチップの保護のために、実装基板４１及びチップ群４６ａ、４６ｂ及び４６ｃを、絶縁樹脂４２などで被覆し封止する。
「ＭＥＳ２００２ 第１２回マイクロエレクトロニクスシンポジウム論文集」，社団法人エレクトロニクス実装学会，ｐ．２５９−２７８

携帯機器の小型化、高機能化への要請は止むところがなく、それに伴い、機器の小型化、高機能化に有利なＳｉＰであっても、更なる小型化、薄型化、高密度化が要求されている。ここにおいて、ＳｉＰ全体における高さ方向の厚さは、大別して３つの要因、すなわち、実装基板の厚さ、実装するチップの厚さ、及び基板上に塗布する樹脂の厚さにより決まってくる。したがって、ＳｉＰをより薄型化するためには、パッケージ内のチップを薄型化することのみならず、チップを実装する基板（インターポーザーなど）を薄くすることもが重要となる。

しかしながら、従来のＳｉＰの作製法では、前述したように、貫通配線などを形成した実装基板に対して、チップを実装する工程を施していることから、実装基板の厚さを現状よりも薄くした場合には、その薄く、それ故に強度が低下した基板に実装工程を施すことになる。そのため、かかるチップの実装時やその他プロセス途中におけるハンドリング時に、実装基板が欠けたり割れたりするといった問題が発生するおそれがあった。

この発明は、前記事情を鑑みて行われたものであり、パッケージの作製時において、実装基板の欠けや割れといった問題を招くおそれなしに、貫通配線を有するＳｉＰなどのような実装基板を用いた電子デバイス、光デバイス、また、ＭＥＭＳデバイス等のパッケージについて有利に薄型化することのできるパッケージ及びその製造方法を提供することが課題である。

この発明のパッケージは、実装基板と、この実装基板の一方の面から他方の面まで基板を貫通して形成された貫通配線と、この実装基板の一方の面上に実装され、この貫通配線を介してこの実装基板の他方の面へ電気的に接続可能になる１個以上のデバイスとをそなえるパッケージにおいて、前記実装基板の前記デバイスが実装された面上に、薄肉化処理用の支持板を、この実装基板と固着させて設け、かつ、この実装基板を薄肉化したことを特徴とする。

また、この発明のパッケージにおいては、前記支持板は、前記実装基板上に実装されるデバイスに対応する凹部を有することが好ましい。

更に、この発明のパッケージにおいては、前記実装基板の少なくとも一方の面上に、前記貫通配線と電気的に接続する回路配線をそなえることができる。

また、この発明のパッケージにおいては、前記回路配線が、２層以上の多層構造からなることが有利である。

また更に、この発明のパッケージにおいては、前記実装基板に、１個以上の機能素子を設けることができる。

また、この発明のパッケージにおいては、前記支持板は、少なくとも一部分が光透過性を有する材料からなることとすることができる。

この発明のパッケージの製造方法は、実装基板の一方の面から他方の面に向けて、配線用の孔を形成する工程と、この孔に導電性材料を充填して配線を形成する工程と、この導電性材料が充填された孔が開口している実装基板の面上に、１個以上のデバイスを、この配線用の孔と電気的に接続可能に実装する工程と、この実装基板のデバイスが実装されている面にて、支持板を実装基板と固着させる工程と、この支持板が固着された実装基板を、前記デバイスが実装されている面とは反対の面から厚み方向に薄肉化処理する工程と、を有することを特徴とする。

また、この発明のパッケージの製造方法においては、前記薄肉化処理により、実装基板に形成された前記配線用の孔を、実装基板の一方の面から他方の面まで貫通させることが望ましい。

この発明のパッケージにおいては、実装基板の前記デバイスが実装された面上に、薄肉化処理用の支持板を、この実装基板と固着させて設け、かつ、この実装基板を薄肉化したことから、実装基板が薄型化され、その結果、パッケージ全体としての薄型化が可能になる。また、実装基板に支持板が固着されていることから、この支持板が、実装基板を薄肉化処理する際の支持補強部材となり、そのため、実装基板の薄肉化処理時やハンドリング時、更にはチップ実装時に実装基板が欠けたり割れたりするのを有利に防止する役割を果たし、パッケージを製造する際の取り扱いが容易になる。

また、前記支持板は、前記実装基板上に実装されるデバイスに対応する凹部を有することにより、かかる支持板を実装基板に取り付けたときに、支持板が、実装基板上に実装されているデバイスと物理的に干渉することなく、デバイスをその凹部に収容することができる。

また、前記実装基板の少なくとも一方の面上に、前記貫通配線と電気的に接続する回路配線をそなえることにより、デバイスの配線ピッチを貫通配線のピッチに変換する、いわゆるインターポーザーの役割を持たせることができる。

また、前記回路配線が、２層以上の多層構造からなることにより、貫通配線を構成する充填された導電材料に対するバリヤー層としての機能をこの回路配線に持たせることができる。

また、この発明のパッケージにおいては、実装基板に、１個以上の機能素子を設けることができ、かような機能素子を形成した、より高機能なパッケージを、この発明では提供することができる。

また、前記支持板は、少なくとも一部分が光透過性を有する材料からなることにより、フォトダイオードやイメージセンサといった受光デバイスや、レーザー等の発光デバイスをこの発明のパッケージ内に実装することができる。

この発明のパッケージの製造方法においては、実装基板の一方の面から他方の面に向けて、配線用の孔を形成し、この孔に導電性材料を充填して配線を形成し、この導電性材料が充填された孔が開口している実装基板の面上に、１個以上のデバイスを、この配線用の孔と電気的に接続可能に実装し、この実装基板のデバイスが実装されている面にて、支持板を実装基板と固着させ、この支持板が固着された実装基板を、前記デバイスが実装されている面とは反対の面から厚み方向に薄肉化処理する。そのため、薄型化したパッケージを得るときに、厚い基板のままデバイスを実装でき、換言すれば薄型化した基板にデバイスの実装工程などの工程を施す必要がなく、よって、実装基板の割れや欠けといった基板不良の発生を回避でき、基板の取り扱いが容易になる。

また、この発明のパッケージの製造方法において、前記薄肉化処理により、実装基板に形成された前記配線用の孔を、実装基板の一方の面から他方の面まで貫通させることにより、実装基板に孔を形成する作業時には、必ずしも貫通孔を形成する必要が無い。したがって、孔形成作業の時間及び労力を軽減できる。

以下、図面を用いてこの発明をより具体的に説明する。

図１に、この発明に従うパッケージの構造の一例を断面図で模式的に示す。同図において、図中番号１１は実装基板であり、例えばシリコン基板を用いることができる。この実装基板１１には、絶縁層１３により実装基板と絶縁された状態で、両主面を貫通する複数本の貫通配線１４が形成してある。また、この実装基板１１上には、貫通配線１４と電気的に接続している回路配線１５が形成されている。この回路配線１５を介して、貫通配線１４と電気的に接続するように、複数個のチップ１６ａ、１６ｂ及び１６ｃが基板１１上に実装されている。これらのチップ１６ａ、１６ｂ及び１６ｃと回路配線１５との接続は、半田バンプ１７により行われる。かかる構造により、チップ１６ａ、１６ｂ及び１６ｃからの電気配線を、基板１１におけるチップ実装面と反対の面に、引き出すことができる。また、かかる回路配線１５により、実装するチップの配線ピッチを貫通配線のピッチに変換する、いわゆるインターポーザーの役割を持たせることができる。

そして、この発明のパッケージにおいては、実装基板１１におけるチップが実装してある面において、薄肉化処理用の支持板１６が、例えば接着による貼り合わせにより固着される。この支持板１６は、実装基板１１と固着して、実装基板１１にチップ１６ａ、１６ｂ及び１６ｃを実装した後に行われる実装基板１１の薄肉化処理時において、基板１１を支持する役割を果たすとともに、パッケージの一部分としてチップを保護する役割を果たすことができる。また、この支持板１８には、好ましくはチップ１６ａ、１６ｂ及び１６ｃを収容できるようなサイズになる凹部が形成され、この凹部にチップを収容するようにして実装基板１１に取り付けることにより、この支持板１８が、実装したチップ１６ａ、１６ｂ及び１６ｃと物理的に干渉することを回避できる。

このように支持板を設けた、この発明に従うパッケージは、実装基板の薄肉化処理を行っても、処理時に実装基板が欠けたり割れたりおそれが小さい。また、チップを基板上に実装した後に薄肉化処理を行うのであるから、従来技術のように薄肉化処理後の基板にチップを実装する作業が必要なく、したがって、かかる作業時やハンドリング時に実装基板が欠けたり割れたりおそれがない。そして、実装基板を割れ、欠けの心配なく十二分に薄肉化することができることから、支持板を設けたとしても、パッケージ全体として従来よりも薄型化することが可能になる。

次に、上述したこの発明に従うパッケージの製造方法の一例を、図面を用いて工程順に詳述する。図２は、この発明に従うパッケージの製造方法を工程順に説明する断面模式図である。

はじめに、図２（ａ）に示すように、実装基板としてシリコン基板２１を用意した。なお、基板の材質は、シリコン基板に限定されるものではなく、例えば、ガリウム砒素（ＧａＡｓ）などの他の半導体基板や、ガラス、セラミックスなどの絶縁基板を用いることもできる。要するに後の工程で薄肉化処理できる基板であればよい。

このシリコン基板２１に、非貫通孔２２を形成する。非貫通孔の直径は、基板の厚さや所望の用途に応じて適宜設定され、所望の配線に応じて適宜決めることができるが、例えば、５０μｍ程度とすることができる。また、非貫通孔２２の深さ方向に垂直な断面における孔形状も、楕円形を含む円形、三角形、矩形を含む四角形、さらには多角形など、いかなる形状であってもよい。この非貫通孔２２の形成には、例えばDeep-Reactive Ion Etching（ＤＲＩＥ）法を用いることができる。このＤＲＩＥ法とは、エッチングガスに六フッ化硫黄（ＳＦ６）を用い、高密度プラズマによるエッチングと、側壁へのパッシベーション成膜とを交互に行うことにより（Boschプロセス）、シリコン基板を深堀エッチングするものである。このDRIE法に限定されず、この発明では、例えば、水酸化カリウム（ＫＯＨ）水溶液などによるウェットエッチング法、マイクロドリルなどによる機械加工法、光励起電解研磨法などを用いることもできる。また、非貫通孔２２のみならず、シリコン基板２１の一方の面から他方の面まで貫通した孔を形成してもよい。

次いで、図２（ｂ）に示すように、シリコン基板２１の表面及び非貫通孔２２の孔壁に、絶縁層２３を形成する。この絶縁層２３としては、例えば、酸化シリコン（ＳｉＯ_２）を用いることができ、基板がシリコン基板２１であるとき、当該酸化シリコン絶縁層は、熱酸化により形成することができるので有利である。なお、この絶縁層２３を形成する方法は、熱酸化法に限定されるものではなく、例えば、シラン（ＳｉＨ_４）やテトラエトキキシラン（ＴＥＯＳ）を用いたプラズマＣＶＤ法などによっても形成することができる。また、絶縁層２３の層厚は、十分な絶縁耐圧を有すれば、いかなる層厚であってもよい。さらに、絶縁層２３は、上述した酸化シリコンでなくてもよく、例えば、窒化シリコンや絶縁樹脂など、他の絶縁材料であってもよい。

次いで、図２（ｃ）に示すように、非貫通孔２２の内部空間に、導電性材料２４を充填する。この導電性材料２４としては、例えば、金錫（Ａｕ：８０質量％−Ｓｎ：２０質量％）を用いることができる。なお、かかる導電性材料２４としては、上述した成分組成になる金錫に限定されず、異なる組成を有する金錫合金や、錫（Ｓｎ）、インジウム（Ｉｎ）等の金属材料、また、錫鉛（Ｓｎ−Ｐｂ）系、錫（Ｓｎ）基、鉛（Ｐｂ）基、金（Ａｕ）基、インジウム（Ｉｎ）基、アルミニウム（Ａｌ）基などの合金はんだを使用することができる。また、導電性材料の非貫通孔への充填方法については、例えば、溶融金属吸引法を用いることができるが、本発明の製造方法は、かかる溶融金属吸引法に限定されず、めっき法による銅（Ｃｕ）やニッケル（Ｎｉ）の充填、印刷法による銅（Ｃｕ）ペーストや銀（Ａｇ）ペーストの充填などを適用することができる。

次いで、図２（ｄ）に示すように、シリコン基板２１における非貫通孔２２が開口している面に、回路配線２５を形成する。この回路配線２５は、非貫通孔２２内に充填した導電性材料２４と電気的に接続するように形成されている。

かかる回路配線は、２層以上の多層構造を有することが、貫通配線を構成する導電材料のバリヤー層として機能させることができるために好ましい。例えば、Ａｕ／Ｎｉ／Ｃｒの３層からなる金属薄膜であって、Ｃｒ層を貫通配線側とした多層膜を用いることができ、かかる多層膜により、貫通配線として用いられるＳｎ成分などの拡散を防止することが可能になる。もっとも、この発明の回路配線は、この実施例に示したＡｕ／Ｎｉ／Ｃｒの３層からなるものに限定されないのは勿論であり、他の材料からなる金属薄膜や、ペーストの塗布などにより形成された導体層などを、回路配線２５に用いることができる。

次いで、図２（ｅ）に示すように、回路配線２５に電気的に接続するように、チップ２６を、半田バンプ２７を用いて実装する。かかるチップ２６の実装法は、半田バンプ２７を用いる方法に限らず、ワイヤボンディングなど、他の接続方法を用いて電気的な接続を取ることもできる。この発明に用いるチップは、電子デバイス、光デバイス、ＭＥＭＳデバイスなどのチップを用いることができ、特に限定はされない。

次いで、図２（ｆ）に示すように、シリコン基板２１上のチップ２６が実装してある面に、支持板２８を固着させる。この支持板２８には、材料として例えばガラスを用いることができるが、この発明では、支持板はガラス基板に限定されず、シリコン基板やセラミックス基板などのように、基板２１の薄肉化処理時において当該基板２１を支持し得る材料であれば、いかなるものであってもよい。

また、支持板２８をシリコン基板２１に固着する方法は、接着性のある絶縁樹脂を用いて支持板２８をシリコン基板２１に貼り付ける方法があるが、この発明では、かかる絶縁樹脂を用いた接着に限定されず、陽極接合や常温接合、また、半田や低融点ガラスを用いた接着など、基板と支持板とを、しっかりと固定できる手段であれば、いかなる固着方法でもよい。

また、貼り付けた支持板は、実装基板上に実装されたデバイス（チップ）に対応する凹部を有することが好ましく、これによりチップとの物理的干渉を回避しつつチップをこの凹部に収容できることは、すでに述べたとおりである。また、デバイスによっては、このチップを収容した凹部が気密になるように固着することが好ましい。

次いで、図２（ｇ）に示すように、支持板２８の上面を図示しない研磨装置のジグ２１０に固定し、シリコン基板２１の下面から研磨することで、シリコン基板２１すなわち、実装基板（インターポーザー）を薄肉化する。また、この研磨処理により、導電性材料２４が充填された非貫通孔２２を基板２１の下面まで貫通化させて、実装基板の一方の面に実装されたチップ２６ａ、２６ｂ又は２６ｃからの電気配線を、他方の面に引き出すことができるようになる。すなわち、この発明では、時間及びコストがかかる貫通配線用の孔形成工程について（図２（ａ）参照）、その後の薄肉化処理により孔が貫通するだけの深さにとどめ、つまり非貫通孔を形成することにより、貫通配線用の孔形成工程の処理時間、コストを大幅に低減することが可能になる。このような観点からは、図２（ａ）に示した貫通配線用の孔形成工程では、非貫通孔を形成するのが望ましいのではあるが、この工程で貫通孔を形成しても構わない。また、薄肉化処理の手段としては、上述した研磨処理が、薄肉化速度が速いために有利であるが、本発明では、研磨以外の薄肉化処理を行ってもよい。なお、薄肉化処理を施した後のシリコン基板厚みは、例えば１５０μｍ程度にすることができるが、本発明では、要求されるパッケージ全体の厚さ、チップからの放熱性などを考慮して、適宜薄肉化後のサイズを設定することができる。

次いで、図２（ｈ）に示すように、シリコン基板２１の下面に絶縁層２３０を形成する。更に、貫通配線２４の下面開口部に当たる部分のみ、この絶縁層２３０を除去し、金属等からなるパッド２５０を形成する。例えば、絶縁層２１１として、ＳｉＯ２層をプラズマＣＶＤにより成膜させた。なお、この絶縁層２３０は酸化シリコン（ＳｉＯ_２）に限定されず、窒化シリコンや樹脂など、他の絶縁材料を適用することもできる。

以上説明したこの発明のパッケージの製造方法に従い、厚さが約５００μｍのシリコン基板に直径約５０μｍ、深さ約２００μｍの非貫通孔をＤＲＩＥ法を用いて形成し、次いで熱酸化法により酸化シリコンよりなる厚さが約１μｍの絶縁層を形成してから、この非貫通孔に金錫（Ａｕ：８０質量％−Ｓｎ：２０質量％）を溶融金属吸引法により充填した。次いで、Ａｕ／Ｎｉ／Ｃｒの３層からなる金属薄膜の回路配線を形成し、次いでチップを半田バンプを用いて実装してから、厚さ３００μｍのガラスからなる支持板を、絶縁樹脂を用いてシリコン基板に貼り付けた。次いで、シリコン基板に対し、はじめに機械的な研削を施し、次いでポリッシュ加工を行うことで、シリコン基板２１を最初の厚み５００μｍから１５０μｍまで薄肉化した。かくして、パッケージの薄型化が可能になった。

この発明に従うパッケージは、幾多の変形が可能である。例えば、図５に示すように、シリコン基板１１の裏面には、必要に応じて、再配線層５１、半田バンプ５２、絶縁樹脂層５３などを形成することもできる。また、シリコン基板内部にも、抵抗やコンデンサ等の機能素子５４を形成することもできる。このように、実装基板に機能素子を形成することにより、より高機能なパッケージを提供することができる。

更に、図６（ａ）に示すように、支持板として、ガラスなどの光透過性を有する支持板６１を用いることができる。このように少なくとも一部分が光透過性を有する材料を支持板に用いることにより、フォトダイオードやイメージセンサといった受光デバイス６２や、図６（ｂ）に示すようにレーザー等の発光デバイス６３を実装したパッケージを形成することもできる。

この発明のパッケージの一例を説明する断面模式図である。 この発明のパッケージの製造方法の一例を説明する断面模式図である。 従来のパッケージを説明する断面模式図である。 従来のパッケージの製造方法を説明する断面模式図である。 この発明のパッケージの他の例を示す断面模式図である。 この発明のパッケージの他の例を示す断面模式図である。

符号の説明

１１ 実装基板
１４ 貫通配線
１６ａ、１６ｂ、１６ｃ チップ
１８ 支持板

Claims (8)

1. 実装基板と、この実装基板の一方の面から他方の面まで基板を貫通して形成された貫通配線と、この実装基板の一方の面上に実装され、この貫通配線を介してこの実装基板の他方の面へ電気的に接続可能になる１個以上のデバイスとをそなえるパッケージにおいて、
   前記実装基板の前記デバイスが実装された面上に、薄肉化処理用の支持板を、この実装基板と固着させて設け、かつ、この実装基板を薄肉化したことを特徴とするパッケージ。
2. 前記支持板は、前記実装基板上に実装されるデバイスに対応する凹部を有することを特徴とする請求項１記載のパッケージ。
3. 前記実装基板の少なくとも一方の面上に、前記貫通配線と電気的に接続する回路配線をそなえることを特徴とする請求項１又は２記載のパッケージ。
4. 前記回路配線が、２層以上の多層構造からなることを特徴とする請求項３記載のパッケージ。
5. 前記実装基板に、１個以上の機能素子を設けたことを特徴とする請求項１〜４のいずれか１項に記載のパッケージ。
6. 前記支持板は、少なくとも一部分が光透過性を有する材料からなることを特徴とする請求項１〜５のいずれか１項に記載のパッケージ。
7. 実装基板の一方の面から他方の面に向けて、配線用の孔を形成する工程と、
   この孔に導電性材料を充填して配線を形成する工程と、
   この導電性材料が充填された孔が開口している実装基板の面上に、１個以上のデバイスを、この配線用の孔と電気的に接続可能に実装する工程と、
   この実装基板のデバイスが実装されている面にて、支持板を実装基板と固着させる工程と、
   この支持板が固着された実装基板を、前記デバイスが実装されている面とは反対の面から厚み方向に薄肉化処理する工程と、
   を有することを特徴とするパッケージの製造方法。
8. 前記薄肉化処理により、実装基板に形成された前記配線用の孔を、実装基板の一方の面から他方の面まで貫通させることを特徴とする請求項７記載のパッケージの製造方法。
   
   

Images