JP2005164797A - Method and device for driving plasma display panel - Google Patents
Method and device for driving plasma display panel Download PDFInfo
- Publication number
- JP2005164797A JP2005164797A JP2003401231A JP2003401231A JP2005164797A JP 2005164797 A JP2005164797 A JP 2005164797A JP 2003401231 A JP2003401231 A JP 2003401231A JP 2003401231 A JP2003401231 A JP 2003401231A JP 2005164797 A JP2005164797 A JP 2005164797A
- Authority
- JP
- Japan
- Prior art keywords
- sustain
- electrode
- potential
- period
- sustain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
この発明は、プラズマディスプレイパネルの駆動方法及びその装置に関し、詳しくは書込み放電から直ちに２つの維持電極間での維持放電に移行し得るプラズマディスプレイパネルの駆動方法及びその装置に関する。 The present invention relates to a method and apparatus for driving a plasma display panel, and more particularly to a method and apparatus for driving a plasma display panel that can immediately shift from an address discharge to a sustain discharge between two sustain electrodes.
一般に、プラズマディスプレイパネル（以下、ＰＤＰともいう）は、薄型で大画面表示が比較的容易にできること、視野角が広いこと、応答速度が速いなど、数多くの特徴を有している。これらの特徴を有していることから、近年、フラットディスプレイとして、壁掛けテレビや公共表示板などとして利用されている。
そして、ＰＤＰは、その駆動方式により、電極が放電空間（放電ガス）に露出して直流放電の状態で動作させる直流放電型（ＤＣ型）と、電極が誘電体層で被覆されて直接露出せず、交流放電の状態で動作させる交流放電型（ＡＣ型）とに分類される。ＤＣ型では電圧が印加されている期間中放電が発生し、ＡＣ型では電圧の極性を反転させることにより放電を持続させる。
In general, a plasma display panel (hereinafter also referred to as PDP) has a number of features such as being thin and capable of relatively large screen display, a wide viewing angle, and a high response speed. Because of these characteristics, in recent years, it has been used as a flat display, as a wall-mounted television, a public display board, or the like.
The PDP has a direct current discharge type (DC type) in which the electrode is exposed to a discharge space (discharge gas) and operated in a direct current discharge state depending on the driving method, and the electrode is directly exposed by being covered with a dielectric layer. First, it is classified into an AC discharge type (AC type) operated in an AC discharge state. In the DC type, discharge is generated during a period in which the voltage is applied, and in the AC type, the discharge is sustained by reversing the polarity of the voltage.
以下においては、現在、一般に製品化されている、従来の３極ＡＣ型プラズマディスプレイパネルの構造及び駆動方法について説明する。図１５は、従来のプラズマディスプレイパネルの一例についてのセル縦断面を示す。 In the following, the structure and driving method of a conventional three-pole AC plasma display panel that is currently commercialized will be described. FIG. 15 shows a cell longitudinal section of an example of a conventional plasma display panel.
図１５に示すように、プラズマディスプレイパネル１４は、第１の絶縁性基板１８上に、走査電極Ｓｉと維持電極Ｓui（ｉ＝１、２、…、ｍのうちの１つ）との対（以下、電極対）２０ｉが、横方向に平行に複数組配置される一方、上記第１の絶縁性基板１８と対向する第２の絶縁性基板２２上に上記電極対２０ｉと直交する形式でデータ電極Ｄｊ（ｊ＝１、２、…、ｎのうちの１つ）が配置されて構成されている（図１６も参照）。第１の絶縁性基板１８も、また、第２の絶縁性基板２２も、例えば、ガラス基板であり、以下、単に基板ともいう。
そして、図１６に示すように、プラズマディスプレイパネル１４の電極対２０ｉとデータ電極Ｄｊとの交点の各々に、１つのセル（例えば、図１６においてはセル３４ｉｊ）が構成されている。
As shown in FIG. 15, the
As shown in FIG. 16, one cell (for example, cell 34 ij in FIG. 16) is formed at each intersection of the
また、基板１８上に配置される走査電極Ｓｉと維持電極Ｓuiとの間には、維持放電ギャップ２６が形成されている。
また、走査電極Ｓｉ及び維持電極Ｓuiの上には、それぞれ、電極抵抗を下げる目的で金属トレース電極Ｔ1、Ｔ2が積層されている。これらの各電極Ｓｉ、Ｓui、Ｔ1、Ｔ2の上には、透明誘電体層２７と、透明誘電体層２７を放電から保護するＭｇＯなどからなる保護層２８が形成されている。
A
In addition, metal trace electrodes T1 and T2 are laminated on the scan electrode Si and the sustain electrode Sui for the purpose of reducing the electrode resistance, respectively. On each of these electrodes Si, Sui, T1, T2, a transparent
一方、第２の基板（背面基板）２２のデータ電極Ｄｊの白色誘電体層２９、蛍光体層３０が設けられている。
そして、２枚の基板１８、２０の間には、各セルを囲うように井桁の隔壁３２が形成されている。この隔壁３２は、放電空間３４ｉｊを確保すると共に、画素を区切る役割を果たしている。放電空間３４ｉｊ内には、Ｈｅ、Ｎｅ、Ｘｅ等の混合ガスが放電ガスとして封入されている。
On the other hand, a white
Between the two
次に、ＰＤＰの駆動方法について説明する。
現在、主流として用いられている駆動方法は、走査期間と維持期間とが分離されている走査維持分離型駆動方法（ＡＤＳ方式）である。以下、この走査維持分離型駆動方法について説明する。
図１７は、３電極ＡＣ型プラズマディスプレイパネルの１サブフィールド（以下、ＳＦと省略する）の駆動波形の一例を示している。１サブフィールドは、初期化期間２、走査期間３及び維持期間４の３つの期間で構成されている。
Next, a method for driving the PDP will be described.
Currently, the main driving method is a scan maintenance separation type driving method (ADS method) in which a scanning period and a sustain period are separated. Hereinafter, this scan maintenance separation type driving method will be described.
FIG. 17 shows an example of a driving waveform of one subfield (hereinafter abbreviated as SF) of a three-electrode AC type plasma display panel. One subfield includes three periods of an
先ず、初期化期間２について説明する。初期化期間２の前には、前サブフィールドの維持期間１が存在するが、その維持期間１で維持放電が行われているか否かで、当該セル内の各電極上の誘電体層（第１の基板１８にあっては、保護層２８を含めた透明誘電体層２７をいい、第２の基板２２にあっては蛍光体層３０を含めた白色誘電体層２９をいう）の上に、放電によって蓄積される電荷である壁電荷の形成量が異なる。
したがって、その壁電荷状態において次の書込みを行うと、その壁電荷量の影響を受けて書込み放電が生じ難くなったり、誤って書込みを行ってしまったりする。
First, the
Therefore, when the next address is performed in the wall charge state, the address discharge is less likely to occur due to the influence of the wall charge amount, or the address is erroneously written.
初期化期間２の役割の１つは、このような前サブフィールドの維持期間１の点灯、すなわち、維持放電によって異なるセル内の誘電体層上に形成される電荷である壁電荷の状態を初期化状態にリセットすることにある。
図１７では、初期化期間２中の維持消去期間８で主に初期化リセットが行われる。維持消去期間８では、前サブフィールドの維持期間１において維持放電が発生した場合のみ、走査電極Ｓｉと維持電極Ｓuiとの間と、走査電極Ｓｉとデータ電極Ｄｊとの間とで弱放電が発生する。
One of the roles of the
In FIG. 17, initialization reset is mainly performed in the
弱放電は、矩形波が印加され、一気に強い放電が発生し、電極上の壁電荷の極性が一気に反転するような放電と異なり、維持消去期間２のように電圧値が除除に変化するランプ波形の電圧によって弱い放電が持続的に発生し、放電による電極上の壁電荷の変化も小さなものである。
この弱放電によって、前サブフィールドの維持期間１の最後において、図１８の（ａ）ような壁電荷の配置であったのが、図１８の（ｂ）のような壁電荷の配置になる。
A weak discharge is a ramp in which a rectangular wave is applied, a strong discharge is generated at once, and the polarity of the wall charges on the electrode is reversed at a stroke. A weak discharge is continuously generated by the waveform voltage, and a change in wall charges on the electrode due to the discharge is small.
By this weak discharge, at the end of
また、初期化期間２には、上述した役割のほか、表示データ（画像データ）に基づいて線順次でデータを書き込む際に放電を発生し易くするプライミング効果を生じさせると共に、壁電荷の状態を書込み放電に最適な状態にする役割もある。この役割を生じさせるのが、主に、プライミング期間９及びプライミング消去期間１０である。
In addition, in the
プライミング期間９では、前回のサブフィールド１の維持放電の発生如何に拘わらず弱放電が発生し、放電によってプライミング粒子をセル内に発生させることにより、書込み放電が発生し易い状態にしている。
また、プライミング期間９では、走査電極Ｓｉの電位がデータ電極Ｄｊの電位に対して正極性方向に除除に増加しており、走査電極Ｓｉには負壁電荷が、データ電極Ｄｊには正壁電荷がそれぞれ増加する。
プライミング粒子の発生及び上述のような壁電荷の増加は、書込み放電を発生し易い方向に働き、特に、そのセルにおいて非点灯表示が長く続いた場合には、これらプライミング粒子及び壁電荷が減少する傾向にあるので、それらを補う働きをしている。
In the
In the
The generation of priming particles and the increase in wall charge as described above work in the direction in which address discharge is likely to occur. In particular, when the non-lighting display continues for a long time in the cell, the priming particles and wall charge decrease. It tends to make up for them.
一方、プライミング消去期間１０では、プライミング期間９で図１８の（ｃ）に示すように形成された各電極上の壁電荷量を適正な駆動ができるように調整し、図１８の（ｄ）のような壁電荷の配置にしている。
プライミング消去期間１０でも、従来の初期化期間２と同じように、走査電極Ｓｉと維持電極Ｓuiとの間と、走査電極Ｓｉとデータ電極Ｄｊとの間とで弱放電が発生する。
プライミング期間１０では、データ電極Ｄｊの電位が接地電位（大地電位）に固定され、走査電極Ｓｉの電位が到達する最終電位（最終到達電位）は、走査電極Ｓｉの電位とほぼ同じにしてある。
On the other hand, in the
In the
In the
弱放電の最終状態においては、走査電極Ｓｉ及びデータ電極Ｄｊに印加される電位それだけでは、これら両電極間に放電を発生させてしまわない程度まで、両電極上の壁電荷が放電によって変えられている。
したがって、プライミング消去期間１０において、走査電極Ｓｉ及びデータ電極Ｄｊの壁電荷量は、次の走査期間に入って走査パルス６が印加された際に、データパルス７が印加されなければ、放電が発生しない壁電荷量の状態になっている。
In the final state of the weak discharge, the wall charges on both electrodes are changed by the discharge to such an extent that the potential applied to the scan electrode Si and the data electrode Dj alone does not cause a discharge between the two electrodes. Yes.
Therefore, in the
換言すれば、壁電荷の形成状態は、データ電極Ｄｊに正のパルス電圧が少しでも印加されれば放電が発生し得る状態にあるから、低いデータパルス電圧で書込み放電を発生させ得る状態にある。 In other words, the wall charge is formed in a state in which a discharge can be generated if a positive pulse voltage is applied to the data electrode Dj even a little, so that an address discharge can be generated with a low data pulse voltage. .
しかし、実際には、放電は電圧が印加されてから放電が発生するまでに時間が掛かる。そのため、走査パルス６のような細いパルスの間に放電を発生させるためにはある程度のデータパルス電圧が必要となる。
上述したように、初期化期間２において、壁電荷の初期化リセットと書込み放電に対して最適なセル内の状態を作り出している。
However, in actuality, it takes time for the discharge to occur after the voltage is applied. Therefore, a certain amount of data pulse voltage is required to generate a discharge between thin pulses such as the
As described above, in the
次に、走査期間３の動作が開始される。この走査期間３は、走査電極Ｓｉ毎に順次、映像信号に対応した書込み放電を対応セルに発生させ、その書込み放電の有無により対応セルの壁電荷の状態を変化させるようにして、映像信号をセルに書き込んで行く期間である。
Next, the operation in the
すなわち、走査期間３内に、走査電極Ｓｉに順次、走査パルス６が印加される。走査電極Ｓｉへの走査パルス６の印加と共に、データ基板Ｄｊに映像信号に同期したデータパルス７が印加される。図１７の（３）に示すデータパルス７の各々に斜線が入っているのは、映像信号によって、データパルスの有無を表している。
That is, the
書込み放電の発生の有無は以下のようにして行われる。
データパルス７がセルに印加される場合には、走査電極Ｓｉとデータ電極Ｄｊの電位差はＶｄとなる。
このとき、上述したように、初期化期間２において、走査電極Ｓｉ及びデータ電極Ｄｊ上には、それぞれ負壁電荷及び正壁電荷が形成されている。
したがって、これら両電極間の電位差に、上記負壁電荷及び正壁電荷による誘電体層に掛かる電圧である壁電圧が重畳され、走査電極Ｓｉとデータ電極Ｄｊとの間の放電空間に高い電圧が印加される。
これにより、走査電極Ｓｉとデータ電極Ｄｊとの間で書込み放電が発生する。
Whether or not address discharge occurs is performed as follows.
When the
At this time, as described above, in the
Therefore, a wall voltage, which is a voltage applied to the dielectric layer due to the negative wall charge and the positive wall charge, is superimposed on the potential difference between the two electrodes, and a high voltage is generated in the discharge space between the scan electrode Si and the data electrode Dj. Applied.
As a result, address discharge occurs between the scan electrode Si and the data electrode Dj.
このとき、走査電極Ｓｉと維持電極Ｓuiとの間にも、大きな電位差が印加されているから、書込み放電が走査電極Ｓｉとデータ電極Ｄｊとの間に発生すると、走査電極Ｓｉと維持電極Ｓuiとの間で面放電が誘発する。
これによって、図１８の（ｅ）に示すように、走査電極Ｓｉに正壁電荷が、また、維持電極Ｃｉに負壁電荷が蓄積される。
At this time, since a large potential difference is also applied between the scan electrode Si and the sustain electrode Sui, when an address discharge occurs between the scan electrode Si and the data electrode Dj, the scan electrode Si and the sustain electrode Sui Surface discharge is induced between the two.
As a result, as shown in FIG. 18E, positive wall charges are accumulated in the scan electrode Si and negative wall charges are accumulated in the sustain electrode Ci.
一方、データパルスが印加されないセルでは、走査電極Ｓｉとデータ電極Ｄｊとの間の放電空間に印加される電位差は、放電開始電圧を超えないから、当該セルでは放電は発生しない。また、壁電荷の状態は変化しない。
このように、データパルス７の有無により、２種類の壁電荷の状態を作り出すことができる。
On the other hand, in a cell to which no data pulse is applied, the potential difference applied to the discharge space between the scan electrode Si and the data electrode Dj does not exceed the discharge start voltage, and therefore no discharge occurs in the cell. Further, the wall charge state does not change.
Thus, two types of wall charge states can be created depending on the presence or absence of the
走査パルス６が全走査電極Ｓ１乃至Ｓｍに印加し終わると、維持期間４に移る。
維持パルス１６は、維持パルス１６の期間毎に極性を変えて全走査電極Ｓ１乃至Ｓｍと維持電極Ｓu1乃至Ｓumとに交互に印加される。
維持パルス１６の電圧値Ｖｓは、書込み放電が発生しないセルでは、走査電極Ｓｉと維持電極Ｃｉとの間の放電ギャップ３４近傍の壁電圧にほぼ等しいように調整されている。
したがって、走査電極Ｓｉと維持電極Ｓuiとの間の放電空間には、これら２電極間の電位差であるＶｓしか印加されているに過ぎないので、走査電極Ｓｉと維持電極Ｓuiとの間では放電（このような走査電極Ｓｉと維持電極Ｓuiとの間で発生する放電を面放電という）は発生しない。
When the
The sustain
The voltage value Vs of sustain
Therefore, only Vs, which is a potential difference between the two electrodes, is applied to the discharge space between the scan electrode Si and the sustain electrode Sui. Such a discharge generated between the scan electrode Si and the sustain electrode Sui is not referred to as a surface discharge.
一方、書込み放電が発生したセル３４il（ｌ＝１、２、…、ｎのうちの１つ）では、走査電極Ｓｉ側には正壁電荷があり、維持電極Ｓui側には負壁電荷がある。
したがって、走査電極Ｓｉに印加される最初の正の維持パルス（第１維持パルスという）に上記正負の壁電荷による壁電圧が重畳されることになり、結果として、放電開始電圧以上の電圧が放電空間３４ilに印加され、維持放電が放電開始電圧３４ilに発生する。
この放電により、走査電極Ｓｉ側に負壁電荷が蓄積され、維持電極Ｓui側に正壁電荷が蓄積される。
On the other hand, in the cell 34il (l = 1, 2,..., N) in which the address discharge has occurred, there is a positive wall charge on the scan electrode Si side and a negative wall charge on the sustain electrode Sui side. .
Therefore, the wall voltage due to the positive and negative wall charges is superimposed on the first positive sustain pulse (referred to as the first sustain pulse) applied to the scan electrode Si. As a result, a voltage higher than the discharge start voltage is discharged. A sustain discharge is generated in the discharge start voltage 34il by being applied to the space 34il.
By this discharge, negative wall charges are accumulated on the scan electrode Si side, and positive wall charges are accumulated on the sustain electrode Sui side.
次の維持パルス（第２維持パルスという）は、維持電極Ｓui側に印加され、上述の壁電荷による壁電圧が重畳されることにより、維持放電がこの場合にも発生し、第１維持パルスとは逆極性の壁電荷が、走査電極Ｓｉ側と維持電極Ｓui側に蓄積される。
これ以降も同様の原理で放電が持続的に発生する。つまり、ｘ回目の維持放電により発生した壁電荷による電位差が、ｘ＋１回目の維持パルスに重畳され、維持放電が持続される。
この維持放電の持続回数により、発光輝度が決定される。
The next sustain pulse (referred to as the second sustain pulse) is applied to the sustain electrode Sui side, and the wall voltage due to the above-mentioned wall charges is superimposed, so that a sustain discharge is generated in this case as well. Are accumulated on the scan electrode Si side and the sustain electrode Sui side.
Subsequent discharges are continuously generated on the same principle. That is, the potential difference due to the wall charges generated by the xth sustain discharge is superimposed on the x + 1th sustain pulse, and the sustain discharge is continued.
The light emission luminance is determined by the number of sustain discharges.
そして、１画面の画像情報を表示する期間である１フィールドは、上述したサブフィールドが複数で構成されており、各サブフィールド内に上記１画面の画像情報が挿入されている。
１サブフィールドには、上述したように、その維持期間内の維持パルス数を変え、各セルの点灯又は非点を制御することによって、階調表示を行うことができる。
One field, which is a period for displaying the image information of one screen, includes a plurality of the above-described subfields, and the image information of the one screen is inserted into each subfield.
In one subfield, as described above, gradation display can be performed by changing the number of sustain pulses in the sustain period and controlling lighting or astigmatism of each cell.
上述したプラズマディスプレイパネルのほかに、１セル内の電極数が４電極のＡＣ型プラズマディスプレイパネルも提案されている。例えば、特許文献１及び特許文献２等に記載されている。
In addition to the plasma display panel described above, an AC type plasma display panel having four electrodes in one cell has also been proposed. For example, it is described in
図１９は、特許文献１のプラズマディスプレイパネルの１セルの縦断面を示し、図２０は、特許文献２のプラズマディスプレイパネルの１セルの縦断面を示している。
これらいずれのプラズマディスプレイパネルも、走査電極Ｓｉと２つの維持電極Ｓui1、Ｓui2とが、一方の基板の同一平面上に配置されている。なお、走査電極Ｓｉは、特許文献１では第１の面放電電極と呼び、特許文献２では走査電極と呼んでいる。また、２つの維持電極Ｓui1、Ｓui2は、特許文献１では第２の面放電電極及び第3の面放電電極と呼び、特許文献２では共通電極Ａ及び共通電極Ｂと呼んでいる。
19 shows a longitudinal section of one cell of the plasma display panel of
In any of these plasma display panels, the scan electrode Si and the two sustain electrodes Sui1, Sui2 are arranged on the same plane of one substrate. The scan electrode Si is called a first surface discharge electrode in
特許文献１では、第１の面放電電極（走査電極）Ｓｉと第２の面放電電極（維持電極）Ｓui1との間の第１の面放電間隙３６が、第１の面放電電極（走査電極）Ｓｉと第3の面放電電極（維持電極）Ｓui2との間の第２の面放電間隙３８よりも狭くなっている。
In
図２１は、特許文献１の駆動波形を示す。
初期化期間２では、矩形波１０２、１０４が印加されてセル内の壁電荷の状態が初期化される。
その後に、走査期間３に入り、第１の面放電電極（走査電極）Ｓｉに負極性の走査パルス６が順次印加されて行くとき、走査パルス６が印加されている第１の面放電電極（走査電極）Ｓｉにおいて、データ電極Ｄｊに順次データパルス７が印加されることにより、書込み放電が、第１の面放電電極（走査電極）Ｓｉとデータ電極Ｄｊとの間に発生する。
FIG. 21 shows the drive waveform of
In the
Thereafter, the
このとき、第１の面放電電極（走査電極）Ｓｉと第２の面放電電極（維持電極）Ｓui1との間の電位差も大きくなっているから、これら両データ電極間でも放電が誘発され、第１の面放電電極（走査電極）Ｓｊには正壁電荷が形成され、第２の面放電電極（維持電極）Ｓui2には負壁電荷が形成される。
この場合の第１の面放電電極（走査電極）Ｓｉと第２の面放電電極（維持電極）Ｓui1との間の放電の誘発は、第１の面放電間隙３６が第２の面放電間隙３８よりも狭いから第２の面放電間隙で放電を誘発させるよりも低い電位差で生じさせることができる。
At this time, since the potential difference between the first surface discharge electrode (scanning electrode) Si and the second surface discharge electrode (sustain electrode) Sui1 is also large, a discharge is induced between these two data electrodes, and the first Positive wall charges are formed on the first surface discharge electrode (scanning electrode) Sj, and negative wall charges are formed on the second surface discharge electrode (sustain electrode) Sui2.
In this case, the induction of discharge between the first surface discharge electrode (scanning electrode) Si and the second surface discharge electrode (sustain electrode) Sui1 is caused by the first
走査期間３が終了すると、遷移期間１５になる。
先ず、遷移パルス１０６が第２の面放電電極Ｓui1に印加されると、第２の面放電電極Ｓui2と第１の面放電電極Ｓｉとの間で放電が発生する。
次に、遷移パルス１０８が第１の面放電電極（走査電極）Ｓｉに印加されると、再度、第２の面放電電極Ｓui1と第１の面放電電極Ｓｉとの間で逆極性の放電が発生する。
さらに、遷移パルス１１０が印加されると、今度は、第１の面放電電極（走査電極）Ｓｉと第３の面放電電極（維持電極）Ｓui2との間で放電が発生する。
When the
First, when the
Next, when the
Further, when the
その後は、維持期間４に入り、第２の面放電間隙３８で維持放電が持続される。
維持期間４では、第２の面放電電極（維持電極）Ｓui1と第１の面放電期間（走査電極）Ｓｉとは同電位にされているから、これらの電極は１つの電極として機能している。
また、第２の面放電間隙３８は第１の面放電間隙３６よりも広く構成されているから、第１の面放電間隙３６で放電させるよりも高効率で放電させることができる。
Thereafter, the sustain
In the sustain
In addition, since the second surface discharge gap 38 is configured wider than the first
このように、特許文献１では、低い電圧で書込みができる第１の面放電間隙３６で書込みの壁電荷を形成し、２回ほど第１の面放電間隙３６で面放電をさせた後、高効率な面放電を発生させることのできる第２の面放電間隙３８に放電を移行させて維持放電を生じさせるようにしている。
As described above, in
また、特許文献２には、共通電極（維持電極）Ｓui1と走査電極Ｓｉとの間の間隙４０と、走査電極Ｓｉと共通電極（維持電極）Ｓui2との間の間隙４２とは同一の幅に設定され、透明誘電体層２７の膜厚を異ならしめる例が記載されている。
このように膜厚を異ならしめる理由は、次の通りである。
すなわち、間隙４０での膜厚は、間隙４２での膜厚よりも薄いから、間隙４０での放電を低電圧で誘発させることができる。
一方、間隙４２は膜厚が厚いので、放電電流を抑制することができ、高効率で発光させることができる。
In
The reason for making the film thickness different in this way is as follows.
That is, since the film thickness in the
On the other hand, since the
図２２は、特許文献２における駆動波形を示しているが、図２２から読み取れるように、特許文献２のプラズマディスプレイパネルにおいても、特許文献１と同様、初期化期間２は矩形波で構成されている。
初期化期間２では、矩形波２０２、２０４、２０６が印加されてセル内の壁電荷の状態が初期化される。
その後に、走査期間３に入り、走査電極Ｓｉに負極性の走査パルス６が順次印加されて行くとき、走査パルス６が印加されている走査電極Ｓｉにおいて、データ電極Ｄｊに順次データパルス７が印加されることにより、書込み放電が、走査電極Ｓｉとデータ電極Ｄｊとの間に発生する。
この書込み放電によって、走査電極Ｓｉに正壁電荷が、また、維持電極Ｓui1に負壁電荷が形成される。
FIG. 22 shows a drive waveform in
In the
Thereafter, when the
By this address discharge, positive wall charges are formed on the scan electrode Si and negative wall charges are formed on the sustain electrode Sui1.
走査期間３が終了すると、遷移期間１５になる。
この遷移期間１５において、４回ほど面放電を走査電極Ｓｉと維持電極Ｓui1との間で繰り返される。
すなわち、最初に、遷移パルス２０８が維持電極Ｓui1に印加されると、維持電極Ｓui1と走査電極Ｓｉとの間で放電が発生する。
２番目に、遷移パルス２１０が走査電極Ｓｉに印加されると、今度は、維持電極Ｓui1と走査電極Ｓｉとの間で逆極性の放電が発生する。
When the
In this
That is, first, when the
Second, when the
３番目に、遷移パルス２１２が維持電極Ｓui1に印加されると、最初に遷移パルス２０８が維持電極Ｓui1に印加された場合と同様、維持電極Ｓui1と走査電極Ｓｉとの間で放電が発生する。
最後に、遷移パルス２１４が走査電極Ｓｉに印加されると、２番目に、遷移パルス２１０が走査電極Ｓｉに印加された場合と同様、維持電極Ｓui1と走査電極Ｓｉとの間で逆放電が発生する。
その後は、維持期間４に入り、走査電極Ｓｉと第２の維持電極Ｓui2との間で維持放電が繰り返される。
Third, when the
Finally, when the
Thereafter, the sustain
以上述べたように、いずれの特許文献も、走査期間内に、走査パルスを各走査電極に順次印加し、１つの走査電極に走査パルスが印加された状態で、データ電極にデータパルスが順次印加されて行くとき、当該１つの走査電極と順次データパルスが印加されるデータ電極との交点にあるセルにおいて、書込み放電が発生し、書込み放電による壁電荷の形成は、上記１つの走査電極とこれと対になる維持電極との間で行われている。
上述したように、プラズマディスプレイパネルのセルでの放電は、パルスの印加ですぐに発生するのではなく、パルスの印加からある程度の時間が経過してから発生する。
したがって、プラズマディスプレイパネルにおいて、そのセルに書込み放電を発生させるためには、放電が発生するまで走査パルスとデータパルスとを印加しておく必要がある。
As described above, the discharge in the cell of the plasma display panel does not occur immediately upon application of the pulse, but occurs after a certain amount of time has elapsed since the application of the pulse.
Therefore, in the plasma display panel, in order to generate the address discharge in the cell, it is necessary to apply the scan pulse and the data pulse until the discharge occurs.
さらに、上述した３電極ＡＣ型プラズマディスプレイパネルの駆動においては、走査パルスとデータパルスとを印加させて書込み放電を発生させただけでは点灯表示できず、走査電極と維持電極とに十分な壁電荷が形成されなければならない。
その壁電荷の形成には、放電発生後、電荷が移動し、壁電荷が誘電体層上に形成されるまでにある程度の時間が必要となる。
Further, in the driving of the above-mentioned three-electrode AC type plasma display panel, it is not possible to light up and display only by applying a scan pulse and a data pulse to generate an address discharge, and sufficient wall charges are applied to the scan electrode and the sustain electrode. Must be formed.
The formation of the wall charges requires a certain amount of time after the discharge occurs until the charges move and the wall charges are formed on the dielectric layer.
そのような物理的必要性がある場合に、走査パルスを書込み放電の発生直後に終了させてしまうと、その終了により走査電極と維持電極との間の電位差が小さくなり、維持期間に入ったとき維持放電に移行し得るのに十分な壁電荷が走査電極及び維持電極上に形成されず、点灯表示をすることができない。
そのため、書込み放電の発生後も、ある程度の時間の間、走査パルスを印加し続けなければならない。
In such a physical need, if the scan pulse is terminated immediately after the occurrence of the address discharge, the potential difference between the scan electrode and the sustain electrode is reduced by the termination, and the sustain period is entered. Wall charges sufficient to be able to shift to the sustain discharge are not formed on the scan electrode and the sustain electrode, and the lighting display cannot be performed.
Therefore, it is necessary to continue applying the scan pulse for a certain period of time after the occurrence of the address discharge.
また、上述した４電極ＡＣ型プラズマディスプレイパネルについても、同様のことが言える。これを特許文献１及び特許文献２の４電極ＡＣ型プラズマディスプレイパネルの場合を例に説明する。
書込み放電は、３電極ＡＣ型プラズマディスプレイパネルと同様、走査電極とデータ電極との間で発生する。
そして、書込み放電の発生後は、先ず放電開始電圧の低い走査電極と維持電極との間で放電を先ず発生させた後、２つの維持電極Ｓui1と維持電極Ｓui2との間での維持放電を発生させるようにしている。
したがって、書込み放電の発生によって走査電極と維持電極との間に十分な壁電荷を形成して置かなければならない。
The same can be said for the above-described four-electrode AC plasma display panel. This will be described by taking the case of the four-electrode AC plasma display panel of
The address discharge is generated between the scan electrode and the data electrode as in the three-electrode AC plasma display panel.
After the address discharge is generated, first, a discharge is first generated between the scan electrode having a low discharge start voltage and the sustain electrode, and then a sustain discharge is generated between the two sustain electrodes Sui1 and Sui2. I try to let them.
Therefore, a sufficient wall charge must be formed between the scan electrode and the sustain electrode due to the occurrence of the address discharge.
３電極ＡＣ型プラズマディスプレイパネルと同様に、書込み放電の発生直後に走査パルスが終了し、走査電極と維持電極との間の電位差が小さくなってしまうと、両電極間に十分な壁電荷を形成することができない。
書込み放電後に発生する走査電極と維持電極との間の放電が発生しなければ、次の主たる維持放電である走査電極と維持電極との間の維持放電も発生させることはできない。
As in the case of the three-electrode AC plasma display panel, when the scanning pulse ends immediately after the occurrence of the address discharge and the potential difference between the scanning electrode and the sustaining electrode becomes small, sufficient wall charges are formed between the two electrodes. Can not do it.
If the discharge between the scan electrode and the sustain electrode generated after the address discharge does not occur, the sustain discharge between the scan electrode and the sustain electrode, which is the next main sustain discharge, cannot be generated.
このように、従来のプラズマディスプレイパネルの駆動方法は、３電極構造でも、また、４電極構造でも、走査パルスのパルス幅として、書込み放電が発生するまでの時間に、十分な壁電荷の形成を達成し得る時間を加えた時間が必要であった。
そして、４電極構造の場合には、その構成上、書込み放電から維持放電に移行する際に、維持放電への滑らかな移行を行わせるための放電を不可欠としている。
As described above, the conventional driving method of the plasma display panel can form a sufficient wall charge in the time until the address discharge occurs as the pulse width of the scan pulse regardless of the three-electrode structure or the four-electrode structure. Time was required plus the time that could be achieved.
In the case of the four-electrode structure, due to the configuration, when shifting from the address discharge to the sustain discharge, a discharge for making a smooth transition to the sustain discharge is indispensable.
プラズマディスプレイパネルが高精細になり、走査ライン数が増加したりすると、従来と同じ走査パルス幅が必要になると、その分走査期間が増加する。
走査期間の増加は、維持期間の減少やサブフィールド数の減少を招くことになり、表示品質が劣化してしまうことになる。
If the plasma display panel becomes high-definition and the number of scanning lines increases, the same scanning pulse width as the conventional one is required, and the scanning period increases accordingly.
An increase in scanning period causes a decrease in sustain period and a decrease in the number of subfields, resulting in a deterioration in display quality.
この発明は、上述の事情に鑑みてなされたもので、走査パルス幅の短縮等を図って表示品質を向上させることのできるプラズマディスプレイパネルの駆動方法を提供することを目的としている。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a plasma display panel driving method capable of improving the display quality by shortening the scanning pulse width and the like.
上記課題を解決するために、請求項１記載の発明は、第１の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、上記第１の絶縁基板の一方の面であつて上記第２の絶縁基板と対向する側の面に走査電極、第１の維持電極及び第２の維持電極の順で互いに平行に配置される電極セットを複数配置すると共に、上記第２の絶縁基板の一方の面であって上記第１の絶縁基板と対向する側の面に上記電極セットの各々と直交するデータ電極を複数配置して上記電極セットと上記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルにおいて、上記表示セルの上記走査電極と上記データ電極との間の書込み放電ギャップに映像信号の画素データ対応の書込み放電を走査期間中に順次発生させ、発生された書込み放電に基づいて維持期間の間上記第１の維持電極と上記第２の維持電極との間に維持放電を発生し持続させるプラズマディスプレイパネルの駆動方法に係り、上記走査期間で発生された上記書込み放電によって互いに逆極性の壁電荷をそれぞれ上記第１の維持電極及び上記第２の維持電極上に形成させ、上記維持期間に、上記第１の維持電極と上記第２の維持電極とに印加される最初の維持パルスから上記第１の維持電極と上記第２の維持電極との間で維持放電を発生させることを特徴としている。 In order to solve the above-mentioned problem, a first aspect of the present invention provides a first insulating substrate and a second insulating substrate which are opposed to each other at a predetermined interval, and are provided on one surface of the first insulating substrate. A plurality of electrode sets arranged in parallel with each other in the order of the scan electrode, the first sustain electrode, and the second sustain electrode are disposed on the surface on the side facing the second insulating substrate. A plurality of data electrodes orthogonal to each of the electrode sets are arranged on one surface of the substrate and facing the first insulating substrate, and display cells are arranged at the intersections of the electrode sets and the data electrodes. In the constructed plasma display panel, address discharge corresponding to the pixel data of the video signal is sequentially generated in the address discharge gap between the scan electrode and the data electrode of the display cell during the scan period, and the generated address discharge is generated. Base According to a driving method of a plasma display panel for generating and sustaining a sustain discharge between the first sustain electrode and the second sustain electrode during the sustain period, the address discharge generated during the scan period causes the sustain discharge to occur. A reverse polarity wall charge is formed on each of the first sustain electrode and the second sustain electrode, and is applied to the first sustain electrode and the second sustain electrode during the sustain period. A sustain discharge is generated between the first sustain electrode and the second sustain electrode from a sustain pulse.
請求項２記載の発明は、第１の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、上記第１の絶縁基板の一方の面であって上記第２の絶縁基板と対向する側の面に走査電極、第１の維持電極及び第２の維持電極の順で互いに平行に配置される電極セットを複数配置すると共に、上記第２の絶縁基板の一方の面であって上記第１の絶縁基板と対向する側の面に上記電極セットの各々と直交するデータ電極を複数配置して上記電極セットと上記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルにおいて、上記表示セルの上記走査電極と上記データ電極との間の書込み放電ギャップに映像信号の画素データ対応の書込み放電を走査期間中に線順次で発生させ、発生された書込み放電に基づいて、維持期間の間、上記第１の維持電極と上記第２の維持電極との間に維持放電を発生し持続させるプラズマディスプレイパネルの駆動方法に係り、上記走査期間中の上記第１の維持電極と上記第２の維持電極との間の電位差を、上記第１の維持電極と上記第２の維持電極との間の面放電開始電圧から上記維持パルスの電圧を差し引いた値以上にし、上記維持期間に、上記第１の維持電極と上記第２の維持電極とに印加される最初の維持パルスから上記第１の維持電極と上記第２の維持電極との間で維持放電を波させることを特徴としている。 According to a second aspect of the present invention, the first insulating substrate and the second insulating substrate are opposed to each other at a predetermined interval, and one surface of the first insulating substrate is the second insulating substrate. A plurality of electrode sets arranged in parallel to each other in the order of the scan electrode, the first sustain electrode, and the second sustain electrode are arranged on the opposite side surface, and is one surface of the second insulating substrate. In the plasma display panel in which a plurality of data electrodes orthogonal to each of the electrode sets are arranged on a surface facing the first insulating substrate and a display cell is configured at an intersection of the electrode set and the data electrode, An address discharge corresponding to the pixel data of the video signal is generated in a line-sequential manner during the scanning period in an address discharge gap between the scan electrode and the data electrode of the display cell, and based on the generated address discharge, Between, above A plasma display panel driving method for generating and sustaining a sustain discharge between a first sustain electrode and the second sustain electrode, the first sustain electrode and the second sustain electrode during the scanning period Between the first sustain electrode and the second sustain electrode is set to a value obtained by subtracting the sustain pulse voltage from the surface discharge start voltage between the first sustain electrode and the second sustain electrode. A sustain discharge is generated between the first sustain electrode and the second sustain electrode from an initial sustain pulse applied to the sustain electrode and the second sustain electrode.
請求項３記載の発明は、請求項１又は請求項２記載のプラズマディスプレイパネルの駆動方法に係り、上記維持期間中、同じ電位が上記走査電極及び上記第１の維持電極に印加されることを特徴としている。 According to a third aspect of the present invention, there is provided the plasma display panel driving method according to the first or second aspect, wherein the same potential is applied to the scan electrode and the first sustain electrode during the sustain period. It is a feature.
請求項４記載の発明は、請求項１、２又は３記載のプラズマディスプレイパネルの駆動方法に係り、上記走査期間の前にある初期化期間中、上記走査電極と上記第１の維持電極とが同じ電位にあり、かつ、上記初期化期間の最後にあるプライミング消去期間で該電位が除除に減少し、上記走査期間の間、上記第１の維持電極の電位が上記第２の維持電極の電位よりも高く設定し、上記プライミング消去期間における上記第２の維持電極と上記データ電極との間の電位差と、上記画像データ対応のデータパルスが印加されたときの上記データ電極と上記第２の維持電極との間の電位差との和が、上記第１の維持電極より低い電位にある上記第２の維持電極と上記データ電極との間の対向放電開始電圧よりも小さいことを特徴としている。 According to a fourth aspect of the present invention, there is provided the plasma display panel driving method according to the first, second, or third aspect, wherein the scan electrode and the first sustain electrode are connected during an initialization period before the scan period. In the priming erasing period at the end of the initialization period, the potential decreases to the removal, and during the scanning period, the potential of the first sustain electrode is changed to that of the second sustain electrode. Set higher than the potential, the potential difference between the second sustain electrode and the data electrode in the priming erasing period, the data electrode when the data pulse corresponding to the image data is applied, and the second The sum of the potential difference with the sustain electrode is smaller than the counter discharge start voltage between the second sustain electrode and the data electrode at a lower potential than the first sustain electrode.
請求項５記載の発明は、請求項１、２又は３記載のプラズマディスプレイパネルの駆動方法に係り、上記走査期間の前にある初期化期間中、上記走査電極と上記第１の維持電極とが同じ電位にあり、かつ、上記初期化期間の最後にあるプライミング消去期間に該電位が除除に減少し、上記走査期間の間、上記第１の維持電極の電位が上記第２の維持電極の電位よりも低く設定し、上記プライミング消去期間における上記データ電極の電位と上記第１の維持電極の最終到達電位との差が、上記画像データ対応のデータパルスが印加されたときの上記データ電極の電位と上記走査期間の上記第１の維持電極の電位との差よりも大きいことを特徴としている。 According to a fifth aspect of the present invention, there is provided the plasma display panel driving method according to the first, second, or third aspect, wherein the scanning electrode and the first sustaining electrode are in an initialization period before the scanning period. During the priming erasing period at the end of the initialization period, the potential decreases to the removal, and during the scanning period, the potential of the first sustain electrode is changed to that of the second sustain electrode. The difference between the potential of the data electrode and the final arrival potential of the first sustain electrode in the priming erase period is set to be lower than the potential, and the difference of the data electrode when the data pulse corresponding to the image data is applied. It is characterized by being larger than the difference between the potential and the potential of the first sustain electrode during the scanning period.
請求項６記載の発明は、請求項４又は５記載のプラズマディスプレイパネルの駆動方法に係り、上記初期化期間における上記第１の維持電極と上記第２の維持電極との間の最終到達電位差が、上記第１の維持電極と上記第２の維持電極との間の面放電開始電圧と等しいことを特徴としている。 A sixth aspect of the present invention relates to the driving method of the plasma display panel according to the fourth or fifth aspect, wherein a final ultimate potential difference between the first sustain electrode and the second sustain electrode in the initialization period is The voltage is equal to the surface discharge start voltage between the first sustain electrode and the second sustain electrode.
請求項７記載の発明は、請求項１、２又は３記載のプラズマディスプレイパネルの駆動方法に係り、上記走査期間中の上記第１の維持電極の電位が上記第２の維持電極の電位よりも高く、上記維持期間中の上記走査電極の電位が上記第１の維持電極の電位と同じであり、上記維持期間の駆動波形が、上記第１の維持電極と上記第２の維持電極の電位を高電位と低電位で交互に極性を反転させる維持パルスで構成され、前回の上記維持期間において上記第１の維持電極に印加される最後の維持パルスの電位が上記高電位であり、かつ、上記第２の維持電極に印加される最後の維持パルスの電位が上記低電位であり、前回の上記維持期間に続いて第１の壁電荷調整期間と第２の壁電荷調整期間とから成る壁電圧調整期間があり、上記第１の壁電荷調整期間の上記第１の維持電極の電位が前回の上記維持期間の上記高電位と等しく、かつ、上記第２の維持電極及び上記走査電極の電位が前回の上記維持期間の上記低電位と等しく設定されると共に、上記第２の壁電荷調整期間の上記走査電極の電位が前回の上記維持期間の上記高電位と等しく、かつ、上記第１の維持電極及び上記第２の維持電極の電位が前回の上記維持期間の上記低電位と等しく設定されることを特徴としている。 A seventh aspect of the invention relates to the driving method of the plasma display panel according to the first, second, or third aspect, wherein the potential of the first sustain electrode during the scanning period is higher than the potential of the second sustain electrode. The potential of the scan electrode during the sustain period is the same as the potential of the first sustain electrode, and the drive waveform during the sustain period is equal to the potential of the first sustain electrode and the second sustain electrode. It is composed of sustain pulses that reverse the polarity alternately between a high potential and a low potential, and the potential of the last sustain pulse applied to the first sustain electrode in the previous sustain period is the high potential, and The potential of the last sustain pulse applied to the second sustain electrode is the low potential, and the wall voltage is composed of a first wall charge adjustment period and a second wall charge adjustment period following the previous sustain period. There is an adjustment period, and the first wall charge The potential of the first sustain electrode during the set period is equal to the high potential during the previous sustain period, and the potential of the second sustain electrode and the scan electrode is equal to the low potential during the previous sustain period. And the potential of the scan electrode in the second wall charge adjustment period is equal to the high potential in the previous sustain period, and the potential of the first sustain electrode and the second sustain electrode is It is characterized by being set equal to the low potential in the previous maintenance period.
請求項８記載の発明は、請求項７記載のプラズマディスプレイパネルの駆動方法に係り、上記初期化期間中の上記走査電極と上記第１の維持電極との間の電位差が変化することを特徴としている。
The invention according to
請求項９記載の発明は、請求項４、７又は８記載のプラズマディスプレイパネルの駆動方法に係り、上記走査期間中の上記第２の維持電極の電位が接地電位であることを特徴としている。 A ninth aspect of the invention relates to the driving method of the plasma display panel according to the fourth, seventh or eighth aspect, wherein the potential of the second sustain electrode during the scanning period is a ground potential.
請求項１０記載の発明は、請求項１、２又は３記載のプラズマディスプレイパネルの駆動方法に係り、走査期間中の上記第１の維持電極の電位が上記第２の維持電極の電位よりも低く、上記維持期間中の上記走査電極の電位が上記第１の維持電極の電位と同じであり、上記維持期間の駆動波形が、上記第１の維持電極と上記第２の維持電極の電位を高電位と低電位で交互に極性を反転させる維持パルスで構成され、前回の上記維持期間において上記第１の維持電極に印加される最後の維持パルスの電位が上記高電位であり、かつ、上記第２の維持電極に印加される最後の維持パルスの電位が上記低電位であり、前回の上記維持期間に続いて第１の壁電荷調整期間と第２の壁電荷調整期間とから成る壁電圧調整期間があり、上記第１の壁電荷調整期間の上記第１の維持電極の電位が前回の上記維持期間の上記高電位と等しく、かつ、上記第２の維持電極及び上記走査電極の電位が前回の上記維持期間の上記低電位と等しく設定されると共に、上記第２の壁電荷調整期間の上記走査電極の電位が前回の上記維持期間の上記高電位と等しく、かつ、上記第１の維持電極及び上記第２の維持電極の電位が前回の上記維持期間の上記低電位と等しく設定されることを特徴としている。 According to a tenth aspect of the present invention, in the plasma display panel driving method according to the first, second, or third aspect, the potential of the first sustain electrode is lower than the potential of the second sustain electrode during the scanning period. The potential of the scan electrode during the sustain period is the same as the potential of the first sustain electrode, and the drive waveform during the sustain period increases the potential of the first sustain electrode and the second sustain electrode. A sustain pulse that reverses the polarity alternately between a potential and a low potential, the potential of the last sustain pulse applied to the first sustain electrode in the previous sustain period is the high potential, and Wall voltage adjustment comprising a first wall charge adjustment period and a second wall charge adjustment period subsequent to the previous sustain period, the potential of the last sustain pulse applied to the second sustain electrode being the low potential There is a period, and the first wall charge control The potential of the first sustain electrode during the period is set equal to the high potential during the previous sustain period, and the potential of the second sustain electrode and the scan electrode is set equal to the low potential during the previous sustain period. In addition, the potential of the scan electrode in the second wall charge adjustment period is equal to the high potential of the previous sustain period, and the potential of the first sustain electrode and the second sustain electrode is the previous time. It is characterized in that it is set equal to the low potential during the sustain period.
請求項１１記載の発明は、請求項１０記載のプラズマディスプレイパネルの駆動方法に係り、上記初期化期間中の上記走査電極と上記第１の維持電極との間の電位差が変化し、かつ、上記初期化期間の最後にあるプライミング消去期間に上記走査電極の電位が除除に減少し、上記走査期間の間、上記第１の維持電極の電位が上記第２の維持電極の電位よりも低く設定し、上記プライミング消去期間における上記データ電極の電位と上記第１の維持電極の最終到達電位との差と、上記画像データ対応のデータパルスが印加されたときの上記データ電極の電位と上記走査期間の上記第１の維持電極の電位との差との和が、上記第２の維持電極より低い電位にある上記第１の維持電極と上記データ電極との間の対向放電開始電圧よりも小さいことを特徴としている。 An eleventh aspect of the present invention relates to the driving method of the plasma display panel according to the tenth aspect, wherein a potential difference between the scan electrode and the first sustain electrode during the initialization period changes, and the During the priming erasing period at the end of the initialization period, the potential of the scan electrode is decreased and the potential of the first sustain electrode is set lower than the potential of the second sustain electrode during the scan period. The difference between the potential of the data electrode in the priming erase period and the final arrival potential of the first sustain electrode, the potential of the data electrode when the data pulse corresponding to the image data is applied, and the scanning period And the difference between the first sustain electrode and the potential of the first sustain electrode is smaller than the counter discharge start voltage between the first sustain electrode and the data electrode at a lower potential than the second sustain electrode. The It is a symptom.
請求項１２記載の発明は、請求項５、１０又は１１記載のプラズマディスプレイパネルの駆動方法に係り、上記走査期間中の上記第１の維持電極の電位が接地電位であることを特徴としている。 According to a twelfth aspect of the invention, there is provided the plasma display panel driving method according to the fifth, tenth or eleventh aspect, wherein the potential of the first sustain electrode during the scanning period is a ground potential.
請求項１３記載の発明は、請求項９乃至１２のいずれか一に記載のプラズマディスプレイパネルの駆動方法に係り、上記初期化期間における上記走査電極と上記第１の維持電極との間の最終到達電位差が、上記走査電極と上記第１の維持電極との間の面放電開始電圧と等しいことを特徴としている。 A thirteenth aspect of the present invention relates to the plasma display panel driving method according to any one of the ninth to twelfth aspects, and the final arrival between the scan electrode and the first sustain electrode in the initialization period. The potential difference is equal to the surface discharge start voltage between the scan electrode and the first sustain electrode.
請求項１４記載の発明は、請求項４乃至請求項１３記載のプラズマディスプレイパネルの駆動方法に係り、上記走査期間以外の期間及び上記走査期間の上記データパルスが印加されない期間の上記データ電極の電位が接地電位にあることを特徴としている。 According to a fourteenth aspect of the present invention, in the plasma display panel driving method according to the fourth to thirteenth aspects, the potential of the data electrode in a period other than the scanning period and a period in which the data pulse in the scanning period is not applied. Is at ground potential.
請求項１５記載の発明は、請求項４乃至請求項１４記載のプラズマディスプレイパネルの駆動方法に係り、上記維持パルスの上記低電位が接地電位であることを特徴としている。 According to a fifteenth aspect of the present invention, in the plasma display panel driving method according to the fourth to fourteenth aspects, the low potential of the sustain pulse is a ground potential.
請求項１６記載の発明は、第１の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、上記第１の絶縁基板の一方の面であって上記第２の絶縁基板と対向する側の面に走査電極、第１の維持電極及び第２の維持電極の順で互いに平行に配置される電極セットを複数配置すると共に、上記第２の絶縁基板の一方の面であって上記第１の絶縁基板と対向する側の面に上記電極セットの各々と直交するデータ電極を複数配置して上記電極セットと上記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルにおいて、上記表示セルの上記走査電極と上記データ電極との間の書込み放電ギャップに映像信号の画素データ対応の書込み放電を走査期間中に順次発生させる書込み手段と、該書込み手段によって発生された書込み放電に基づいて維持期間の間上記第１の維持電極と上記第２の維持電極との間に維持放電を発生し持続させる維持放電持続手段とを備えたプラズマディスプレイパネルの駆動装置に係り、上記書込み手段によって発生された上記書込み放電によって互いに逆極性であって維持放電に必要な壁電荷をそれぞれ上記第１の維持電極及び上記第２の維持電極上に形成させる所定の電位差を上記第１の維持電極と上記第２の維持電極との間に上記走査期間与える電位差付与手段と、上記維持期間に、上記第１の維持電極と上記第２の維持電極とに印加される最初の維持パルスから上記第１の維持電極と上記第２の維持電極との間で維持放電を発生させる放電発生手段とを備えたことを特徴としている。 According to a sixteenth aspect of the present invention, the first insulating substrate and the second insulating substrate are opposed to each other at a predetermined interval, and the one surface of the first insulating substrate is the second insulating substrate. A plurality of electrode sets arranged in parallel to each other in the order of the scan electrode, the first sustain electrode, and the second sustain electrode are arranged on the opposite side surface, and is one surface of the second insulating substrate. In the plasma display panel in which a plurality of data electrodes orthogonal to each of the electrode sets are arranged on a surface facing the first insulating substrate and a display cell is configured at an intersection of the electrode set and the data electrode, Address means for sequentially generating an address discharge corresponding to pixel data of a video signal in an address discharge gap between the scan electrode and the data electrode of the display cell during a scan period, and an address generated by the address means A plasma display panel driving apparatus comprising: sustain discharge sustaining means for generating and sustaining a sustain discharge between the first sustain electrode and the second sustain electrode during a sustain period based on electricity; Predetermined potential differences that cause opposite wall charges necessary for the sustain discharge to be formed on the first sustain electrode and the second sustain electrode by the address discharge generated by the addressing means, respectively. A potential difference applying means for applying the scanning period between the sustain electrode and the second sustain electrode, and an initial sustain pulse applied to the first sustain electrode and the second sustain electrode in the sustain period Discharge generating means for generating a sustain discharge between the first sustain electrode and the second sustain electrode is provided.
請求項１７記載の発明は、第１の絶縁基板と第２の絶縁基板とを所定の間隔を隔てて対向させ、上記第１の絶縁基板の一方の面であって上記第２の絶縁基板と対向する側の面に走査電極、第１の維持電極及び第２の維持電極の順で互いに平行に配置される電極セットを複数配置すると共に、上記第２の絶縁基板の一方の面であって上記第１の絶縁基板と対向する側の面に上記電極セットの各々と直交するデータ電極を複数配置して上記電極セットと上記データ電極との交差点に表示セルを構成したプラズマディスプレイパネルにおいて、上記表示セルの上記走査電極と上記データ電極との間の書込み放電ギャップに映像信号の画素データ対応の書込み放電を走査期間中に線順次で発生させる書込み手段と、該書込み手段によって発生された書込み放電に基づいて維持期間の間上記第１の維持電極と上記第２の維持電極との間に維持放電を発生し持続させる維持放電持続手段とを備えたプラズマディスプレイパネルの駆動装置に係り、上記走査期間に上記第１の維持電極と上記第２の維持電極との間に、上記第１の維持電極と上記第２の維持電極との間の面放電開始電圧から上記維持パルスの電圧を差し引いた値以上の電位差を与える電位差付与手段と、上記維持期間に、上記第１の維持電極と上記第２の維持電極とに印加される最初の維持パルスから上記第１の維持電極と上記第２の維持電極との間で維持放電を発生させる放電発生手段とを備えたことを特徴としている。 According to a seventeenth aspect of the present invention, the first insulating substrate and the second insulating substrate are opposed to each other at a predetermined interval, and the one surface of the first insulating substrate is the second insulating substrate. A plurality of electrode sets arranged in parallel to each other in the order of the scan electrode, the first sustain electrode, and the second sustain electrode are arranged on the opposite side surface, and is one surface of the second insulating substrate. In the plasma display panel in which a plurality of data electrodes orthogonal to each of the electrode sets are arranged on a surface facing the first insulating substrate and a display cell is configured at an intersection of the electrode set and the data electrode, Addressing means for generating address discharge corresponding to pixel data of a video signal in a line-sequential manner during a scanning period in an address discharge gap between the scan electrode and the data electrode of the display cell, and a write generated by the addressing means And a sustain discharge sustaining means for generating and sustaining a sustain discharge between the first sustain electrode and the second sustain electrode during a sustain period based on a single discharge, and a plasma display panel driving device comprising: During the scanning period, a voltage of the sustain pulse is generated between the first sustain electrode and the second sustain electrode from a surface discharge start voltage between the first sustain electrode and the second sustain electrode. A potential difference applying means for providing a potential difference equal to or greater than a subtracted value; and the first sustain electrode and the first sustain electrode from the first sustain pulse applied to the first sustain electrode and the second sustain electrode in the sustain period. And a discharge generating means for generating a sustain discharge between the two sustain electrodes.
請求項１８記載の発明は、請求項１６又は請求項１７記載のプラズマディスプレイパネルの駆動装置に係り、上記電位差付与手段によって上記維持期間中同じ電位が上記走査電極及び上記第１の維持電極に印加されることを特徴としている。
The invention according to
請求項１９記載の発明は、請求項１６、１７又は１８記載のプラズマディスプレイパネルの駆動装置に係り、上記走査期間の前にある初期化期間中、上記走査電極と上記第１の維持電極とが同じ電位に設定させ、かつ、上記初期化期間の最後にあるプライミング消去期間で該電位が除除に減少させる第１の手段と、上記走査期間中上記第１の維持電極の電位が上記第２の維持電極の電位よりも高く設定させる第２の手段とをさらに備え、上記プライミング消去期間における上記第２の維持電極と上記データ電極との間の電位差と、上記画像データ対応のデータパルスが印加されたときの上記データ電極と上記第２の維持電極との間の電位差との和が、上記第１の維持電極より低い電位にある上記第２の維持電極と上記データ電極との間の対向放電開始電圧よりも小さいことを特徴としている。 According to a nineteenth aspect of the present invention, there is provided the plasma display panel driving apparatus according to the sixteenth, seventeenth, or eighteenth aspect, wherein the scan electrode and the first sustain electrode are in an initialization period before the scan period. A first means for setting the same potential and reducing the potential in a priming erasing period at the end of the initialization period; and a potential of the first sustain electrode during the scanning period is set to the second potential. And a second means for setting the potential higher than the potential of the sustain electrode, and applying a potential difference between the second sustain electrode and the data electrode in the priming erase period and a data pulse corresponding to the image data When the sum of the potential difference between the data electrode and the second sustain electrode is lower than that of the first sustain electrode, the counter electrode between the second sustain electrode and the data electrode It is characterized in that less than electrodeposition starting voltage.
請求項２０記載の発明は、請求項１６、１７又は１８記載のプラズマディスプレイパネルの駆動装置に係り、上記走査期間の前にある初期化期間中、上記走査電極と上記第１の維持電極とが同じ電位に設定させ、かつ、上記初期化期間の最後にあるプライミング消去期間に該電位が除除に減少させる第３の手段と、上記走査期間中上記第１の維持電極の電位が上記第２の維持電極の電位よりも低く設定させる第４の手段とをさらに備え、上記プライミング消去期間における上記データ電極の電位と上記第１の維持電極の最終到達電位との差が、上記画像データ対応のデータパルスが印加されたときの上記データ電極の電位と上記走査期間の上記第１の維持電極の電位との差よりも大きいことを特徴としている。 According to a twentieth aspect of the invention, there is provided the plasma display panel driving apparatus according to the sixteenth, seventeenth or eighteenth aspect, wherein the scan electrode and the first sustain electrode are connected during an initialization period before the scan period. A third means for setting the same potential and decreasing the potential in the priming erasing period at the end of the initialization period; and a potential of the first sustain electrode during the scanning period is set to the second potential. And a fourth means for setting the potential lower than the potential of the first sustain electrode, and a difference between the potential of the data electrode and the final potential of the first sustain electrode in the priming erase period corresponds to the image data. It is characterized by being larger than the difference between the potential of the data electrode when a data pulse is applied and the potential of the first sustain electrode during the scanning period.
請求項２１記載の発明は、請求項１６、１７又は１８記載のプラズマディスプレイパネルの駆動装置に係り、上記走査期間中の上記第１の維持電極の電位を上記第２の維持電極の電位よりも高く設定させる第５の手段と、上記維持期間中上記走査電極の電位を上記第１の維持電極の電位と同じ電位に設定させ、上記維持期間の駆動波形が、上記第１の維持電極と上記第２の維持電極の電位を高電位と低電位で交互に極性を反転させる維持パルスで構成させる第６の手段と、前回の上記維持期間において上記第１の維持電極に印加される最後の維持パルスの電位を上記高電位に設定させ、かつ、上記第２の維持電極に印加される最後の維持パルスの電位を上記低電位に設定させる第７の手段と、前回の上記維持期間に続く第１の壁電荷調整期間の上記第１の維持電極の電位を前回の上記維持期間の上記高電位と等しく設定させ、かつ、上記第２の維持電極及び上記走査電極の電位を前回の上記維持期間の上記低電位と等しく設定させると共に、上記第１の壁電荷調整期間に続く第２の壁電荷調整期間の上記走査電極の電位を前回の上記維持期間の上記高電位と等しく設定させ、かつ、上記第１の維持電極及び上記第２の維持電極の電位を前回の上記維持期間の上記低電位と等しく設定させる第８の手段とをさらに備えたことを特徴としている。 A twenty-first aspect of the invention relates to the plasma display panel driving apparatus according to the sixteenth, seventeenth, or eighteenth aspect, wherein the potential of the first sustain electrode during the scanning period is higher than the potential of the second sustain electrode. A fifth means for setting the voltage to be high; and the potential of the scan electrode is set to the same potential as the potential of the first sustain electrode during the sustain period, and the drive waveform of the sustain period is A sixth means for configuring the potential of the second sustain electrode with a sustain pulse that reverses the polarity alternately between a high potential and a low potential; and the last sustain applied to the first sustain electrode in the previous sustain period Seventh means for setting the potential of the pulse to the high potential and setting the potential of the last sustain pulse applied to the second sustain electrode to the low potential; and a seventh means following the previous sustain period. 1 wall charge adjustment period The potential of the first sustain electrode is set equal to the high potential during the previous sustain period, and the potential of the second sustain electrode and the scan electrode is set equal to the low potential during the previous sustain period. And the potential of the scan electrode in the second wall charge adjustment period following the first wall charge adjustment period is set equal to the high potential in the previous sustain period, and the first sustain electrode and And an eighth means for setting the potential of the second sustain electrode equal to the low potential of the previous sustain period.
請求項２２記載の発明は、請求項２１記載のプラズマディスプレイパネルの駆動装置に係り、上記初期化期間中の上記走査電極と上記第１の維持電極との間の電位差が変化させる第９の手段をさらに備えたことを特徴としている。 According to a twenty-second aspect of the present invention, in the plasma display panel driving apparatus according to the twenty-first aspect, ninth means for changing a potential difference between the scan electrode and the first sustain electrode during the initialization period. Is further provided.
請求項２３記載の発明は、請求項１６、１７又は１８記載のプラズマディスプレイパネルの駆動装置に係り、走査期間中の上記第１の維持電極の電位を上記第２の維持電極の電位よりも低く設定させる第１０の手段と、上記維持期間中上記走査電極の電位を上記第１の維持電極の電位と同じ電位に設定させ、上記維持期間の駆動波形が、上記第１の維持電極と上記第２の維持電極の電位を高電位と低電位で交互に極性を反転させる維持パルスで構成させる第１１の手段と、前回の上記維持期間において上記第１の維持電極に印加される最後の維持パルスの電位を上記高電位に設定させ、かつ、上記第２の維持電極に印加される最後の維持パルスの電位を上記低電位に設定させる第１２の手段と、前回の上記維持期間に続く第１の壁電荷調整期間の上記第１の維持電極の電位を前回の上記維持期間の上記高電位と等しく設定させ、かつ、上記第２の維持電極及び上記走査電極の電位を前回の上記維持期間の上記低電位と等しく設定させると共に、上記第１の壁電荷調整期間に続く第２の壁電荷調整期間の上記走査電極の電位を前回の上記維持期間の上記高電位と等しく設定させ、かつ、上記第１の維持電極及び上記第２の維持電極の電位を前回の上記維持期間の上記低電位と等しく設定させる第１３の手段とをさらに備えたことを特徴としている。 According to a twenty-third aspect of the present invention, in the plasma display panel driving apparatus according to the sixteenth, seventeenth, or eighteenth aspect, the potential of the first sustain electrode is lower than the potential of the second sustain electrode during the scanning period. A tenth means for setting, and the potential of the scan electrode during the sustain period is set to the same potential as the potential of the first sustain electrode, and the drive waveform of the sustain period is the same as the first sustain electrode and the first sustain electrode; Eleventh means for configuring the sustain electrode potential with sustain pulses that alternately invert the polarity between the high potential and the low potential, and the last sustain pulse applied to the first sustain electrode in the previous sustain period And a first sustaining period following the previous sustaining period, and a twelfth means for setting the potential of the last sustaining pulse applied to the second sustaining electrode to the low potential. Wall charge adjustment period The potential of the first sustain electrode is set equal to the high potential of the previous sustain period, and the potential of the second sustain electrode and the scan electrode is equal to the low potential of the previous sustain period. And setting the potential of the scan electrode in the second wall charge adjustment period following the first wall charge adjustment period to be equal to the high potential of the previous sustain period, and the first sustain electrode And thirteenth means for setting the potential of the second sustain electrode equal to the low potential of the previous sustain period.
請求項２４記載の発明は、請求項２３記載のプラズマディスプレイパネルの駆動装置に係り、上記初期化期間中の上記走査電極と上記第１の維持電極との間の電位差が変化させ、かつ、上記初期化期間の最後にあるプライミング消去期間に上記走査電極の電位を除除に減少させる第１４の手段と、上記走査期間中上記第１の維持電極の電位が上記第２の維持電極の電位よりも低く設定させる第１５の手段とを備え、上記プライミング消去期間における上記データ電極の電位と上記第１の維持電極の最終到達電位との差と、上記画像データ対応のデータパルスが印加されたときの上記データ電極の電位と上記走査期間の上記第１の維持電極の電位との差との和が、上記第２の維持電極より低い電位にある上記第１の維持電極と上記データ電極との間の対向放電開始電圧よりも小さいことを特徴としている。 According to a twenty-fourth aspect of the present invention, there is provided the plasma display panel driving apparatus according to the twenty-third aspect, wherein a potential difference between the scan electrode and the first sustain electrode during the initialization period is changed, and A fourteenth means for reducing the potential of the scan electrode in the priming erasing period at the end of the initialization period; and the potential of the first sustain electrode during the scan period is greater than the potential of the second sustain electrode. A difference between the potential of the data electrode and the final potential of the first sustain electrode during the priming erase period, and when a data pulse corresponding to the image data is applied. The sum of the difference between the potential of the data electrode and the potential of the first sustain electrode during the scanning period is lower than that of the second sustain electrode; It is characterized in that less than the counter discharge start voltage between.
第１の絶縁基板上に互いに平行に配置された走査電極、第１の維持電極及び第２の維持電極の電極セットの各々と直交した第２の絶縁基板上のデータ電極との交差点に表示セルを構成したプラズマディスプレイパネルにおいて、表示セルの走査電極と上記データ電極との間の書込み放電ギャップに映像信号の画素データ対応の書込み放電を走査期間中に順次発生させ、発生された書込み放電によって互いに逆極性の壁電荷をそれぞれ第１の維持電極及び第２の維持電極上に形成させ、維持期間に入って第１の維持電極と第２の維持電極とに交互に印加される最初の維持パルスから第１の維持電極と第２の維持電極との間で維持放電を発生させるようにしたので、走査パルスの短縮化を達成し得る。 A display cell at an intersection of a scan electrode, a first sustain electrode, and a second sustain electrode set on the first insulating substrate parallel to each other and a data electrode on the second insulating substrate orthogonal to each of the electrode sets. In the plasma display panel configured, the address discharge corresponding to the pixel data of the video signal is sequentially generated in the address discharge gap between the scan electrode of the display cell and the data electrode during the scan period, and the generated address discharges mutually First sustain pulses are formed on the first sustain electrode and the second sustain electrode, respectively, with opposite polarity wall charges, and are applied alternately to the first sustain electrode and the second sustain electrode during the sustain period. Since the sustain discharge is generated between the first sustain electrode and the second sustain electrode, the scan pulse can be shortened.
この走査パルスの短縮化により、維持期間の伸長、高輝度化を達成し得るほか、サブフィールド数の増加が可能になり、階調数の増加、動画偽輪郭を改善できるから、画質を改善できる。
また、走査線数も増やすことができ、高精細なディスプレイを実現することができる。
また、電流のピーク値の低減が図れ、書込み電力の削減と共に、表示負荷の増大に伴う書込み時の電圧降下も抑えることができ、負荷によるデータ電圧の上昇を抑えることができる。
By shortening the scan pulse, the sustain period can be extended and the brightness can be increased, the number of subfields can be increased, the number of gradations can be increased, and the false contour of the video can be improved. .
In addition, the number of scanning lines can be increased, and a high-definition display can be realized.
Further, the peak value of the current can be reduced, the writing power can be reduced, the voltage drop at the time of writing accompanying the increase of the display load can be suppressed, and the increase of the data voltage due to the load can be suppressed.
この発明は、第１の絶縁基板上に互いに平行に配置された走査電極、第１の維持電極及び第２の維持電極の電極セットの各々と直交した第２の絶縁基板上のデータ電極との交差点に表示セルを構成したプラズマディスプレイパネルにおいて、上記表示セルの上記走査電極と上記データ電極との間の書込み放電ギャップに映像信号の画素データ対応の書込み放電を走査期間中に順次発生させること、発生された書込み放電によって互いに逆極性の壁電荷をそれぞれ第１の維持電極及び第２の維持電極上に形成させること、維持期間に入って第１の維持電極と第２の維持電極とに交互に印加される最初の維持パルスから第１の維持電極と第２の維持電極との間で維持放電を発生させることによって構成される。 The present invention relates to a data electrode on a second insulating substrate orthogonal to each of an electrode set of a scan electrode, a first sustaining electrode, and a second sustaining electrode arranged in parallel to each other on the first insulating substrate. In a plasma display panel having a display cell at an intersection, sequentially generating an address discharge corresponding to pixel data of a video signal in an address discharge gap between the scan electrode and the data electrode of the display cell during a scan period; Wall charges having opposite polarities are formed on the first sustain electrode and the second sustain electrode by the generated address discharge, respectively, and the first sustain electrode and the second sustain electrode are alternately entered during the sustain period. Is generated by generating a sustain discharge between the first sustain electrode and the second sustain electrode from the first sustain pulse applied to the first sustain electrode.
図１は、この発明の実施例１であるプラズマディスプレイの駆動装置の構成を示す図、図２は、同プラズマディスプレイパネル全体の平面図、図３は、同プラズマディスプレイパネルの１セルの縦断面図、図４は、駆動装置の駆動波形図、また、図５は、同プラズマディスプレイパネルの１セルの各電極上に形成される壁電荷及び壁電圧の模式的な配置図である。
この実施例のプラズマディスプレイの駆動装置５０は、走査電極と第１の維持電極との間で生ぜしめられた書込み放電によって第１の維持電極と第２の維持電極との間に維持放電に必要な壁電荷を直接誘発させ、第１の維持電極と第２の維持電極との間で維持放電を持続させて点灯表示させる装置に係り、図１に示すように、初期化及び維持回路５２をスイッチＳ１乃至スイッチＳ６を介してプラズマディスプレイパネル１４の走査電極Ｓｉ及び第１の維持電極Ｓui1に接続すると共に、維持回路５４を第２の維持電極Ｓui2に接続して構成されている。
1 is a diagram showing the configuration of a plasma display driving apparatus according to a first embodiment of the present invention, FIG. 2 is a plan view of the plasma display panel as a whole, and FIG. 3 is a longitudinal section of one cell of the plasma display panel. 4 and FIG. 4 are drive waveform diagrams of the drive device, and FIG. 5 is a schematic arrangement diagram of wall charges and wall voltages formed on each electrode of one cell of the plasma display panel.
The plasma
図２に示すように、プラズマディスプレイパネル１４は、第１の絶縁性基板１８（図３参照されたい。図２には示さず）上に、走査電極Ｓｉと第１の維持電極Ｓui1及び第２の維持電極Ｓui2（１、２、…、ｍのうちの１つ）との対（以下、電極セット）２０ｉが、横方向に平行に複数組配置される一方、上記第１の絶縁性基板と対向する第２の絶縁性基板２２（図３参照されたい。図２には示さず）上に上記電極対２０ｉと直交する形式でデータ電極Ｄｊ（ｊ＝１、２、…、ｎのうちの１つ）が配置されて構成されている。第１の絶縁性基板１８も、また、第２の絶縁性基板２２も、単に基板ともいう。
そして、プラズマディスプレイパネル１４の電極対２０ｉとデータ電極Ｄｊとの交点の各々に、１つのセル（例えば、図２においてはセル３４ij）が構成されている。
As shown in FIG. 2, the
One cell (for example, cell 34ij in FIG. 2) is formed at each intersection of the
その１つのセルの縦断面構造は、図３の（ａ）に示されているように、図３の（ａ）上で見て上部にある第１の絶縁性基板１８上に配置される電極が異なる以外の基本的構造は、図１５において説明したセルの縦断面構造と同一である。
すなわち、第１の絶縁性基板１８上に配置される走査電極Ｓｉ、第１の維持電極Ｓui1及び第２の維持電極Ｓui2が、図３の（ａ）上では、この順に、左から右へ配置され、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間に、維持放電ギャップ３５が形成されている。
As shown in FIG. 3A, the vertical cross-sectional structure of the one cell is an electrode disposed on the first insulating
That is, the scan electrode Si, the first sustain electrode Sui1, and the second sustain electrode Sui2 disposed on the first insulating
走査電極Ｓｉの維持放電ギャップ３５から見て遠い側の端から、第１の維持電極Ｓui1の維持放電ギャップ３５側の端までの距離と、第２の維持電極Ｓui2の維持放電ギャップ３５側の端から第２の維持電極Ｓui2の維持放電ギャップ３５から見て遠い側の端までの距離とは等距離にしてある。
The distance from the end of scan electrode Si viewed from sustain
また、走査電極Ｓｉ、第１の維持電極Ｓui1及び第２の維持電極Ｓui2上には、電極抵抗を下げる目的で金属トレース電極Ｔ1、Ｔ2、Ｔ3が設けられている（図３の（ａ））。
また、図３の（ｂ）では、第２の維持電極Ｓui2上には、２本の金属トレース電極Ｔ31、Ｔ32が設けられている。走査電極Ｓｉ上の金属トレース電極Ｔ1及び第１の維持電極Ｓui1上の金属トレース電極Ｔ2と、第２の維持電極Ｓui2上の金属トレース電極Ｔ31及び金属トレース電極Ｔ32とを維持放電ギャップ３５を中心に対称に配置するとさらによい。
Further, metal trace electrodes T1, T2, and T3 are provided on the scan electrode Si, the first sustain electrode Sui1, and the second sustain electrode Sui2 in order to reduce the electrode resistance ((a) of FIG. 3). .
In FIG. 3B, two metal trace electrodes T31 and T32 are provided on the second sustain electrode Sui2. The metal trace electrode T1 on the scan electrode Si and the metal trace electrode T2 on the first sustain electrode Sui1 and the metal trace electrode T31 and the metal trace electrode T32 on the second sustain electrode Sui2 are centered on the sustain
このような配置にする理由は、次の通りである。
書込み放電は、維持放電のように、同一基板の平面上にある電極上で放電する場合と異なって、電極間で対称に広がらない傾向がある。
そこで、上述のように、金属トレース電極Ｔ1、Ｔ2と、金属トレース電極Ｔ31、Ｔ32とを維持放電ギャップ３５を中心に対称に配置すれば、維持期間４において走査電極Ｓｉと第１の維持電極Ｓui1とを同電位にしてこれら２つの電極が１つの電極として機能するようにした場合に、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で交互に極性を反転して発生されるいずれの維持放電の極性でも、遮光される領域が同じになるから、維持放電において同一の発光強度が得られる。
The reason for this arrangement is as follows.
The address discharge tends not to spread symmetrically between the electrodes, unlike the case where the discharge is performed on the electrodes on the same substrate as in the sustain discharge.
Therefore, as described above, if the metal trace electrodes T1, T2 and the metal trace electrodes T31, T32 are arranged symmetrically around the sustain
初期化及び維持回路５２は、従来のプラズマディスプレイパネルの走査電極Ｓｉ（図１５及び図１６）に接続され、初期化期間２及び維持期間４に走査電極Ｓｉに駆動信号を印加する回路と基本的に同じである。
初期化及び維持回路５２は、初期化期間２中、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉを経て駆動信号（図４の（２）及び（３−ｉ）に示される初期化期間２の駆動波形の電圧）を走査電極Ｓｉ及び第１の維持電極Ｓui1に供給する。
維持回路５４は、従来のプラズマディスプレイパネルの維持電極Ｓui（図１５及び図１６）に接続され、初期化期間２及び維持期間４に維持電極Ｓuiに駆動信号を印加する回路と基本的に同じである。
維持回路５４は、初期化期間中、駆動信号（図４の（１）に示される初期化期間２の駆動波形の電圧）を第２の維持電極Ｓui2に供給する。
The initialization and sustain
During the
The sustain
The sustain
また、初期化及び維持回路５２は、走査期間３中、スイッチＳ３及び全てのスイッチＳ５ｉを経て駆動信号（図４の（３−ｉ）に示される走査期間３の駆動波形の電圧）を第１の維持電極Ｓui1に供給すると共に、スイッチＳ４を経て駆動信号（図４の（３−ｉ）に示される走査期間３の駆動波形の電圧）を走査電極Ｓｉに供給し、維持回路５４は、駆動信号（図４の（１）に示される走査期間３の駆動波形の電圧）を第２の維持電極Ｓui2に供給する。
In addition, the initialization and
また、初期化及び維持回路５２は、維持期間４中、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉを経て駆動信号（図４の（２）及び（３−ｉ）に示される維持期間４の駆動波形の電圧）を走査電極Ｓｉ及び第１の維持電極Ｓui1に供給し、維持回路５４は、駆動信号（図４の（１）に示される維持期間４の駆動波形の電圧）を第２の維持電極Ｓui2に供給する。
In addition, the initialization and
スイッチ制御回路５６は、初期化期間２及び維持期間４の間、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉをオン（接続）にし、スイッチＳ３及びスイッチＳ４並びにスイッチＳ６ｉをオフ（非接続）にする。
また、スイッチ制御回路５６は、走査期間３の間、スイッチＳ１及びスイッチＳ２をオフ（非接続）にし、スイッチＳ３及びスイッチＳ４をオン（接続）にして置くと共に、走査期間３内の非走査パルス印加期間の間、全てのスイッチＳ５ｉをオン（接続）にし、かつ、全てのスイッチＳ６ｉをオフ（非接続）にするが、走査期間３内の走査パルス印加期間の間、スイッチＳ５をオフ（非接続）にし、かつ、スイッチＳ６をオン（接続）にする。
During the
In addition, the
スイッチＳ３の一方の端子は、電圧源５８に接続される一方、他方の端子は、第１の維持電極Ｓui1に接続されている。電圧源５８の電圧はＶswである。
スイッチＳ４の一方の端子は、電圧源６０に接続される一方、他方の端子は、スイッチＳ１と全てのスイッチＳ５ｉとの接続点に接続されている。電圧源６０の電圧はＶbwである。
全てのスイッチＳ６ｉの一方の端子は、電圧源６２に接続される一方、他方の端子は、走査電極Ｓｉに接続されている。電圧源６２の電圧は−Ｖwである。
One terminal of the switch S3 is connected to the
One terminal of the switch S4 is connected to the
One terminal of all the switches S6i is connected to the
初期化期間２は、維持消去期間８、プライミング期間９及びプライミング消去期間１０から成る。
初期化及び維持回路５２から維持消去期間８中に出力されるランプ波形の正電圧の波高値はＶsであり、プライミング期間９中に出力されるランプ波形の正電圧の波高値はＶｓより所定の値だけ高い電圧であり、維持消去期間８及びプライミング消去期間１０中に出力されるランプ波形の負電圧の波高値は−Ｖｗである。
維持回路５４から維持消去期間８及びプライミング消去期間１０中に出力される矩形波の電圧値はＶａである。
The
The peak value of the positive voltage of the ramp waveform output from the initialization and
The voltage value of the rectangular wave output from the sustain
また、維持期間４中に、初期化及び維持回路５２及び維持回路５４から出力される維持パルスの電圧値はＶｓである。
また、データ電極Ｄｊに接続され、これを駆動する回路は、従来と同様の回路である。データ電極Ｄｊに印加されるデータパルスの電圧値はＶｄである。
Further, the voltage value of the sustain pulse output from the initialization and sustain
A circuit connected to and driving the data electrode Dj is a circuit similar to the conventional one. The voltage value of the data pulse applied to the data electrode Dj is Vd.
次に、図１乃至図５を参照して、この実施例の動作について説明する。
走査電極Ｓｉには、走査電極波形の電圧Ｓcani（図４の（３−ｉ））が印加され、第１の維持電極Ｓui1には、第１の維持電極波形の電圧Ｓusi1（図４の（２））が印加され、第２の維持電極Ｓui1には、第２の維持電極波形の電圧Ｓusi2（図４の（１））が印加される。
また、データ電極Ｄｊには、データ電極波形Ｄj（図４の（４））が印加される。
Next, the operation of this embodiment will be described with reference to FIGS.
The scan electrode waveform voltage Scani ((3-i) in FIG. 4) is applied to the scan electrode Si, and the first sustain electrode waveform voltage Susi1 ((2 in FIG. 4) is applied to the first sustain electrode Sui1. )) Is applied, and the second sustain electrode waveform voltage Susi2 ((1) in FIG. 4) is applied to the second sustain electrode Sui1.
The data electrode waveform Dj ((4) in FIG. 4) is applied to the data electrode Dj.
初期化期間２においては、スイッチ制御回路５６によって、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉをオン（接続）にし、スイッチＳ３及びスイッチＳ４並びに全てのスイッチＳ６ｉをオフ（非接続）にする。
これらスイッチのオン／オフによって、第１の維持電極Ｓui1と走査電極Ｓｉとは同電位にされる。
したがって、放電状態及び壁電荷の形成状態は、第１の維持電極Ｓui1と走査電極波形Ｓｉとを接続した電極構造の場合とほぼ同等となり、図１５に示す従来のセルの場合とほぼ等しい。
In the
By turning on / off these switches, the first sustain electrode Sui1 and the scan electrode Si are set to the same potential.
Therefore, the discharge state and the wall charge formation state are substantially the same as those of the electrode structure in which the first sustain electrode Sui1 and the scan electrode waveform Si are connected, and are substantially the same as those of the conventional cell shown in FIG.
初期化期間２の放電は、ランプ波形の電圧が第１の維持電極Ｓui1及び走査電極Ｓｉに印加されることにより、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で弱放電が発生する。
前サブフィールドの維持期間１で維持放電が発生した場合、維持期間１の最終時刻における第２の維持電極Ｓui2並びに第１の維持電極Ｓui1の電位は、第２の維持電極Ｓui2では低電位（ＧＮＤ）（接地電位、以下大地電位という）となっており、第１の維持電極Ｓui1及び走査電極Ｓｉでは高電位となっているから、第２の維持電極Ｓui2には正壁電荷が、また、第１の維持電極Ｓui1及び走査電極Ｓｉには負壁電荷が形成される。
上述の各電極に形成される壁電荷の配置状態を図５の（ａ）に示す。
The discharge in the
When a sustain discharge occurs in sustain
FIG. 5A shows the arrangement state of the wall charges formed on each of the electrodes.
図５が、各電極に形成される壁電荷及び壁電圧を模式的に示していることは、上述した通りであるが、図５において、各電極上に形成される壁電荷が正壁電荷である場合には、電極の上側に灰色で示し、壁電圧が負壁電荷である場合には、電極の下側に白色で示してある。
そして、それぞれの高さは、壁電圧により誘電体層に掛かる電圧である壁電圧を表している。
FIG. 5 schematically shows the wall charge and wall voltage formed on each electrode as described above. In FIG. 5, the wall charge formed on each electrode is a positive wall charge. In some cases, it is shown in gray on the upper side of the electrode, and in white when the wall voltage is a negative wall charge, it is shown in white on the lower side of the electrode.
Each height represents a wall voltage that is a voltage applied to the dielectric layer by the wall voltage.
初期化期間２内の維持消去期間８では、第１の維持電極Ｓui1及び走査電極Ｓｉの電位が除除に減少し、維持放電ギャップ２で弱放電が発生し、維持放電ギャップ３５近傍の壁電圧が変化する。具体的には、図５の（ｂ）に示すように、第１の維持電極Ｓui1の負壁電荷と走査電極Ｓｉの正壁電荷が減少する。
この維持消去期間８は、前サブフィールドの維持期間１で維持放電が発生した場合にのみ弱放電が発生する。この弱放電より、前サブフィールドで維持放電が発生しなかった場合とほぼ同等の壁電圧の状態になる。
In the sustain erasing
In the sustain erasing
次に、プライミング期間９では、維持消去期間８とは逆極性のランプ波形が第１の維持電極Ｓui1と走査電極Ｓｉとに印加され、維持消去期間８とは逆極性の弱放電（プライミング放電）が維持放電ギャップ３５に発生する。
これにより、図５の（ｃ）に示すように、維持消去期間８で減少した壁電荷が逆に増加する。
今説明したプライミング放電は、前サブフィールドの維持期間１で維持放電が発生したか否かを問わず発生する。
また、プライミング期間９のランプ波形の電圧は高いので、データ電極Ｄｊと走査電極Ｓｉ及び第１の維持電極Ｓui1との間でも、弱放電が発生する。
Next, in the
As a result, as shown in FIG. 5C, the wall charge decreased in the sustain erasing
The priming discharge just described occurs regardless of whether or not the sustain discharge has occurred in the sustain
In addition, since the voltage of the ramp waveform in the
最後に、プライミング消去期間１０となるが、この期間での駆動波形は、維持消去期間８と同じである。維持消去期間８と同極性の弱放電が維持放電ギャップ３５で発生し、これにより、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の維持放電ギャップ３５近傍における壁電荷、すなわち、第１の維持電極Ｓui1の負壁電荷及び第２の維持電極Ｓui２の正壁電荷が、それぞれ減少する。
Finally, a priming erase
このプライミング消去期間１０の最終時刻での第１の維持電極Ｓui1及び第２の維持電極Ｓui2の電位差は、維持放電ギャップ３５の面放電開始電圧にほぼ等しい電圧にしてある。面放電開始電圧は、電極に壁電荷が殆どない状態において、矩形波の電圧を印加したとき強い放電が発生する最小の電圧である。
The potential difference between the first sustain electrode Sui1 and the second sustain electrode Sui2 at the final time of the
弱放電の場合は、２つの電極間の放電空間に掛かる電圧が面放電開始電圧を超えると、放電が開始するが、放電により壁電荷が生ずるため、放電空間に掛かる電圧は直ぐに減少し、その電圧は放電開始電圧より低くなってしまい、放電は終了する。
しかしながら、印加される電圧波形は、ランプ波形とされているから、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間の電位差は時間と共に増大して行くので、放電空間に掛かる電圧も上昇し、再度、放電開始電圧を超えることになる。
In the case of a weak discharge, when the voltage applied to the discharge space between the two electrodes exceeds the surface discharge start voltage, the discharge starts, but since wall charges are generated by the discharge, the voltage applied to the discharge space immediately decreases. The voltage becomes lower than the discharge start voltage, and the discharge ends.
However, since the voltage waveform to be applied is a ramp waveform, the potential difference between the first sustain electrode Sui1 and the second sustain electrode Sui2 increases with time, so the voltage applied to the discharge space also increases. It rises and again exceeds the discharge start voltage.
弱放電は、このようなことを繰り返し、放電空間に面放電開始電圧分の電圧が掛かるようにして弱放電が継続されて行く。
この弱放電が繰り返される場合、その弱放電が生ずる放電空間に印加される電圧は、絶えず、面放電開始電圧だけの電圧の上下で推移するので、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間の電位差が面放電開始電圧に等しくなったとき、これら２つの電極上の壁電荷も等しくなる。
The weak discharge repeats such a process, and the weak discharge is continued so that a voltage corresponding to the surface discharge start voltage is applied to the discharge space.
When this weak discharge is repeated, the voltage applied to the discharge space in which the weak discharge is generated constantly changes above and below the voltage of the surface discharge start voltage, so the first sustain electrode Sui1 and the second sustain electrode When the potential difference with Sui2 is equal to the surface discharge start voltage, the wall charges on these two electrodes are also equal.
このように、プライミング消去期間１０での第１の維持電極Ｓui1と第２の維持電極Ｓui2との間の最終到達電位差を面放電開始電圧になったとき、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の維持放電ギャップ３５近傍の壁電荷をほぼ等しくなるが、これを図解したのが図４の（ｄ）である。
Thus, when the final potential difference between the first sustain electrode Sui1 and the second sustain electrode Sui2 in the priming erase
また、プライミング消去期間１０では、上述した維持放電ギャップ３５での面放電の他に、走査電極Ｓｉ及び第１の維持電極Ｓui1とデータ電極Ｄｊとの間でも弱放電が発生する。この弱放電は、維持放電ギャップ３５近傍で生ずるが、第１の維持電極Ｓui1を陰極とし、第２の維持電極Ｓui2及びデータ電極Ｄｊを陽極とする弱放電である。
したがって、同じ陽極となる第２の維持電極Ｓui2及びデータ電極Ｄｊは、壁電圧の形成によりこれら両電極Ｓui2及びデータ電極Ｄｊの誘電体層上の電位はほぼ等しくなる。
Further, in the
Therefore, the second sustain electrode Sui2 and the data electrode Dj that are the same anode have substantially the same potential on the dielectric layers of the two electrodes Sui2 and the data electrode Dj due to the formation of the wall voltage.
この実施例では、プライミング消去期間１０での第２の維持電極Ｓui2の電位はＶａであり、データ電極Ｄｊの電位は大地電位である。
これらの電位状態の初期化期間２から走査期間３に入ると、第２の維持電極Ｓui2の電位はＶａから大地電位に引き下げられ、データ電極Ｄｊはデータパルスの印加で大地電位からＶｄに引き上げられる。
In this embodiment, the potential of the second sustain electrode Sui2 in the priming erase
In the
プライミング消去期間１０ではこれら両電極Ｓui2、Ｄｊの誘電体層上の電位は等しい状態にあるので、その電位は、走査期間３に入ると、Ｖａ＋Ｖｄだけ変動することになる。
このような変動があったとしても、第２の維持電極Ｓui2とデータ電極Ｄｊとの間で誤放電を発生させないためには、Ｖａ＋Ｖｄが第２の維持電極Ｓui2とデータ電極Ｄｊとの間の対向放電開始電圧よりも小さくなっていなければならない。ここにいう対向放電開始電圧とは、２つの対向する電極上に壁電荷が殆どない状態において、強い放電が発生する最小の電圧である。
In the
In order to prevent erroneous discharge between the second sustain electrode Sui2 and the data electrode Dj even if there is such a variation, Va + Vd is opposed to the second sustain electrode Sui2 and the data electrode Dj. It must be smaller than the discharge start voltage. The counter discharge start voltage referred to here is the minimum voltage at which strong discharge occurs in the state where there is almost no wall charge on two opposing electrodes.
上述の初期化期間２が終了すると、走査期間３に入る。スイッチ制御回路５６によって、スイッチＳ１、Ｓ２がオフ（非接続）にされ、スイッチＳ３、Ｓ４がオン（接続）にされる。また、非走査パルス印加期間の間、全てのスイッチＳ５ｉは、オン（接続）にされ、全てのスイッチＳ６ｉはオフ（非接続）にされる。
これらのスイッチのオフ／オンにより、第１の維持電極Ｓui1の電位はＶswとなり、走査電極Ｓｉの電位はＶbwになる。
When the above-described
By turning these switches off / on, the potential of the first sustain electrode Sui1 becomes Vsw, and the potential of the scan electrode Si becomes Vbw.
走査期間３では、各走査電極Ｓｉに、順次、走査パルス６が印加される。その走査パルスの電位は、プライミング消去期間１０の走査電極Ｓｉの最終到達電位とほぼ等しい電位である。
上記走査パルスの印加時に、スイッチ制御回路５６によって、その走査パルスを印加しようとする走査電極Ｓｉに接続されているスイッチＳ５ｉがオフ（非接続）にされ、スイッチＳ６ｉがオン（接続）にされる。
その走査パルスが印加されたときの走査電極Ｓｉの電位は−Ｖwである。
In the
When the scan pulse is applied, the
The potential of the scan electrode Si when the scan pulse is applied is -Vw.
走査パルス６が走査電極Ｓｉに印加された状態で、各データ電極Ｄｊに順次データパルスが印加されると、データパルス対応のセル３４ijの走査電極Ｓｉとデータ電極Ｄｊとの間に書込み放電が生ずるが、この書込み放電は、従来の駆動方法と同様である。
このような各書込み放電が行われる走査期間の間、第１の維持電極Ｓui1の電位は正電位（Ｖsw）に保持され、第２の維持電極Ｓui2の電位は大地電位に保持されている。
When a data pulse is sequentially applied to each data electrode Dj while the
During the scanning period in which each address discharge is performed, the potential of the first sustain electrode Sui1 is held at the positive potential (Vsw), and the potential of the second sustain electrode Sui2 is held at the ground potential.
書込み放電のような強い放電が発生すると、セルの放電空間には、多くの空間電荷が発生する。
その発生した空間電荷は、セル全体に拡がり、大きな電位差が印加されている第１の維持電極Ｓui1と第２の維持電極Ｓui2との間にも放電を誘発させるような態様で、空間電荷の移動が生じ、これら両電極上に壁電荷が形成される。
When a strong discharge such as an address discharge occurs, a large amount of space charge is generated in the discharge space of the cell.
The generated space charge spreads over the entire cell, and the space charge is transferred in such a manner as to induce a discharge between the first sustain electrode Sui1 and the second sustain electrode Sui2 to which a large potential difference is applied. And wall charges are formed on both electrodes.
或る走査電極での書込み放電が時系列上で最後のセルで終了すると共に、走査パルス６の印加が終了すると、当該走査電極の電位は上昇させられるから、走査電極と第１の維持電極Ｓui1との間の電位差は小さくなる。
結果として、走査電極Ｓｉ及び第１の維持電極Ｓui1に生じつつある壁電荷の形成は、その時刻で殆ど止まってしまう。
Since the address discharge at a certain scan electrode ends in the last cell in the time series and the application of the
As a result, the formation of wall charges that are occurring in the scan electrode Si and the first sustain electrode Sui1 almost stops at that time.
しかし、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の電位は走査パルス６の終了後もこれら両電極間の電位差がＶswに維持されているから、壁電圧の形成は継続され、走査期間３の終了時における両電極の壁電圧の状態は、図５の（ｅ）に示すようになる。
また、走査期間３の終了時刻における維持放電ギャップ３５近傍の両壁電荷による電圧（壁電圧という）の合計は、両電極間の電位差Ｖswにほぼ等しくなる。
上述したように、この実施例では、書込み放電を発生させるだけの走査パルス幅があれば、維持放電に移行するのに必要な壁電圧の形成が、走査パルス６の終了後にも継続して行われる。
However, since the potential difference between the first sustain electrode Sui1 and the second sustain electrode Sui2 is maintained at Vsw after the end of the
In addition, the total voltage (referred to as wall voltage) due to the wall charges near the sustain
As described above, in this embodiment, if there is a scan pulse width sufficient to generate the address discharge, the wall voltage necessary for shifting to the sustain discharge is continuously formed even after the
書込み放電に関しては、書込み時に流れる電荷量を従来の駆動方法よりも低く抑えることができる。
従来の駆動方法における書込み放電では、図１８の（ｄ）及び（ｅ）に示すように、維持放電の壁電圧を大きく変化させる必要があった。
With respect to the address discharge, the amount of charge flowing at the time of address can be suppressed lower than that of the conventional driving method.
In the address discharge in the conventional driving method, as shown in FIGS. 18D and 18E, it is necessary to largely change the wall voltage of the sustain discharge.
これに対して、この実施例の駆動方法によれば、図５の（ｄ）及び（ｅ）からも分かるように、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の書込み前と書込み後の壁電荷は、主に維持放電ギャップ３５近傍だけである。
実際に、書込み時の全電極に流れる電荷量を測定して見ると、従来の１／３以下に低減されていることが分かった。
また、電流のピーク値も半減しており、書込み電力の削減と共に、表示負荷の増大に伴う書込み時の電圧降下も抑えることができ、負荷によるデータ電圧の上昇を抑えることができた。
On the other hand, according to the driving method of this embodiment, as can be seen from FIGS. 5D and 5E, before and after writing the first sustain electrode Sui1 and the second sustain electrode Sui2. The wall charges are mainly only in the vicinity of the sustain
Actually, when the amount of charge flowing through all the electrodes at the time of writing was measured, it was found that the charge was reduced to 1/3 or less of the conventional one.
In addition, the peak value of the current is halved, and it is possible to suppress the voltage drop at the time of writing due to the increase in the display load as well as the reduction of the writing power, and the increase of the data voltage due to the load can be suppressed.
最後に、維持期間４に入ると、その開始時刻に、スイッチ制御回路５６によって、全てのスイッチＳ６ｉ及びスイッチＳ３、Ｓ４がオフ（非接続）にされ、スイッチＳ１、Ｓ２及び全てのスイッチＳ５ｉがオン（接続）にされる。
これらスイッチのオフ／オンにより、全ての走査電極Ｓｉ及び第１の維持電極Ｓui1に初期化及び維持回路５２が接続され、第２の維持電極Ｓui2に維持回路５４が接続され、維持パルス１６が両維持電極に交互に印加される。
その第１維持パルスにおいて、第２の維持電極Ｓui2が高電位（Ｖs）になり、第１の維持電極Ｓui1及び走査電極Ｓｉが低電位（大地電位）になる。
Finally, when the sustain
By turning these switches on and off, the initialization and sustain
In the first sustain pulse, the second sustain electrode Sui2 becomes a high potential (Vs), and the first sustain electrode Sui1 and the scan electrode Si become a low potential (ground potential).
この時刻には、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間にはＶswほどの壁電圧が形成されている。
この状態において、上述のように、Ｖsなる電圧振幅の第１維持パルスが第１の維持電極Ｓui1と第２の維持電極Ｓui2との間に印加されると、両電極間の空間に印加される電位差はＶsw＋Ｖsとなる。このＶsw＋Ｖsは、この実施例では面放電開始電圧よりも高く設定されている。
したがって、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で維持放電が発生する。
その後は、従来の維持期間４の駆動と同様で、印加される維持パルス１６の極性が反転される毎に、維持放電が発生し、点灯表示を行うことができる。
At this time, a wall voltage of about Vsw is formed between the first sustain electrode Sui1 and the second sustain electrode Sui2.
In this state, as described above, when the first sustain pulse having the voltage amplitude of Vs is applied between the first sustain electrode Sui1 and the second sustain electrode Sui2, it is applied to the space between the two electrodes. The potential difference is Vsw + Vs. This Vsw + Vs is set higher than the surface discharge start voltage in this embodiment.
Accordingly, a sustain discharge is generated between the first sustain electrode Sui1 and the second sustain electrode Sui2.
Thereafter, in the same manner as the driving in the sustain
また、上述したように、プライミング消去期間１０の最終時刻には、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の維持放電ギャップ３５近傍の壁電荷をほぼ等しくなっている（図４の（ｄ））から、走査期間３で書込み放電が発生しなかったセルでは、維持期間４に入って維持パルス１６が印加されても、維持放電が発生しない。
Further, as described above, at the final time of the
このように、この実施例の構成によれば、書込み放電によって壁電荷を第１の維持電極及び第２の維持電極に直接形成させることができるので、走査期間終了後直ちに維持放電に移行することができる。
書込み放電が行われる走査期間中に、第１の維持電極及び第２の維持電極に壁電荷を形成できるので、従来、書込みに走査パルス幅として1.6μ秒程度必要であったのが、0.8μ秒程度までパルス幅を狭めることができた。
この走査パルス幅の短縮化により、走査期間３を従来の約半分にすることができ、その分、維持期間を長くすることができる。したがって、高輝度化を達成し得る。
また、サブフィールド数を増やすことも可能である。したがって、階調数を増やしたり、動画偽輪郭を改善できるから、画質を改善できる。
また、走査線数も増やすことができ、高精細なディスプレイを実現することができる。
As described above, according to the configuration of this embodiment, the wall charges can be directly formed on the first sustain electrode and the second sustain electrode by the address discharge, so that the transition to the sustain discharge is performed immediately after the end of the scanning period. Can do.
Since wall charges can be formed on the first sustain electrode and the second sustain electrode during the scanning period in which the address discharge is performed, the scan pulse width of about 1.6 μs was conventionally required for the address, The pulse width could be reduced to about a second.
By shortening the scanning pulse width, the
It is also possible to increase the number of subfields. Therefore, since the number of gradations can be increased and the moving image false contour can be improved, the image quality can be improved.
In addition, the number of scanning lines can be increased, and a high-definition display can be realized.
また、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の書込み前と書込み後で壁電荷が変化するのは、主に維持放電ギャップ３５近傍だけであるので、書込み時に流れる電荷量を従来の駆動方法よりも従来の１／３以下に低く抑えることができる。
また、電流のピーク値も半減しており、書込み電力の削減と共に、表示負荷の増大に伴う書込み時の電圧降下も抑えることができ、負荷によるデータ電圧の上昇を抑えることができた。
In addition, the wall charge changes mainly before and after the sustain
In addition, the peak value of the current is halved, and it is possible to suppress the voltage drop at the time of writing due to the increase in the display load as well as the reduction of the writing power, and the increase of the data voltage due to the load can be suppressed.
図６は、この発明の実施例２であるプラズマディスプレイの駆動装置の構成を示す図、図７は、同プラズマディスプレイの駆動装置の駆動波形図、また、図８は、同プラズマディスプレイの１セルの各電極上の壁電荷及び壁電圧の配置を示す図である。
この実施例の構成が、実施例１のそれと大きく異なるところは、走査期間の第１の維持電極Ｓui1の電位を大地電位にし、第２の維持電極Ｓui2の電位を正電位にして動作させるようにした点である。
6 is a diagram showing a configuration of a plasma display driving apparatus according to a second embodiment of the present invention, FIG. 7 is a driving waveform diagram of the plasma display driving apparatus, and FIG. 8 is one cell of the plasma display. It is a figure which shows arrangement | positioning of the wall electric charge and wall voltage on each electrode.
The configuration of this embodiment differs greatly from that of the first embodiment in that the first sustain electrode Sui1 in the scanning period is set to the ground potential and the second sustain electrode Sui2 is set to the positive potential. This is the point.
すなわち、この実施例の駆動装置５０Ａは、図６に示すように、スイッチＳ３に接続される電位が大地電位となることを除いて、図１と同じである。
この構成以外のこの実施例の構成は、実施例１と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
That is, the
Since the configuration of this embodiment other than this configuration is the same as that of the first embodiment, the same components are denoted by the same reference numerals, and the description thereof is omitted.
次に、図６乃至図８を参照して、この実施例の動作について説明する。
この実施例における初期化期間２での基本的な動作は、実施例１と同じであり、各スイッチのスイッチングも同様である。
したがって、初期化期間２の終了までの壁電荷の配置は、図８の（ａ）乃至（ｄ）に示すように、実施例１とほぼ同じである。但し、プライミング消去期間１０における第１の維持電極Ｓui1の最終到達電位を−Ｖwとすると、Ｖwはデータパルス電圧Ｖdより大きくする必要がある。その理由は次の通りである。
Next, the operation of this embodiment will be described with reference to FIGS.
The basic operation in the
Therefore, the arrangement of the wall charges until the end of the
プライミング消去期間１０では、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で弱放電が発生するが、その他に、プライミング期間９での放電（プライミング放電）で走査電極Ｓｉ及び第１の維持電極Ｓui1とデータ電極Ｄｊとの間に形成された壁電荷を減少させる弱放電が対向電極間で発生する。
この対向電極間で弱放電が発生する状態においても、第１の維持電極Ｓui1とデータ電極Ｄｊとの間の放電空間には、対向放電開始電圧が常に印加されている状態にある。
In the
Even in a state where a weak discharge is generated between the counter electrodes, the counter discharge start voltage is always applied to the discharge space between the first sustain electrode Sui1 and the data electrode Dj.
この状態から走査期間３に入ると、映像信号対応のデータパルス７がデータ電極Ｄｊに印加されると、上記状態から、データ電極Ｄｊの電位がＶdだけ引き上げられることになる。
In the
上述のように、プライミング消去期間１０の最終時刻には、第１の維持電極Ｓui1とデータ電極Ｄｊとの間の放電空間には対向放電開始電圧が印加されているから、走査期間３に入ってデータ電極Ｄｊの電位がＶdだけ引き上げられたときに対向電極間で誤放電を発生させて仕舞わないようにするためには、第１の維持電極Ｓui1の電位をプライミング消去期間１０の最終到達電位よりもＶdだけ引き上げて置く必要がある。
この実施例では、走査期間３での第１の維持電極Ｓui1の電位は、プライミング消去期間１０での最終到達電位からＶwだけ引き上げられているため、ＶwはＶd以上にしなければならないことになる。
As described above, since the counter discharge start voltage is applied to the discharge space between the first sustain electrode Sui1 and the data electrode Dj at the final time of the
In this embodiment, since the potential of the first sustain electrode Sui1 in the
初期化期間２が終了して走査期間３に入ると、スイッチ制御回路５６によって、スイッチＳ１、Ｓ２がオフ（非接続）にされ、スイッチＳ３、Ｓ４がオン（接続）にされる。
これらスイッチのオフ／オンにより、実施例１とは逆に、第１の維持電極Ｓui1は大地電位とされ、第２の維持電極Ｓui2は正電位とされる。
走査期間３では、各走査電極Ｓｉに、順次、走査パルス６が印加される。その走査パルスの電位は、プライミング消去期間１０の走査電極Ｓｉの最終到達電位とほぼ等しい電位となっている。
上記走査パルスの印加は、その走査パルスを印加しようとする走査電極Ｓｉに接続されているスイッチＳ５ｉをオフ（非接続）にし、スイッチＳ６ｉをオン（接続）にすることによって、生ぜしめられる。走査パルスが印加されたときの走査電極Ｓｉの電位は−Ｖwである。
When the
By turning these switches off and on, contrary to the first embodiment, the first sustain electrode Sui1 is set to the ground potential, and the second sustain electrode Sui2 is set to the positive potential.
In the
The scan pulse is applied by turning off (not connected) the switch S5i connected to the scan electrode Si to which the scan pulse is to be applied and turning on (connected) the switch S6i. The potential of the scan electrode Si when the scan pulse is applied is -Vw.
書込み放電は、走査電極Ｓｉとデータ電極Ｄｊとの間で発生し、書込み放電によって発生した空間電荷は、当該セルの放電空間全体に拡がって維持放電ギャップ３５間の放電を誘発することは、実施例１と同じである。
The address discharge is generated between the scan electrode Si and the data electrode Dj, and the space charge generated by the address discharge spreads over the entire discharge space of the cell to induce a discharge between the sustain
したがって、走査パルス６が終了しても、第１の維持電極Ｓui1と第２の維持電極Ｓui2上に継続して壁電荷が形成されて行く。
それ故、走査パルス６は書込み放電を発生させ得るだけのパルス幅があれば、パルス終了後も、第１の維持電極Ｓui1及び第２の維持電極Ｓui2上に壁電荷を形成させることができる。
このときに形成される壁電荷は、実施例１とは逆である。すなわち、図８の（ｅ）に示すように、第１の維持電極Ｓui1には正壁電荷が、第２の維持電極Ｓui2には負壁電荷が形成される。
Therefore, even when the
Therefore, if the
The wall charges formed at this time are opposite to those in the first embodiment. That is, as shown in FIG. 8E, a positive wall charge is formed on the first sustain electrode Sui1, and a negative wall charge is formed on the second sustain electrode Sui2.
このような壁電荷の形成において、第１の維持電極Ｓui1が、負極性の走査パルスが印加される走査電極Ｓｉに隣接している実施例１では、走査期間３の間、第１の維持電極Ｓui1の電圧Ｖswを走査電極Ｓｉと第１の維持電極Ｓui1との間で誤放電を発生させない程度まで低く抑える必要があった。
しかし、この実施例２においては、走査電極Ｓｉとは隣接しない第２の維持電極Ｓui2を第１の維持電極Ｓui1よりも高電位に設定しても、誤放電は発生しない。
In the formation of such wall charges, in the first embodiment in which the first sustain electrode Sui1 is adjacent to the scan electrode Si to which the negative scan pulse is applied, during the
However, in the second embodiment, no erroneous discharge occurs even if the second sustain electrode Sui2 that is not adjacent to the scan electrode Si is set to a higher potential than the first sustain electrode Sui1.
この理由により、実施例１よりも走査期間３の維持放電ギャップ３５に掛かる電位差を大きくすることができる。この実施例２では、第２の維持電極Ｓui2の電位をＶsに設定した。
このような設定を行うことができるから、走査期間３の終了時に第１の維持電極Ｓui1と第２の維持電極Ｓui2との壁電荷を合計してこれら両電極間の電位差に等しいＶｓほどの壁電荷が、書込み放電が発生したセルの第１の維持電極Ｓui1と第２の維持電極Ｓui2上に形成される。
より多くの壁電荷を形成し、高い壁電圧を電極上に形成できれば、維持放電に移行し易くなり、維持パルス１６のパルス電圧等の駆動マージンを大きくすることができる。
For this reason, the potential difference applied to the sustain
Since such a setting can be performed, the wall charges of the first sustain electrode Sui1 and the second sustain electrode Sui2 are summed up at the end of the
If more wall charges can be formed and a high wall voltage can be formed on the electrode, it becomes easier to shift to the sustain discharge, and the drive margin such as the pulse voltage of the sustain
最後に、維持期間４に入ると、スイッチ制御回路５６によって、全てのスイッチＳ６ｉ及びスイッチＳ３、Ｓ４がオフ（非接続）にされ、スイッチＳ１、Ｓ２及び全てのスイッチＳ５ｉがオン（接続）にされる。
これらのスイッチのオフ／オンにより、全ての走査電極Ｓｉ及び第１の維持電極Ｓui1に初期化及び維持回路５２が接続され、第２の維持電極Ｓui2に維持回路５４が接続され、維持パルス１６が両電極間に印加される。
Finally, when the sustain
By turning these switches off / on, the initialization and sustain
この実施例２では、実施例１とは逆極性の壁電荷が第１の維持電極Ｓui1と第２の維持電極Ｓui2とに形成されているので、維持期間４に第１の維持電極Ｓui1及び第２の維持電極Ｓui2に印加されるべき第１の維持パルスの電位としては、実施例１とは逆となる。すなわち、第１の維持電極Ｓui1が高電位（Ｖｓ）になり、第２の維持電極Ｓui2が低電位（大地電位）になる。
In the second embodiment, since the wall charges having the opposite polarity to those of the first embodiment are formed on the first sustain electrode Sui1 and the second sustain electrode Sui2, the first sustain electrode Sui1 and the first sustain electrode Sui1 and the second sustain electrode Sui2 are formed in the sustain
上述したように、書込みが行われたセルにおいては、走査期間３の終了時に第１の維持電極Ｓui1と第２の維持電極Ｓui2との間にＶｓほどの壁電圧が形成されているから、Ｖｓなる第1維持パルスが第１の維持電極Ｓui1と第２の維持電極Ｓui2との間に印加されると、両電極間の空間には２Ｖsの電位差が印加されることになる。実施例２では、２Ｖが面放電開始電圧よりも高く設定してある。
したがって、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で維持放電が発生する。
その後は、従来や実施例１と同じで、維持パルス１６が印加されて維持電極の極性が反転する度に、維持放電が発生し、点灯表示を行うことができる。
As described above, in the cell in which writing has been performed, since a wall voltage of about Vs is formed between the first sustain electrode Sui1 and the second sustain electrode Sui2 at the end of the
Accordingly, a sustain discharge is generated between the first sustain electrode Sui1 and the second sustain electrode Sui2.
Thereafter, in the same manner as in the prior art or Example 1, every time the sustain
以上説明したように、この実施例によっても、書込み放電によって維持放電に必要な壁電荷を第１の維持電極及び第２の維持電極に直接形成させ、これら両電極間で維持放電を発生させることができる。
第１の維持電極及び第２の維持電極への壁電荷の形成に際して、書込み放電を発生させるだけの走査パルス幅があれば足りるので、実施例１と同程度の走査パルス幅の短縮化を享受できる。
また、走査パルス幅の短縮化による効果は、実施例１と同程度である。
また、走査電極に隣接しない第２の維持電極を第１の維持電極よりも高電位に設定し得るから、第１の維持電極及び第２の維持電極により多くの壁電荷を形成し得て、維持放電への移行が容易になる上、維持パルスのパルス電圧等の駆動マージンを拡大することができる。
As described above, also in this embodiment, wall charges necessary for the sustain discharge are directly formed on the first sustain electrode and the second sustain electrode by the address discharge, and the sustain discharge is generated between these two electrodes. Can do.
When the wall charges are formed on the first sustain electrode and the second sustain electrode, a scan pulse width sufficient to generate the address discharge is sufficient. Therefore, the scan pulse width can be shortened to the same extent as in the first embodiment. it can.
The effect of shortening the scan pulse width is almost the same as that of the first embodiment.
In addition, since the second sustain electrode that is not adjacent to the scan electrode can be set at a higher potential than the first sustain electrode, more wall charges can be formed in the first sustain electrode and the second sustain electrode, In addition to facilitating the transition to the sustain discharge, the drive margin such as the pulse voltage of the sustain pulse can be expanded.
図９は、この発明の実施例３であるプラズマディスプレイの駆動装置の構成を示す図、図１０は、同プラズマディスプレイの駆動装置の駆動波形図、また、図１１は、同プラズマディスプレイの１セルの各電極上の壁電荷及び壁電圧の配置を示す図である。
この実施例の構成が、実施例１のそれと大きく異なるところは、前回のサブフィールドの維持期間と今回のサブフィールドの初期化期間との間に、壁電荷を調整する壁電荷調整期間を設けた点である。
FIG. 9 is a diagram showing the configuration of a plasma display driving apparatus according to
The configuration of this embodiment differs greatly from that of the first embodiment in that a wall charge adjustment period for adjusting wall charges is provided between the sustain period of the previous subfield and the initialization period of the current subfield. Is a point.
すなわち、この実施例３のプラズマディスプレイパネルの駆動装置５０Ｂは、実施例１のスイッチＳ１及びスイッチＳ２に各別の初期化及び維持回路５２Ｂ1、５２Ｂ2が接続されているほかは、実施例１と同じである。
初期化及び維持回路５２Ｂ１は、基本的には、実施例１及び実施例２の初期化及び維持回路５２と同様である。
また、初期化及び維持回路５２Ｂ２は、実施例１及び実施例２の維持回路５４と同様である。
また、壁電圧調整期間１１は、第１の壁電圧調整期間１２と第２の壁電圧調整期間１３とから成る。第１の壁電圧調整期間１２及び第２の壁電圧調整期間１３は、それぞれ１つの矩形波の電圧パルスで構成されている。
そして、前回のサブフィールドの維持期間の最終維持パルスは、第１の維持電極Ｓui1では低電位の大地電位で、第２の維持電極Ｓui2では高電位のＶsである。
この構成以外のこの実施例の構成は、実施例１と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
That is, the plasma display
The initialization and maintenance circuit 52B1 is basically the same as the initialization and
The initialization and maintenance circuit 52B2 is the same as the
The wall
The final sustain pulse in the sustain period of the previous subfield is a low ground potential at the first sustain electrode Sui1 and a high potential Vs at the second sustain electrode Sui2.
Since the configuration of this embodiment other than this configuration is the same as that of the first embodiment, the same components are denoted by the same reference numerals, and the description thereof is omitted.
次に、図９乃至図１１を参照して、この実施例の動作について説明する。
説明の都合上、駆動装置５０Ｂは動作状態にあり、前回のサブフィールド５の維持期間１から今回のサブフィールドの壁電荷調整期間１１に入り、そして初期化期間２に進むものとする。
これらの期間１、１１、２においては、スイッチ制御回路５６によって、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉはオン（接続）にされ、それ以外のスイッチはオフ（非接続）にされる。
Next, the operation of this embodiment will be described with reference to FIGS.
For convenience of explanation, it is assumed that the
In these
したがって、維持期間１の間、走査電極Ｓｉ及び第１の維持電極Ｓui1の電位は等しくされ、維持パルスが第１の維持電極Ｓui1と第２の維持電極Ｓui2とに交互に印加されることは、実施例１と同様である。
しかし、維持期間１の最終維持パルスの極性は、実施例１とは逆極性、すなわち、第１の維持電極Ｓui1が低電位の大地電位にあり、第２の維持電極Ｓui2は高電位のＶsにある。
したがって、この時点での壁電荷の配置は、図５の（ａ）とは逆で、図１１の（ａ）に示すように、第１の維持電極Ｓui1及び走査電極Ｓｉには正壁電荷が、そして第２の維持電極Ｓui2には負壁電荷が蓄積されている。
Therefore, during the sustain
However, the polarity of the last sustain pulse in the sustain
Accordingly, the arrangement of the wall charges at this point is opposite to that in FIG. 5A, and as shown in FIG. 11A, the positive wall charges are not present in the first sustain electrode Sui1 and the scan electrode Si. In addition, negative wall charges are accumulated in the second sustain electrode Sui2.
次に、壁電荷蓄積期間１１の第１の壁電荷蓄積期間１２に入ると、第１の維持電極Ｓui1の電位はＶsとなり、第２の維持電極Ｓui2の電位は大地電位となる。
この電位の切り換えにより、通常の維持放電と同様に、維持放電ギャップ３５で放電が発生する。
この放電により、第１の維持電極Ｓui1と第２の維持電極Ｓui2の壁電荷の極性は反転し、第１の維持電極Ｓui1には負壁電荷が、また、第２の維持電極Ｓui2には正壁電荷が形成される。一方、走査電極Ｓｉの電位は大地電位のまま変化しないので、走査電極Ｓｉ上の壁電荷は正壁電荷のままにある。
したがって、各電極上の壁電荷の配置は、図１１の（ｂ）のようになる。
Next, when the first wall
By switching the potential, a discharge is generated in the sustain
By this discharge, the polarities of the wall charges of the first sustain electrode Sui1 and the second sustain electrode Sui2 are reversed, the first sustain electrode Sui1 has a negative wall charge, and the second sustain electrode Sui2 has a positive polarity. Wall charges are formed. On the other hand, since the potential of the scan electrode Si remains the ground potential, the wall charge on the scan electrode Si remains a positive wall charge.
Therefore, the arrangement of the wall charges on each electrode is as shown in FIG.
そして、第２の壁電荷蓄積期間１３に入る。この期間では、走査電極Ｓｉと第１の維持電極Ｓui1との電位が入れ替わって走査電極Ｓｉが高電位のＶsとなり、第２の維持電極Ｓui2が低電位の大地電位となる。
したがって、これら両電極間で放電が発生する。この放電により、走査電極Ｓｉ上に負壁電荷が、また、第１の維持電極Ｓui1上に正壁電荷が形成される。
一方、第２の維持電極Ｓui2は大地電位のままにあるから、その上の壁電荷は正壁電荷のままとなる。
Then, the second wall
Therefore, discharge occurs between these two electrodes. By this discharge, negative wall charges are formed on the scan electrode Si and positive wall charges are formed on the first sustain electrode Sui1.
On the other hand, since the second sustain electrode Sui2 remains at the ground potential, the wall charge thereon remains as the positive wall charge.
上述して来た壁電荷調整期間１１は、前回のサブフィールドで維持放電が生ぜしめられた場合の壁電荷を調整する期間であり、したがって、前回のサブフィールドで維持放電が発生しなかった場合には、上述の放電は発生しない。
The wall
次に、壁電荷調整期間１１での壁電荷の調整が終了して初期化期間２に入る。
初期化期間２では、第１の維持電極Ｓui1と第２の維持電極Ｓui2との電位を常に同じ電位に設定している。
一方、走査電極Ｓｉには、電位が除除に減少するランプ波形の電圧が、維持消去期間８の間印加される。
Next, the wall charge adjustment in the wall
In the
On the other hand, a voltage having a ramp waveform whose potential is reduced is applied to the scan electrode Si during the sustaining and erasing
このランプ波形の電圧が印加されることにより、走査電極Ｓｉと第１の維持電極Ｓui1との電位が除除に広がり、これら両電極間に弱放電が発生する。この弱放電により、図１１の（ｄ）に示すように、走査電極Ｓｉ上の第１の維持電極Ｓui1寄りの負壁電荷が減少すると共に、第１の維持電極Ｓui1上の走査電極Ｓｉ寄りの正壁電荷も減少する。
このようにして、維持消去期間８の終了時刻における壁電荷の配置は、実施例１と同様、前回のサブフィールドで維持放電が発生しなかった場合とほぼ同様になる。
By applying the voltage having the ramp waveform, the potential of the scan electrode Si and the first sustain electrode Sui1 spreads out and a weak discharge is generated between these electrodes. Due to this weak discharge, as shown in FIG. 11 (d), the negative wall charge near the first sustain electrode Sui1 on the scan electrode Si is reduced and the scan wall near the scan electrode Si on the first sustain electrode Sui1 is reduced. The positive wall charge is also reduced.
In this manner, the arrangement of the wall charges at the end time of the sustain erasing
次に、プライミング期間９に入る。このプライミング期間９では、維持消去期間８とは逆極性のランプ波形の電圧が走査電極Ｓｉに印加されるので、維持消去期間８とは逆極性の弱放電（プライミング放電）が走査電極Ｓｉと第１の維持電極Ｓui1との間で発生する。この弱放電により、図１１の（ｅ）に示すように、維持消去期間８で減少した壁電荷が逆に増加する。
プライミング期間９でのプライミング放電は、前回のサブフィールドの維持期間１で維持放電が発生したか否かに拘わらず、発生する。
また、プライミング期間９のランプ波形の電圧は高いため、データ電極Ｄｊと走査電極Ｓｉとの間でも弱放電が発生する。
Next, the
The priming discharge in the
Further, since the voltage of the ramp waveform in the
プライミング期間９に続いて、プライミング消去期間１０に入る。この期間での駆動波形は、維持消去期間８と同じである。
したがって、維持消去期間８と同極性の弱放電が走査電極Ｓｉと第１の維持電極Ｓui1との間で発生し、図１１の（ｆ）に示すように、走査電極Ｓｉの第１の維持電極Ｓui1寄りの負壁電荷が減少すると共に、第１の維持電極Ｓui1上の走査電極Ｓｉ寄りの正壁電荷も減少する。
Following the
Therefore, a weak discharge having the same polarity as that of the sustain erasing
この時刻における走査電極Ｓｉと第１の維持電極Ｓui1との間の最終到達電位差をこれら両電極間の面放電開始電圧にすることにより、実施例１で述べた通り、図１１の（ｆ）に示すように、該両電極間のギャップ近傍の壁電荷量をほぼ等しくすることができる。
このようにして、上記両電極間のギャップ近傍の壁電荷量を等しくすれば、壁電荷調整期間１１において、走査電極Ｓｉと第１の維持電極Ｓui1との間に電位差が発生しているから、第１の壁電荷調整期間１１と第２の壁電荷調整期間１２とでは、第１の維持電極Ｓui1と第２の維持電極Ｓui2とに印加される電圧の極性が変わるが、その電圧の極性のいずれにおいても、走査電極Ｓｉと第１の維持電極Ｓui1との間のギャップでの放電は発生しないようにすることができる。
By changing the final potential difference between the scan electrode Si and the first sustain electrode Sui1 at this time to the surface discharge start voltage between these two electrodes, as described in the first embodiment, as shown in FIG. As shown, the wall charges in the vicinity of the gap between the electrodes can be made substantially equal.
Thus, if the wall charge amount in the vicinity of the gap between the two electrodes is made equal, a potential difference is generated between the scan electrode Si and the first sustain electrode Sui1 in the wall
また、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間の維持放電ギャップ３５近傍では、どちらの電極にもほぼ同量の正壁電荷が形成されているから、この正壁電荷がこれら両電極間に残存している限り、維持期間４で維持パルス１４が印加されても、維持放電が維持放電ギャップ３５間に発生することはない。
したがって、次の走査期間３で或るセルで書込み放電が発生せず、そのままの壁電荷の配置が残存している場合には、次の維持期間４に入り、そして次のサブフィールドの壁電荷調整期間１１になっても、当該セルの維持放電ギャップ３５で維持放電が発生することはなく、表示は非点灯のままにある。
In addition, in the vicinity of the sustain
Therefore, if no address discharge is generated in a certain cell in the
上述したような壁電荷の初期化を行う初期化期間２が終了すると、走査期間３に入る。
この初期化期間３では、スイッチＳ１とスイッチＳ２はオフ（非接続）となり、スイッチＳ３とスイッチＳ４とはオン（接続）する。
これらのスイッチのオフ／オンにより、第１の維持電極Ｓui1の電位はＶswとなり、走査電極Ｓｉの電位はＶbwとなる。なお、第２の維持電極Ｓui2には、大地電位が維持回路５４から供給される。
When the
In this
By turning these switches off / on, the potential of the first sustain electrode Sui1 becomes Vsw, and the potential of the scan electrode Si becomes Vbw. The ground potential is supplied from the sustain
このような各電位が対応する電極に印加されている状態で、各走査電極Ｓｉに、線順次で、走査パルス６が印加される。その走査パルスの電位は、プライミング消去期間１０の走査電極２６の最終到達電位とほぼ等しい電位−Ｖwとなっている。
In a state where each potential is applied to the corresponding electrode, the
走査パルス６が印加される走査電極Ｓｉについては、接続されているスイッチＳ５ｉをオフ（非接続）にし、スイッチＳ６ｉをオン（接続）にする。
これらスイッチのオフ／オンにより、当該走査電極Ｓｉの電位が−Ｖwになり、負極性の走査パルスが印加される。
このようにして、走査パルスが印加されている走査電極と直交しているデータ電極の各々にデータパルスが順次印加されて書込み放電が生ぜしめられることは、従来の駆動方法と同様である。
この書込み放電が生じているときの第１の維持電極Ｓui1の電位は正電位にあり、第２の維持電極Ｓui2の電位は大地電位にある。
For the scan electrode Si to which the
By turning these switches off / on, the potential of the scan electrode Si becomes −Vw, and a negative scan pulse is applied.
In this way, the data pulse is sequentially applied to each of the data electrodes orthogonal to the scan electrode to which the scan pulse is applied, and the address discharge is generated, as in the conventional driving method.
When the address discharge occurs, the potential of the first sustain electrode Sui1 is a positive potential, and the potential of the second sustain electrode Sui2 is a ground potential.
書込み放電における壁電荷の形成メカニズムは、実施例１と同じである。
書込み放電のような強い放電が発生すると、その放電空間３４ijには多くの空間電荷が発生する。その空間電荷はセル全体に広がり、大きな電位差が印加されている第１の維持電極Ｓui1と第２の維持電極Ｓui2との間でも放電が誘発されるような態様で空間電荷の移動が行われ、これら両電極上にも壁電荷が形成される。
The formation mechanism of the wall charges in the address discharge is the same as that in the first embodiment.
When a strong discharge such as an address discharge occurs, a lot of space charges are generated in the discharge space 34ij. The space charge spreads throughout the cell, and the space charge is transferred in such a manner that a discharge is induced between the first sustain electrode Sui1 and the second sustain electrode Sui2 to which a large potential difference is applied, Wall charges are also formed on both electrodes.
このような動作が進行して行くときに、走査パルス６が終了すると、走査電極Ｓｉの電位が引き上げられ、走査電極Ｓｉと第１の維持電極Ｓui1との間の電位差が小さくなる。
したがって、走査電極Ｓｉ及び1の維持電極Ｓui1上に形成されつつある壁電荷の増大は、走査パルス６の終了時刻に殆ど無くなり、その形成は停止してしまう。
When such an operation proceeds, when the
Therefore, the increase in the wall charge being formed on the scan electrode Si and the sustain electrode Sui1 of 1 is almost eliminated at the end time of the
しかし、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間の電位差は、走査パルス６の終了後も、Ｖswに維持され続けているから、壁電荷の形成は継続され、走査期間３の終了時における両電極上の壁電荷の状態は、図１１の（ｇ）のようになる。
この時刻における、維持放電ギャップ３５近傍の第１の維持電極Ｓui1及び第２の維持電極Ｓui2上の壁電荷による壁電圧の合計は、これら両電極間の電位差Ｖswに等しい。
However, since the potential difference between the first sustain electrode Sui1 and the second sustain electrode Sui2 continues to be maintained at Vsw after the end of the
At this time, the total wall voltage due to wall charges on the first sustain electrode Sui1 and the second sustain electrode Sui2 in the vicinity of the sustain
上述したように、この実施例では、書込み放電を発生させるだけの走査パルス幅があれば、維持放電に移行するのに必要な壁電圧の形成は、走査パルス６の終了後にも継続して行うことができる。
As described above, in this embodiment, when there is a scan pulse width sufficient to generate the address discharge, the wall voltage necessary for shifting to the sustain discharge is continuously formed even after the end of the
また、この実施例３においては、書込み放電による全電極に流れる電流量は、従来の半分程度にまで低減できる。
すなわち、図１１の（ｆ）及び（ｇ）に示すように、書込み放電において第２の維持電極Ｓui2上の壁電圧は殆ど変化せず、走査電極Ｓｉ及び第１の維持電極Ｓui1上の壁電圧の極性だけが反転している。
このことからも分かるように、第２の維持電極Ｓui2に流れる電流は殆どないため、電流量は半減する。
また、同様に、書込み時のピーク電流も、従来の２／３程度に低減できる。
このようなことから、実施例１と同様、従来よりも、書込み電力の削減が可能になるし、表示負荷の増大に伴うデータ電圧の上昇を抑えることができる。
Further, in the third embodiment, the amount of current flowing through all the electrodes due to the address discharge can be reduced to about half of the conventional amount.
That is, as shown in FIGS. 11F and 11G, the wall voltage on the second sustain electrode Sui2 hardly changes in the address discharge, and the wall voltage on the scan electrode Si and the first sustain electrode Sui1. Only the polarity of is reversed.
As can be seen from this, since there is almost no current flowing through the second sustain electrode Sui2, the amount of current is halved.
Similarly, the peak current at the time of writing can be reduced to about 2/3 of the conventional one.
For this reason, as in the first embodiment, it is possible to reduce the writing power as compared with the prior art, and it is possible to suppress an increase in the data voltage accompanying an increase in display load.
最後に、維持期間４に入ると、スイッチ制御回路５６によって、全てのスイッチＳ６ｉ並びにスイッチＳ３及びスイッチＳ４がオフ（非接続）にされ、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉがオン（接続）にされる。
これらのスイッチのオン／オフにより、全ての走査電極Ｓｉに初期化及び維持回路５２Ｂ１が接続され、第１の維持電極Ｓui1に初期化及び維持回路５２Ｂ２が接続され、維持パルス１６が交互に印加される。
その第１維持パルスにおいては、第２の維持電極Ｓui2が高電位（Ｖs）になり、第１の維持電極Ｓui1及び走査電極Ｓｉが低電位（大地電位）になる。
また、書込みが行われたセルの第１の維持電極Ｓui1と第２の維持電極Ｓui2との間には、走査期間の終了時刻にＶswほどの壁電圧が形成されている。
Finally, when the sustain
By turning on / off these switches, the initialization and sustain circuit 52B1 is connected to all the scan electrodes Si, the initialization and sustain circuit 52B2 is connected to the first sustain electrode Sui1, and the sustain
In the first sustain pulse, the second sustain electrode Sui2 is at a high potential (Vs), and the first sustain electrode Sui1 and the scan electrode Si are at a low potential (ground potential).
Further, a wall voltage of about Vsw is formed at the end time of the scanning period between the first sustain electrode Sui1 and the second sustain electrode Sui2 of the cell in which writing has been performed.
このような動作状態において、さらに第１の維持電極Ｓui1と第２の維持電極Ｓui2との間にＶsの電位差が印加されると、これら両電極間の空間にはＶsw＋Ｖsの電位差が印加されることになる。
この実施例３においても、Ｖsw＋Ｖsの電位差が面放電開始電圧よりも高く設定してあるから、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で維持放電が発生する。
その後の維持放電は、従来と同様で、両維持電極に印加される維持パルスの極性が反転される度毎に、逆極性の維持放電が両維持電極間に発生し、点灯表示を行うことができる。
In such an operating state, when a potential difference of Vs is further applied between the first sustain electrode Sui1 and the second sustain electrode Sui2, a potential difference of Vsw + Vs is applied to the space between these two electrodes. become.
Also in the third embodiment, since the potential difference of Vsw + Vs is set higher than the surface discharge start voltage, the sustain discharge is generated between the first sustain electrode Sui1 and the second sustain electrode Sui2.
The subsequent sustain discharge is the same as in the prior art, and each time the polarity of the sustain pulse applied to both sustain electrodes is reversed, a sustain discharge with a reverse polarity is generated between the sustain electrodes, and a lighting display is performed. it can.
以上説明したように、この実施例によっても、書込み放電によって維持放電に必要な壁電荷を第１の維持電極及び第２の維持電極に直接形成させ、これら両電極間で維持放電を発生させることができる。
第１の維持電極及び第２の維持電極への壁電荷の形成に際して、書込み放電を発生させるだけの走査パルス幅があれば足りるので、実施例１と同程度の走査パルス幅の短縮化を享受できる。
この走査パルス幅の短縮化により、実施例１と同程度の効果が得られる。
また、書込み放電による全電極に流れる電流量は、従来の半分程度にまで低減できる。
また、同様に、書込み時のピーク電流も、従来の２／３程度に低減でき、書込み電力の削減が可能になるし、表示負荷の増大に伴うデータ電圧の上昇を抑えることができる。
As described above, also in this embodiment, wall charges necessary for the sustain discharge are directly formed on the first sustain electrode and the second sustain electrode by the address discharge, and the sustain discharge is generated between these two electrodes. Can do.
When the wall charges are formed on the first sustain electrode and the second sustain electrode, a scan pulse width sufficient to generate the address discharge is sufficient. Therefore, the scan pulse width can be shortened to the same extent as in the first embodiment. it can.
By shortening the scanning pulse width, the same effect as in the first embodiment can be obtained.
Further, the amount of current flowing through all the electrodes due to the address discharge can be reduced to about half of the conventional amount.
Similarly, the peak current at the time of writing can be reduced to about 2/3 of the conventional one, the writing power can be reduced, and the increase in the data voltage accompanying the increase in display load can be suppressed.
図１２は、この発明の実施例４であるプラズマディスプレイの駆動装置の構成を示す図、図１３は、同プラズマディスプレイの駆動装置の駆動波形図、また、図１４は、同プラズマディスプレイの各電極上の壁電荷及び壁電圧の配置を示す図である。
この実施例の構成が、実施例１のそれと大きく異なるところは、前回のサブフィールドの維持期間と今回のサブフィールドの初期化期間との間に、壁電荷を調整する壁電荷調整期間を設け、走査期間において第１の維持電極の電位を大地電位にした点である。
FIG. 12 is a diagram showing the configuration of a plasma display driving apparatus according to
The configuration of this embodiment is greatly different from that of the first embodiment in that a wall charge adjustment period for adjusting wall charges is provided between the sustain period of the previous subfield and the initialization period of the current subfield, The point is that the potential of the first sustain electrode is set to the ground potential in the scanning period.
すなわち、この実施例４のプラズマディスプレイパネルの駆動装置５０Ｃは、スイッチＳ１、Ｓ２に、各別の初期化及び維持回路５２Ｂ１、５２Ｂ２を接続し、かつ、スイッチＳ３を大地電位に接続して構成したことにその特徴部分がある。
初期化及び維持回路５２Ｂ１は、実施例１及び実施例２の初期化及び維持回路５２と同様であり、初期化及び維持回路５２Ｂ２は、実施例１及び実施例２の維持回路５４と同様である。
また、壁電圧調整期間１１は、第１の壁電圧調整期間１２と第２の壁電圧調整期間１３とから成る。第１の壁電圧調整期間１２及び第２の壁電圧調整期間１３は、それぞれ１つの矩形波の電圧パルスで構成されている。
そして、前回のサブフィールドの維持期間の最終維持パルスは、第１の維持電極Ｓui1では高電位のＶsで、第２の維持電極Ｓui2では低電位の大地電位である。
この構成以外のこの実施例の構成は、実施例１と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。
That is, the plasma display
The initialization and maintenance circuit 52B1 is the same as the initialization and
The wall
The final sustain pulse in the sustain period of the previous subfield is a high potential Vs in the first sustain electrode Sui1 and a low ground potential in the second sustain electrode Sui2.
Since the configuration of this embodiment other than this configuration is the same as that of the first embodiment, the same components are denoted by the same reference numerals, and the description thereof is omitted.
次に、図１２乃至図１４を参照して、この実施例の動作について説明する。
この実施例の壁電圧調整期間１１及び初期化期間２の基本的な動作は、実施例３と同様である。
維持期間１、壁電圧調整期間１１及び初期化期間２においては、スイッチ制御回路５６によって、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉがオン（接続）にされ、これら以外のスイッチはオフ（非接続）にされる。
Next, the operation of this embodiment will be described with reference to FIGS.
The basic operation of the wall
In the sustain
初期化期間２の終了までの壁電圧の配置は、図１４の（ａ）乃至（ｆ）に示すように、実施例３とほぼ同じである。
但し、実施例１と同様に、走査期間３において、データパルス７が印加された際に、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で誤放電を発生させないように、プライミング消去期間１０における第１の維持電極Ｓui1の電位であるＶaとデータパルスのＶdとの和が、第１の維持電極Ｓui1とデータ電極Ｄｊとの間の対向放電開始電圧よりも小さくなっていなければならない。
The arrangement of the wall voltage until the end of the
However, as in the first embodiment, in the
プライミング消去期間１０では、面の弱放電の他に、走査電極Ｓｉとデータ電極Ｄｊとの間でも、弱放電が発生する。
これら２つの弱放電は、走査電極Ｓｉを陰極とし、第１の維持電極Ｓui1及びデータ電極Ｄｊを陽極とする弱放電である。
したがって、同じ陽極となる第１の維持電極Ｓui1及びデータ電極Ｄｊは、壁電荷の形成により、誘電体層上の電位はほぼ等しくなる。
In the
These two weak discharges are weak discharges using the scan electrode Si as a cathode and the first sustain electrode Sui1 and the data electrode Dj as an anode.
Therefore, the first sustain electrode Sui1 and the data electrode Dj, which are the same anode, have substantially the same potential on the dielectric layer due to the formation of wall charges.
この実施例４では、プライミング消去期間１０における第１の維持電極Ｓui1の電位はＶaであり、データ電極Ｄｊの電位は大地電位であったのが、走査期間３に入ると、第１の維持電極Ｓui1の電位はＶaから大地電位へ引き下げられ、データ電極Ｄｊの電位はデータパルスの印加により大地電位からＶdへ引き上げられる。
プライミング消去期間１０での第１の維持電極Ｓui1及びデータ電極Ｄｊの誘電体層上の電位は等しい状態にあったので、走査期間３に入ることにより、これら両電極間の電位差はＶa＋Ｖdだけ変動することになる。
上述のところから明らかなように、上記のような電位差の変動があっても、第１の維持電極Ｓui1とデータ電極Ｄｊとの間に誤放電を生じさせないようにするためには、Ｖa＋Ｖdが第１の維持電極Ｓui1とデータ電極Ｄｊとの間の対向面放電開始電圧よりも小さくなっていなければならないことになる。
In the fourth embodiment, the potential of the first sustain electrode Sui1 in the priming erase
Since the potentials on the dielectric layers of the first sustain electrode Sui1 and the data electrode Dj in the
As is apparent from the above, Va + Vd is set to be the first value in order to prevent erroneous discharge between the first sustain electrode Sui1 and the data electrode Dj even if the potential difference varies as described above. Therefore, the voltage must be smaller than the opposing surface discharge start voltage between the first sustain electrode Sui1 and the data electrode Dj.
この実施例４で上述したところでは、プライミング消去期間１０でのデータ電極Ｄｊの電位と走査期間３での第１の維持電極Ｓui1の電位とを駆動装置を駆動するのに必要な設定電圧数を少なくするという理由から大地電位としている。
As described above in the fourth embodiment, the number of set voltages necessary for driving the driving device using the potential of the data electrode Dj in the
プライミング消去期間１０が終了して走査期間３に入ると、スイッチ制御回路５６によって、スイッチＳ１及スＳ２がオフ（非接続）にされ、スイッチＳ３及びスイッチＳ４がオン（接続）にされる。全てのスイッチＳ５ｉはオン（接続）にされたままである。
これらのスイッチのオフ／オンにより、第１の維持電極Ｓui1の電位は大地電位になり、走査電極Ｓｉの電位はＶbwになる。
When the priming erase
By turning these switches off / on, the potential of the first sustain electrode Sui1 becomes the ground potential, and the potential of the scan electrode Si becomes Vbw.
これらの電極の電位状態において、走査電極Ｓ１から走査電極Ｓｍまで、順次、走査パルス６が印加される。その走査パルスの電位は、プライミング消去期間１０で走査電極Ｓｉに生ずる最終到達電位とほぼ等しい電位に設定される。
すなわち、走査パルスを印加せんとする走査電極Ｓｉに接続されているスイッチＳ５ｉが、スイッチ制御回路５６によってオフ（非接続）にされると同時に、スイッチＳ６ｉがオン（接続）にされる。これによって、走査電極Ｓｉへ走査パルスが印加される。つまり、走査電極Ｓｉの電位は−Ｖwとなる。
In the potential state of these electrodes, the
That is, the switch S5i connected to the scan electrode Si to which the scan pulse is applied is turned off (not connected) by the
一方、第１の維持電極Ｓui1及び第２の維持電極Ｓui2の電位の極性は、実施例３とは逆となる。すなわち、スイッチ制御回路５６によってスイッチＳ３がオン（接続）にされて第１の維持電極Ｓui1は大地電位にされ、第２の維持電極Ｓui2には維持回路５４から正電位Ｖsが給電される。
On the other hand, the polarities of the potentials of the first sustain electrode Sui1 and the second sustain electrode Sui2 are opposite to those in the third embodiment. In other words, the switch S3 is turned on (connected) by the
書込み放電は、走査電極Ｓｉとデータ電極Ｄｊとの間で発生し、書込み放電により発生した空間電荷は放電空間３４ij全体に広がり、維持放電ギャップ３５での放電を誘発することは、実施例３と同様である。
したがって、走査パルス６が終了しても、第１の維持電極Ｓui1及び第２の維持電極Ｓui2上に継続して壁電圧を形成できる。
それ故、走査パルス６のパルス幅が書込み放電を発生させるだけのパルス幅であれば、走査パルスの終了後も、第１の維持電極Ｓui1及び第２の維持電極Ｓui2上に壁電荷を形成して行ける。
この場合に形成される壁電荷の極性は、実施例３とは逆であり、図１４の（ｇ）に示すように、第１の維持電極Ｓui1には正壁電荷が、また、第２の維持電極Ｓui2には負壁電荷が形成される。
The address discharge is generated between the scan electrode Si and the data electrode Dj. The space charge generated by the address discharge spreads over the entire discharge space 34ij, and the discharge in the sustain
Therefore, even when the
Therefore, if the pulse width of the
The polarity of the wall charges formed in this case is opposite to that of the third embodiment. As shown in FIG. 14G, positive wall charges are applied to the first sustain electrode Sui1, and the second charge Negative wall charges are formed on the sustain electrode Sui2.
実施例３では、第１の維持電極Ｓui1は、負極性の走査パルス６が印加される走査電極Ｓｉに隣接して配置されているため、走査期間３中第１の維持電極Ｓui1の電位Ｖswを、走査電極Ｓｉと第１の維持電極Ｓui1との間で誤放電が発生しない程度まで低く抑える必要があった。
しかし、この実施例４では、走査電極Ｓｉに隣接しない第２の維持電極Ｓui2を第１の維持電極Ｓui1よりも高電位に設定しても誤放電は発生しない。
In Example 3, since the first sustain electrode Sui1 is disposed adjacent to the scan electrode Si to which the
However, in the fourth embodiment, no erroneous discharge occurs even if the second sustain electrode Sui2 not adjacent to the scan electrode Si is set to a higher potential than the first sustain electrode Sui1.
このような電位の設定を行い得ることから、実施例１よりも、走査期間３の維持放電ギャップ３５に掛かる電位差を大きくすることができる。この実施例４では、第２の維持電極Ｓui2の電位をＶsに設定した。
これにより、書込み放電が発生したセルの第１の維持電極Ｓui1と第２の維持電極Ｓui2上には、走査期間３の終了時に第１の維持電極Ｓui1及び第２の維持電極Ｓui2の誘電体層上の壁電荷の合計が、両電極間の電位差と等しいＶsほどの壁電荷となる。
このようにして、より多くの壁電荷を形成し、高い壁電圧を電極上に生じさせることができるから、維持放電に移行し易くなり、維持パルス１４のパルス電圧などの駆動マージンを大きくすることができる。
Since such a potential setting can be performed, the potential difference applied to the sustain
As a result, on the first sustain electrode Sui1 and the second sustain electrode Sui2 of the cell in which the address discharge has occurred, the dielectric layers of the first sustain electrode Sui1 and the second sustain electrode Sui2 at the end of the
In this way, more wall charges can be formed and a high wall voltage can be generated on the electrode, so that it is easy to shift to the sustain discharge, and the drive margin such as the pulse voltage of the sustain
最後に、維持期間４に入ると、スイッチ制御回路５６によって、全てのスイッチＳ６ｉ並びにスイッチＳ３及びスイッチＳ４がオフ（非接続）にされ、スイッチＳ１及びスイッチＳ２並びに全てのスイッチＳ５ｉがオン（接続）にされる。
これらのスイッチのオフ／オンにより、全ての走査電極Ｓｉに初期化及び維持回路５２B1が接続され、第１の維持電極Ｓui1に初期化及び維持回路５２B2が接続されて維持パルス１６がこれら両電極に交互に印加される。この実施例４においては、走査期間３において実施例３とは逆極性の壁電圧が第１の維持電極Ｓui1と第２の維持電極Ｓui2に形成されているので、維持期間４の第１維持パルスによって、実施例１とは逆の電位を上記両電極に印加する。
これにより、第１の維持電極Ｓui1は高電位（Ｖs）になり、第２の維持電極Ｓui2は低電位（大地電位）になる。
Finally, when the sustain
By turning these switches off / on, the initialization and sustain circuit 52B1 is connected to all the scan electrodes Si, the initialization and sustain circuit 52B2 is connected to the first sustain electrode Sui1, and the sustain
As a result, the first sustain electrode Sui1 becomes a high potential (Vs), and the second sustain electrode Sui2 becomes a low potential (ground potential).
上述したように、書込みが行われたセルの第１の維持電極Ｓui1と第２の維持電極Ｓui2との間には、走査期間３の終了時刻にＶsほどの壁電圧が形成されており、その両電極間にＶsの電位差が印加されると、該両電極間の空間には２Ｖsの電位差が印加されることになる。
この実施例４においては、２Ｖsは面放電開始電圧よりも高く設定してある。
したがって、第１の維持電極Ｓui1と第２の維持電極Ｓui2との間で維持放電が発生する。その後は、維持パルス１４が印加されて第１の維持電極Ｓui1に印加される維持パルスと第２の維持電極Ｓui2に印加される維持パルスとの極性が反転する度毎に維持放電が発生し、点灯表示がなされる。
As described above, a wall voltage of about Vs is formed at the end time of the
In Example 4, 2Vs is set higher than the surface discharge start voltage.
Accordingly, a sustain discharge is generated between the first sustain electrode Sui1 and the second sustain electrode Sui2. Thereafter, a sustain discharge is generated every time the sustain
以上説明したように、この実施例によっても、書込み放電によって維持放電に必要な壁電荷を第１の維持電極及び第２の維持電極に形成させ、これら両電極間で維持放電を発生させることができる。
第１の維持電極及び第２の維持電極への壁電荷の形成に際して、書込み放電を発生させるだけの走査パルス幅があれば足りるので、実施例１と同程度の走査パルス幅の短縮化を享受できる。
この走査パルス幅の短縮化により、実施例１と同効の効果のほかに、実施例２及び実施例３で得られる効果が同時に得られる。
As described above, according to this embodiment, the wall charges necessary for the sustain discharge can be formed in the first sustain electrode and the second sustain electrode by the address discharge, and the sustain discharge can be generated between these two electrodes. it can.
When the wall charges are formed on the first sustain electrode and the second sustain electrode, a scan pulse width sufficient to generate the address discharge is sufficient. Therefore, the scan pulse width can be shortened to the same extent as in the first embodiment. it can.
By shortening the scanning pulse width, in addition to the same effect as in the first embodiment, the effect obtained in the second and third embodiments can be obtained at the same time.
以上、この発明の実施例を、図面を参照して詳述してきたが、この発明の具体的な構成は、これらの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもそれらはこの発明に含まれる。
例えば、実施例１及び実施例４では、プライミング消去期間１０でのデータ電極Ｄｊの電位と走査期間３での第２の維持電極Ｓui2の電位とを駆動装置を駆動するのに必要な設定電圧の数を少なくするという理由から大地電位としたが、必ずしも、大地電位でなくても駆動させることができる。
その場合にも、上記理由と同様の理由から、プライミング消去期間１０での第２の維持電極Ｓui2の電位からデータ電極Ｄｊの電位を差し引いた電圧と、走査期間３でデータパルスが印加されたときのデータ電極Ｄｊの電位から第２の維持電極Ｓui2の電位を差し引いた電圧との和が、第２の維持電極Ｓui2とデータ電極Ｄｊとの間の対向放電開始電圧より小さくする必要がある。
Although the embodiments of the present invention have been described in detail with reference to the drawings, the specific configuration of the present invention is not limited to these embodiments, and the design does not depart from the gist of the present invention. These changes are included in the present invention.
For example, in the first and fourth embodiments, the potential of the data electrode Dj in the
Also in this case, for the same reason as described above, when a voltage obtained by subtracting the potential of the data electrode Dj from the potential of the second sustain electrode Sui2 in the priming erase
セルの構造を走査電極の両側に少なくとも１対の第１の維持電極及び第２の維持電極を配置してこの発明を実施することも可能である。 It is also possible to implement the present invention by arranging at least one pair of first sustain electrode and second sustain electrode on both sides of the scan electrode.
１４ プラズマディスプレイパネル
５０、５０Ａ，５０Ｂ，５０Ｃ 駆動装置
５２、５２Ｂ１ 初期化及び維持回路（放電発生手段の一部、第１、第３、弟６、弟９及び弟１４の手段の一部、）
５２Ｂ２ 初期化及び維持回路（放電発生手段の一部、弟６乃至弟９及び弟１１乃至弟１４の手段の一部）
５４ 維持回路（電位差付与手段の一部、放電発生手段の一部、第２、第４、第５、第７、第８及び第１０乃至１５の手段の一部、）
５６ スイッチ制御回路（電位差付与手段の一部、放電発生手段の一部、第１乃至第１４の手段の一部、）
Ｓ１ スイッチ（第１、第３、第６、第９及び第１４の手段の一部、）
Ｓ２ スイッチ（放電発生手段の残部、第１、第３、第６乃至第９及び第１１乃至第１３の手段の残部並びに第1４の一部）
Ｓ３ スイッチ（電位差付与手段の残部、第２、弟４、弟５、弟１０及び弟１５の手段の一部）
Ｓ４ スイッチ
Ｓ５ スイッチ（弟６及び弟１４の手段の残部）
Ｓ６ スイッチ
14
52B2 initialization and sustain circuit (part of discharge generation means,
54 sustain circuit (part of potential difference applying means, part of discharge generating means, part of second, fourth, fifth, seventh, eighth and tenth to fifteenth means)
56 switch control circuit (part of potential difference applying means, part of discharge generating means, part of first to fourteenth means)
S1 switch (a part of the first, third, sixth, ninth and fourteenth means)
S2 switch (remaining portion of the discharge generating means, remaining portions of the first, third, sixth to ninth and eleventh to thirteenth means and a part of the fourth portion)
S3 switch (remaining potential difference applying means, part of means of second,
S4 switch S5 switch (the rest of the means of
S6 switch
Claims (24)
前記走査期間で発生された前記書込み放電によって互いに逆極性の壁電荷をそれぞれ前記第１の維持電極及び前記第２の維持電極上に形成させ、
前記維持期間に、前記第１の維持電極と前記第２の維持電極とに印加される最初の維持パルスから前記第１の維持電極と前記第２の維持電極との間で維持放電を発生させることを特徴とするプラズマディスプレイパネルの駆動方法。 A first insulating substrate and a second insulating substrate are opposed to each other at a predetermined interval, and a scanning electrode is formed on one surface of the first insulating substrate that faces the second insulating substrate. A plurality of electrode sets arranged in parallel with each other in the order of the first sustain electrode and the second sustain electrode, and on one surface of the second insulating substrate facing the first insulating substrate In a plasma display panel in which a plurality of data electrodes orthogonal to each of the electrode sets are arranged on the surface to be arranged and a display cell is configured at an intersection of the electrode set and the data electrode, the scan electrode of the display cell and the An address discharge corresponding to the pixel data of the video signal is generated in a line-sequential manner during the scanning period in an address discharge gap between the first electrode and the first sustain electrode during the sustain period based on the generated address discharge. And said A driving method of a plasma display panel to the sustain discharge generated lasts between 2 sustain electrodes,
Wall charges having opposite polarities are formed on the first sustain electrode and the second sustain electrode, respectively, by the address discharge generated in the scan period;
In the sustain period, a sustain discharge is generated between the first sustain electrode and the second sustain electrode from an initial sustain pulse applied to the first sustain electrode and the second sustain electrode. A method for driving a plasma display panel.
前記走査期間中の前記第１の維持電極と前記第２の維持電極との間の電位差を、前記第１の維持電極と前記第２の維持電極との間の面放電開始電圧から前記維持パルスの電圧を差し引いた値以上にし、
前記維持期間に、前記第１の維持電極と前記第２の維持電極とに印加される最初の維持パルスから前記第１の維持電極と前記第２の維持電極との間で維持放電を波させることを特徴とするプラズマディスプレイパネルの駆動方法。 A first insulating substrate and a second insulating substrate are opposed to each other at a predetermined interval, and a scanning electrode is formed on one surface of the first insulating substrate that faces the second insulating substrate. A plurality of electrode sets arranged in parallel with each other in the order of the first sustain electrode and the second sustain electrode, and on one surface of the second insulating substrate facing the first insulating substrate In a plasma display panel in which a plurality of data electrodes orthogonal to each of the electrode sets are arranged on the surface to be arranged and a display cell is configured at an intersection of the electrode set and the data electrode, the scan electrode of the display cell and the An address discharge corresponding to the pixel data of the video signal is generated in a line-sequential manner during the scanning period in an address discharge gap between the first electrode and the first sustain electrode during the sustain period based on the generated address discharge. And said A driving method of a plasma display panel to the sustain discharge generated lasts between 2 sustain electrodes,
The potential difference between the first sustain electrode and the second sustain electrode during the scanning period is changed from the surface discharge start voltage between the first sustain electrode and the second sustain electrode to the sustain pulse. Over the value obtained by subtracting the voltage of
In the sustain period, a sustain discharge is waved between the first sustain electrode and the second sustain electrode from an initial sustain pulse applied to the first sustain electrode and the second sustain electrode A method for driving a plasma display panel.
前記書込み手段によって発生された前記書込み放電によって互いに逆極性であって維持放電に必要な壁電荷をそれぞれ前記第１の維持電極及び前記第２の維持電極上に形成させる所定の電位差を前記第１の維持電極と前記第２の維持電極との間に前記走査期間与える電位差付与手段と、
前記維持期間に、前記第１の維持電極と前記第２の維持電極とに印加される最初の維持パルスから前記第１の維持電極と前記第２の維持電極との間で維持放電を発生させる放電発生手段とを備えたことを特徴とするプラズマディスプレイパネルの駆動装置。 A first insulating substrate and a second insulating substrate are opposed to each other at a predetermined interval, and a scanning electrode is formed on one surface of the first insulating substrate that faces the second insulating substrate. A plurality of electrode sets arranged in parallel with each other in the order of the first sustain electrode and the second sustain electrode, and on one surface of the second insulating substrate facing the first insulating substrate In a plasma display panel in which a plurality of data electrodes orthogonal to each of the electrode sets are arranged on the surface to be arranged and a display cell is configured at an intersection of the electrode set and the data electrode, the scan electrode of the display cell and the An addressing means for generating an address discharge corresponding to pixel data of a video signal in a line-sequential manner during a scanning period in an address discharge gap between the data electrode and a sustain period based on the address discharge generated by the addressing means A driving apparatus of a plasma display panel that includes a sustain discharge duration means a sustain discharge occurs to sustain between between the first sustain electrode and the second sustain electrode,
Predetermined potential differences are formed on the first sustain electrode and the second sustain electrode, respectively, by causing the address discharge generated by the address means to form wall charges having opposite polarities and necessary for the sustain discharge. A potential difference applying means for applying the scanning period between the sustain electrode and the second sustain electrode;
In the sustain period, a sustain discharge is generated between the first sustain electrode and the second sustain electrode from an initial sustain pulse applied to the first sustain electrode and the second sustain electrode. An apparatus for driving a plasma display panel, comprising: a discharge generating means.
前記走査期間に前記第１の維持電極と前記第２の維持電極との間に、前記第１の維持電極と前記第２の維持電極との間の面放電開始電圧から前記維持パルスの電圧を差し引いた値以上の電位差を与える電位差付与手段と、
前記維持期間に、前記第１の維持電極と前記第２の維持電極とに印加される最初の維持パルスから前記第１の維持電極と前記第２の維持電極との間で維持放電を発生させる放電発生手段とを備えたことを特徴とするプラズマディスプレイパネルの駆動装置。 A first insulating substrate and a second insulating substrate are opposed to each other at a predetermined interval, and a scanning electrode is formed on one surface of the first insulating substrate that faces the second insulating substrate. A plurality of electrode sets arranged in parallel with each other in the order of the first sustain electrode and the second sustain electrode, and on one surface of the second insulating substrate facing the first insulating substrate In a plasma display panel in which a plurality of data electrodes orthogonal to each of the electrode sets are arranged on the surface to be arranged and a display cell is configured at an intersection of the electrode set and the data electrode, the scan electrode of the display cell and the An addressing means for generating an address discharge corresponding to pixel data of a video signal in a line-sequential manner during a scanning period in an address discharge gap between the data electrode and a sustain period based on the address discharge generated by the addressing means A driving apparatus of a plasma display panel that includes a sustain discharge duration means a sustain discharge occurs to sustain between between the first sustain electrode and the second sustain electrode,
The voltage of the sustain pulse is generated between the first sustain electrode and the second sustain electrode during the scanning period from the surface discharge start voltage between the first sustain electrode and the second sustain electrode. A potential difference applying means for providing a potential difference equal to or greater than the subtracted value;
In the sustain period, a sustain discharge is generated between the first sustain electrode and the second sustain electrode from an initial sustain pulse applied to the first sustain electrode and the second sustain electrode. An apparatus for driving a plasma display panel, comprising: a discharge generating means.
The potential difference between the scan electrode and the first sustain electrode during the initialization period is changed, and the potential of the scan electrode is decreased in the priming erase period at the end of the initialization period. Fourteenth means, and fifteenth means for setting the potential of the first sustain electrode to be lower than the potential of the second sustain electrode during the scanning period, and the data electrode of the data electrode in the priming erase period. The difference between the potential and the final ultimate potential of the first sustain electrode, the potential of the data electrode when the data pulse corresponding to the image data is applied, and the potential of the first sustain electrode in the scanning period 24. The plasma diode according to claim 23, wherein a sum of the difference is smaller than a counter discharge start voltage between the first sustain electrode and the data electrode at a lower potential than the second sustain electrode. Drive of the play panel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003401231A JP4580162B2 (en) | 2003-12-01 | 2003-12-01 | Driving method of plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003401231A JP4580162B2 (en) | 2003-12-01 | 2003-12-01 | Driving method of plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005164797A true JP2005164797A (en) | 2005-06-23 |
| JP4580162B2 JP4580162B2 (en) | 2010-11-10 |
Family
ID=34725227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003401231A Expired - Fee Related JP4580162B2 (en) | 2003-12-01 | 2003-12-01 | Driving method of plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4580162B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005352052A (en) * | 2004-06-09 | 2005-12-22 | Pioneer Electronic Corp | Plasma display device and driving method used for plasma display device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63309994A (en) * | 1987-02-20 | 1988-12-19 | トムソン−セーエスエフ | Plasma display panel having four electrodes per pixel and control thereof |
| JPH09245627A (en) * | 1996-03-07 | 1997-09-19 | Mitsubishi Electric Corp | Gas discharge display device, manufacture thereof and drive method of panel thereof |
| JPH09259768A (en) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | Ac type pdp and driving method therefor |
| JP2000330512A (en) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | Method for driving discharge tube for display |
| JP2002093329A (en) * | 2000-07-05 | 2002-03-29 | Lg Electronics Inc | Plasma display panel, driving method and device for the same |
| JP2002134033A (en) * | 2000-10-25 | 2002-05-10 | Matsushita Electric Ind Co Ltd | Plasma display panel and driving method of it |
| JP2002520663A (en) * | 1998-07-10 | 2002-07-09 | オリオン・エレクトリック・カンパニー・リミテッド | AC type plasma display panel driving method |
| JP2002297091A (en) * | 2000-08-28 | 2002-10-09 | Matsushita Electric Ind Co Ltd | Plasma display panel, drive method therefor, and plasma display |
-
2003
- 2003-12-01 JP JP2003401231A patent/JP4580162B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63309994A (en) * | 1987-02-20 | 1988-12-19 | トムソン−セーエスエフ | Plasma display panel having four electrodes per pixel and control thereof |
| JPH09245627A (en) * | 1996-03-07 | 1997-09-19 | Mitsubishi Electric Corp | Gas discharge display device, manufacture thereof and drive method of panel thereof |
| JPH09259768A (en) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | Ac type pdp and driving method therefor |
| JP2002520663A (en) * | 1998-07-10 | 2002-07-09 | オリオン・エレクトリック・カンパニー・リミテッド | AC type plasma display panel driving method |
| JP2000330512A (en) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | Method for driving discharge tube for display |
| JP2002093329A (en) * | 2000-07-05 | 2002-03-29 | Lg Electronics Inc | Plasma display panel, driving method and device for the same |
| JP2002297091A (en) * | 2000-08-28 | 2002-10-09 | Matsushita Electric Ind Co Ltd | Plasma display panel, drive method therefor, and plasma display |
| JP2002134033A (en) * | 2000-10-25 | 2002-05-10 | Matsushita Electric Ind Co Ltd | Plasma display panel and driving method of it |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005352052A (en) * | 2004-06-09 | 2005-12-22 | Pioneer Electronic Corp | Plasma display device and driving method used for plasma display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4580162B2 (en) | 2010-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7514870B2 (en) | Plasma display panel having first and second electrode groups | |
| US7659870B2 (en) | Method of driving plasma display panel | |
| JP3259766B2 (en) | Driving method of plasma display panel | |
| US20060145956A1 (en) | Plasma display panel and driving method thereof | |
| KR20000005734A (en) | Method for driving plasma display panel | |
| JPH1185093A (en) | Display panel drive assembly | |
| KR100383044B1 (en) | A Driving Method Of Plasma Display Panel | |
| JP4914576B2 (en) | Plasma display device and driving method used for the plasma display device | |
| JP4603879B2 (en) | Method and circuit for driving plasma display panel, and plasma display device | |
| US20050057174A1 (en) | Plasma display panel, and method and apparatus of driving the same | |
| KR100482322B1 (en) | Method and apparatus for scanning plasma display panel at high speed | |
| JP4580162B2 (en) | Driving method of plasma display panel | |
| JP2001350445A (en) | Driving method for ac type plasma display panel | |
| JP2006184514A (en) | Method for driving plasma display panel, and plasma display device | |
| US6472826B2 (en) | Method of driving plasma display panel and a plasma display device using the method | |
| KR100349924B1 (en) | Method for driving a plasma display panel | |
| JP4856855B2 (en) | Plasma display device and driving method used for plasma display device | |
| JP2005091390A (en) | Method for driving scanning-sustaining separating ac type plasma display panel, and apparatus therefor | |
| JP4694113B2 (en) | Driving method of AC type plasma display panel | |
| KR100502341B1 (en) | Method for driving plasma display panel | |
| KR20060086775A (en) | Driving method for plasma display panel | |
| JP4347868B2 (en) | Plasma display device | |
| KR100480173B1 (en) | Driving Method Of Plasma Display Panel | |
| KR20000001516A (en) | Method for driving a plasma display panel | |
| JP2005268101A (en) | Image display device and its drive method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050418 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050328 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061124 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100827 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |