JP2005159324A - Wiring board, semiconductor device, and their manufacturing methods - Google Patents
Wiring board, semiconductor device, and their manufacturing methods Download PDFInfo
- Publication number
- JP2005159324A JP2005159324A JP2004310286A JP2004310286A JP2005159324A JP 2005159324 A JP2005159324 A JP 2005159324A JP 2004310286 A JP2004310286 A JP 2004310286A JP 2004310286 A JP2004310286 A JP 2004310286A JP 2005159324 A JP2005159324 A JP 2005159324A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- porous
- porous film
- film
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、液滴吐出法を用いた配線基板及びその作製方法、並びに半導体装置及びその作製方法に関する。 The present invention relates to a wiring board using a droplet discharge method, a manufacturing method thereof, a semiconductor device, and a manufacturing method thereof.
近年、液滴吐出法は、フラットパネルディスプレイの分野に応用され、活発に開発が進められている。液滴吐出法は、直接描画するためにマスクが不要、大型基板に適用しやすい、材料の利用効率が高い等の多くの利点を有し、カラーフィルタやプラズマディスプレイの電極等の作製に応用されている。 In recent years, the droplet discharge method has been applied to the field of flat panel displays and has been actively developed. The droplet discharge method has many advantages such as no need for a mask for direct drawing, easy application to a large substrate, and high material utilization efficiency, and is applied to the production of electrodes for color filters and plasma displays. ing.
液滴吐出法で電子機器における配線などのパターンを形成するときに、細線化するために、液滴の吐出量の制御と、下地面に対してプラズマ処理などが行われていた（例えば、特許文献１参照。）。それにより、５０μｍ程度の配線の形成が可能となっていた。
電子機器の分野では、さらに細い線幅の配線を形成することが望まれていた。例えば、表示パネルでは５〜１０μｍ程度の配線を形成する技術が必要とされていた。 In the field of electronic equipment, it has been desired to form a wiring with a thinner line width. For example, a technique for forming a wiring of about 5 to 10 μm is required for a display panel.
しかしながら、従来の技術において行われている、下地面の表面処理を行うのみでは十分な細線化は達成できなかった。また、プラズマ処理では、一時的に表面状態が改質されるものの、時間の経過と共にその状態が変化してしまい、プロセスの再現性に問題があった。 However, sufficient thinning cannot be achieved only by performing the surface treatment of the base surface, which is performed in the prior art. Further, in the plasma treatment, although the surface state is temporarily modified, the state changes with time, and there is a problem in process reproducibility.
本発明は、このような問題点に鑑み、液滴を吐出して配線などのパターンを形成するに際し、微細な配線を形成できる技術を提供することを目的とする。 In view of such problems, an object of the present invention is to provide a technique capable of forming a fine wiring when discharging a droplet to form a pattern such as a wiring.
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。 In order to solve the above-described problems of the prior art, the following measures are taken in the present invention.
本発明は、液滴吐出法（インクジェット法ともよばれる）によりパターンを形成するに際し、その下地として、多孔質（微孔質も含む）物質の被膜を形成することによって、上記問題点を解決する。 The present invention solves the above-mentioned problems by forming a film of a porous (including microporous) material as a base when forming a pattern by a droplet discharge method (also called an ink jet method).
多孔質とは多数の細孔（空孔）を有する性質をいい、多数の細孔を有する物質を多孔質物質という。多孔質物質は、物質中の細孔の占める割合（多孔度）、細孔の大きさ分布、及び細孔形状によって特徴づけられる。細孔の大きさは、物質によって異なり、２ｎｍ以下のものをミクロ孔（ｍｉｃｒｏｐｏｒｅ）、２〜５０ｎｍのものをメソ孔（ｍｅｓｏｐｏｒｅ）、５０ｎｍ以上のものをマクロ孔（ｍａｃｒｏｐｏｒｅ）と分類される。また、多孔質膜には、その多孔度によって、微孔質膜と呼ばれるものから多孔質膜まであるが、本発明では、膜に液滴がしみ込めればよいので、孔を有して物質（気体、液体などの分子、イオン等）をとどめる機能を有する膜ならば、その多孔度に関わらず用いることができ、本発明において、そのような膜を多孔質膜という。 The term “porous” refers to a property having a large number of pores (voids), and a substance having a large number of pores is called a porous substance. The porous material is characterized by the proportion of the pores in the material (porosity), the pore size distribution, and the pore shape. The pore size differs depending on the substance, and those having a size of 2 nm or less are classified as micropores, those having a thickness of 2 to 50 nm are classified as mesopores, and those having a size of 50 nm or more are classified as macropores. In addition, porous membranes include those referred to as microporous membranes to porous membranes depending on the porosity. In the present invention, it is sufficient that droplets penetrate into the membrane. Any film having the function of retaining (molecules such as gas and liquid, ions, etc.) can be used regardless of its porosity. In the present invention, such a film is referred to as a porous film.
多孔質膜は、内部に空孔を有する膜であり、下地に多孔質の被膜を形成しておくことで、吐出された液滴がその細孔（空孔）にしみ込み（吸着され）、パターンが横に広がるのを防ぐことができる。多孔質膜中に吐出物が進入する方法は、重力により多孔質膜中の細孔に進入する場合、また、多孔質膜表面の電気状態などにより、吐出物を吸着する場合などがあり、本発明はその方法に限定されない。すなわち本発明は、従来無機又は有機膜上に液滴を吐出した場合に、それが留まることなく横に広がってしまうのを防ぐことにより細線化を実現するものである。 The porous film is a film having pores inside, and by forming a porous film on the base, the discharged droplets soak into the pores (holes) (adsorbed), The pattern can be prevented from spreading sideways. There are two methods for the discharge material to enter the porous membrane: the case where the discharge material enters the pores in the porous membrane due to gravity, and the case where the discharge material is adsorbed depending on the electrical state of the porous film surface. The invention is not limited to that method. That is, the present invention realizes thinning by preventing liquid droplets from spreading laterally without staying when they are ejected onto an inorganic or organic film.
多孔質膜としては、無機多孔質材料でも有機多孔質材料でもよく、シロキサン結合を有する多孔質材料（例えば、メチルシロキサン系ポリマー骨格を有する多孔質材料）、多孔質シリコン、多孔質ポリイミドに代表される多孔性の有機樹脂材料、多孔質シリカ材料などを適用することができる。多孔質シリコンは、電気化学的処理によりシリコン表面に形成される低密度シリコン層である。無機多孔質材料としては、他に酸化アルミニウム（アルミナとも言われる）の微粒子からなる膜などを用いることができる。また、無孔質材料に、多孔質の溶射皮膜、電解酸化皮膜、化成皮膜あるいはエッチング処理等を施して、多孔質化して形成した多孔質膜を用いても良い。また多孔質膜の膜厚は、０．０５〜１μｍのものを用いることができる。 The porous film may be an inorganic porous material or an organic porous material, and is typically represented by a porous material having a siloxane bond (for example, a porous material having a methylsiloxane polymer skeleton), porous silicon, or porous polyimide. A porous organic resin material, a porous silica material, or the like can be applied. Porous silicon is a low density silicon layer formed on the silicon surface by electrochemical treatment. As the inorganic porous material, a film made of fine particles of aluminum oxide (also referred to as alumina) can be used. Further, a porous film formed by making a porous material by applying a porous sprayed coating, an electrolytic oxide coating, a chemical conversion coating or an etching treatment to the nonporous material may be used. Moreover, the film thickness of a porous membrane can use a 0.05-1 micrometer thing.
本発明の配線基板の一は、多孔質膜と、多孔質膜上に接する導電層とを有する。 One of the wiring boards of the present invention has a porous film and a conductive layer in contact with the porous film.
本発明の配線基板の一は、絶縁層と、絶縁層上に多孔質膜と、多孔質膜上に接する導電層とを有する。 One of the wiring boards of the present invention has an insulating layer, a porous film on the insulating layer, and a conductive layer in contact with the porous film.
本発明の配線基板の一は、第１の絶縁層と、第１の絶縁層上に多孔質膜と、多孔質膜上に接する導電層と、多孔質膜及び導電層を覆う第２の絶縁層とを有することを特徴とする。また第２の絶縁層は、珪素の酸化物材料又は窒化物材料で形成することができる。 One of the wiring boards of the present invention includes a first insulating layer, a porous film on the first insulating layer, a conductive layer in contact with the porous film, and a second insulation covering the porous film and the conductive layer. And a layer. The second insulating layer can be formed of a silicon oxide material or a nitride material.
上記構造において、多孔質膜は導電層の下地膜として形成され、導電層が接しない部分は、エッチングしても良い。よって多孔質膜と導電層とは同じ領域（パターン）に積層される。また、多孔質膜は細孔を有しているので、その上に吐出された導電性材料は、多孔質膜の細孔に進入する。よって、細孔の一部には、導電性材料が充填されている。 In the above structure, the porous film may be formed as a base film of the conductive layer, and a portion where the conductive layer is not in contact may be etched. Therefore, the porous film and the conductive layer are laminated in the same region (pattern). Further, since the porous film has pores, the conductive material discharged thereon enters the pores of the porous film. Therefore, a part of the pores is filled with a conductive material.
本発明の配線基板の一は、第１の導電層と、第１の導電層に達する開口部を有する多孔質膜と、開口部において第１の導電層と接続する第２の導電層とを有する。 One of the wiring boards of the present invention includes a first conductive layer, a porous film having an opening reaching the first conductive layer, and a second conductive layer connected to the first conductive layer in the opening. Have.
本発明の配線基板の一は、第１の導電層と、第１の導電層上に絶縁層と、絶縁層上に多孔質膜とを有し、絶縁層及び多孔質膜は、第１の導電層に達する開口部を有し、開口部において第１の導電層と接続する第２の導電層を有する。 One of the wiring boards of the present invention has a first conductive layer, an insulating layer on the first conductive layer, and a porous film on the insulating layer. An opening that reaches the conductive layer is included, and the second conductive layer is connected to the first conductive layer in the opening.
上記構成において、前述のように、多孔質膜は細孔を有しているので、その上に吐出された第２の導電層を形成する導電性材料は、多孔質の細孔に進入する。よって、細孔の一部には、導電性材料が充填されている。 In the above configuration, as described above, since the porous film has pores, the conductive material that forms the second conductive layer discharged thereon enters the porous pores. Therefore, a part of the pores is filled with a conductive material.
多孔質膜は、有機材料又は珪素と酸素との結合で骨格構造が形成された多孔質材料、多孔性有機樹脂材料または多孔質シリカ材料などを用いることができる。 As the porous film, an organic material, a porous material in which a skeleton structure is formed by a bond of silicon and oxygen, a porous organic resin material, a porous silica material, or the like can be used.
また、絶縁層は、珪素の酸化物材料又は窒化物材料で形成することを特徴とする。これは、上記材料で形成した薄膜の誘電率等がゲート絶縁膜として適当であるということに起因する。 The insulating layer is formed of a silicon oxide material or a nitride material. This is due to the fact that the dielectric constant of the thin film formed of the above material is suitable as a gate insulating film.
また、開口部が設けられた絶縁層は、有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成してもよい。有機材料は、その平坦性が優れているため、後に導電体を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがなく、好適である。また、有機材料は、誘電率が低い。そのため、複数の配線の層間絶縁体として用いると、配線容量が低減し、多層配線を形成することが可能となり、高性能化及び高機能化が実現される。 The insulating layer provided with the opening may be formed using an organic material or a material in which a skeleton structure is formed by a bond of silicon and oxygen. Since the organic material has excellent flatness, the film thickness is not extremely reduced at the step portion or disconnection occurs even when the conductor is formed later. Organic materials have a low dielectric constant. Therefore, when used as an interlayer insulator for a plurality of wirings, the wiring capacity is reduced, multilayer wiring can be formed, and high performance and high functionality are realized.
一方、珪素と酸素との結合で骨格構造が形成された材料としては、シロキサン系ポリマーが代表例として挙げられ、詳しくは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料である。この材料も平坦性に優れており、また透明性や耐熱性をも有し、シロキサンポリマーからなる絶縁体を形成後に３００度〜６００度程度以下の温度で加熱処理を行うことができる。この加熱処理により、例えば水素化と焼成の処理を同時に行うことができる。また、開口部が設けられた絶縁層は、１００ｎｍ〜２μｍの厚さで形成することを特徴とする。これは、絶縁層には、下層と上層のパターンを接続する開口部が設けられるためである。 On the other hand, a typical example of a material in which a skeleton structure is formed by a bond of silicon and oxygen is a siloxane polymer. Specifically, a skeleton structure is formed by a bond of silicon and oxygen, and at least hydrogen is added to a substituent. Or a material having at least one of fluorine, an alkyl group, and an aromatic hydrocarbon as a substituent. This material is also excellent in flatness, has transparency and heat resistance, and can be subjected to heat treatment at a temperature of about 300 ° C. to 600 ° C. or less after forming an insulator made of a siloxane polymer. By this heat treatment, for example, hydrogenation and baking treatment can be performed simultaneously. In addition, the insulating layer provided with the opening is formed with a thickness of 100 nm to 2 μm. This is because the insulating layer is provided with an opening for connecting the lower layer pattern and the upper layer pattern.
導電層、または第１、第２の導電層は、銀、金、銅又はインジウム錫酸化物を含む組成物で形成することを特徴とする。これらの材料は、分子をナノオーダーに加工することができ、それらの粒子を溶媒中に分散させれば、液滴吐出法により簡単に描画することができる。 The conductive layer or the first and second conductive layers are formed using a composition containing silver, gold, copper, or indium tin oxide. These materials can process molecules in nano order, and if these particles are dispersed in a solvent, they can be drawn easily by a droplet discharge method.
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、電気光学装置、半導体回路および電子機器は全て半導体装置である。 Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and a display device, an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.
本発明の半導体装置の一は、上記構造の導電層をゲート電極とした薄膜トランジスタを有することを特徴とする。また、上記構造の第１の導電層をゲート電極に、第２の導電層をソース電極またはドレイン電極とした薄膜トランジスタを有する。 One feature of the semiconductor device of the present invention is that it includes a thin film transistor in which the conductive layer having the above structure is used as a gate electrode. In addition, the thin film transistor includes the first conductive layer having the above structure as a gate electrode and the second conductive layer as a source electrode or a drain electrode.
本発明の配線基板の作製方法の一は、多孔質膜を形成し、導電性材料を含む組成物を吐出して、多孔質膜上に接して導電層を形成する。 According to one method for manufacturing a wiring substrate of the present invention, a porous film is formed, a composition containing a conductive material is discharged, and a conductive layer is formed on and in contact with the porous film.
本発明の配線基板の作製方法の一は、絶縁層を形成し、絶縁層上に多孔質膜を形成し、導電性材料を含む組成物を吐出して、多孔質膜上に接して導電層を形成する。 In one embodiment of the method for manufacturing a wiring board of the present invention, an insulating layer is formed, a porous film is formed on the insulating layer, a composition containing a conductive material is discharged, and the conductive layer is in contact with the porous film. Form.
本発明の配線基板の作製方法の一は、第１の絶縁層を形成し、第１の絶縁層上に多孔質膜を形成し、導電性材料を含む組成物を吐出して、多孔質膜上に接して導電層を形成し、多孔質膜及び導電層を覆う第２の絶縁層を形成する。 According to one method for manufacturing a wiring substrate of the present invention, a first insulating layer is formed, a porous film is formed on the first insulating layer, a composition containing a conductive material is discharged, and the porous film is formed. A conductive layer is formed in contact with the upper surface, and a second insulating layer covering the porous film and the conductive layer is formed.
本発明の配線基板の作製方法の一は、第１の導電層を形成し、第１の導電層上に多孔質膜を形成し、多孔質膜に第１の導電層に達する開口部を形成し、開口部に、導電性材料を含む組成物を吐出して、第１の導電層と接して第２の導電層を形成することを特徴とする。多孔質膜は、層間膜としての機能も果たすため、工程が増加することなく、導電層の細線化もすることができる。 According to one method of manufacturing a wiring board of the present invention, a first conductive layer is formed, a porous film is formed on the first conductive layer, and an opening reaching the first conductive layer is formed in the porous film. Then, a composition containing a conductive material is discharged into the opening to form a second conductive layer in contact with the first conductive layer. Since the porous film also functions as an interlayer film, the conductive layer can be thinned without increasing the number of steps.
本発明の配線基板の作製方法の一は、第１の導電層を形成し、第１の導電層上に絶縁層を形成し、絶縁層上に多孔質膜を形成し、絶縁層及び多孔質膜に第１の導電層に達する開口部を形成し、開口部に、導電性材料を含む組成物を吐出して、第１の導電層と接して第２の導電層を形成する。 According to one method for manufacturing a wiring board of the present invention, a first conductive layer is formed, an insulating layer is formed on the first conductive layer, a porous film is formed on the insulating layer, and the insulating layer and the porous layer are formed. An opening reaching the first conductive layer is formed in the film, and a composition containing a conductive material is discharged into the opening to form a second conductive layer in contact with the first conductive layer.
上記構成において、多孔質膜の導電層と接しない部分をエッチングしてもよい。よって多孔質膜と導電層とは同じ領域に同じパターンで積層して形成する。しかし層間膜として用いるときは、そのまま多孔質膜を残し、その上に覆うように絶縁層を形成してもよい。また、多孔質膜は細孔を有しているので、その上に吐出された導電性材料は、多孔質の細孔に進入する（しみ込む）。細孔の一部に、導電性材料を吸着し、充填する。本発明により、多孔質膜が導電層の下地となり、導電性材料を含む組成物を吸着するので、導電層は横に広がることなく、細線化して形成することができる。 In the above structure, a portion of the porous film that does not contact the conductive layer may be etched. Therefore, the porous film and the conductive layer are formed by laminating with the same pattern in the same region. However, when used as an interlayer film, the porous film may be left as it is, and an insulating layer may be formed so as to cover it. In addition, since the porous film has pores, the conductive material discharged thereon enters (soaks in) the porous pores. The conductive material is adsorbed and filled in a part of the pores. According to the present invention, the porous film serves as a base for the conductive layer and adsorbs the composition containing the conductive material. Therefore, the conductive layer can be formed thinly without spreading laterally.
導電層、または第１、第２の導電層は、銀、金、銅又はインジウム錫酸化物を含む組成物で形成することができる。これらの材料は、分子をナノオーダーに加工することができ、それらの粒子を溶媒中に分散させれば、液滴吐出法により簡単に描画することができる。 The conductive layer or the first and second conductive layers can be formed using a composition containing silver, gold, copper, or indium tin oxide. These materials can process molecules in nano order, and if these particles are dispersed in a solvent, they can be drawn easily by a droplet discharge method.
本発明の半導体装置の作製方法の一は、上記工程によって作製された導電層をゲート電極とした薄膜トランジスタを形成することを特徴とする。また、上記工程によって作製された第１の導電層をゲート電極に、第２の導電層をソース電極またはドレイン電極とした薄膜トランジスタを形成する。 One feature of a method for manufacturing a semiconductor device of the present invention is that a thin film transistor is formed using a conductive layer manufactured through the above steps as a gate electrode. In addition, a thin film transistor is formed using the first conductive layer manufactured through the above steps as a gate electrode and the second conductive layer as a source electrode or a drain electrode.
下地に多孔質の被膜を形成しておくことで、吐出された液滴がしみ込み、パターンが横に広がるのを防ぐことができ、液滴吐出法で形成される配線基板、液滴吐出法による配線を有する半導体装置などの配線の細線化を実現することができる。 By forming a porous coating on the base, it is possible to prevent the discharged droplets from seeping in and spreading the pattern laterally. A wiring board formed by the droplet discharge method, the droplet discharge method The thinning of the wiring of a semiconductor device or the like having the wiring can be realized.
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.
(Embodiment 1)
本発明の実施の形態について、図１を用いて説明する。基板１０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる（図１（Ａ）参照）。次に、基板１０上に、絶縁層１１を形成する。絶縁層１１は、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法、スピンコート法等の公知の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層１１は下地膜として用い、形成しなくても良いが、基板１０からの汚染物質などを遮断する効果がある。
An embodiment of the present invention will be described with reference to FIG. As the
続いて、絶縁層１１の上に、多孔質膜１２を形成する。多孔質膜としては、シロキサン結合を有する多孔質材料（例えば、メチルシロキサン系ポリマー骨格を有する多孔質材料）、多孔質ポリイミドに代表される多孔性の有機樹脂材料、多孔質シリカ材料などを適用することができる。無機多孔質材料としては、他に酸化アルミニウム（アルミナとも言われる）の微粒子からなる膜などを用いることができる。また、シロキサン結合を有する多孔質材料としては、置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いても良い。
Subsequently, a
シロキサン結合を有する多孔質膜は、ＣＶＤ法や蒸着法を用いても良いが、スピンコート法に代表される塗布法、または液滴吐出法を用いても良い。塗布法で形成する場合、まず、純水での洗浄を行った後、濡れ性を向上させるためにシンナープリウェット処理を行い、シリコン（Ｓｉ）と酸素（Ｏ）との結合を有する低分子成分（前駆体）を溶媒に溶解させたワニスと呼ばれる液状原料を基板上にスピンコート法などにより塗布する。その後、ワニスを基板とともに加熱して溶媒の揮発（蒸発）と、低分子成分の架橋反応とを進行させることによって、薄膜を得ることができる。そして、塗布膜が形成された基板端面周辺部の塗布膜を除去する。また、絶縁層（隔壁）を形成する場合には、所望の形状にするパターニングを行えばよい。また、膜厚は、スピン回転数、回転時間、ワニスの濃度および粘度によって制御する。多孔質シリカ材料としては、ＴＥＯＳ（テトラエトキシシラン）、水、エタノール混合溶液でゲル膜を形成した後、溶媒を揮発させて形成した多孔質シリカ膜を用いることができる。 For the porous film having a siloxane bond, a CVD method or a vapor deposition method may be used, but a coating method typified by a spin coating method or a droplet discharge method may be used. In the case of forming by a coating method, first, after washing with pure water, a thinner pre-wet treatment is performed to improve wettability, and a low molecular component having a bond between silicon (Si) and oxygen (O) A liquid raw material called varnish in which (precursor) is dissolved in a solvent is applied onto the substrate by a spin coating method or the like. Then, a thin film can be obtained by heating a varnish with a board | substrate and making the volatilization (evaporation) of a solvent and the crosslinking reaction of a low molecular component advance. Then, the coating film in the periphery of the substrate end surface on which the coating film is formed is removed. In the case of forming an insulating layer (partition wall), patterning to a desired shape may be performed. The film thickness is controlled by the spin rotation speed, rotation time, varnish concentration and viscosity. As the porous silica material, it is possible to use a porous silica film formed by forming a gel film with a mixed solution of TEOS (tetraethoxysilane), water, and ethanol and then volatilizing the solvent.
次に、導電性材料を含む組成物を吐出して、導電層１３を形成する。この導電層１３の形成は、液滴吐出手段１４を用いて行う。液滴吐出手段１４とは、組成物の吐出口を有するノズルや、１つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段１４が具備するノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。
Next, a
導電性材料を含む組成物は、下地として形成された多孔質膜１２の上に吐出されるので、吐出された液滴がしみ込み、パターンが横に広がるのを防ぐことができる。よって、所望なパターンの微細な配線を形成することができる。
Since the composition containing the conductive material is discharged onto the
吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ等の金属、Ｃｄ、Ｚｎの金属硫化物、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｓｉ、Ｚｒ、Ｂａなどの酸化物、ハロゲン化銀の微粒子又は分散性ナノ粒子に相当する。また、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いる。組成物の粘度は５０ｃｐ以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、４０ｍＮ／ｍ以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜５０ｍＰａ・Ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・Ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・Ｓに設定するとよい。 A composition in which a conductive material is dissolved or dispersed in a solvent is used as the composition discharged from the discharge port. Conductive materials include metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, and Al, metal sulfides of Cd, Zn, Fe, Ti, Si, Ge, Si, Zr, Ba It corresponds to oxides such as silver halide fine particles or dispersible nanoparticles. Further, it corresponds to indium tin oxide (ITO) used as a transparent conductive film, ITSO composed of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, and the like. However, it is preferable to use a composition in which any of gold, silver and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value, more preferably the composition discharged from the discharge port. It is preferable to use low resistance silver or copper. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone are used. The viscosity of the composition is preferably 50 cp or less, in order to prevent the drying from occurring or to smoothly discharge the composition from the discharge port. The surface tension of the composition is preferably 40 mN / m or less. However, the viscosity and the like of the composition may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, organic indium, or organic tin is dissolved or dispersed in a solvent is 5 to 50 mPa · S, the viscosity of a composition in which silver is dissolved or dispersed in a solvent is 5 to 20 mPa · S, The viscosity of the composition in which gold is dissolved or dispersed in a solvent is preferably set to 10 to 20 mPa · S.
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．０１〜１０μｍである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ粒子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。 Although depending on the diameter of each nozzle and the desired pattern shape, the diameter of the conductor particles is preferably as small as possible for preventing nozzle clogging and producing a high-definition pattern. 1 μm or less is preferable. The composition is formed by a known method such as an electrolytic method, an atomizing method, or a wet reduction method, and its particle size is generally about 0.01 to 10 μm. However, when formed by a gas evaporation method, the nanoparticles protected by the dispersant are as fine as about 7 nm, and these nanoparticles are aggregated in the solvent when the surface of each particle is covered with a coating agent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.
組成物を吐出する工程は、減圧下で行うと、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略することができる。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また、組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜６０分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミングは特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。 When the step of discharging the composition is performed under reduced pressure, the solvent of the composition is volatilized between the time of discharging the composition and landing on the object to be processed, and the subsequent drying and baking steps are omitted. be able to. Further, it is preferable to perform under reduced pressure because an oxide film or the like is not formed on the surface of the conductor. In addition, after discharging the composition, one or both steps of drying and baking are performed. The drying and firing steps are both heat treatment steps. For example, drying is performed at 100 degrees for 3 minutes, and firing is performed at 200 to 350 degrees for 15 minutes to 60 minutes. Time is different. The drying process and the firing process are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. In addition, the timing which performs this heat processing is not specifically limited. In order to satisfactorily perform the drying and firing steps, the substrate may be heated, and the temperature at that time depends on the material of the substrate or the like, but is generally 100 to 800 degrees (preferably 200). ~ 350 degrees). By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and contracted to bring the nanoparticles into contact with each other, thereby accelerating fusion and fusion.
レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ4等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板１００の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板１０が破壊しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。
For the laser light irradiation, a continuous wave or pulsed gas laser or solid-state laser may be used. Examples of the former gas laser include an excimer laser and a YAG laser, and examples of the latter solid-state laser include a laser using a crystal such as YAG or YVO 4 doped with Cr, Nd, or the like. Note that it is preferable to use a continuous wave laser because of the absorption rate of the laser light. In addition, a so-called hybrid laser irradiation method combining pulse oscillation and continuous oscillation may be used. However, depending on the heat resistance of the substrate 100, the heat treatment by laser light irradiation may be performed instantaneously within a few microseconds to several tens of seconds so that the
上記工程を経て、絶縁層１１、多孔質膜１２及び導電層１３が完成する。なお、多孔質膜１２は、液滴吐出法によって形成される導電層１３の下地膜として用いるので、下記の２つの工程のうち、どちらかの工程を行う。
Through the above steps, the insulating
１つは、多孔質膜１２及び導電層１３の上に保護膜として絶縁層１６を形成する工程である（図１（Ｃ）参照）。該絶縁層１６としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよいが、好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。
One is a step of forming an insulating
もう１つは、導電層１３をマスクとして、多孔質膜１２をエッチングして、多孔質膜１７を形成する工程である（図１（Ｄ）参照）。
The other is a step of forming the
上記のように形成された導電層は配線として用いてもよいし、導電層１３をゲート電極、絶縁層１１をゲート絶縁膜として、薄膜トランジスタの１つの構成要素として用いてもよい。
The conductive layer formed as described above may be used as a wiring, or the
上記のように、導電層１３の下地膜として多孔質膜１２を形成する本発明により、導電層を所望なパターンに、細線化することができる。
（実施の形態２）
As described above, according to the present invention in which the
(Embodiment 2)
本発明の実施の形態について、図２を用いて説明する。基板２０は、ガラス基板、石英基板等を用いる。次に、基板２０上に、導電体（導体）又は半導体２１を形成する。ここでは、半導体２１を例示する。なお、必要に応じて、基板２０からの不純物の侵入を防止するために、基板２０上に下地膜を形成するとよい。
An embodiment of the present invention will be described with reference to FIG. As the
次に、基板２０上に、多孔質膜２２を形成する。この多孔質膜は、層間膜としても機能する。多孔質膜２２は、プラズマＣＶＤ法、スパッタリング法、ＳＯＧ（Spin On Glass）法、スピンコート法及び液滴吐出法等の公知の方法を用いて、５０ｎｍ〜５μｍ（好適には１００ｎｍ〜２μｍ）の厚さで形成する。多孔質膜としては、シロキサン結合を有する多孔質材料（例えば、メチルシロキサン系ポリマー骨格を有する多孔質材料）、多孔質ポリイミドに代表される多孔性の有機樹脂材料、多孔質シリカ材料などを適用することができる。無機多孔質材料としては、他に酸化アルミニウム（アルミナとも言われる）の微粒子からなる膜などを用いることができる。また、シロキサン結合を有する多孔質材料としては、置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いても良い。
Next, the
シロキサン結合を有する多孔質膜は、ＣＶＤ法や蒸着法を用いても良いが、スピンコート法に代表される塗布法、または液滴吐出法を用いても良い。塗布法で形成する場合、まず、純水での洗浄を行った後、濡れ性を向上させるためにシンナープリウェット処理を行い、シリコン（Ｓｉ）と酸素（Ｏ）との結合を有する低分子成分（前駆体）を溶媒に溶解させたワニスと呼ばれる液状原料を基板上にスピンコート法などにより塗布する。その後、ワニスを基板とともに加熱して溶媒の揮発（蒸発）と、低分子成分の架橋反応とを進行させることによって、薄膜を得ることができる。そして、塗布膜が形成された基板端面周辺部の塗布膜を除去する。また、絶縁層（隔壁）を形成する場合には、所望の形状にするパターニングを行えばよい。また、膜厚は、スピン回転数、回転時間、ワニスの濃度および粘度によって制御する。多孔質シリカ材料としては、ＴＥＯＳ（テトラエトキシシラン）、水、エタノール混合溶液でゲル膜を形成した後、溶媒を揮発させて形成した多孔質シリカ膜を用いることができる。 For the porous film having a siloxane bond, a CVD method or a vapor deposition method may be used, but a coating method typified by a spin coating method or a droplet discharge method may be used. In the case of forming by a coating method, first, after washing with pure water, a thinner pre-wet treatment is performed to improve wettability, and a low molecular component having a bond between silicon (Si) and oxygen (O) A liquid raw material called varnish in which (precursor) is dissolved in a solvent is applied onto the substrate by a spin coating method or the like. Then, a thin film can be obtained by heating a varnish with a board | substrate and making the volatilization (evaporation) of a solvent and the crosslinking reaction of a low molecular component advance. Then, the coating film in the periphery of the substrate end surface on which the coating film is formed is removed. In the case of forming an insulating layer (partition wall), patterning to a desired shape may be performed. The film thickness is controlled by the spin rotation speed, rotation time, varnish concentration and viscosity. As the porous silica material, it is possible to use a porous silica film formed by forming a gel film with a mixed solution of TEOS (tetraethoxysilane), water, and ethanol and then volatilizing the solvent.
有機材料は、その平坦性が優れているため、後に導電体を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがなく、好適である。また、有機材料は、誘電率が低い。そのため、複数の配線の層間絶縁体として用いると、配線容量が低減し、多層配線を形成することが可能となり、高性能化及び高機能化が実現される。但し、有機材料は、脱ガス発生の防止のため、その下層と上層に、珪素を含む無機材料で薄膜を形成するとよい。具体的には、プラズマＣＶＤ法やスパッタリング法により、窒化酸化珪素膜や窒化珪素膜を形成するとよい。 Since the organic material has excellent flatness, the film thickness is not extremely reduced at the step portion or disconnection occurs even when the conductor is formed later. Organic materials have a low dielectric constant. Therefore, when used as an interlayer insulator for a plurality of wirings, the wiring capacity is reduced, multilayer wiring can be formed, and high performance and high functionality are realized. However, the organic material is preferably formed of a thin film of an inorganic material containing silicon in the lower layer and the upper layer in order to prevent outgassing. Specifically, a silicon nitride oxide film or a silicon nitride film is preferably formed by a plasma CVD method or a sputtering method.
シロキサン系ポリマーは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料の代表例として挙げたものであり、上記条件の範疇にある様々な材料を用いることができる。このシロキサン系ポリマーは、平坦性に優れており、また透明性や耐熱性をも有し、シロキサンポリマーからなる絶縁体を形成後に３００度〜６００度程度以下の温度で加熱処理を行うことができる。この加熱処理により、例えば水素化と焼成の処理を同時に行うことができる。 A siloxane-based polymer is a material having a skeleton structure formed of a bond of silicon and oxygen and containing at least hydrogen as a substituent, or a material having at least one of fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. These are given as representative examples, and various materials within the above conditions can be used. This siloxane-based polymer is excellent in flatness, has transparency and heat resistance, and can be heat-treated at a temperature of about 300 ° C. to 600 ° C. or less after forming an insulator made of a siloxane polymer. . By this heat treatment, for example, hydrogenation and baking treatment can be performed simultaneously.
次に、フォトリソグラフィ技術を用いて、多孔質膜２２をパターン加工して、開口部（コンタクトホール）２３を形成する（図２（Ａ）参照。）。ウエットエッチング、ドライエッチングのいずれの方法を用いても構わないが、ドライエッチングを用いると、高アスペクト比（３以上）の開口部２３を形成できるため、多層配線を形成する場合には、ドライエッチング法を用いるとよい。また、開口部２３を形成する際に用いるマスクは、ポリイミドやアクリル等の有機材料を用いて、液滴吐出法により形成してもよい。
Next, the
なお、開口部２３の形成には、フォトリソグラフィ技術ではなく、液滴吐出法を用いてもよく、この場合、ノズルから、ウエットエッチング液を吐出することで行う。但し、開口部２３のアスペクト比の制御のため、水などの溶媒で適宜洗浄する工程を追加するとよい。勿論、この洗浄の工程も、液滴吐出法を用いて、ノズルから吐出する液滴を水に交換するか、または、溶液が充填されたヘッドを交換すると、同一の装置で連続処理が可能となり、処理時間の観点から好ましい。上記のいずれかの方法によって、開口部２３の形成後、下層の半導体２１が露出した状態となる。
Note that the
次に、多孔質膜２２上に導電性材料を含む組成物を吐出して、導電層２５を形成する（図２（Ｂ）参照。）。この導電層２５の形成は、液滴吐出手段２６を用いて行う。導電性材料を含む組成物は、下地として形成された多孔質膜２２の上に吐出されるので、吐出された液滴がしみ込み、パターンが横に広がるのを防ぐことができる。よって、導電層２５は所望なパターンで微細に形成することができる。
Next, a
上記工程を経て導電層２５が完成する。
The
次に、多孔質膜２２及び導電層２５の上に保護膜として絶縁層２７を形成する（図２（Ｃ）参照）。該絶縁層２７としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよいが、好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。
Next, an insulating
上記のように形成された導電層は、上層と下層を接続する配線として用いるとよい。また、図示しないが、本発明に従って形成された導電層を積層すれば、多層配線を形成することが可能となる。多層配線は、ＣＰＵなどの半導体素子を多数組み込む必要がある機能回路に用いることが好適であり、高集積化を可能とし、大幅な小型化が実現され、さらに、配線を引き回す必要がないため、高速化が実現する。 The conductive layer formed as described above is preferably used as a wiring connecting the upper layer and the lower layer. Although not shown in the drawing, a multilayer wiring can be formed by laminating conductive layers formed according to the present invention. The multilayer wiring is suitable for use in a functional circuit that needs to incorporate a large number of semiconductor elements such as a CPU, enables high integration, realizes a significant downsizing, and further, does not require wiring. High speed is realized.
上記のように、導電層２５の下地膜として多孔質膜２２を形成する本発明により、導電層を所望なパターンに、細線化することができる。また、本実施の形態において多孔質膜２２は層間膜（平坦化膜）としての機能も兼ねるので、工程が増加しないという利点がある。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
（実施の形態３）
As described above, according to the present invention in which the
(Embodiment 3)
本発明の実施の形態について、図６を用いて説明する。基板６０は、ガラス基板、石英基板等を用いる（図６（Ａ））。次に、基板６０上に、導電体（導体）又は半導体６１を形成する。ここでは、半導体６１を例示する。なお、必要に応じて、基板６０からの不純物の侵入を防止するために、基板６０上に下地膜を形成するとよい。
An embodiment of the present invention will be described with reference to FIG. As the
次に、基板６０上に、層間膜として絶縁層６２を形成する。絶縁層６２は、プラズマＣＶＤ法、スパッタリング法、ＳＯＧ（Spin On Glass）法、スピンコート法及び液滴吐出法等の公知の方法を用いて、５０ｎｍ〜５μｍ（好適には１００ｎｍ〜２μｍ）の厚さで形成する。
Next, an insulating
有機材料は、その平坦性が優れているため、後に導電体を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがなく、好適である。また、有機材料は、誘電率が低い。そのため、複数の配線の層間絶縁体として用いると、配線容量が低減し、多層配線を形成することが可能となり、高性能化及び高機能化が実現される。但し、有機材料は、脱ガス発生の防止のため、その下層と上層に、珪素を含む無機材料で薄膜を形成するとよい。具体的には、プラズマＣＶＤ法やスパッタリング法により、窒化酸化珪素膜や窒化珪素膜を形成するとよい。 Since the organic material has excellent flatness, the film thickness is not extremely reduced at the step portion or disconnection occurs even when the conductor is formed later. Organic materials have a low dielectric constant. Therefore, when used as an interlayer insulator for a plurality of wirings, the wiring capacity is reduced, multilayer wiring can be formed, and high performance and high functionality are realized. However, the organic material is preferably formed of a thin film of an inorganic material containing silicon in the lower layer and the upper layer in order to prevent outgassing. Specifically, a silicon nitride oxide film or a silicon nitride film is preferably formed by a plasma CVD method or a sputtering method.
シロキサン系ポリマーは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料の代表例として挙げたものであり、上記条件の範疇にある様々な材料を用いることができる。このシロキサン系ポリマーは、平坦性に優れており、また透明性や耐熱性をも有し、シロキサンポリマーからなる絶縁体を形成後に３００度〜６００度程度以下の温度で加熱処理を行うことができる。この加熱処理により、例えば水素化と焼成の処理を同時に行うことができる。 A siloxane-based polymer is a material having a skeleton structure formed of a bond of silicon and oxygen and containing at least hydrogen as a substituent, or a material having at least one of fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. These are given as representative examples, and various materials within the above conditions can be used. This siloxane-based polymer is excellent in flatness, has transparency and heat resistance, and can be heat-treated at a temperature of about 300 ° C. to 600 ° C. or less after forming an insulator made of a siloxane polymer. . By this heat treatment, for example, hydrogenation and baking treatment can be performed simultaneously.
絶縁層６２の上に多孔質膜６４を０．０５〜４μｍ程度の膜厚で形成する。多孔質膜６４としては、シロキサン結合を有する多孔質材料（例えば、メチルシロキサン系ポリマー骨格を有する多孔質材料）、多孔質ポリイミドに代表される多孔性の有機樹脂材料、多孔質シリカ材料などを適用することができる。また、シロキサン結合を有する多孔質材料としては、置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いても良い。
A
シロキサン結合を有する多孔質膜は、ＣＶＤ法や蒸着法を用いても良いがスピンコート法に代表される塗布法、または液滴吐出法を用いても良い。塗布法で形成する場合、まず、純水での洗浄を行った後、濡れ性を向上させるためにシンナープリウェット処理を行い、シリコン（Ｓｉ）と酸素（Ｏ）との結合を有する低分子成分（前駆体）を溶媒に溶解させたワニスと呼ばれる液状原料を基板上にスピンコート法などにより塗布する。その後、ワニスを基板とともに加熱して溶媒の揮発（蒸発）と、低分子成分の架橋反応とを進行させることによって、薄膜を得ることができる。そして、塗布膜が形成された基板端面周辺部の塗布膜を除去する。また、絶縁層（隔壁）を形成する場合には、所望の形状にするパターニングを行えばよい。また、膜厚は、スピン回転数、回転時間、ワニスの濃度および粘度によって制御する。多孔質シリカ材料としては、ＴＥＯＳ（テトラエトキシシラン）、水、エタノール混合溶液でゲル膜を形成した後、溶媒を揮発させて形成した多孔質シリカ膜を用いることができる。 For the porous film having a siloxane bond, a CVD method or a vapor deposition method may be used, but a coating method typified by a spin coating method or a droplet discharge method may be used. In the case of forming by a coating method, first, after washing with pure water, a thinner pre-wet treatment is performed to improve wettability, and a low molecular component having a bond between silicon (Si) and oxygen (O) A liquid raw material called varnish in which (precursor) is dissolved in a solvent is applied onto the substrate by a spin coating method or the like. Then, a thin film can be obtained by heating a varnish with a board | substrate and making the volatilization (evaporation) of a solvent and the crosslinking reaction of a low molecular component advance. Then, the coating film in the periphery of the substrate end surface on which the coating film is formed is removed. In the case of forming an insulating layer (partition wall), patterning to a desired shape may be performed. The film thickness is controlled by the spin rotation speed, rotation time, varnish concentration and viscosity. As the porous silica material, it is possible to use a porous silica film formed by forming a gel film with a mixed solution of TEOS (tetraethoxysilane), water, and ethanol and then volatilizing the solvent.
次に、フォトリソグラフィ技術を用いて、絶縁層６２及び多孔質膜６４をパターン加工して、開口部（コンタクトホール）６３を形成する（図６（Ａ）参照。）。ウエットエッチング、ドライエッチングのいずれの方法を用いても構わないが、ドライエッチングを用いると、高アスペクト比（３以上）の開口部６３を形成できるため、多層配線を形成する場合には、ドライエッチング法を用いるとよい。また、開口部６３を形成する際に用いるマスクは、ポリイミドやアクリル等の有機材料を用いて、液滴吐出法により形成してもよい。
Next, the insulating
なお、開口部６３の形成には、フォトリソグラフィ技術ではなく、液滴吐出法を用いてもよく、この場合、ノズルから、ウエットエッチング液を吐出することで行う。但し、開口部６３のアスペクト比の制御のため、水などの溶媒で適宜洗浄する工程を追加するとよい。勿論、この洗浄の工程も、液滴吐出法を用いて、ノズルから吐出する液滴を水に交換するか、または、溶液が充填されたヘッドを交換すると、同一の装置で連続処理が可能となり、処理時間の観点から好ましい。上記のいずれかの方法によって、開口部６３の形成後、下層の半導体６１が露出した状態となる。
Note that the
次に、多孔質膜６４上に導電性材料を含む組成物を吐出して、導電層６５を形成する（図６（Ｂ）参照。）。この導電層６５の形成は、液滴吐出手段６６を用いて行う。導電性材料を含む組成物は、下地として形成された多孔質膜６４の上に吐出されるので、吐出された液滴が多孔質膜中の空孔にしみ込み、パターンが横に広がるのを防ぐことができる。よって、導電層６５は所望なパターンで微細に形成することができる。
Next, a
次に、導電層６５をマスクとして、多孔質膜６４をエッチングし、多孔質膜６８を形成する（図６（Ｃ）参照。）。
Next, the
上記のように形成された導電層は、上層と下層を接続する配線として用いるとよい。また、図示しないが、本発明に従って形成された導電層を積層すれば、多層配線を形成することが可能となる。多層配線は、ＣＰＵなどの半導体素子を多数組み込む必要がある機能回路に用いることが好適であり、高集積化を可能とし、大幅な小型化が実現され、さらに、配線を引き回す必要がないため、高速化が実現する。 The conductive layer formed as described above is preferably used as a wiring connecting the upper layer and the lower layer. Although not shown in the drawing, a multilayer wiring can be formed by laminating conductive layers formed according to the present invention. The multilayer wiring is suitable for use in a functional circuit that needs to incorporate a large number of semiconductor elements such as a CPU, enables high integration, realizes a significant downsizing, and further, does not require wiring. High speed is realized.
上記のように、導電層６５の下地膜として多孔質膜６４、６８を形成する本発明により、導電層を所望なパターンに、細線化することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
（実施の形態４）
As described above, according to the present invention in which the
(Embodiment 4)
本発明の実施の形態について、図１１を用いて説明する。基板１６０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる（図１１（Ａ）参照）。次に、基板１６０上に、絶縁層１６１を形成する。絶縁層１６１は、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法、スピンコート法等の公知の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層１６１は下地膜として用い、形成しなくても良いが、基板１６０からの汚染物質などを遮断する効果がある。
An embodiment of the present invention will be described with reference to FIG. As the
続いて、絶縁層１６１の上に、多孔質膜１６２を形成する。多孔質膜としては、シロキサン結合を有する多孔質材料（例えば、メチルシロキサン系ポリマー骨格を有する多孔質材料）、多孔質ポリイミドに代表される多孔性の有機樹脂材料、多孔質シリカ材料などを適用することができる。無機多孔質材料としては、他に酸化アルミニウム（アルミナとも言われる）の微粒子からなる膜などを用いることができる。また、シロキサン結合を有する多孔質材料としては、置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いても良い。
Subsequently, a
シロキサン結合を有する多孔質膜は、ＣＶＤ法や蒸着法を用いても良いが、スピンコート法に代表される塗布法、または液滴吐出法を用いても良い。液滴吐出法を用いる場合、その後のパターニングが必要なくなり、工程が簡略化する利点がある。塗布法で形成する場合、まず、純水での洗浄を行った後、濡れ性を向上させるためにシンナープリウェット処理を行い、シリコン（Ｓｉ）と酸素（Ｏ）との結合を有する低分子成分（前駆体）を溶媒に溶解させたワニスと呼ばれる液状原料を基板上にスピンコート法などにより塗布する。その後、ワニスを基板とともに加熱して溶媒の揮発（蒸発）と、低分子成分の架橋反応とを進行させることによって、薄膜を得ることができる。そして、塗布膜が形成された基板端面周辺部の塗布膜を除去する。また、絶縁層（隔壁）を形成する場合には、所望の形状にするパターニングを行えばよい。また、膜厚は、スピン回転数、回転時間、ワニスの濃度および粘度によって制御する。多孔質シリカ材料としては、ＴＥＯＳ（テトラエトキシシラン）、水、エタノール混合溶液でゲル膜を形成した後、溶媒を揮発させて形成した多孔質シリカ膜を用いることができる。 For the porous film having a siloxane bond, a CVD method or a vapor deposition method may be used, but a coating method typified by a spin coating method or a droplet discharge method may be used. When the droplet discharge method is used, there is an advantage that subsequent patterning is not necessary and the process is simplified. In the case of forming by a coating method, first, after washing with pure water, a thinner pre-wet treatment is performed to improve wettability, and a low molecular component having a bond between silicon (Si) and oxygen (O) A liquid raw material called varnish in which (precursor) is dissolved in a solvent is applied onto the substrate by a spin coating method or the like. Then, a thin film can be obtained by heating a varnish with a board | substrate and making the volatilization (evaporation) of a solvent and the crosslinking reaction of a low molecular component advance. Then, the coating film in the periphery of the substrate end surface on which the coating film is formed is removed. In the case of forming an insulating layer (partition wall), patterning to a desired shape may be performed. The film thickness is controlled by the spin rotation speed, rotation time, varnish concentration and viscosity. As the porous silica material, it is possible to use a porous silica film formed by forming a gel film with a mixed solution of TEOS (tetraethoxysilane), water, and ethanol and then volatilizing the solvent.
次に、レジストからなるフォトマスクなどを用いて、多孔質膜１６２をパターニングする。多孔質膜１６２は、導電層の下地膜となるので、導電層形成領域と同じ箇所にパターニングされ、多孔質膜１６６が形成される（図１１（B）参照。）。
Next, the
次に、導電性材料を含む組成物を、多孔質膜１６６上に吐出して、導電層１６３を形成する（図１１（C）参照。）。この導電層１６３の形成は、液滴吐出手段１６４を用いて行う。液滴吐出手段１６４とは、組成物の吐出口を有するノズルや、１つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段１６４が具備するノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。
Next, a composition containing a conductive material is discharged over the
導電性材料を含む組成物は、下地として形成された多孔質膜１６６の上に吐出されるので、吐出された液滴がしみ込み、パターンが横に広がるのを防ぐことができる。図１１（Ｃ）では、導電性材料を含む組成物は、多孔質膜１６６の膜厚方向中程までしみ込んだ例を示したが、絶縁層１６１まで達してしみ込んでも良い。よって、導電性材料を含む組成物は、あらかじめ形成された多孔質膜上にのみ形成されるので、所望なパターンで微細な配線を形成することができる。
Since the composition containing a conductive material is discharged onto the
吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ等の金属、Ｃｄ、Ｚｎの金属硫化物、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｓｉ、Ｚｒ、Ｂａなどの酸化物、ハロゲン化銀の微粒子又は分散性ナノ粒子に相当する。また、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いる。組成物の粘度は５０ｃｐ以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、４０ｍＮ／ｍ以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜５０ｍＰａ・ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・ｓに設定するとよい。 A composition in which a conductive material is dissolved or dispersed in a solvent is used as the composition discharged from the discharge port. Conductive materials include metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, and Al, metal sulfides of Cd, Zn, Fe, Ti, Si, Ge, Si, Zr, Ba It corresponds to oxides such as silver halide fine particles or dispersible nanoparticles. Further, it corresponds to indium tin oxide (ITO) used as a transparent conductive film, ITSO composed of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, and the like. However, it is preferable to use a composition in which any of gold, silver and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value, more preferably the composition discharged from the discharge port. It is preferable to use low resistance silver or copper. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone are used. The viscosity of the composition is preferably 50 cp or less, in order to prevent the drying from occurring or to smoothly discharge the composition from the discharge port. The surface tension of the composition is preferably 40 mN / m or less. However, the viscosity and the like of the composition may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, organic indium, or organic tin is dissolved or dispersed in a solvent is 5 to 50 mPa · s, the viscosity of a composition in which silver is dissolved or dispersed in a solvent is 5 to 20 mPa · s, The viscosity of the composition in which gold is dissolved or dispersed in a solvent is preferably set to 10 to 20 mPa · s.
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．０１〜１０μｍである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ粒子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。 Although depending on the diameter of each nozzle and the desired pattern shape, the diameter of the conductor particles is preferably as small as possible for preventing nozzle clogging and producing a high-definition pattern. 1 μm or less is preferable. The composition is formed by a known method such as an electrolytic method, an atomizing method, or a wet reduction method, and its particle size is generally about 0.01 to 10 μm. However, when formed by a gas evaporation method, the nanoparticles protected by the dispersant are as fine as about 7 nm, and these nanoparticles are aggregated in the solvent when the surface of each particle is covered with a coating agent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.
組成物を吐出する工程は、減圧下で行うと、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略することができる。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また、組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜６０分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミングは特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。 When the step of discharging the composition is performed under reduced pressure, the solvent of the composition is volatilized between the time of discharging the composition and landing on the object to be processed, and the subsequent drying and baking steps are omitted. be able to. Further, it is preferable to perform under reduced pressure because an oxide film or the like is not formed on the surface of the conductor. In addition, after discharging the composition, one or both steps of drying and baking are performed. The drying and firing steps are both heat treatment steps. For example, drying is performed at 100 degrees for 3 minutes, and firing is performed at 200 to 350 degrees for 15 minutes to 60 minutes. Time is different. The drying process and the firing process are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. In addition, the timing which performs this heat processing is not specifically limited. In order to satisfactorily perform the drying and firing steps, the substrate may be heated, and the temperature at that time depends on the material of the substrate or the like, but is generally 100 to 800 degrees (preferably 200). ~ 350 degrees). By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and contracted to bring the nanoparticles into contact with each other, thereby accelerating fusion and fusion.
レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ4等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板１６０の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板１６０が破壊しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。
For the laser light irradiation, a continuous wave or pulsed gas laser or solid-state laser may be used. Examples of the former gas laser include an excimer laser and a YAG laser, and examples of the latter solid-state laser include a laser using a crystal such as YAG or YVO 4 doped with Cr, Nd, or the like. Note that it is preferable to use a continuous wave laser because of the absorption rate of the laser light. In addition, a so-called hybrid laser irradiation method combining pulse oscillation and continuous oscillation may be used. However, depending on the heat resistance of the
また、図示しないが、多孔質膜１６６及び導電層１６３の上に保護膜として絶縁層を形成してもよい。該絶縁層としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよいが、好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。
Although not illustrated, an insulating layer may be formed as a protective film over the
上記のように形成された導電層は配線として用いてもよいし、導電層１６３をゲート電極、絶縁層１６１をゲート絶縁膜として、薄膜トランジスタの１つの構成要素として用いてもよい。
The conductive layer formed as described above may be used as a wiring, or may be used as one constituent element of a thin film transistor with the
上記のように、導電層１６３の下地膜として多孔質膜１６６を形成する本発明により、導電層を所望なパターンに、細線化することができる。
（実施の形態５）
As described above, according to the present invention in which the
(Embodiment 5)
本発明の実施の形態について、図３乃至図５、図７を用いて説明する。より詳しくは、本発明を適用した薄膜トランジスタの作製方法、該薄膜トランジスタを用いた半導体装置（表示装置）の作製方法について説明する。まず、ゲート電極とソース・ドレイン配線の作製に本発明を適用した、チャネルエッチ型の薄膜トランジスタの作製方法と、前記薄膜トランジスタを用いた表示装置の作製方法について、図３、図５（Ａ）を用いて説明する。チャネルエッチ型のトランジスタは、非晶質半導体（アモルファスシリコン、ａ−Ｓｉ）をチャネル部としたトランジスタである。 An embodiment of the present invention will be described with reference to FIGS. 3 to 5 and FIG. In more detail, a method for manufacturing a thin film transistor to which the present invention is applied and a method for manufacturing a semiconductor device (display device) using the thin film transistor are described. First, a method for manufacturing a channel-etched thin film transistor and a method for manufacturing a display device using the thin film transistor, in which the present invention is applied to manufacturing a gate electrode and a source / drain wiring, are described with reference to FIGS. I will explain. The channel etch type transistor is a transistor using an amorphous semiconductor (amorphous silicon, a-Si) as a channel portion.
基板２００上に、多孔質膜２０１を形成する。多孔質膜としては、シロキサン結合を有する多孔質材料（例えば、メチルシロキサン系ポリマー骨格を有する多孔質材料）、多孔質ポリイミドに代表される多孔性の有機樹脂材料、多孔質シリカ材料などを適用することができる。無機多孔質材料としては、他に酸化アルミニウム（アルミナとも言われる）の微粒子からなる膜などを用いることができる。形成方法としては、塗布法や液滴吐出法などを用いればよい。また、無孔質材料に、多孔質の溶射皮膜、電解酸化皮膜、化成皮膜あるいはエッチング処理等を施して、多孔質化して形成した多孔質膜を用いても良い。多孔質シリカ材料としては、ＴＥＯＳ（テトラエトキシシラン）、水、エタノール混合溶液でゲル膜を形成した後、溶媒を揮発させて形成した多孔質シリカ膜を用いることができる。
A
次に、導電性材料を含む組成物を吐出して、後にゲート電極として機能する導電層２０２を形成する。この導電層２０２の形成は、液滴吐出手段を用いて行う。次に、多孔質膜２０１及び導電層２０２の上に保護膜として絶縁層２１９を形成する（図３（Ａ）参照）。該絶縁層２１９としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよいが、好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。
Next, a
次に、ゲート絶縁膜として機能する絶縁層２０３、非晶質半導体層２０４、Ｎ型非晶質半導体層２０５を積層して形成する（図３（Ｂ）参照）。続いて、レジストやポリイミド等の絶縁体からなるマスク２０６を形成し、該マスク２０６を用いて、非晶質半導体層２０４、Ｎ型非晶質半導体層２０５を同時にパターン加工して、非晶質半導体層２０７、Ｎ型非晶質半導体層２０８、２０９を形成する。マスク２０６を除去した後、導電性材料を含む組成物を吐出して、導電層２１０、２１１を形成し、該導電層２１０、２１１をマスクとして、Ｎ型非晶質半導体層をパターン加工して、Ｎ型非晶質半導体層２０８、２０９を形成する（図３（Ｃ）参照）。なお、図示しないが、導電層２１０、２１１を形成する前に、導電層２１０、２１１がゲート絶縁膜２０３と接す部分に選択的に多孔質膜を形成しても良い。そうすると、多孔質膜によって導電層２１０、２１１は細線化できる。
Next, an insulating
上記工程を経て、チャネルエッチ型の薄膜トランジスタが完成する。次に、絶縁層２１２、２１３、２１４を積層形成する。絶縁層２１３としては、有機材料、シロキサン系ポリマー等の重合によってできた化合物材料で形成することが好ましい。また実施の形態２で示したように、層間膜である絶縁層２１３に多孔質膜を用いても良い。そして、有機材料を用いた場合には、脱ガス発生の防止のため、絶縁層２１２、２１４に、珪素を含む無機材料で薄膜を形成するとよい。
Through the above steps, a channel etch type thin film transistor is completed. Next, the insulating
その後、絶縁層２１４上に、多孔質膜２１５を形成する。多孔質膜としては、シロキサン結合を有する多孔質材料（例えば、メチルシロキサン系ポリマー骨格を有する多孔質材料）、多孔質ポリイミドに代表される多孔性の有機樹脂材料、多孔質シリカ材料などを適用することができる。無機多孔質材料としては、他に酸化アルミニウム（アルミナとも言われる）の微粒子からなる膜などを用いることができる。形成方法としては、塗布法や液滴吐出法などを用いればよい。また、無孔質材料に、多孔質の溶射皮膜、電解酸化皮膜、化成皮膜あるいはエッチング処理等を施して、多孔質化して形成した多孔質膜を用いても良い。多孔質シリカ材料としては、ＴＥＯＳ（テトラエトキシシラン）、水、エタノール混合溶液でゲル膜を形成した後、溶媒を揮発させて形成した多孔質シリカ膜を用いることができる。
Thereafter, a
フォトリソグラフィ技術を用いて、絶縁層２１２、２１３、２１４、多孔質膜２１５に開口部を形成する（図３（Ｄ）参照）。次に、導電性材料を含む組成物を吐出して、導電層２２５を形成する。この導電層２２５の形成も液滴吐出手段を用いて行う。次に、導電層２１５をマスクとし、多孔質膜２２５をエッチングする。
Openings are formed in the insulating
続いて、導電層２２５と接するように、導電性材料を含む組成物を吐出して、導電層２１７、２１８を形成する（図５（Ａ）参照）。導電層２１７、２１８は、透光性を有する導電性材料により形成し、具体的には、インジウム錫酸化物、ＩＴＯと酸化珪素から構成されるＩＴＳＯを用いて形成する。続いて、土手（隔壁ともよばれる）となる絶縁層２２３を形成し、導電層２１８に接するように、電界発光層２２０、導電層２２１、遮蔽体２２２を積層形成して、発光素子を用いた表示機能を有する表示装置が完成する。上記構成では、発光素子を駆動するトランジスタがＮ型トランジスタであり、導電層２１８が陰極、導電層２２１が陽極に相当する。そして、発光素子から発せられる光は、基板２００側に出射する、所謂下面出射を行う表示装置が完成する。上記の作製工程において、 液滴吐出方法により導電層２０２、２２５を作製する前に、多孔質膜を形成しておくことで、該導電層２０２、２２５を所望なパターンに、細線化して形成することができる。
Next, a composition containing a conductive material is discharged so as to be in contact with the
続いて、ゲート電極の作製に本発明を適用した、チャネル保護型の薄膜トランジスタの作製方法と、前記薄膜トランジスタを用いた表示装置の作製方法について、図４、図５（Ｂ）を用いて説明する。チャネル保護型のトランジスタは、非晶質半導体をチャネル部としたトランジスタである。 Next, a method for manufacturing a channel protective thin film transistor in which the present invention is applied to manufacturing a gate electrode and a method for manufacturing a display device using the thin film transistor will be described with reference to FIGS. The channel protection type transistor is a transistor using an amorphous semiconductor as a channel portion.
基板２５０上に、多孔質膜２５１を形成する。多孔質膜としては、シロキサン結合を有する多孔質材料（例えば、メチルシロキサン系ポリマー骨格を有する多孔質材料）、多孔質ポリイミドに代表される多孔性の有機樹脂材料、多孔質シリカ材料などを適用することができる。無機多孔質材料としては、他に酸化アルミニウム（アルミナとも言われる）の微粒子からなる膜などを用いることができる。形成方法としては、塗布法液滴吐出法などを用いればよい。また、無孔質材料に、多孔質の溶射皮膜、電解酸化皮膜、化成皮膜あるいはエッチング処理等を施して、多孔質化して形成した多孔質膜を用いても良い。多孔質シリカ材料としては、ＴＥＯＳ（テトラエトキシシラン）、水、エタノール混合溶液でゲル膜を形成した後、溶媒を揮発させて形成した多孔質シリカ膜を用いることができる。
A
次に、導電性材料を含む組成物を吐出して、後にゲート電極として機能する導電層２５２を形成する。この導電層２５２の形成は、液滴吐出手段を用いて行う。次に、多孔質膜２５１及び導電層２５２の上に保護膜として絶縁層２６２を形成する（図４（Ａ）参照）。該絶縁層２６２としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよいが、好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。
Next, a composition containing a conductive material is discharged, so that a
次に、ゲート絶縁膜として機能する絶縁層２５３、非晶質半導体層２５４、絶縁層２５６、Ｎ型非晶質半導体層２５５を積層して形成する（図４（Ｂ）参照）。絶縁層２５６は、全面に絶縁膜を形成後にフォトリソグラフィ技術を用いて形成してもよいし、液滴吐出方法により形成してもよい。なお、フォトリソグラフィ技術を用いる際には、ゲート電極として機能する導電層２５２を用いて裏面露光して形成するとよい。そうすれば、レジスト塗布の工程を省略することができる。
Next, an insulating
続いて、レジストやポリイミド等の絶縁体からなるマスク２５７を形成し、該マスク２５７を用いて、非晶質半導体層２５４、Ｎ型非晶質半導体層２５５を同時にパターン加工して、非晶質半導体層２６６、Ｎ型非晶質半導体層を形成する（図４（Ｃ）参照）。次に、導電性材料を含む組成物を吐出して、導電層２５８、２５９を形成し、該導電層２５８、２５９をマスクとして、Ｎ型非晶質半導体層をパターニングして、Ｎ型非晶質半導体層２６０、２６１を形成する。
Subsequently, a
上記工程を経て、チャネル保護型の薄膜トランジスタが完成する。次に、導電層２５９に接するように、導電性材料を含む組成物を吐出して、画素電極として機能する導電層２６７を形成する。続いて、土手（隔壁）となる絶縁層２７２を形成し、導電層２６７に接するように、電界発光層２７０、導電層２７１を積層形成して、発光素子を用いた表示機能を有する表示装置が完成する（図５（Ｂ）参照）。上記構成では、発光素子を駆動するトランジスタがＮ型トランジスタであり、導電層２６７が陽極、導電層２７１が陰極に相当する。そして、発光素子から発せられる光は、基板２００とは反対側に出射する、所謂上面出射を行う表示装置が完成する。上記の作製工程において、液滴吐出方法により導電層２５２を作製する前に、多孔質膜を形成しておくことで、導電層２５２を所望なパターンに、細線化して形成することができる。
Through the above steps, a channel protective thin film transistor is completed. Next, a
なお、図５（Ｃ）は、図５（Ａ）（Ｂ）に示す構造の等価回路図を示したものであり、より詳しくは、Ｎ型の駆動用トランジスタ２３０と発光素子２３１の等価回路図を示したものである。
FIG. 5C shows an equivalent circuit diagram of the structure shown in FIGS. 5A and 5B. More specifically, FIG. 5C shows an equivalent circuit diagram of the N-
半導体２０４、２５４としては、非晶質半導体や非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体（以下ＳＡＳと表記）を用いてもよい。
As the
ＳＡＳを用いたトランジスタは、その移動度が２〜２０ｃｍ2／Ｖ・ｓｅｃと、非晶質半導体を用いたトランジスタの２〜２０倍の電界効果移動度を有し、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。 A transistor using SAS has a field effect mobility of 2 to 20 cm 2 / V · sec, 2 to 20 times that of a transistor using an amorphous semiconductor, and has an amorphous and crystalline structure ( A semiconductor having an intermediate structure (including single crystal and polycrystal). This semiconductor is a semiconductor having a third state which is stable in terms of free energy, and is a crystalline material having short-range order and lattice distortion, and having a grain size of 0.5 to 20 nm. It can be dispersed in a semiconductor. Further, hydrogen or halogen is contained at least 1 atomic% or more as a neutralizing agent for dangling bonds. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained.
なお、上述した図３〜図５の作製工程に示すように、この薄膜トランジスタにも、上層に発光素子や液晶素子等の表示素子を形成してもよく、そうすると、表示機能を有する表示装置が完成する。図７に本実施の形態で作製したチャネルエッチ型の薄膜トランジスタの上層に液晶素子を形成した表示装置を示す。 Note that, as shown in the manufacturing steps of FIGS. 3 to 5 described above, a display element such as a light emitting element or a liquid crystal element may be formed on the thin film transistor, and a display device having a display function is completed. To do. FIG. 7 illustrates a display device in which a liquid crystal element is formed over a channel-etched thin film transistor manufactured in this embodiment mode.
本実施の形態で作製したチャネルエッチ型の薄膜トランジスタ３５０の導電層２２５に接するように、画素電極として機能する導電層３１０を形成し、続いて、配向膜３１１を形成する。そして、カラーフィルタ３１５、対向電極３１４及び配向膜３１３が形成された基板３１６を準備し、基板２００と３１６とを、シール材（図示せず）の加熱硬化により貼り合わせる。カラーフィルタ３１５も液滴吐出法を用いて形成することができ、本発明が適用できる。本実施の形態では、カラーフィルタ３１５の下地膜として、多孔質膜３２０が形成されている。また、図７では、一画素のみ示しているが、フルカラー表示にするためには各色のカラーフィルタごとに遮光膜（ブラックマトリクス）によって遮断すればよい。また、カラーフィルタ３１５の下地の多孔質膜３２０は、各色のカラーフィルタごとにパターニングして形成しても良い。本発明により、所望のパターンに、カラーフィルタを形成できる。よって、鮮明で高画質な画像が表示できる。
A
その後、液晶３１２を注入すると、液晶素子を用いた表示機能を具備した表示装置が完成する。基板２００、３１６には、偏光板３１７、３１８が貼り付けられる。上記の作製工程において、液滴吐出方法により導電層２０２、２２５を作製する前に、多孔質膜を形成しておくことで、該導電層２０２、２２５を所望なパターンに、細線化して形成することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
After that, when the
本発明を適用して薄膜トランジスタを形成し、該薄膜トランジスタを用いて半導体装置（表示装置）を形成することができるが、表示素子として発光素子を用いて、なおかつ、該発光素子を駆動するトランジスタとしてＰ型トランジスタを用いた場合、該発光素子から発せられる光は、下面出射、上面出射、両面出射のいずれかを行う。ここでは、いずれかの場合に応じた発光素子の積層構造について説明する。 A thin film transistor is formed by applying the present invention, and a semiconductor device (display device) can be formed using the thin film transistor. A light emitting element is used as a display element and a transistor that drives the light emitting element is P. When a type transistor is used, the light emitted from the light emitting element performs any one of bottom emission, top emission, and double emission. Here, a stacked structure of light-emitting elements corresponding to either case will be described.
また、本実施例では、ゲート電極の作製に本発明を適用した、トップゲート型の薄膜トランジスタの作製方法について、図８（Ａ）を用いて説明する。このトランジスタは、多結晶半導体をチャネル部としたトランジスタである。 In this embodiment, a method for manufacturing a top-gate thin film transistor in which the present invention is applied to manufacturing a gate electrode will be described with reference to FIG. This transistor is a transistor using a polycrystalline semiconductor as a channel portion.
基板４５０上に非晶質半導体を形成し、レーザ結晶化等の公知の結晶化法を用いて結晶化して、多結晶半導体とする。続いて、半導体上に絶縁層３０４を形成する（図８（Ａ）参照）。なお必要に応じて基板４５０上に下地膜となる絶縁膜を形成して、該基板４５０からの不純物の侵入を防止するとよい。次に、導電性材料を含む組成物を吐出して、後にゲート電極として機能する導電層３０６を形成する。この導電層３０６の形成は、液滴吐出手段を用いて行ってもよい。また、図示しないが、多孔質膜を導電層３０６の下に形成しても良い。次に、絶縁膜３０４及び導電層３０６の上に保護膜として絶縁層３２０を形成する（図８（Ａ）参照）。該絶縁層３２０としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよいが、好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。続いて、導電層３０６をマスクとして、半導体に不純物を添加して、不純物が添加された不純物領域３０２、３０３と、チャネル形成領域３０１を形成する。
An amorphous semiconductor is formed over the
絶縁層３０７を形成後、保護層として絶縁層３２１を形成し、多孔質膜３０５を形成する。フォトリソグラフィ技術を用いて、該絶縁層３０７、３２１、多孔質膜３０５に開口部を形成する。そして、開口部を充填するように多孔質膜３０５の上に、導電性材料を含む組成物を吐出して、導電層４５２、４５３を形成する。多孔質膜３０５に導電性材料を含む組成物はしみ込む（吸着する）ので、導電層４５２、４５３は横に広がることなく、細線化できる。以上の工程で作製されたゲート電極を有する本発明を適用した、トップゲート型の薄膜トランジスタ４５１の上層に発光素子を形成した表示装置を作製する。
After the insulating
まず、光が基板４５０側に出射する場合、つまり下面出射を行う場合について、図８（Ａ）を用いて説明する。この場合、トランジスタ４５１に電気的に接続するように、ソース・ドレイン配線４５２、４５３、陽極４５４、電界発光層４５５、陰極４５６が順に積層される。次に、光が基板４５０と反対側に出射する場合、つまり上面出射を行う場合について、図８（Ｂ）を用いて説明する。トランジスタ４５１に電気的に接続するソース・ドレイン配線４６１、４６２、陽極４６３、電界発光層４６４、陰極４６５が順に積層される。上記構成により、陽極４６３において光が透過しても、該光は配線４６２において反射され、基板４５０と反対側に出射する。なお、本構成では、陽極４６３には透光性を有する材料を用いる必要はない。また、図８には図示していないが、基板４５０の対向基板にカラーフィルタを形成してもよい。カラーフィルタは液滴吐出法によって形成することができ、その場合、下地膜として多孔質膜を形成することができる。本発明の多孔質膜により、所望なパターンにカラーフィルタを形成することができる。最後に、光が基板４５０側とその反対側の両側に出射する場合、つまり両面出射を行う場合について、図８（Ｃ）を用いて説明する。トランジスタ４５１に電気的に接続するソース・ドレイン配線４７０、４７１、陽極４７２、電界発光層４７３、陰極４７４が順に積層される。このとき、陽極４７２と陰極４７４のどちらも透光性を有する材料、又は光を透過できる厚さで形成すると、両面出射が実現する。
First, a case where light is emitted to the
上記構成において、陰極４５６、４６５、４７４は、仕事関数が小さい材料を用いることが可能で、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。電界発光層４５５、４６４、４７３は、単層型、積層型、また層の界面がない混合型のいずれでもよく、またシングレット材料、トリプレット材料、又はそれらを組み合わせた材料や、低分子材料、高分子材料及び中分子材料を含む有機材料、電子注入性に優れる酸化モリブデン等に代表される無機材料、有機材料と無機材料の複合材料のいずれを用いてもよい。陽極４５４、４６３、４７２は光を透過する透明導電膜を用いて形成し、例えばＩＴＯ、ＩＴＳＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。なお、陽極４５４、４６３、４７２形成前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うとよい。隔壁４５７、４６６、４７５は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。本実施例は、上記の実施の形態と自由に組み合わせることが可能である。
In the above structure, the
本発明が適用された半導体装置の一形態であるパネルの外観について、図９を用いて説明する。 The appearance of a panel which is one embodiment of a semiconductor device to which the present invention is applied will be described with reference to FIGS.
図９で示すパネルは、画素部７０１の周辺に駆動回路が形成されたドライバＩＣをＣＯＧ(Chip On Glass)方式で実装している。勿論、ドライバＩＣは、ＴＡＢ(Tape Automated Bonding)方式で実装しても良い。
In the panel shown in FIG. 9, a driver IC in which a driver circuit is formed around a
基板７００は対向基板７０３とシール材７０２によって固着されている。画素部７０１は、液晶を表示媒体として利用したものであっても良いし、ＥＬ素子を表示媒体として利用するものであっても良い。ドライバＩＣ７０５ａ、７０５ｂ及びドライバＩＣ７０７ａ、７０７ｂ、７０７ｃは、単結晶の半導体を用いて形成した集積回路の他に、多結晶の半導体を用いたＴＦＴで同様なものを形成しても良い。ドライバＩＣ７０５ａ、７０５ｂ及びドライバＩＣ７０７ａ、７０７ｂ、７０７ｃには、ＦＰＣ７０４ａ、７０４ｂ、７０４ｃまたはＦＰＣ７０６ａ、７０６ｂを介して信号や電源が供給される。
The
次に、上記とは異なる半導体装置の一形態であるパネルの外観について、図１２を用いて説明する。図１２（Ａ）はパネルの上面図、図１２（Ｂ）は図１２（Ａ）のＡ−Ａ’における断面図である。 Next, the appearance of a panel which is one embodiment of a semiconductor device different from the above is described with reference to FIGS. FIG. 12A is a top view of the panel, and FIG. 12B is a cross-sectional view taken along line A-A ′ of FIG.
図１２（Ａ）（Ｂ）に示すように、第１の基板１３００上には、画素部１３１３、駆動回路部１３０２、１３１４とを囲むようにして、シール材１３０９が設けられ、さらに、第１の基板１３００上の素子上に充填材１３０８を形成後、第２の基板１３１２により封止される。図１２（Ｂ）には、駆動回路部１３０２が含むＣＭＯＳ回路１３０１、画素部１３１３が含むＴＦＴ１３０３及び発光素子１３０５を例示する。第１の基板１３００上に形成された各回路に供給される各種信号は、端子部１３４５で供給される。
As shown in FIGS. 12A and 12B, a
なお、上記パネルでは、ガラス基板で発光素子１３０５を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。
Note that the above panel shows the case where the light-emitting
表示機能を有する本発明の半導体装置の構成について、図１３を用いて説明する。図１３は、半導体装置の概略を説明する上面図であり、基板６１１０上に、画素部（表示部）６１０２、保護回路６１０３、６１０４が設けられ、引き回し配線を介して、信号線側のドライバＩＣ６１０７、走査線側のドライバＩＣ６１０８と接続される。画素部６１０２を構成する素子として、非晶質半導体又は微結晶半導体を用いる場合、図示するように、ＣＯＧ方式やＴＡＢ方式等の公知の方式によりドライバＩＣ６１０７、６１０８を実装し、これらのドライバＩＣを駆動回路として用いるとよい。なお、画素部６１０２を構成する素子として、微結晶質半導体を用いる場合、走査線側の駆動回路を該微結晶半導体で構成し、信号線側にドライバＩＣ６１０７を実装してもよい。上記とは別の構成として、走査側及び信号線側の駆動回路の一部を同一基板上に作り込み、一部をドライバＩＣで代用した構成でもよい。つまり、ドライバＩＣを実装するにあたり、その構成は様々であり、本発明はいずれの構成を用いてもよい。
A structure of a semiconductor device of the present invention having a display function will be described with reference to FIGS. FIG. 13 is a top view illustrating an outline of a semiconductor device. A pixel portion (display portion) 6102 and
次に、表示機能を有する本発明の半導体装置の画素回路について、図１４を用いて説明する。図１４（Ａ）は、画素６１０１の等価回路図を示したものであり、該画素６１０１は、信号線６１１４、電源線６１１５、６１１７、走査線６１１６の各配線で囲まれた領域に、画素６１０１に対するビデオ信号の入力を制御するＴＦＴ６１１０、発光素子６１１３の両電極間に流れる電流値を制御するＴＦＴ６１１１、該ＴＦＴ６１１１のゲート・ソース間電圧を保持する容量素子６１１２を有する。なお、図１４（Ｂ）では、容量素子６１１２を図示したが、ＴＦＴ６１１１のゲート容量や他の寄生容量で賄うことが可能な場合には、設けなくてもよい。
Next, a pixel circuit of the semiconductor device of the present invention having a display function will be described with reference to FIGS. FIG. 14A shows an equivalent circuit diagram of the
図１４（Ｂ）は、図１４（Ａ）に示した画素６１０１に、ＴＦＴ６１１８と走査線６１１９を新たに設けた構成の画素回路である。ＴＦＴ６１１８の配置により、強制的に発光素子６１１３に電流が流れない状態を作ることができるため、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができる。従って、デューティ比が向上して、動画の表示は特に良好に行うことができる。
FIG. 14B illustrates a pixel circuit in which a
図１４（Ｃ）は、図１４（Ｂ）に示した画素６１０１のＴＦＴ６１１１を削除して、新たに、ＴＦＴ６１２５、６１２６と、配線６１２７を設けた画素回路である。本構成では、ＴＦＴ６１２５のゲート電極を一定の電位に保持した配線６１２７に接続することにより、このゲート電極の電位を固定にし、なおかつ飽和領域で動作させる。また、ＴＦＴ６１２５と直列に接続させ、線形領域で動作するＴＦＴ６１２６のゲート電極には、ＴＦＴ６１１０を介して、画素の点灯又は非点灯の情報を伝えるビデオ信号を入力する。線形領域で動作するＴＦＴ６１２６のソース・ドレイン間電圧の値は小さいため、ＴＦＴ６１２６のゲート・ソース間電圧の僅かな変動は、発光素子６１１３に流れる電流値には影響を及ぼさない。従って、発光素子６１１３に流れる電流値は、飽和領域で動作するＴＦＴ６１２５により決定される。上記構成を有する本発明は、ＴＦＴ６１２５の特性バラツキに起因した発光素子６１１３の輝度ムラを改善して画質を高めることができる。なお、ＴＦＴ６１２５のチャネル長Ｌ1、チャネル幅Ｗ1、ＴＦＴ６１２６のチャネル長Ｌ2、チャネル幅Ｗ2は、Ｌ1／Ｗ1：Ｌ2／Ｗ2＝５〜６０００：１を満たすように設定するとよい。また、両ＴＦＴは同じ導電型を有していると作製工程上好ましい。さらに、ＴＦＴ６１２５には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。
FIG. 14C illustrates a pixel circuit in which the
図１６は、上記構成の画素回路の上面図を示したものであり、図１６（Ａ）（Ｂ）において、信号線６７０３、電源線６７０４、走査線６７０５、電源線６７０６で囲まれた領域に、ＴＦＴ６７００、６７０１、６７０２、容量素子６７０８を有し、ＴＦＴ６７０１のソース又はドレインに画素電極６７０７が接続される。
FIG. 16 is a top view of the pixel circuit having the above structure. In FIGS. 16A and 16B, a region surrounded by the
なお、表示機能を有する本発明の半導体装置には、アナログのビデオ信号、ディジタルのビデオ信号のどちらを用いてもよい。但し、ディジタルのビデオ信号を用いる場合、そのビデオ信号が電圧を用いているのか、電流を用いているのかで異なる。つまり、発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがある。ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明の表示装置及びその駆動方法には、電圧のビデオ信号、電流のビデオ信号のどちらを用いてもよく、また定電圧駆動、定電流駆動のどちらを用いてもよい。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。 Note that either an analog video signal or a digital video signal may be used for the semiconductor device of the present invention having a display function. However, when a digital video signal is used, it differs depending on whether the video signal uses voltage or current. That is, when the light emitting element emits light, a video signal input to the pixel includes a constant voltage signal and a constant current signal. A video signal having a constant voltage includes a constant voltage applied to the light emitting element and a constant current flowing through the light emitting element. In addition, a video signal having a constant current includes a constant voltage applied to the light emitting element and a constant current flowing in the light emitting element. A constant voltage applied to the light emitting element is constant voltage driving, and a constant current flowing through the light emitting element is constant current driving. In constant current driving, a constant current flows regardless of the resistance change of the light emitting element. In the display device and the driving method thereof of the present invention, either a voltage video signal or a current video signal may be used, and either constant voltage driving or constant current driving may be used. This embodiment can be freely combined with the above embodiment modes and embodiments.
本発明の半導体装置に具備される保護回路の一例について説明する。保護回路は、ＴＦＴ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって構成されるものであり、以下にはいくつかの保護回路の構成とその動作について説明する。まず、外部回路と内部回路の間に配置される保護回路であって、１つの入力端子に対応した保護回路の等価回路図の構成について、図１５を用いて説明する。図１５（Ａ）に示す保護回路は、Ｐ型ＴＦＴ７２２０、７２３０、容量素子７２１０、７２４０、抵抗素子７２５０を有する。抵抗素子７２５０は２端子の抵抗であり、一端には入力電圧Ｖｉｎ（以下、Ｖｉｎと表記）が、他端には低電位電圧ＶＳＳ（以下、ＶＳＳと表記）が与えられる。抵抗素子７２５０は、入力端子にＶｉｎが与えられなくなったときに、配線の電位をＶＳＳにおとすために設けられており、その抵抗値は配線の配線抵抗よりも十分に大きく設定する。
An example of a protection circuit included in the semiconductor device of the present invention will be described. The protection circuit is composed of one or a plurality of elements selected from a TFT, a diode, a resistance element, a capacitance element, and the like, and the configurations and operations of some protection circuits will be described below. First, a configuration of an equivalent circuit diagram of a protection circuit arranged between an external circuit and an internal circuit and corresponding to one input terminal will be described with reference to FIG. The protection circuit illustrated in FIG. 15A includes P-
Ｖｉｎが高電位電圧ＶＤＤ（以下、ＶＤＤと称する）よりも高い場合、そのゲート・ソース間電圧の関係から、ＴＦＴ７２２０はオン、ＴＦＴ７２３０はオフとなる。そうすると、ＶＤＤがＴＦＴ７２２０を介して、配線に与えられる。従って、雑音等により、ＶｉｎがＶＤＤよりも高くなっても、配線に与えられる電圧は、ＶＤＤよりも高くなることはない。一方、ＶｉｎがＶＳＳよりも低い場合、そのゲート・ソース間電圧の関係から、ＴＦＴ７２２０はオフ、ＴＦＴ７２３０はオンとなる。そうすると、ＶＳＳが配線に与えられる。従って、雑音等により、ＶｉｎがＶＳＳよりも低くなっても、配線に与えられる電圧は、ＶＤＤよりも高くなることはない。さらに、容量素子７２１０、７２４０により、入力端子からの電圧にパルス状の雑音を鈍らせることができ、雑音による電圧の急峻な変化をある程度小さくすることができる。
When Vin is higher than a high potential voltage VDD (hereinafter referred to as VDD), the
上記構成の保護回路の配置により、配線の電圧は、ＶＳＳからＶＤＤ間の範囲に保たれ、この範囲外の異常に高いまたは低い電圧の印加から保護される。さらに、信号が入力される入力端子に保護回路を設けることで、信号が入力されていないときに、信号が与えられる全ての配線の電圧を、一定（ここではＶＳＳ）の高さに保つことができる。つまり信号が入力されていないときは、配線同士をショートした状態にすることができるショートリングとしての機能も有する。そのため、配線間での電圧差に起因する静電破壊を防ぐことができる。また、信号を入力しているときは、抵抗７２５０の抵抗値が十分に大きいので、配線に与えられる信号がＶＳＳに引っ張られることがない。
With the arrangement of the protection circuit having the above configuration, the voltage of the wiring is kept in a range between VSS and VDD, and is protected from application of an abnormally high or low voltage outside this range. Further, by providing a protection circuit at an input terminal to which a signal is input, the voltage of all wirings to which a signal is applied can be kept constant (here, VSS) when no signal is input. it can. In other words, when a signal is not input, it also has a function as a short ring that can make the wirings short-circuited. For this reason, electrostatic breakdown due to a voltage difference between the wirings can be prevented. In addition, when a signal is input, the resistance value of the
図１５（Ｂ）に示す保護回路は、Ｐ型ＴＦＴ７２２０、７２３０を、整流性を有するダイオード７２６０、７２７０で代用した等価回路図である。図１５（Ｃ）に示す保護回路は、Ｐ型ＴＦＴ７２２０、７２３０を、ＴＦＴ７３５０、７３６０、７３７０、７３８０で代用した等価回路図である。また、上記とは別の構成の保護回路として、図１５（Ｄ）に示す保護回路は、抵抗７２８０、７２９０と、トランジスタ７３００を有する。図１５（Ｅ）に示す保護回路は、抵抗７２８０、７２９０、Ｐ型ＴＦＴ７３１０及びＮ型ＴＦＴ７３２０を有する。図１５（Ｄ）（Ｅ）の両構成とも、端子７３３０には配線などが接続され、この配線などの電位が急激に変化した場合に、Ｎ型ＴＦＴ７３００、又はＰ型ＴＦＴ７３１０及びＮ型ＴＦＴ７３２０がオンすることで、電流を端子７３３０から端子７３４０の方向に流す。そうすると、端子７３３０に接続された電位の急激な変動を緩和し、素子の損傷又は破壊を防止することができる。なお、上記保護回路を構成する素子は、耐圧に優れた非晶質半導体により構成することが好ましい。本実施例は、上記の実施の形態と自由に組み合わせることが可能である。
The protection circuit shown in FIG. 15B is an equivalent circuit diagram in which P-
本発明を適用して、様々な半導体装置を作製することができる。即ち、それら半導体装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。 Various semiconductor devices can be manufactured by applying the present invention. That is, the present invention can be applied to various electronic devices in which these semiconductor devices are incorporated in a display portion.
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの例を図１０に示す。 Such electronic devices include video cameras, digital cameras, projectors, head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, game machines, personal digital assistants (mobile computers, mobile phones, electronic books, etc.) ), An image reproducing apparatus provided with a recording medium (specifically, an apparatus provided with a display capable of reproducing a recording medium such as a digital versatile disc (DVD) and displaying the image). Examples thereof are shown in FIG.
図１０（Ａ）はテレビ受像器であり、筐体２００１に液晶又はＥＬ素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビ受像器の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
FIG. 10A illustrates a television receiver in which a display panel 2002 using a liquid crystal or an EL element is incorporated in a housing 2001 and a
また、テレビ受像器にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような多くのＴＦＴや電子部品を有する大型基板を用いても、信頼性の高い半導体装置とすることができる。 Further, the television receiver may have a configuration in which a sub screen 2008 is formed using the second display panel in addition to the main screen 2003 to display a channel, a volume, and the like. In this configuration, the main screen 2003 may be formed using an EL display panel with an excellent viewing angle, and the sub screen may be formed using a liquid crystal display panel that can display with low power consumption. In order to prioritize the reduction in power consumption, the main screen 2003 may be formed using a liquid crystal display panel, the sub screen may be formed using an EL display panel, and the sub screen may blink. By using the present invention, a highly reliable semiconductor device can be obtained even when such a large substrate having many TFTs and electronic components is used.
図１０（Ｂ）は、ノート型パーソナルコンピュータであり、本体２１０１、筐体２１０２、表示部２１０３、キーボード２１０４、外部接続ポート２１０５、ポインティングマウス２１０６等を含む。本発明は、表示部２１０３の作製に適用される。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。
FIG. 10B illustrates a laptop personal computer including a
図１０（Ｃ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２２０１、筐体２２０２、表示部Ａ２２０３、表示部Ｂ２２０４、記録媒体（ＤＶＤ等）読み込み部２２０５、操作キー２２０６、スピーカー部２２０７等を含む。表示部Ａ２２０３は主として画像情報を表示し、表示部Ｂ２２０４は主として文字情報を表示するが、本発明は、これら表示部Ａ、Ｂ２２０３、２２０４の作製に適用される。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。
FIG. 10C illustrates an image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
図１０（Ｄ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示部２３０４、操作スイッチ２３０５、アンテナ２３０６等を含む。本発明により作製される半導体装置を表示部２３０４に適用することで、小型化し、配線等が精密化する携帯電話であっても、信頼性の高い高画質な画像を表示できる。
FIG. 10D illustrates a mobile phone, which includes a
図１０（Ｅ）はビデオカメラであり、本体２４０１、表示部２４０２、筐体２４０３、外部接続ポート２４０４、リモコン受信部２４０５、受像部２４０６、バッテリー２４０７、音声入力部２４０８、操作キー２４０９、接眼部２４１０等を含む。本発明は、表示部２４０２に適用することができる。本発明により作製される半導体装置を表示部２４０２に適用することで、小型化し、配線等が精密化するビデオカメラであっても、信頼性の高い高画質な画像を表示できる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
FIG. 10E illustrates a video camera, which includes a
Claims (27)
前記多孔質膜は細孔を有し、
前記導電層は、導電性材料から形成され、
前記細孔の一部には、前記導電性材料が充填されていることを特徴とする配線基板。 In any one of Claims 1 thru | or 4,
The porous membrane has pores;
The conductive layer is formed of a conductive material;
A wiring board, wherein a part of the pores is filled with the conductive material.
前記開口部において第１の導電層と接続する第２の導電層とを有することを特徴とする配線基板。 A first conductive layer, and a porous film having an opening reaching the first conductive layer;
A wiring board having a second conductive layer connected to the first conductive layer in the opening.
前記絶縁層及び前記多孔質膜は、前記第１の導電層に達する開口部を有し、
前記開口部において第１の導電層と接続する第２の導電層を有することを特徴とする配線基板。 A first conductive layer, an insulating layer on the first conductive layer, and a porous film on the insulating layer;
The insulating layer and the porous film have an opening reaching the first conductive layer,
A wiring board having a second conductive layer connected to the first conductive layer in the opening.
前記多孔質膜は細孔を有し、
前記第２の導電層は、導電性材料から形成され、
前記細孔の一部には、前記導電性材料が充填されていることを特徴とする配線基板。 In claim 6 or claim 7,
The porous membrane has pores;
The second conductive layer is formed of a conductive material;
A wiring board, wherein a part of the pores is filled with the conductive material.
前記多孔質膜は、有機材料又は珪素と酸素との結合で骨格構造が形成された多孔質材料、多孔性有機樹脂材料または多孔質シリカ材料からなることを特徴とする配線基板。 In any one of Claims 1 thru | or 8,
The wiring substrate is characterized in that the porous film is made of an organic material, a porous material having a skeleton structure formed by a bond of silicon and oxygen, a porous organic resin material, or a porous silica material.
前記細孔の一部に、前記導電性材料を含む組成物を充填することを特徴とする配線基板の作製方法。 The porous film according to any one of claims 13 to 16, wherein the porous film has pores.
A method for manufacturing a wiring board, wherein a part of the pores is filled with a composition containing the conductive material.
前記多孔質膜に前記第１の導電層に達する開口部を形成し、
前記開口部に、導電性材料を含む組成物を吐出して、第１の導電層と接して第２の導電層を形成することを特徴とする配線基板の作製方法。 Forming a first conductive layer, forming a porous film on the first conductive layer,
Forming an opening reaching the first conductive layer in the porous membrane;
A method for manufacturing a wiring substrate, comprising: discharging a composition containing a conductive material into the opening to form a second conductive layer in contact with the first conductive layer.
前記絶縁層上に多孔質膜を形成し、
前記絶縁層及び前記多孔質膜に前記第１の導電層に達する開口部を形成し、
前記開口部に、導電性材料を含む組成物を吐出して、第１の導電層と接して第２の導電層を形成することを特徴とする配線基板の作製方法。 Forming a first conductive layer, forming an insulating layer on the first conductive layer;
Forming a porous film on the insulating layer;
Forming an opening reaching the first conductive layer in the insulating layer and the porous film;
A method for manufacturing a wiring substrate, comprising: discharging a composition containing a conductive material into the opening to form a second conductive layer in contact with the first conductive layer.
前記多孔質膜は細孔を有して形成し、
前記細孔の一部に、導電性材料を含む組成物を充填することを特徴とする配線基板の作製方法。 In claim 18 or claim 19,
The porous membrane is formed with pores;
A method for manufacturing a wiring board, wherein a part of the pores is filled with a composition containing a conductive material.
前記多孔質膜は、有機材料又は珪素と酸素との結合で骨格構造が形成された多孔質材料、多孔性有機樹脂材料または多孔質シリカ材料より形成することを特徴とする配線基板の作製方法。 In any one of claims 13 to 20,
The method for manufacturing a wiring board, wherein the porous film is formed from an organic material or a porous material having a skeleton structure formed by a bond of silicon and oxygen, a porous organic resin material, or a porous silica material.
前記絶縁層は、珪素の酸化物材料又は窒化物材料で形成することを特徴とする配線基板の作製方法。 In claim 15,
The method for manufacturing a wiring board, wherein the insulating layer is formed of a silicon oxide material or a nitride material.
前記組成物は、銀、金、銅又はインジウム錫酸化物を含むことを特徴とする配線基板の作製方法。 In any one of Claim 13 thru | or Claim 22,
The said composition contains silver, gold | metal | money, copper, or indium tin oxide, The manufacturing method of the wiring board characterized by the above-mentioned.
25. A method for manufacturing a semiconductor device, comprising forming a thin film transistor using the first conductive layer according to claim 18 as a gate electrode and the second conductive layer as a source electrode or a drain electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004310286A JP4916653B2 (en) | 2003-10-28 | 2004-10-26 | Wiring substrate manufacturing method and semiconductor device manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003367163 | 2003-10-28 | ||
| JP2003367163 | 2003-10-28 | ||
| JP2004310286A JP4916653B2 (en) | 2003-10-28 | 2004-10-26 | Wiring substrate manufacturing method and semiconductor device manufacturing method |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005159324A true JP2005159324A (en) | 2005-06-16 |
| JP2005159324A5 JP2005159324A5 (en) | 2007-11-22 |
| JP4916653B2 JP4916653B2 (en) | 2012-04-18 |
Family
ID=34741066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004310286A Expired - Fee Related JP4916653B2 (en) | 2003-10-28 | 2004-10-26 | Wiring substrate manufacturing method and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4916653B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277728A (en) * | 2006-09-29 | 2008-11-13 | Dainippon Printing Co Ltd | Organic semiconductor element, manufacturing method thereof, organic transistor array, and display |
| JP2013504864A (en) * | 2009-09-14 | 2013-02-07 | シェラー テクノチェル ゲー エム ベー ハー ウント コンパニー コマンディートゲゼルシャフト | Support for electronic circuit |
| JP2015156371A (en) * | 2014-01-14 | 2015-08-27 | パナソニック株式会社 | Layer substrate, light-emitting device and manufacturing method of light-emitting device |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274681A (en) * | 1998-03-25 | 1999-10-08 | Seiko Epson Corp | Electronic device and manufacture thereof |
| JPH11317157A (en) * | 1998-04-30 | 1999-11-16 | Canon Inc | Manufacture of electron emitting element, image forming device or the like |
| JP2002043575A (en) * | 2000-07-10 | 2002-02-08 | Internatl Business Mach Corp <Ibm> | Active matrix substrate, display device, and method of manufacturing active matrix substrate |
| JP2002076366A (en) * | 2000-06-27 | 2002-03-15 | Internatl Business Mach Corp <Ibm> | Thin film transistor, method of manufacturing the same multilayer film structure, method of manufacturing the same |
| JP2003229579A (en) * | 2001-11-28 | 2003-08-15 | Konica Corp | Field effect transistor and manufacturing method therefor |
| JP2003243327A (en) * | 2002-02-20 | 2003-08-29 | Seiko Epson Corp | Electronic device, and method and device for forming wiring |
| JP2003257890A (en) * | 2002-03-07 | 2003-09-12 | Seiko Epson Corp | Method for filling substance, method for forming film, device and its fabricating method |
| JP2003264068A (en) * | 2002-03-07 | 2003-09-19 | Ricoh Co Ltd | Functional element substrate, and image display device and manufacturing installation of the same |
| JP2003273216A (en) * | 2002-03-18 | 2003-09-26 | Sony Corp | Semiconductor device and its manufacturing method |
| WO2003083172A1 (en) * | 2002-04-01 | 2003-10-09 | Canon Kabushiki Kaisha | Conductive member and process for producing the same |
| JP2003303880A (en) * | 2002-04-10 | 2003-10-24 | Nec Corp | Wiring structure using insulating film structure between laminated layers and manufacturing method therefor |
| JP2004006290A (en) * | 2002-04-01 | 2004-01-08 | Canon Inc | Manufacturing method of conductive member |
| JP2004006578A (en) * | 2002-04-15 | 2004-01-08 | Seiko Epson Corp | Conductive film pattern, and method of forming the same, wiring board, electronic device, electronic apparatus, and contactless card medium |
-
2004
- 2004-10-26 JP JP2004310286A patent/JP4916653B2/en not_active Expired - Fee Related
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274681A (en) * | 1998-03-25 | 1999-10-08 | Seiko Epson Corp | Electronic device and manufacture thereof |
| JPH11317157A (en) * | 1998-04-30 | 1999-11-16 | Canon Inc | Manufacture of electron emitting element, image forming device or the like |
| JP2002076366A (en) * | 2000-06-27 | 2002-03-15 | Internatl Business Mach Corp <Ibm> | Thin film transistor, method of manufacturing the same multilayer film structure, method of manufacturing the same |
| JP2002043575A (en) * | 2000-07-10 | 2002-02-08 | Internatl Business Mach Corp <Ibm> | Active matrix substrate, display device, and method of manufacturing active matrix substrate |
| JP2003229579A (en) * | 2001-11-28 | 2003-08-15 | Konica Corp | Field effect transistor and manufacturing method therefor |
| JP2003243327A (en) * | 2002-02-20 | 2003-08-29 | Seiko Epson Corp | Electronic device, and method and device for forming wiring |
| JP2003257890A (en) * | 2002-03-07 | 2003-09-12 | Seiko Epson Corp | Method for filling substance, method for forming film, device and its fabricating method |
| JP2003264068A (en) * | 2002-03-07 | 2003-09-19 | Ricoh Co Ltd | Functional element substrate, and image display device and manufacturing installation of the same |
| JP2003273216A (en) * | 2002-03-18 | 2003-09-26 | Sony Corp | Semiconductor device and its manufacturing method |
| WO2003083172A1 (en) * | 2002-04-01 | 2003-10-09 | Canon Kabushiki Kaisha | Conductive member and process for producing the same |
| JP2004006290A (en) * | 2002-04-01 | 2004-01-08 | Canon Inc | Manufacturing method of conductive member |
| JP2003303880A (en) * | 2002-04-10 | 2003-10-24 | Nec Corp | Wiring structure using insulating film structure between laminated layers and manufacturing method therefor |
| JP2004006578A (en) * | 2002-04-15 | 2004-01-08 | Seiko Epson Corp | Conductive film pattern, and method of forming the same, wiring board, electronic device, electronic apparatus, and contactless card medium |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277728A (en) * | 2006-09-29 | 2008-11-13 | Dainippon Printing Co Ltd | Organic semiconductor element, manufacturing method thereof, organic transistor array, and display |
| JP2013504864A (en) * | 2009-09-14 | 2013-02-07 | シェラー テクノチェル ゲー エム ベー ハー ウント コンパニー コマンディートゲゼルシャフト | Support for electronic circuit |
| US8815375B2 (en) | 2009-09-14 | 2014-08-26 | Schoeller Technocell Gmbh & Co. Kg | Support for electronic circuits |
| JP2015156371A (en) * | 2014-01-14 | 2015-08-27 | パナソニック株式会社 | Layer substrate, light-emitting device and manufacturing method of light-emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4916653B2 (en) | 2012-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6677785B2 (en) | Video camera | |
| US9237657B2 (en) | Wiring substrate, semiconductor device, and method for manufacturing thereof | |
| KR101072412B1 (en) | Display device method for manufacturing the same and television apparatus | |
| JP5298149B2 (en) | Pattern formation method | |
| US20080280033A1 (en) | Droplet Discharge Device, and Method for Forming Pattern, and Method for Manufacturing Display Device | |
| TWI392094B (en) | Light emitting display device, method for manufacturing the same, and tv set | |
| JP4498715B2 (en) | Method for manufacturing semiconductor device | |
| JP4916653B2 (en) | Wiring substrate manufacturing method and semiconductor device manufacturing method | |
| JP4583904B2 (en) | Method for manufacturing display device | |
| JP4877868B2 (en) | Method for manufacturing display device | |
| JP4877867B2 (en) | Method for manufacturing display device | |
| JP5201791B2 (en) | Display device and electronic device | |
| JP4623986B2 (en) | Method for manufacturing display device | |
| JP4597627B2 (en) | Wiring board manufacturing method | |
| JP4718818B2 (en) | Method for manufacturing thin film transistor | |
| JP4712332B2 (en) | Method for manufacturing thin film transistor | |
| JP5142455B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME | |
| JP4624078B2 (en) | Method for manufacturing liquid crystal display device | |
| JP4683898B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071003 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |