JP2005157760A - 情報処理装置、pcカード制御回路及び制御方法 - Google Patents
情報処理装置、pcカード制御回路及び制御方法 Download PDFInfo
- Publication number
- JP2005157760A JP2005157760A JP2003395715A JP2003395715A JP2005157760A JP 2005157760 A JP2005157760 A JP 2005157760A JP 2003395715 A JP2003395715 A JP 2003395715A JP 2003395715 A JP2003395715 A JP 2003395715A JP 2005157760 A JP2005157760 A JP 2005157760A
- Authority
- JP
- Japan
- Prior art keywords
- card
- mode
- signal
- processing apparatus
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】CFカードの持つアクセスモードを有効に活用し、高速なデータ転送を行うことを可能とする。
【解決手段】アドレスデコーダ50とバススイッチ54との間に制御信号変換部56を設け、アドレスデコーダ50内にnCE−nCS切替回路57を備える。制御信号変換部56は、CPU10からのモード切替え信号58により、アドレスデコーダ50の出力信号のうち、アウトプットイネーブル信号nOE38、ライトイネーブル信号nWE40、レジスタ選択信号nREG42の各信号を所定の信号へ変換してバススイッチ54へ送出する。nCE−nCS切替回路57は、CPU10からのモード切替え信号58により、カードイネーブル信号nCE[2:1]またはチップセレクト信号nCS[1:0]をバススイッチ54へ送出する。前述により、接続されたPCカードがCFカードである場合、TrueIDEモードとして、高速なデータ転送を行うことが可能となる。
【選択図】 図1
【解決手段】アドレスデコーダ50とバススイッチ54との間に制御信号変換部56を設け、アドレスデコーダ50内にnCE−nCS切替回路57を備える。制御信号変換部56は、CPU10からのモード切替え信号58により、アドレスデコーダ50の出力信号のうち、アウトプットイネーブル信号nOE38、ライトイネーブル信号nWE40、レジスタ選択信号nREG42の各信号を所定の信号へ変換してバススイッチ54へ送出する。nCE−nCS切替回路57は、CPU10からのモード切替え信号58により、カードイネーブル信号nCE[2:1]またはチップセレクト信号nCS[1:0]をバススイッチ54へ送出する。前述により、接続されたPCカードがCFカードである場合、TrueIDEモードとして、高速なデータ転送を行うことが可能となる。
【選択図】 図1
Description
本発明は、情報処理装置、PCカード制御回路及び制御方法に係り、特に、PCカード用スロットを持つ情報処理装置、前記スロットに接続されるPCカード制御回路及び制御方法に関する。
図7は従来技術によるPCカード制御回路を備えた情報処理装置のシステム構成例を示すブロック図、図8はPCカード制御回路の内部構成を説明する図、図9はPCカード制御回路内の内部モジュールの構成を説明する図であり、以下、図7〜図9を参照して従来技術による情報処理装置の構成について説明する。図7〜図9において、1は情報処理装置、2はPCカード制御回路、3はPCカードアダプタ、4はコネクタ、5はCF(Compact Flash)カード、10はCPU(Central Processing Unit)、11は主メモリ、12は表示装置、13は入力装置、14は内部バス、15は制御信号群、16は電源、17は抵抗、18は内部モジュール、50はアドレスデコーダ、52、54はバススイッチ回路である。
図7に示す従来技術による情報処理装置は、CPU10と、SDRAM等で構成される主メモリ11と、表示装置12と、入力装置13と、各デバイス、装置間を接続する内部バス14と、PCカードの接続用のコネクタ4を持ち、CPU10からの制御信号群15に基づき、PCカードを制御するPCカード制御回路2とにより構成されている。制御信号群15は、図8に示しているように、2本のカード検出信号nCD[2:1] 20、チップセレクト信号nCS22、リード信号nRD24、バスセレクト信号nBS21、ライト信号nWE26、16ビットのデータ信号DATA[15:0]28、N+1ビットのアドレス信号Address[N:0]30等から構成される。なお、信号名の頭のnはローアクティブであることを示している。
PCカード制御回路2は、図8に示すように、予めPCカード(この場合、CFカード5)内のレジスタやメモリをCPUのメモリマップ上に割付けておき、それらに対応するアドレス信号がCPU10より送出された場合に所望のレジスタやメモリにアクセスされるような専用のインタフェース回路としての内部モジュール18を備えて構成され、また、この専用のインタフェース回路としての内部モジュール18は、図9に示すように、アドレスデコーダ50とバススイッチ回路52、54とを備え構成されている。
前述したように構成される情報処理装置1は、CF(Compact Flash)カード5を使用する場合、専用のアダプタとして構成されるPCカードアダプタ3にCFカード5を装着して、PCカード用スロットとしてのコネクタ4に、CFカードを装着したPCカードアダプタ3を挿入して使用するように構成されている。専用のPCカードアダプタ3に装着されたCFカード5がスロットに挿入されると、図8に示すように、電源16に抵抗17を介して接続されているカード検出信号nCD1及びnCD2がPCカード側のパターンを介してGNDに接続される。CPU10は、カード検出信号nCD1及びnCD2がGNDに接続されたことを検出すると、PCカードが挿入されたと判断し、所定時間経過後に情報処理装置1の本体からPCカード用電源としての電力をPCカード(この場合、CFカード5)に供給する。その後、CPU10は、図8に示す制御信号群15を含む制御信号を使用して、PCカード(この場合、CFカード5)へのアクセスが可能となる。
そして、PCカード制御回路2の内部モジュール18を構成するアドレスデコーダ50は、CPU10からの制御信号群15(アドレス信号30を含む)からメモリマップ上に割付けられたアドレスを基にPCカードを制御するための信号群として、カードイネーブル信号nCE2(32A)、カードイネーブル信号nCE1(34A)、IOライト信号nIOWR(35A)、IOリード信号nIORD(36A)、アウトプットイネーブル信号nOE(38A)、ライトイネーブル信号nWE(40A)、レジスタ選択信号nREG(42A)及びPCカード用アドレス信号(30)等を生成する。また、バススイッチ回路52は、バスセレクト信号nBS21を含む制御信号群15から前記アドレスデコーダ50が生成したバス制御信号53によりPCカード側との接続を制御し、バス制御信号53が有効(ローレベル)になると、情報処理装置1側のデータライン28とPCカード側のデータライン28Aとをバススイッチ回路52を介して接続し、PCカードと情報処理装置1とを接続する。これにより、PCカードへのデータ送出やデータの読出しができるようになる。もう一方のバススイッチ回路54は、CPU10から送出されてくるバス制御信号55によりPCカード側との接続を制御するもので、PCカード検出信号20によりCPU10がPCカードの接続を検出すると、バス制御信号55が有効(ローレベル)になり、前述のPCカード制御信号群を、nCE2(32)、nCE1(34)、nIOWR(35)、nIORD(36)、nOE(38)、nWE(40)、nREG(42)及びPCカード用アドレス信号(30A)としてPCカードへ送出する。
一般に、CFカード5には、メモリモード、I/Oモード及びTrueIDEモードという3つのモードがあるが、前述した従来技術によるシステムは、これらのモードでのアクセス速度にあまり差がないことから他のPCカードとの共用を考慮してCFカードをI/Oモードにより使用するのが一般的であった。ところが、近年PCカードのアクセス速度は、CardBus等の登場により向上してきており、それに伴い、CFカードのTrueIDEモードにもアクセス速度の速い規格が盛り込まれるようになってきている。前述した従来技術は、それにもかかわらず、PCカード用スロットを持つシステムでは依然としてI/Oモードで使用している場合が多く、その高速性が生かされていないという問題点を有している。
本発明の目的は、前述したような従来技術の問題点を解決し、CFカードが接続されたことを検出して、TrueIDEモードの中でも最も高速なアクセスが可能なモードへ自動的に切り替えるインタフェース回路を備えたPCカード用スロットを持つ情報処理装置、前記スロットに接続されるPCカード制御回路及び制御方法を提供することにある。
本発明によれば前記目的は、PCカード用スロットを持つ情報処理装置において、PCカードが前記スロットに挿入されたことを検出する手段と、前記PCカードの属性情報を読み出す手段と、前記属性情報により前記PCカードがPC−ATAカードであるか否かをを判定する手段と、前記判定手段によりPC−ATAカードであると判定された場合、カードの種別及び対応している動作モードに関する情報を読み出す手段と、読み出した情報により接続されたPCカードがCFカードか否かを判定する手段と、前記判定手段によりCFカードが接続されたと判定された場合、CFカードのモードをTrueIDEモードに切り替える処理を行う制御部とを備えることにより達成される。
また、前記目的は、PCカード用スロットを持つ情報処理装置におけるPCカードの制御回路であって、PCカードが接続されたことを検出する手段と、接続されたカードがCFカードか否かを判定する手段と、CFカードが接続されたと判定された場合、そのCFカードが対応しているモードの情報を取得する手段と、CFカードに対する制御信号の一部を変更することによりCFカードのモードをTrueIDEモードに切り替える手段とを備えることにより達成される。
さらに、前記目的は、PCカード用スロットを持つ情報処理装置におけるPCカードの制御方法であって、PCカードが接続されたことを検出し、接続されたカードがCFカードか否かを判定し、CFカードが接続されたと判定された場合、そのCFカードが対応しているモードの情報を取得し、CFカードに対する制御信号の一部を変更することによりCFカードのモードをTrueIDEモードに切り替えることにより達成される。
本発明によれば、PCカードとしてCFカードが接続された場合に、CPUが接続されたCFカードに高速でアクセスすることが可能となり、CFカードの性能を有効に活用することができる。
以下、本発明による情報処理装置、PCカード制御回路及び制御方法の実施形態を図面により詳細に説明する。
図1は本発明の一実施形態によるPCカード制御回路の内部モジュールの構成を示すブロック図、図2は図1における制御信号変換部の構成例を示すブロック図、図3は図1におけるnCE−nCS切替回路の構成例を示すブロック図である。図1〜図3において、56は制御信号変換部、57はnCE−nCS切替回路、59はセレクタ、60はインバータ、62はANDゲート、64、66はORゲートであり他の符号は、図7〜図9の場合と同一である。なお、本発明の実施形態によるPCカード制御回路を備える情報処理装置のシステム構成は、図7により説明した従来技術の場合と同一であってよい。
図1に示す本発明の実施形態によるPCカード制御回路の内部モジュール18は、図9により説明した従来技術による内部モジュールにおけるアドレスデコーダ50とバススイッチ54との間に制御信号変換部56を設けて構成した点、及び、アドレスデコーダ50内にnCE−nCS切替回路57を備えて構成した点で従来技術のものと相違しており、その他の構成は、従来技術のものと同一である。
制御信号変換部56は、CPU10からのモード切替え信号58に基づいて、アドレスデコーダ50の出力信号のうち、アウトプットイネーブル信号nOE38、ライトイネーブル信号nWE40、レジスタ選択信号nREG42の各信号を所定の信号へ変換してバススイッチ54へ送出する働きをする。また、アドレスデコーダ50内に設けたnCE−nCS切替回路57は、CPU10からのモード切替え信号58に基づいて、カードイネーブル信号nCE[2:1]またはチップセレクト信号nCS[1:0]をバススイッチ54へ送出する。モード切替え信号58は、ハイレベルがTrueIDEモードを選択することを指示し、ローレベルがI/Oモードを選択することを指示する。
制御信号変換部56は、ANDゲート62、ORゲート64、66、及び、インバータ60が図2に示すように接続されて構成されている。そして、ANDゲート62の一方の入力にはアウトプットイネーブル信号nOE38が接続され、もう一方の入力にはCPUからのモード切替え信号58がインバータ60により反転されて接続されてされている。ANDゲート62の出力44Aは、バススイッチ回路54の入力の1つに接続されており、モード切替え信号58がローレベルの場合、アウトプットイネーブル信号nOE38=44Aとなり、モード切替え信号58がハイレベルの場合、出力44Aはローレベルに固定される。
ORゲート64の一方の入力にはライトイネーブル信号nWE40が接続されており、もう一方の入力にはCPU10からのモード切替え信号58が接続されている。そして、ORゲート64の出力46Aは、バススイッチ回路54の入力の1つに接続されており、モード切替え信号58がローレベルの場合、ライトイネーブル信号nWE40=46Aとなり、モード切替え信号58がハイレベルの場合、出力46Aは、ハイレベルに固定される。
ORゲート66の一方の入力にはレジスタ選択nREG42が接続されており、もう一方の入力にはCPUからのモード切替え信号58が接続されている。そして、ORゲート66の出力48Aは、バススイッチ回路54の入力の1つに接続されており、モード切替え信号58がローレベルの場合、レジスタ選択信号nREG42=48Aとなり、ハイレベルの場合、出力48Aは、ハイレベルに固定される。
nCE−nCS切替回路57は、符号を付して示していないが、2つのANDゲートと、1つのORゲートと、2つのインバータと、セレクタ59とが、図3に示すように接続されて構成されている。そして、図3に示すnCE−nCS切替回路57は、モード切替え信号58がローレベルの場合、すなわち、I/Oモードのとき、第0ビット位置のアドレス信号A[0]68、第N−3ビット位置のアドレス信号A[N−3]72、第N−2ビット位置のアドレス信号A[N−2]74により、16ビットアクセス時と8ビットアクセス時とのカードイネーブル信号nCE[2:1]を生成してセレクタ59から出力する。また、モード切替え信号58がハイレベルとなって、TrueIDEモードを選択したとき、第4ビット位置のアドレス信号A[4]70によりチップセレクト信号nCS1、nCS0を生成してセレクタ59から出力するように変更される。
図4はTrueIDEモードでのリード動作時の主要な制御信号をI/Oモード時と対比させて示したタイミングチャート、図5はTrueIDEモードでのライト時の主要な制御信号をI/Oモード時と対比させて示したタイミングチャートである。
図4に示すように、I/Oモードでのリード動作時、2つのカードイネーブル信号nCE[2:1]は、16ビットアクセス時と8ビットアクセス時との両方でローレベルにされ、アウトプットイネーブル信号nOEがハイレベルに固定され、レジスタ選択信号nREGがローレベルとされるが、TrueIDEモードでのリード動作時、2つのカードイネーブル信号nCE[2:1]は、チップセレクト信号nCS[1:0]に変更され、2つの信号が同時にローレベルとなることがないように制御され、アウトプットイネーブル信号nOEがローレベルに固定され、レジスタ選択信号nREGがハイレベルに固定される。
また、図5に示すように、I/Oモードでのライト動作時、2つのカードイネーブル信号nCE[2:1]は、16ビットアクセス時と8ビットアクセス時との両方でローレベルにされ、ライトイネーブル信号nWEがハイレベルに固定され、レジスタ選択信号nREGがローレベルとされるが、TrueIDEモードでのライト動作時、2つのカードイネーブル信号nCE[2:1]は、チップセレクト信号nCS[1:0]に変更され、2つの信号が同時にローレベルとなることがないように制御され、ライトイネーブル信号nWEがハイレベルに固定されたままで、レジスタ選択信号nREGがハイレベルに固定される。
前述したように、本発明の実施形態は、制御信号変換回路56において、モード切替え信号58をハイレベルにすることでTrueIDEモード用の制御信号に切り替えることができる。
図6はPCカードとしてCFカードが接続されたことを判別して動作モードを切り替える割込み処理の動作を説明するフローチャートであり、次に、これについて説明する。ここでの処理は、情報処理装置のCPU10が、カード検出信号nCD2及びnCD1がGNDになったことを検出して、カードが接続されたことを検出したときに開始される。
(1)カードが接続されたことを検出すると、まず、接続されたPCカードの属性情報を取得するためにアトリビュートレジスタのCIS情報を読出す(ステップS100)。
(2)ステップS100で読み出したCIS情報により接続されたカードがPC−ATAカード(ディスク接続用のインタフェースを持つカード)であるか否かを判定し、そのカードがPC−ATAカードでなかった場合、ここでの割込み処理を行わずに処理を終了する(ステップS102)。
(3)ステップS102の判定で、そのカードがPC−ATAカードであった場合、ATAコマンドとしてEC(h)をPCカードへ送出し、それに対する応答データとしてカード識別情報を取得する(ステップS104)。
(4)ステップS104で取得したカード識別情報の0ワード目(先頭ワード)の値が848A(h)であるか否かにより、接続されたカードがCFカードであるか否かを判定し、CFカードでなかった場合、ここでの割込み処理を行わずに処理を終了する(ステップS106)。
(5)ステップS106の判定で、接続されたカードがCFカードであった場合、ステップS104で取得したカード識別情報の51、64、66及び67ワード目の値からそのCFカードが対応しているモードの情報を取得する(ステップS108)。
(6)その後、動作モードをTrueIDEモードに切り替える。実際には、前述したモード切替え信号58の極性をハイレベルにし、制御信号変換回路56へ送出する処理を行う(ステップS110)。
前述した処理において、ステップS108で取得したCFカードが対応しているモードに関する情報は、システムが持つ主メモリ11等に記憶され、この情報を基にCPU10は、CFカード5をアクセスする際の制御信号群15を生成する。
前述した本発明の実施形態における処理は、処理プログラムとして構成することができ、この処理プログラムは、HD、DAT、FD、MO、DVD−ROM、CD−ROM等の記録媒体に格納して提供することができ、また、インターネットを含む公衆通信網等の通信回線を介して提供することもできる。
前述した本発明の実施形態によれば、前述の処理により、PCカードとしてCFカードが接続された場合に自動的にTrueIDEモードで、しかも対応可能な最も高速なモードに切り替えることができるため、CPUは、接続されたCFカードに高速でアクセスすることができ、CFカードの性能を有効に活用することができる。
1 情報処理装置
2 PCカード制御回路
3 PCカードアダプタ
4 コネクタ
5 CF(Compact Flash)カード
10 CPU(Central Processing Unit)
11 主メモリ
12 表示装置
13 入力装置
14 内部バス
15 制御信号群
16 電源
17 抵抗
18 内部モジュール
50 アドレスデコーダ
52、54 バススイッチ回路
56 制御信号変換部
57 nCE−nCS切替回路
59 セレクタ
60 インバータ
62 ANDゲート
64、66 ORゲート
2 PCカード制御回路
3 PCカードアダプタ
4 コネクタ
5 CF(Compact Flash)カード
10 CPU(Central Processing Unit)
11 主メモリ
12 表示装置
13 入力装置
14 内部バス
15 制御信号群
16 電源
17 抵抗
18 内部モジュール
50 アドレスデコーダ
52、54 バススイッチ回路
56 制御信号変換部
57 nCE−nCS切替回路
59 セレクタ
60 インバータ
62 ANDゲート
64、66 ORゲート
Claims (6)
- PCカード用スロットを持つ情報処理装置において、接続されたPCカードがCFカードか否かを判定する手段と、前記判定手段によりCFカードが接続されたと判定された場合、CFカードのモードをTrueIDEモードに切り替える処理を行う制御部とを備えることを特徴とする情報処理装置。
- PCカード用スロットを持つ情報処理装置において、PCカードが前記スロットに挿入されたことを検出する手段と、前記PCカードの属性情報を読み出す手段と、前記属性情報により前記PCカードがPC−ATAカードであるか否かをを判定する手段と、前記判定手段によりPC−ATAカードであると判定された場合、カードの種別及び対応している動作モードに関する情報を読み出す手段と、読み出した情報により接続されたPCカードがCFカードか否かを判定する手段と、前記判定手段によりCFカードが接続されたと判定された場合、CFカードのモードをTrueIDEモードに切り替える処理を行う制御部とを備えることを特徴とする情報処理装置。
- PCカード用スロットを持つ情報処理装置におけるPCカードの制御回路であって、前記情報処理装置からのモード切り替え信号によりPCカードに対する制御信号を変更する手段を備えることを特徴とするPCカード制御回路。
- 前記制御信号は、アウトプットイネーブル信号、ライトイネーブル信号、レジスタ選択信号の3つの信号を含み、少なくとも前記3つの信号を所定のレベルに固定することを特徴とする請求項3記載のPCカード制御回路。
- PCカード用スロットを持つ情報処理装置におけるPCカードの制御回路であって、PCカードが接続されたことを検出する手段と、接続されたカードがCFカードか否かを判定する手段と、CFカードが接続されたと判定された場合、そのCFカードが対応しているモードの情報を取得する手段と、CFカードに対する制御信号の一部を変更することによりCFカードのモードをTrueIDEモードに切り替える手段とを備えることを特徴とするPCカード制御回路。
- PCカード用スロットを持つ情報処理装置におけるPCカードの制御方法であって、PCカードが接続されたことを検出し、接続されたカードがCFカードか否かを判定し、CFカードが接続されたと判定された場合、そのCFカードが対応しているモードの情報を取得し、CFカードに対する制御信号の一部を変更することによりCFカードのモードをTrueIDEモードに切り替えることを特徴とするPCカード制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003395715A JP2005157760A (ja) | 2003-11-26 | 2003-11-26 | 情報処理装置、pcカード制御回路及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003395715A JP2005157760A (ja) | 2003-11-26 | 2003-11-26 | 情報処理装置、pcカード制御回路及び制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005157760A true JP2005157760A (ja) | 2005-06-16 |
Family
ID=34721408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003395715A Pending JP2005157760A (ja) | 2003-11-26 | 2003-11-26 | 情報処理装置、pcカード制御回路及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005157760A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007233800A (ja) * | 2006-03-02 | 2007-09-13 | Ricoh Co Ltd | インタフェース回路における転送方式切換回路 |
JP2008217672A (ja) * | 2007-03-07 | 2008-09-18 | Fujitsu Ltd | Cfカードインターフェース回路 |
CN110232042A (zh) * | 2019-06-10 | 2019-09-13 | 深圳市风云实业有限公司 | 信号传输方法、背板的选择器及通信*** |
-
2003
- 2003-11-26 JP JP2003395715A patent/JP2005157760A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007233800A (ja) * | 2006-03-02 | 2007-09-13 | Ricoh Co Ltd | インタフェース回路における転送方式切換回路 |
US7581040B2 (en) | 2006-03-02 | 2009-08-25 | Ricoh Company, Ltd. | Interface circuit, system device using the interface circuit, and data interface method, the interface circuit performing data transfer between a host and a peripheral device |
JP4724573B2 (ja) * | 2006-03-02 | 2011-07-13 | 株式会社リコー | インタフェース回路における転送方式切換回路 |
JP2008217672A (ja) * | 2007-03-07 | 2008-09-18 | Fujitsu Ltd | Cfカードインターフェース回路 |
CN110232042A (zh) * | 2019-06-10 | 2019-09-13 | 深圳市风云实业有限公司 | 信号传输方法、背板的选择器及通信*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101832552B1 (ko) | Dram 당 주소 매김 능력 모드를 위한 방법, 장치 및 시스템 | |
USRE45486E1 (en) | Method for addressing a memory card, a system using a memory card, and a memory card | |
JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
US6742095B2 (en) | Memory access circuit and memory access control circuit | |
US9026746B2 (en) | Signal control device and signal control method | |
JP2000105725A (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
US20080093450A1 (en) | Information processing apparatus | |
US6789136B1 (en) | Efficient method to obtain device addresses from devices on a bus | |
JP2009533763A (ja) | 大蓄積容量を備えるマルチメディアカード | |
US6545942B2 (en) | Semiconductor memory device and information processing unit | |
KR970071302A (ko) | 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법 | |
JP2005157760A (ja) | 情報処理装置、pcカード制御回路及び制御方法 | |
JPH1173764A (ja) | D−ramの種別判定方法 | |
US6301631B1 (en) | Memory mapping method for eliminating dual address cycles in a peripheral component interconnect environment | |
US20040137805A1 (en) | Method and a system for detecting bus width, an electronic device, and a peripheral device | |
KR101109600B1 (ko) | 직접 메모리 접근 제어를 이용한 데이터 전송 방법 및 그장치 | |
JP2004078402A (ja) | データ転送制御装置、電子機器、プログラム及び電子機器の製造方法 | |
US20020188771A1 (en) | Direct memory access controller for carrying out data transfer by determining whether or not burst access can be utilized in an external bus and access control method thereof | |
JP2001243121A (ja) | メモリを搭載したボードにおける回路の不良発見方法 | |
JP2000137644A (ja) | メモリ制御回路 | |
US20020181316A1 (en) | System to set burst mode in a device | |
JP2004102405A (ja) | メモリカードコントローラ | |
US20200104075A1 (en) | Information processing apparatus and control method thereof and program | |
JPH06111561A (ja) | 半導体メモリ装置 | |
JP5166922B2 (ja) | 共有バス制御装置及びその制御方法 |