JP2005136376A - 半導体素子のトランジスタおよびその形成方法 - Google Patents
半導体素子のトランジスタおよびその形成方法 Download PDFInfo
- Publication number
- JP2005136376A JP2005136376A JP2004190757A JP2004190757A JP2005136376A JP 2005136376 A JP2005136376 A JP 2005136376A JP 2004190757 A JP2004190757 A JP 2004190757A JP 2004190757 A JP2004190757 A JP 2004190757A JP 2005136376 A JP2005136376 A JP 2005136376A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- oxide film
- transistor
- film
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 60
- 239000010703 silicon Substances 0.000 claims abstract description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 59
- 238000002955 isolation Methods 0.000 claims abstract description 42
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 99
- 150000004767 nitrides Chemical class 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 125000001475 halogen functional group Chemical group 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 2
- -1 spacer nitride Chemical class 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000007796 conventional method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】チャンネル領域を素子分離膜の上部に突出された活性領域の側壁に形成し、ランディングプラグとのコンタクトを突出した活性領域の長軸方向の側壁まで拡張してショートチャンネル効果を改善し、コンタクト抵抗を減少させることができる半導体素子のトランジスタおよびその形成方法を提供する。
【解決手段】素子分離酸化膜を食刻して突出されたシリコンフィンを形成し、傾斜イオン注入でシリコンフィンの側壁にチャンネル領域を形成したあと上部が平坦化したゲート電極とソース／ドレイン領域を形成する。
【選択図】図２５
【解決手段】素子分離酸化膜を食刻して突出されたシリコンフィンを形成し、傾斜イオン注入でシリコンフィンの側壁にチャンネル領域を形成したあと上部が平坦化したゲート電極とソース／ドレイン領域を形成する。
【選択図】図２５
Description
本発明は、チャンネル領域を素子分離膜の上部に突出された活性領域の側壁に形成し、ランディングプラグとのコンタクトを突出した活性領域の長軸方向の側壁まで拡張してショートチャンネル効果を改善し、コンタクト抵抗を減少させることができる半導体素子のトランジスタおよびその形成方法に関する。
ＤＲＡＭは１つのトランジスタと１つのキャパシタで構成され、前記のトランジスタはデザインルールの減少に伴いセルトランジスタのチャンネル長さが減少することになった。
前記のチャンネル長さの減少によりショートチャンネル効果が増加し、セルトランジスタの特性を変化させることになった。
前記のチャンネル長さの減少によりショートチャンネル効果が増加し、セルトランジスタの特性を変化させることになった。
図１は、従来の技術に係る半導体素子のレイアウト図である。これは、活性領域２００を定義する素子分離領域３００を形成するが、活性領域２００の長軸端部がゲート領域４００と隣接することを示したものである。
図２〜図９は、図１の従来の技術に係る半導体素子のトランジスタ形成方法を示す図である。図２〜図８は、図１のＡ−Ａ切断面に沿って示す断面図である。図９は、図８のＢ−Ｂ切断面に沿って示す断面図である。
図２に示されているように、半導体基板１１にウェル（図示省略）を形成する。次には、半導体基板１１上にパッド酸化膜１３およびパッド窒化膜１５を順次形成する。
次に、素子分離マスク（図示省略）を用いた写真食刻工程で素子分離領域に予定された部分のパッド窒化膜１５、パッド酸化膜１３および所定厚さの半導体基板１１を食刻してトレンチ２１を形成する。
図２〜図９は、図１の従来の技術に係る半導体素子のトランジスタ形成方法を示す図である。図２〜図８は、図１のＡ−Ａ切断面に沿って示す断面図である。図９は、図８のＢ−Ｂ切断面に沿って示す断面図である。
図２に示されているように、半導体基板１１にウェル（図示省略）を形成する。次には、半導体基板１１上にパッド酸化膜１３およびパッド窒化膜１５を順次形成する。
次に、素子分離マスク（図示省略）を用いた写真食刻工程で素子分離領域に予定された部分のパッド窒化膜１５、パッド酸化膜１３および所定厚さの半導体基板１１を食刻してトレンチ２１を形成する。
次には、トレンチ２１の表面にトレンチ熱酸化膜１７を形成してトレンチ２１を含む全体表面の上部にライナー窒化膜１９を形成する。
図３に示されているように、トレンチ２１を埋め込む素子分離用酸化膜を全体表面の上部に形成し、パッド窒化膜１５が露出するまでＣＭＰ方法で平坦化食刻して素子分離膜２３を形成する。
図４に示されているように、素子分離膜２３により露出したパッド窒化膜１５およびライナー窒化膜１９を、好ましくは湿式食刻工程で除去する。このとき、前記の湿式食刻工程はリン酸溶液を用いて行う。
次には、半導体基板１１にウェルおよびチャンネル形成用イオン注入工程を行う。
図５に示されているように、パッド酸化膜１３を湿式方法で除去して露出した半導体基板１１の表面の活性領域にゲート酸化膜２５を形成する。
ゲート酸化膜２５上にゲート電極用ポリシリコン層２７、ＷＮ層を含む障壁金属層２９、タングステン層を含む金属層３１および窒化膜からなるハードマスク層３３を順次形成する。
図６に示されているように、ゲート電極マスク（図示省略）を用いた写真食刻工程でハードマスク層３３、金属層３１、障壁金属層２９およびゲート電極用ポリシリコン層２７を順次食刻してゲート電極を形成する。
次には、ゲート電極用ポリシリコン層２７の側壁にのみ選択的に酸化膜３５を形成する。
図３に示されているように、トレンチ２１を埋め込む素子分離用酸化膜を全体表面の上部に形成し、パッド窒化膜１５が露出するまでＣＭＰ方法で平坦化食刻して素子分離膜２３を形成する。
図４に示されているように、素子分離膜２３により露出したパッド窒化膜１５およびライナー窒化膜１９を、好ましくは湿式食刻工程で除去する。このとき、前記の湿式食刻工程はリン酸溶液を用いて行う。
次には、半導体基板１１にウェルおよびチャンネル形成用イオン注入工程を行う。
図５に示されているように、パッド酸化膜１３を湿式方法で除去して露出した半導体基板１１の表面の活性領域にゲート酸化膜２５を形成する。
ゲート酸化膜２５上にゲート電極用ポリシリコン層２７、ＷＮ層を含む障壁金属層２９、タングステン層を含む金属層３１および窒化膜からなるハードマスク層３３を順次形成する。
図６に示されているように、ゲート電極マスク（図示省略）を用いた写真食刻工程でハードマスク層３３、金属層３１、障壁金属層２９およびゲート電極用ポリシリコン層２７を順次食刻してゲート電極を形成する。
次には、ゲート電極用ポリシリコン層２７の側壁にのみ選択的に酸化膜３５を形成する。
次に、前記のゲート電極を含む全体表面の上部に窒化膜３７を一定の厚さに形成した後、全体表面の上部に平坦化した下部絶縁層３９を形成する。このとき、下部絶縁層３９はＢＰＳＧ（Boron Phosphorus Silicate Glass）のように流動性に優れた絶縁酸化物質で形成する。
窒化膜３７を食刻障壁にＣＭＰ工程を行って窒化膜３７が露出するよう下部絶縁層３９を平坦化食刻する。
図７に示されているように、ランディングプラグコンタクトマスク（図示省略）を用いた写真食刻工程で下部絶縁層３９および窒化膜３７を異方性食刻することにより、窒化膜スペーサと自己整合的なランディングプラグコンタクトホール４１を形成する。
次に、ランディングプラグコンタクトホール４１により露出した半導体基板にＬＤＤイオン注入工程とハローイオン注入工程を行ってソース／ドレイン領域４４を形成する。
図８および図９に示されているように、ランディングプラグコンタクトホール４１を埋め込むランディングプラグ用ポリシリコン層（図示省略）を全体表面の上部に形成し、ハードマスク層３３が露出するよう平坦化食刻してランディングプラグコンタクトホール４１を埋め込むランディングプラグ４３を形成する。
窒化膜３７を食刻障壁にＣＭＰ工程を行って窒化膜３７が露出するよう下部絶縁層３９を平坦化食刻する。
図７に示されているように、ランディングプラグコンタクトマスク（図示省略）を用いた写真食刻工程で下部絶縁層３９および窒化膜３７を異方性食刻することにより、窒化膜スペーサと自己整合的なランディングプラグコンタクトホール４１を形成する。
次に、ランディングプラグコンタクトホール４１により露出した半導体基板にＬＤＤイオン注入工程とハローイオン注入工程を行ってソース／ドレイン領域４４を形成する。
図８および図９に示されているように、ランディングプラグコンタクトホール４１を埋め込むランディングプラグ用ポリシリコン層（図示省略）を全体表面の上部に形成し、ハードマスク層３３が露出するよう平坦化食刻してランディングプラグコンタクトホール４１を埋め込むランディングプラグ４３を形成する。
前述の従来の技術に係る半導体素子の形成方法では、デザインルールの減少に伴いチャンネル長さが減少することになり、ショートチャンネル効果が発生することになる。このような問題点を改善するためチャンネルの不純物濃度を増加させる方法が提案されたが、不純物の濃度を増加させる方法は電界を増加させて結果的に漏洩電流を増加させ、ＤＲＡＭのリフレッシュタイム特性を悪化させるという問題点がある。
さらに、デザインルールの減少に伴うチャンネル幅の減少は電流駆動力を低下させる。デザインルールの減少に伴い、セルトランジスタのソース／ドレイン電極であるランディングプラグと基板表面の接続面積が減少することになるので、コンタクト抵抗が増加して駆動電流をさらに減少させることになる。
さらに、デザインルールの減少に伴うチャンネル幅の減少は電流駆動力を低下させる。デザインルールの減少に伴い、セルトランジスタのソース／ドレイン電極であるランディングプラグと基板表面の接続面積が減少することになるので、コンタクト抵抗が増加して駆動電流をさらに減少させることになる。
図１０は、他の従来の技術に係る半導体素子のレイアウト図である。これはＳＯＩ（Silicon On Insulator）基板に形成したフィン型電界効果トランジスタを示したものである。
図１０に示されているように、ソース／ドレイン領域５００の間を連結するシリコンフィン領域６００がチャンネルに用いられ、シリコンフィン領域６００の上部にゲート電極領域７００が備えられている。
図１０に示されているように、ソース／ドレイン領域５００の間を連結するシリコンフィン領域６００がチャンネルに用いられ、シリコンフィン領域６００の上部にゲート電極領域７００が備えられている。
図１１〜図１６は、図１０の従来の技術に係る半導体素子のトランジスタ形成方法を示す図である。図１１〜図１５は、図１０のＡ−Ａ切断面に沿って示す断面図である。図１６は、図１５のＢ−Ｂ切断面に沿って示す断面図である。
図１１に示されているように、半導体基板５１上に埋込み酸化膜５３およびシリコンボディ５５が積層されているＳＯＩウェーハ上に第１の窒化膜（図示省略）および第１の酸化膜（図示省略）を順次形成した後、前記第１の酸化膜および第１の窒化膜をパターニングして第１の酸化膜パターン５９および第１の窒化膜パターン５７を形成する。
図１２に示されているように、第１の酸化膜パターン５９をマスクとしてシリコンボディ５５を食刻してシリコンフィン（Ｓｉ−ｆｉｎ）６１を形成する。シリコンフィン６１は、トランジスタのチャンネルの役割を果たす。
図１３に示されているように、全体表面の上部にポリシリコン層６３と第２の酸化膜６５を順次形成する。ここで、ポリシリコン層６３はトランジスタのソース／ドレイン接合領域に用いられる。
図１４に示されているように、第２の酸化膜６５およびポリシリコン層６３の積層構造をパターニングしてゲート領域を定義する溝６９を形成する。
図１１に示されているように、半導体基板５１上に埋込み酸化膜５３およびシリコンボディ５５が積層されているＳＯＩウェーハ上に第１の窒化膜（図示省略）および第１の酸化膜（図示省略）を順次形成した後、前記第１の酸化膜および第１の窒化膜をパターニングして第１の酸化膜パターン５９および第１の窒化膜パターン５７を形成する。
図１２に示されているように、第１の酸化膜パターン５９をマスクとしてシリコンボディ５５を食刻してシリコンフィン（Ｓｉ−ｆｉｎ）６１を形成する。シリコンフィン６１は、トランジスタのチャンネルの役割を果たす。
図１３に示されているように、全体表面の上部にポリシリコン層６３と第２の酸化膜６５を順次形成する。ここで、ポリシリコン層６３はトランジスタのソース／ドレイン接合領域に用いられる。
図１４に示されているように、第２の酸化膜６５およびポリシリコン層６３の積層構造をパターニングしてゲート領域を定義する溝６９を形成する。
次には、全体表面の上部に第３の酸化膜（図示省略）を蒸着し、異方性食刻して溝６９の側壁に酸化膜スペーサ６７を形成する。前記の異方性食刻工程は過度食刻工程で、酸化膜スペーサ６７により露出した第１の酸化膜５９および第１の窒化膜５７を食刻してシリコンフィン６１を露出させると共に所定厚さの埋込み酸化膜５３を食刻する。
図１５および図１６に示されているように、前記露出したシリコンフィン６１上にゲート酸化膜７１を形成したあと溝６９を埋め込むゲート電極７３を多結晶ＳｉＧｅに形成する。
前述の他の従来の技術に係る半導体素子の形成方法ではショートチャンネル効果を減少させることはできるが、ＳＯＩウェーハを用いることによりウェーハ費用が増加し、素子のリフレッシュ特性が減少して素子の特性が劣化するという問題点がある。
図１５および図１６に示されているように、前記露出したシリコンフィン６１上にゲート酸化膜７１を形成したあと溝６９を埋め込むゲート電極７３を多結晶ＳｉＧｅに形成する。
前述の他の従来の技術に係る半導体素子の形成方法ではショートチャンネル効果を減少させることはできるが、ＳＯＩウェーハを用いることによりウェーハ費用が増加し、素子のリフレッシュ特性が減少して素子の特性が劣化するという問題点がある。
本発明は、単結晶シリコン基板を用いながらもショートチャンネル効果特性を改善して電流駆動力を増加させることができ、素子のリフレッシュ特性を向上させることができる半導体素子のトランジスタおよびその形成方法を提供することに目的がある。
本発明に係る半導体素子のトランジスタ形成方法は、（ａ）パッド酸化膜とパッド窒化膜の積層構造を有する半導体基板をパターニングしてＩ型活性領域を定義するトレンチ型素子分離膜を形成する段階と、（ｂ）前記素子分離膜を所定の厚さに食刻して前記素子分離膜の上部に突出されるシリコンフィンを形成する段階と、（ｃ）前記シリコンフィンの側壁に不純物を傾斜イオン注入してチャンネル領域を形成する段階と、（ｄ）前記シリコンフィンの側壁にゲート酸化膜を形成する段階と、（ｅ）全体表面の上部に平坦化したゲート電極用導電層を形成する段階と、（ｆ）前記ゲート電極用導電層および前記パッド窒化膜をパターニングしてゲート電極を形成する段階と、（ｇ）ランディングプラグコンタクトホールを備えた下部絶縁層を形成する段階と、（ｈ）イオン注入工程を行って前記ランディングプラグコンタクトホールの底部に不純物注入領域を形成する段階と、（ｉ）前記ランディングプラグコンタクトホールを介して露出したパッド酸化膜を食刻してシリコンフィンを露出させる段階、および（ｊ）前記ランディングプラグコンタクトホールを埋め込むランディングプラグを形成する段階を含むことを特徴とする。
本発明に係る半導体素子のトランジスタはトレンチ型素子分離膜により定義され、前記トレンチ型素子分離膜の上部に突出されるシリコンフィンを含むＩ型活性領域と、前記シリコンフィンの側壁に備えられたゲート酸化膜と、前記Ｉ型活性領域と垂直の方向に延びられその上部が平坦なゲート電極と、前記シリコンフィンの上部面とゲート電極の下部面との界面に備えられたパッド絶縁膜と、前記ゲート電極の間のシリコンフィンおよび前記シリコンフィンの端部の側壁に備えられたソース／ドレイン領域、および前記ゲート電極の下部のシリコンフィンの側壁に備えられるチャンネル領域を含むことを特徴とする。
本発明に係る半導体素子のトランジスタおよびその形成方法は、チャンネル領域を素子分離膜の上部に突出された活性領域の側壁に形成し、ランディングプラグとのコンタクトを突出した活性領域の長軸方向の側壁まで拡張してショートチャンネル効果を改善し、コンタクト抵抗を減少させることができるという効果がある。
以下、本発明に係る半導体素子のトランジスタおよびその形成方法の一実施形態を図面を参考にして詳しく説明する。
図１７は、本発明の実施の形態に係る半導体素子のレイアウト図である。
図１７に示されているように、前記の半導体素子はソース／ドレイン接合領域からなるコンタクト領域１１００を含む活性領域８００を定義する素子分離領域９００を含み、活性領域８００の長軸端部はゲート領域１０００と接触しないよう備えられている。このとき、活性領域８００が隣接するゲート電極と接触しないよう離隔させたのは、ゲート領域１０００に形成されるゲート電極とシリコンフィン形態の突出された活性領域８００の接触による短絡が発生することを防止するためである。
図１７は、本発明の実施の形態に係る半導体素子のレイアウト図である。
図１７に示されているように、前記の半導体素子はソース／ドレイン接合領域からなるコンタクト領域１１００を含む活性領域８００を定義する素子分離領域９００を含み、活性領域８００の長軸端部はゲート領域１０００と接触しないよう備えられている。このとき、活性領域８００が隣接するゲート電極と接触しないよう離隔させたのは、ゲート領域１０００に形成されるゲート電極とシリコンフィン形態の突出された活性領域８００の接触による短絡が発生することを防止するためである。
さらに、ランディングプラグが活性領域８００の突出された側壁と接触することになり、接触面積の増加によりコンタクト特性を向上させることができる。
図１８は、本発明の実施の形態に基づき形成された半導体素子のトランジスタを示す斜視図であり、図１７の斜線部ａを示したものである。
図１８には半導体基板８１に形成された活性領域のシリコンフィン８２、チャンネル領域９７、ソース／ドレイン領域１２３、パッド絶縁膜８３、８５およびゲート電極１１０だけが示されている。
図１８の半導体素子は、半導体基板８１と半導体基板上に備えられた活性領域のシリコンフィン８２を含む。Ｉ型のシリコンフィン８２は半導体基板８１の上部に突出されており、長軸の長手方向に隣接するゲート電極１１０と一定の間隔で離隔されている。シリコンフィン８２の側壁には傾斜イオン注入工程で形成されたチャンネル領域９７が位置する。チャンネル領域９７の表面、すなわちシリコンフィン８２の側壁にゲート酸化膜（図示省略）が備えられている。シリコンフィン８２の上部面とゲート電極１１０との界面には、パッド絶縁膜のパッド酸化膜８３とパッド窒化膜８５が積層されてシリコンフィン８２の上部面がチャンネル領域に機能することを防止する。
図１８は、本発明の実施の形態に基づき形成された半導体素子のトランジスタを示す斜視図であり、図１７の斜線部ａを示したものである。
図１８には半導体基板８１に形成された活性領域のシリコンフィン８２、チャンネル領域９７、ソース／ドレイン領域１２３、パッド絶縁膜８３、８５およびゲート電極１１０だけが示されている。
図１８の半導体素子は、半導体基板８１と半導体基板上に備えられた活性領域のシリコンフィン８２を含む。Ｉ型のシリコンフィン８２は半導体基板８１の上部に突出されており、長軸の長手方向に隣接するゲート電極１１０と一定の間隔で離隔されている。シリコンフィン８２の側壁には傾斜イオン注入工程で形成されたチャンネル領域９７が位置する。チャンネル領域９７の表面、すなわちシリコンフィン８２の側壁にゲート酸化膜（図示省略）が備えられている。シリコンフィン８２の上部面とゲート電極１１０との界面には、パッド絶縁膜のパッド酸化膜８３とパッド窒化膜８５が積層されてシリコンフィン８２の上部面がチャンネル領域に機能することを防止する。
平坦化した上部面を有するゲート電極１１０は、シリコンフィン８２と垂直の方向に延びられてシリコンフィン８２の上側および側壁と接触することになる。このとき、チャンネル領域９７の幅はシリコンフィン８２の高さの２倍となる。
図１９〜図２６は、本発明の実施の形態に係る半導体素子のトランジスタ形成方法を示す図である。図１９〜図２５は、図１７のＡ−Ａ切断面に沿った断面図である。図２６は、図２５のＢ−Ｂ切断面に沿った断面図である。
図１９に示されているように、半導体基板８１にウェル（図示省略）を形成する。次には、半導体基板８１上にパッド酸化膜８３およびパッド窒化膜８５の積層構造でなるパッド絶縁膜を形成する。
図１９〜図２６は、本発明の実施の形態に係る半導体素子のトランジスタ形成方法を示す図である。図１９〜図２５は、図１７のＡ−Ａ切断面に沿った断面図である。図２６は、図２５のＢ−Ｂ切断面に沿った断面図である。
図１９に示されているように、半導体基板８１にウェル（図示省略）を形成する。次には、半導体基板８１上にパッド酸化膜８３およびパッド窒化膜８５の積層構造でなるパッド絶縁膜を形成する。
次に、後続工程で形成されるゲート電極と隣接しないよう活性領域を定義する露光マスク（図示省略）を用いた露光および現像工程を行い、Ｉ型活性領域を定義するフォトレジストパターン（図示省略）を形成した後、前記のフォトレジストパターンを食刻マスクとしてパッド窒化膜８５、パッド酸化膜８３および所定厚さの半導体基板８１を食刻して素子分離用トレンチ８７を形成する。前記の露光マスクは、たとえば最小の大きさのラインパターンの幅がＦの場合、活性領域の長軸の長さを５Ｆより短く定義する露光マスクである。パッド酸化膜８３は５０〜２００Åの厚さに形成し、パッド窒化膜８５は１００〜４００Åの厚さに形成するのが好ましい。
ここで、後続工程で形成されるゲート電極とその長軸の端部が所定距離離隔するようＩ型活性領域を形成する方法として、別途の前記の素子分離マスクを用いる方法以外に図２７〜図２８の工程、または図２９の工程のような方法で形成することもできる。
ここで、後続工程で形成されるゲート電極とその長軸の端部が所定距離離隔するようＩ型活性領域を形成する方法として、別途の前記の素子分離マスクを用いる方法以外に図２７〜図２８の工程、または図２９の工程のような方法で形成することもできる。
図２７および図２８は、従来の技術の活性領域の長軸の長さより小さい長軸を有する、本発明に係る活性領域を形成する方法の１つの実施の形態を示す断面図および平面図である。
図２７および図２８に示されているように、半導体基板８１の上部にパッド酸化膜８３およびパッド窒化膜８５と活性領域決定用ＣＶＤ酸化膜（図示省略）を積層する。
通常の素子分離マスクを用いた写真食刻工程で、前記の活性領域決定用ＣＶＤ酸化膜をパターニングしてＣＶＤ酸化膜パターン１３１を形成した後、ＣＶＤ酸化膜１３１の表面を湿式食刻する。
このとき、最初にＷ１の幅とＬ１の長さに形成された前記の活性領域決定用ＣＶＤ酸化膜１３１の構造がＷ２の幅とＬ２の長さ構造に形成される。したがって、前記の湿式食刻工程時に湿式食刻された領域１３３ほど活性領域の長軸端部と隣接するゲート電極（図示省略）が離隔される。
図２７および図２８に示されているように、半導体基板８１の上部にパッド酸化膜８３およびパッド窒化膜８５と活性領域決定用ＣＶＤ酸化膜（図示省略）を積層する。
通常の素子分離マスクを用いた写真食刻工程で、前記の活性領域決定用ＣＶＤ酸化膜をパターニングしてＣＶＤ酸化膜パターン１３１を形成した後、ＣＶＤ酸化膜１３１の表面を湿式食刻する。
このとき、最初にＷ１の幅とＬ１の長さに形成された前記の活性領域決定用ＣＶＤ酸化膜１３１の構造がＷ２の幅とＬ２の長さ構造に形成される。したがって、前記の湿式食刻工程時に湿式食刻された領域１３３ほど活性領域の長軸端部と隣接するゲート電極（図示省略）が離隔される。
後続工程として、湿式食刻された活性領域決定用ＣＶＤ酸化膜１３１を食刻マスクとして半導体基板８１を食刻して図１９のトレンチ８７を形成する。
図２９は、図１９乃至従来の技術の活性領域の長軸の長さより小さい長軸を有する、本発明に係る活性領域を形成する方法の他の実施の形態を示す断面図および平面図である。
図２９に示されているように、半導体基板８１上にパッド酸化膜８３およびパッド窒化膜（図示省略）を蒸着し、通常の素子分離マスクを用いた写真食刻工程でパッド窒化膜パターン８５を形成する。
次には、パッド窒化膜８５パターンの表面を湿式方法で食刻し、これを食刻マスクとして半導体基板８１を食刻して図１９のトレンチ８７を形成する。
このとき、湿式食刻工程時に湿式食刻された領域８６ほど活性領域の長軸端部と隣接するゲート電極（図示省略）が離隔される。
再び図１９を参照すれば、トレンチ８７の表面にトレンチ熱酸化膜８９を形成し、トレンチ８７を含む全体表面の上部にライナー窒化膜９１を形成する。活性領域の４つの側面は、トレンチ熱酸化膜８９およびライナー窒化膜９１により取り囲まれることになる。
図２０に示されているように、トレンチ８７を埋め込む素子分離用酸化膜（図示省略）を全体表面の上部に形成し、パッド窒化膜８５が露出するまで平坦化食刻して素子分離膜９３を形成する。前記の平坦化食刻工程は、化学機械研磨（chemical mechanical polishing）方法であるのが好ましい。
図２９は、図１９乃至従来の技術の活性領域の長軸の長さより小さい長軸を有する、本発明に係る活性領域を形成する方法の他の実施の形態を示す断面図および平面図である。
図２９に示されているように、半導体基板８１上にパッド酸化膜８３およびパッド窒化膜（図示省略）を蒸着し、通常の素子分離マスクを用いた写真食刻工程でパッド窒化膜パターン８５を形成する。
次には、パッド窒化膜８５パターンの表面を湿式方法で食刻し、これを食刻マスクとして半導体基板８１を食刻して図１９のトレンチ８７を形成する。
このとき、湿式食刻工程時に湿式食刻された領域８６ほど活性領域の長軸端部と隣接するゲート電極（図示省略）が離隔される。
再び図１９を参照すれば、トレンチ８７の表面にトレンチ熱酸化膜８９を形成し、トレンチ８７を含む全体表面の上部にライナー窒化膜９１を形成する。活性領域の４つの側面は、トレンチ熱酸化膜８９およびライナー窒化膜９１により取り囲まれることになる。
図２０に示されているように、トレンチ８７を埋め込む素子分離用酸化膜（図示省略）を全体表面の上部に形成し、パッド窒化膜８５が露出するまで平坦化食刻して素子分離膜９３を形成する。前記の平坦化食刻工程は、化学機械研磨（chemical mechanical polishing）方法であるのが好ましい。
図２１に示されているように、素子分離膜９３を所定の厚さに食刻して活性領域を素子分離膜９３の上部に突出させる。以下で、前記活性領域の突出された部分をシリコンフィン８２という。前記の食刻工程によりシリコンフィン８２の４つの側壁に形成されたライナー窒化膜９１が露出する。
次には、シリコンフィン８２の４つの側壁に不純物９５を傾斜イオン注入してチャンネル領域（図１８の「９７」）を形成する。ここで、前記の傾斜イオン注入工程は１０Ｅ１６〜１０Ｅ１９／ｃｍ3の濃度で行うのが好ましい。
図２２に示されているように、シリコンフィン８２の４つの側壁上のライナー窒化膜９１およびトレンチ熱酸化膜８９を除去する。
次には、ライナー窒化膜９１およびトレンチ熱酸化膜８９が除去されて露出したシリコンフィン８２の４つの側壁にゲート酸化膜９９を形成する。
次には、シリコンフィン８２の４つの側壁に不純物９５を傾斜イオン注入してチャンネル領域（図１８の「９７」）を形成する。ここで、前記の傾斜イオン注入工程は１０Ｅ１６〜１０Ｅ１９／ｃｍ3の濃度で行うのが好ましい。
図２２に示されているように、シリコンフィン８２の４つの側壁上のライナー窒化膜９１およびトレンチ熱酸化膜８９を除去する。
次には、ライナー窒化膜９１およびトレンチ熱酸化膜８９が除去されて露出したシリコンフィン８２の４つの側壁にゲート酸化膜９９を形成する。
次に、全体表面の上部にトレンチ８７を埋め込む平坦化したゲート電極用ポリシリコン層１０１を形成する。シリコンフィン８２は、ゲート電極用ポリシリコン層１０１により側壁および上部が取り囲まれた形態となる。次には、ゲート電極用ポリシリコン層１０１の上部に障壁金属層１０３、金属層１０５、ハードマスク窒化膜１０７およびハードマスク酸化膜１０９を順次形成する。
図２３に示されているように、ゲート電極マスク（図示省略）を用いた写真食刻工程でハードマスク酸化膜１０９、ハードマスク窒化膜１０７、金属層１０５、障壁金属層１０３、ゲート電極用ポリシリコン層１０１およびパッド窒化膜パターン８５を順次食刻してシリコンフィン８２の長軸方向と垂直のゲート電極（図１８の「１１０」）を形成する。このとき、活性領域の上部のゲート電極１１０はパッド窒化膜パターン８５、ゲート電極用ポリシリコン層１０１、障壁金属層１０３、金属層１０５およびハードマスク窒化膜１０７およびハードマスク酸化膜１０９の積層構造でなり、素子分離膜９３上のゲート電極１１０はゲート電極用ポリシリコン層１０１、障壁金属層１０３、金属層１０５およびハードマスク窒化膜１０７およびハードマスク酸化膜１０９の積層構造でなる。
図２３に示されているように、ゲート電極マスク（図示省略）を用いた写真食刻工程でハードマスク酸化膜１０９、ハードマスク窒化膜１０７、金属層１０５、障壁金属層１０３、ゲート電極用ポリシリコン層１０１およびパッド窒化膜パターン８５を順次食刻してシリコンフィン８２の長軸方向と垂直のゲート電極（図１８の「１１０」）を形成する。このとき、活性領域の上部のゲート電極１１０はパッド窒化膜パターン８５、ゲート電極用ポリシリコン層１０１、障壁金属層１０３、金属層１０５およびハードマスク窒化膜１０７およびハードマスク酸化膜１０９の積層構造でなり、素子分離膜９３上のゲート電極１１０はゲート電極用ポリシリコン層１０１、障壁金属層１０３、金属層１０５およびハードマスク窒化膜１０７およびハードマスク酸化膜１０９の積層構造でなる。
次には、ゲート電極用ポリシリコン層１０１の表面に酸化膜１１１を形成した後、ゲート電極１１０を含む全体表面の上部に窒化膜１１３を一定の厚さに形成する。
次に、全体表面の上部にＢＰＳＧのように流動性に優れた物質で絶縁膜（図示省略）を形成した後、窒化膜１１３が露出するまで平坦化食刻して下部絶縁膜１１５を形成する。
図２４に示されているように、ランディングプラグコンタクトマスク（図示省略）を用いた写真食刻工程で下部絶縁層１１５および窒化膜１１３を異方性食刻することにより、パッド酸化膜８３を露出させる自己整合的なランディングプラグコンタクトホール１１７を形成する。前記の異方性食刻工程は、ハードマスク酸化膜１０９およびゲート酸化膜９９表面の窒化膜１１３が全て除去されるよう過度食刻工程で行う。前記の異方性食刻工程によりゲート電極の側壁にはスペーサが形成される。
次に、ランディングプラグコンタクトホール１１７の底部にＬＤＤ不純物およびハロー不純物をイオン注入する。このとき、ハロー不純物のイオン注入工程は行わないこともある。
次に、全体表面の上部にＢＰＳＧのように流動性に優れた物質で絶縁膜（図示省略）を形成した後、窒化膜１１３が露出するまで平坦化食刻して下部絶縁膜１１５を形成する。
図２４に示されているように、ランディングプラグコンタクトマスク（図示省略）を用いた写真食刻工程で下部絶縁層１１５および窒化膜１１３を異方性食刻することにより、パッド酸化膜８３を露出させる自己整合的なランディングプラグコンタクトホール１１７を形成する。前記の異方性食刻工程は、ハードマスク酸化膜１０９およびゲート酸化膜９９表面の窒化膜１１３が全て除去されるよう過度食刻工程で行う。前記の異方性食刻工程によりゲート電極の側壁にはスペーサが形成される。
次に、ランディングプラグコンタクトホール１１７の底部にＬＤＤ不純物およびハロー不純物をイオン注入する。このとき、ハロー不純物のイオン注入工程は行わないこともある。
図２５に示されているように、窒化膜１１３スペーサの間に露出する半導体基板８１表面の上部のパッド酸化膜８３とパッド酸化膜８３の側壁のゲート酸化膜９９を湿式食刻工程で除去する。
次には、ランディングプラグコンタクトホール１１７を埋め込むランディングプラグ用ポリシリコン層（図示省略）を全体表面の上部に形成し、ハードマスク窒化膜１０７が露出するよう平坦化食刻してランディングプラグ１２１を形成する。前記の平坦化食刻工程は、ＣＭＰ工程またはエッチバック工程で行うのが好ましい。
ランディングプラグ１２１に含まれた不純物がシリコンフィン８２に拡散されてソース／ドレイン領域１２３が形成される。
図２５の半導体素子のトランジスタは、トレンチ型素子分離膜９３により定義され、トレンチ型素子分離膜９３の上部に突出されるシリコンフィン８２を含むＩ型活性領域を含む。シリコンフィン８２の側壁にはゲート酸化膜９９が形成されており、シリコンフィン８２の上部面とゲート電極の下部面の界面にはパッド酸化膜８３およびパッド窒化膜８５の積層構造でなるパッド絶縁膜が備えられている。さらに、ゲート電極はＩ型活性領域と垂直の方向に延びられてその上部が平坦化されている。前記ゲート電極の間のシリコンフィン８２および前記シリコンフィンの端部の側壁にはソース／ドレイン領域１２３が備えられており、チャンネル領域は前記ゲート電極の下部のシリコンフィン８２の側壁に備えられている。
次には、ランディングプラグコンタクトホール１１７を埋め込むランディングプラグ用ポリシリコン層（図示省略）を全体表面の上部に形成し、ハードマスク窒化膜１０７が露出するよう平坦化食刻してランディングプラグ１２１を形成する。前記の平坦化食刻工程は、ＣＭＰ工程またはエッチバック工程で行うのが好ましい。
ランディングプラグ１２１に含まれた不純物がシリコンフィン８２に拡散されてソース／ドレイン領域１２３が形成される。
図２５の半導体素子のトランジスタは、トレンチ型素子分離膜９３により定義され、トレンチ型素子分離膜９３の上部に突出されるシリコンフィン８２を含むＩ型活性領域を含む。シリコンフィン８２の側壁にはゲート酸化膜９９が形成されており、シリコンフィン８２の上部面とゲート電極の下部面の界面にはパッド酸化膜８３およびパッド窒化膜８５の積層構造でなるパッド絶縁膜が備えられている。さらに、ゲート電極はＩ型活性領域と垂直の方向に延びられてその上部が平坦化されている。前記ゲート電極の間のシリコンフィン８２および前記シリコンフィンの端部の側壁にはソース／ドレイン領域１２３が備えられており、チャンネル領域は前記ゲート電極の下部のシリコンフィン８２の側壁に備えられている。
図２６は、図２５のＢ−Ｂ切断面に沿った断面図である。
図２６に示されているように、本発明に係る半導体素子のトランジスタのチャンネル幅は、素子分離膜９３の上部に突出されたシリコンフィン８２の高さ（ｈ）の２倍（２ｈ）となり、活性領域の短縮長さがチャンネル幅になる従来のトランジスタよりチャンネル幅が大きくなり、電流駆動力が増加してショートチャンネル効果を防止することができる。
図２６に示されているように、本発明に係る半導体素子のトランジスタのチャンネル幅は、素子分離膜９３の上部に突出されたシリコンフィン８２の高さ（ｈ）の２倍（２ｈ）となり、活性領域の短縮長さがチャンネル幅になる従来のトランジスタよりチャンネル幅が大きくなり、電流駆動力が増加してショートチャンネル効果を防止することができる。
８１ 半導体基板
８２ シリコンフィン
８３、８５ パッド絶縁膜
８６、１３３ 湿式食刻された領域
８７ 素子分離用トレンチ
８９ トレンチ熱酸化膜
９１ ライナー窒化膜
９３ 素子分離膜
９５ 不純物
９７ チャンネル領域
９９ ゲート酸化膜
１０１ ゲート電極用ポリシリコン層
１０３ 障壁金属層
１０５ 金属層
１０７ ハードマスク窒化膜
１０９ ハードマスク酸化膜
１１０ ゲート電極
１１１ 酸化膜
１１３ 窒化膜
１１５ 下部絶縁層
１１７ ランディングプラグコンタクトホール
１２１ ランディングプラグ
１２３ ソース／ドレイン領域
１３１ ＣＶＤ酸化膜パターン
８００ 活性領域
９００ 素子分離領域
１０００ ゲート領域
１１００ コンタクト領域
８２ シリコンフィン
８３、８５ パッド絶縁膜
８６、１３３ 湿式食刻された領域
８７ 素子分離用トレンチ
８９ トレンチ熱酸化膜
９１ ライナー窒化膜
９３ 素子分離膜
９５ 不純物
９７ チャンネル領域
９９ ゲート酸化膜
１０１ ゲート電極用ポリシリコン層
１０３ 障壁金属層
１０５ 金属層
１０７ ハードマスク窒化膜
１０９ ハードマスク酸化膜
１１０ ゲート電極
１１１ 酸化膜
１１３ 窒化膜
１１５ 下部絶縁層
１１７ ランディングプラグコンタクトホール
１２１ ランディングプラグ
１２３ ソース／ドレイン領域
１３１ ＣＶＤ酸化膜パターン
８００ 活性領域
９００ 素子分離領域
１０００ ゲート領域
１１００ コンタクト領域
Claims (21)
- （ａ）パッド酸化膜とパッド窒化膜の積層構造を有する半導体基板をパターニングしてＩ型活性領域を定義するトレンチ型素子分離膜を形成する段階、
（ｂ）前記素子分離膜を所定の厚さに食刻して前記素子分離膜の上部に突出されるシリコンフィンを形成する段階、
（ｃ）前記シリコンフィンの側壁に不純物を傾斜イオン注入してチャンネル領域を形成する段階、
（ｄ）前記シリコンフィンの側壁にゲート酸化膜を形成する段階、
（ｅ）全体表面の上部に平坦化したゲート電極用導電層を形成する段階、
（ｆ）前記ゲート電極用導電層および前記パッド窒化膜をパターニングしてゲート電極を形成する段階、
（ｇ）ランディングプラグコンタクトホールを備えた下部絶縁層を形成する段階、
（ｈ）イオン注入工程を行って前記ランディングプラグコンタクトホールの底部に不純物注入領域を形成する段階、
（ｉ）前記ランディングプラグコンタクトホールを介して露出したパッド酸化膜を食刻してシリコンフィンを露出させる段階、および
（ｊ）前記ランディングプラグコンタクトホールを埋め込むランディングプラグを形成する段階
を含むことを特徴とする半導体素子のトランジスタ形成方法。 - 前記（ａ）段階は、
半導体基板上にパッド酸化膜とパッド窒化膜の積層構造を形成する段階、
隣接するゲート電極として予定された領域と所定距離離隔された活性領域を定義する露光マスクを用いた露光および現像工程を行い、Ｉ型活性領域を定義するフォトレジストパターンを形成する段階、
前記フォトレジストパターンを食刻マスクとして前記半導体基板を食刻し、トレンチを形成する段階、および
前記素子分離用トレンチを埋め込む前記トレンチ型素子分離膜を形成する段階
を含むことを特徴とする請求項１に記載の半導体素子のトランジスタ形成方法。 - 前記（ａ）段階は、
半導体基板上にパッド酸化膜とパッド窒化膜の積層構造を形成する段階、
前記パッド窒化膜の上部にＣＶＤ酸化膜を形成する段階、
素子分離マスクを用いた写真食刻工程で前記ＣＶＤ酸化膜を食刻し、ＣＶＤ酸化膜パターンを形成する段階、
前記ＣＶＤ酸化膜パターンの表面を湿式食刻する段階、
前記表面が湿式食刻されたＣＶＤ酸化膜パターンをマスクとして前記パッド窒化膜、パッド酸化膜および半導体基板を食刻して所定深さのトレンチを形成する段階、および
前記トレンチを埋め込むトレンチ型素子分離膜を形成する段階
を含むことを特徴とする請求項１に記載の半導体素子のトランジスタ形成方法。 - 前記（ａ）段階は、
半導体基板上にパッド酸化膜とパッド窒化膜の積層構造を形成する段階、
素子分離マスクを用いた写真食刻工程で前記パッド窒化膜を食刻し、パッド窒化膜パターンを形成する段階、
前記パッド窒化膜パターンの表面を湿式食刻する段階、
前記表面が湿式食刻されたパッド窒化膜パターンをマスクとして前記パッド酸化膜および半導体基板を食刻して所定深さのトレンチを形成する段階、および
前記トレンチを埋め込む前記トレンチ型素子分離膜を形成する段階、
を含むことを特徴とする請求項１に記載の半導体素子のトランジスタ形成方法。 - 前記トレンチを形成した後、トレンチの表面に熱酸化膜およびライナー窒化膜を形成する段階をさらに含むことを特徴とする請求項２〜４の何れかに記載の半導体素子のトランジスタ形成方法。
- 前記傾斜イオン注入工程は１０Ｅ１６〜１０Ｅ１９／ｃｍ3のドーピング濃度で行うことを特徴とする請求項１に記載の半導体素子のトランジスタ形成方法。
- 前記ゲート酸化膜の厚さは５０〜１００Åであることを特徴とする請求項１に記載の半導体素子のトランジスタ形成方法。
- 前記（ｈ）段階は、前記ランディングプラグコンタクトホールの底部にＬＤＤ用不純物を注入してＬＤＤ領域を形成する段階、およびハロー不純物をイオン注入してハロー不純物領域を形成する段階を含むことを特徴とする請求項１に記載の半導体素子のトランジスタ形成方法。
- 前記（ｊ）段階は、前記ランディングプラグに含まれた不純物を前記シリコンフィンで不純物を拡散させ、ソース／ドレイン領域を形成する段階をさらに含むことを特徴とする請求項１に記載の半導体素子のトランジスタ形成方法。
- 前記ゲート電極は、その上部に平坦化した障壁金属層、金属層、ハードマスク窒化膜およびハードマスク酸化膜の積層構造をさらに含むことを特徴とする請求項１に記載の半導体素子のトランジスタ形成方法。
- 前記（ｇ）段階は、
全体表面の上部にスペーサ用窒化膜を形成する段階、
前記スペーサ用窒化膜の上部に平坦化した絶縁層を形成する段階、および
ＳＡＣ方法で全面食刻工程を行って窒化膜スペーサおよびランディングプラグコンタクトホールを備えた下部絶縁層を形成する段階
を含むことを特徴とする請求項１に記載の半導体素子のトランジスタ形成方法。 - 前記全面食刻工程は、前記パッド酸化膜およびゲート酸化膜の上部の窒化膜を全て除去する過度食刻工程であることを特徴とする請求項１１に記載の半導体素子のトランジスタ形成方法。
- 前記パッド酸化膜の厚さは５０〜２００Åであることを特徴とする請求項１に記載の半導体素子のトランジスタ形成方法。
- 前記パッド窒化膜の厚さは１００〜４００Åであることを特徴とする請求項１に記載の半導体素子のトランジスタ形成方法。
- トレンチ型素子分離膜により定義され、前記トレンチ型素子分離膜の上部に突出されるシリコンフィンを含むＩ型活性領域、
前記シリコンフィンの側壁に備えられたゲート酸化膜、
前記Ｉ型活性領域と垂直の方向に延びられ、その上部が平坦なゲート電極、
前記シリコンフィンの上部面とゲート電極の下部面との界面に備えられたパッド絶縁膜、
前記ゲート電極の間のシリコンフィンおよび前記シリコンフィンの端部の側壁に備えられたソース／ドレイン領域、および
前記ゲート電極の下部のシリコンフィンの側壁に備えられるチャンネル領域
を含むことを特徴とする半導体素子のトランジスタ。 - 前記トレンチ型素子分離膜と前記Ｉ型活性領域との界面に熱酸化膜およびライナー窒化膜をさらに有することを特徴とする請求項１５に記載の半導体素子のトランジスタ。
- 前記パッド絶縁膜は、パッド酸化膜とパッド窒化膜の積層構造を有することを特徴とする請求項１５に記載の半導体素子のトランジスタ。
- 前記パッド酸化膜およびパッド窒化膜の厚さは、それぞれ５０〜２００Åおよび１００〜４００Åであることを特徴とする請求項１７に記載の半導体素子のトランジスタ。
- 前記ゲート電極の側壁に絶縁膜スペーサをさらに有することを特徴とする請求項１５に記載の半導体素子のトランジスタ。
- 前記ゲート電極はポリシリコン層、障壁金属層、金属層、ハードマスク窒化膜およびハードマスク酸化膜の積層構造を有することを特徴とする請求項１５に記載の半導体素子のトランジスタ。
- 前記ゲート酸化膜の厚さは５０〜１００Åであることを特徴とする請求項１５に記載の半導体素子のトランジスタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0076763A KR100506460B1 (ko) | 2003-10-31 | 2003-10-31 | 반도체소자의 트랜지스터 및 그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005136376A true JP2005136376A (ja) | 2005-05-26 |
Family
ID=34545650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004190757A Pending JP2005136376A (ja) | 2003-10-31 | 2004-06-29 | 半導体素子のトランジスタおよびその形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7026199B2 (ja) |
| JP (1) | JP2005136376A (ja) |
| KR (1) | KR100506460B1 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707200B1 (ko) | 2005-07-22 | 2007-04-13 | 삼성전자주식회사 | 핀-타입 채널 영역을 갖는 비휘발성 메모리 소자 및 그제조 방법 |
| JP2007173789A (ja) * | 2005-12-23 | 2007-07-05 | Hynix Semiconductor Inc | 突起型トランジスタ製造方法 |
| JP2007201403A (ja) * | 2006-01-26 | 2007-08-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2008091871A (ja) * | 2006-09-29 | 2008-04-17 | Hynix Semiconductor Inc | フィントランジスタの製造方法 |
| JP2008263162A (ja) * | 2007-04-12 | 2008-10-30 | Hynix Semiconductor Inc | 半導体素子及びその製造方法 |
| JP2009081389A (ja) * | 2007-09-27 | 2009-04-16 | Elpida Memory Inc | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
| US7645653B2 (en) | 2006-08-25 | 2010-01-12 | Elpida Memory, Inc. | Method for manufacturing a semiconductor device having a polymetal gate electrode structure |
| US8466053B2 (en) | 2010-03-31 | 2013-06-18 | Renesas Electronics Corporation | Method of manufacturing semiconductor device, and semiconductor device |
| JP2014505995A (ja) * | 2010-12-01 | 2014-03-06 | インテル コーポレイション | シリコン及びシリコンゲルマニウムのナノワイヤ構造 |
| JP2015041771A (ja) * | 2013-08-22 | 2015-03-02 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 半導体装置及びその製造方法 |
| JP2016541114A (ja) * | 2013-12-19 | 2016-12-28 | インテル・コーポレーション | 自己整合ゲートエッジ及びローカルインターコネクト、及びそれらの製造方法 |
| US10002943B2 (en) | 2013-08-22 | 2018-06-19 | Samsung Electronics Co., Ltd. | Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels |
| KR20190018755A (ko) * | 2010-12-21 | 2019-02-25 | 인텔 코포레이션 | 트렌치를 통한 선택적 게르마늄 ｐ―컨택트 금속화 |
| JP2019517155A (ja) * | 2016-05-24 | 2019-06-20 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 内蔵不揮発性メモリセルでｆｉｎｆｅｔ・ｃｍｏｓデバイスを集積する方法 |
| JP2020043356A (ja) * | 2016-03-24 | 2020-03-19 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US11670675B2 (en) | 2020-12-04 | 2023-06-06 | United Semiconductor Japan Co., Ltd. | Semiconductor device |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4143589B2 (ja) * | 2004-10-15 | 2008-09-03 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| CN100420001C (zh) * | 2005-05-27 | 2008-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种改进深沟槽dram钨金属位线的cmp工艺窗的方法 |
| KR100668749B1 (ko) * | 2005-07-29 | 2007-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자 |
| JP4215787B2 (ja) * | 2005-09-15 | 2009-01-28 | エルピーダメモリ株式会社 | 半導体集積回路装置およびその製造方法 |
| KR100653712B1 (ko) * | 2005-11-14 | 2006-12-05 | 삼성전자주식회사 | 핀펫에서 활성영역과 실질적으로 동일한 상면을 갖는소자분리막이 배치된 반도체 장치들 및 그 형성방법들 |
| US7498211B2 (en) * | 2005-12-28 | 2009-03-03 | Intel Corporation | Independently controlled, double gate nanowire memory cell with self-aligned contacts |
| KR100720232B1 (ko) | 2005-12-30 | 2007-05-23 | 주식회사 하이닉스반도체 | 핀 구조의 반도체 소자의 형성방법 |
| US20080293228A1 (en) * | 2007-05-25 | 2008-11-27 | Kalburge Amol M | CMOS Compatible Method of Forming Source/Drain Contacts for Self-Aligned Nanotube Devices |
| KR100869351B1 (ko) * | 2007-06-28 | 2008-11-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7902000B2 (en) * | 2008-06-04 | 2011-03-08 | International Business Machines Corporation | MugFET with stub source and drain regions |
| KR101024806B1 (ko) * | 2008-09-01 | 2011-03-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7608495B1 (en) * | 2008-09-19 | 2009-10-27 | Micron Technology, Inc. | Transistor forming methods |
| KR101061178B1 (ko) * | 2008-12-30 | 2011-09-01 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| JP2010219139A (ja) * | 2009-03-13 | 2010-09-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US8211759B2 (en) | 2010-10-21 | 2012-07-03 | International Business Machines Corporation | Semiconductor structure and methods of manufacture |
| US8361854B2 (en) * | 2011-03-21 | 2013-01-29 | United Microelectronics Corp. | Fin field-effect transistor structure and manufacturing process thereof |
| KR20230057484A (ko) * | 2011-12-22 | 2023-04-28 | 인텔 코포레이션 | 반도체 구조 |
| CN104126228B (zh) | 2011-12-23 | 2016-12-07 | 英特尔公司 | 非平面栅极全包围器件及其制造方法 |
| US9012284B2 (en) | 2011-12-23 | 2015-04-21 | Intel Corporation | Nanowire transistor devices and forming techniques |
| FR3011382B1 (fr) * | 2013-09-27 | 2019-03-29 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'un circuit integre |
| CN105612618B (zh) * | 2013-09-27 | 2019-07-23 | 英特尔公司 | 用于嵌入式动态随机存取存储器(eDRAM)的低泄漏非平面存取晶体管 |
| US9570561B2 (en) * | 2014-02-13 | 2017-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Modified channel position to suppress hot carrier injection in FinFETs |
| KR102146469B1 (ko) | 2014-04-30 | 2020-08-21 | 삼성전자 주식회사 | 반도체 장치 및 이의 제조 방법 |
| US9318334B2 (en) * | 2014-08-27 | 2016-04-19 | United Microelectronics Corp. | Method for fabricating semiconductor device |
| KR102311929B1 (ko) * | 2015-04-01 | 2021-10-15 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9793407B2 (en) * | 2015-12-15 | 2017-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor |
| KR102558829B1 (ko) * | 2016-06-13 | 2023-07-25 | 삼성전자주식회사 | 게이트 유전 구조체를 포함하는 반도체 소자 |
| US10510850B2 (en) | 2016-08-03 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
| US10418368B1 (en) * | 2018-07-10 | 2019-09-17 | Globalfoundries Inc. | Buried local interconnect in source/drain region |
| CN113053820A (zh) * | 2020-03-30 | 2021-06-29 | 台湾积体电路制造股份有限公司 | 半导体结构和形成集成电路结构的方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179166A (ja) * | 1990-11-09 | 1992-06-25 | Hitachi Ltd | 絶縁ゲート半導体装置およびその製造方法 |
| JPH08139325A (ja) * | 1994-09-14 | 1996-05-31 | Toshiba Corp | 半導体装置 |
| JPH1093093A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH11297811A (ja) * | 1998-03-31 | 1999-10-29 | Internatl Business Mach Corp <Ibm> | 半導体装置の製造方法 |
| JP2002118255A (ja) * | 2000-07-31 | 2002-04-19 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2002359352A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| WO2003001604A2 (en) * | 2001-06-21 | 2003-01-03 | International Business Machines Corporation | Double gated transistor and method of fabrication |
| JP2003068878A (ja) * | 2001-08-23 | 2003-03-07 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2003258245A (ja) * | 2002-03-01 | 2003-09-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2003298051A (ja) * | 2002-01-30 | 2003-10-17 | Soko Lee | ダブルゲートｆｅｔ素子及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005465A (ja) * | 2003-06-11 | 2005-01-06 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| KR100487567B1 (ko) * | 2003-07-24 | 2005-05-03 | 삼성전자주식회사 | 핀 전계효과 트랜지스터 형성 방법 |
-
2003
- 2003-10-31 KR KR10-2003-0076763A patent/KR100506460B1/ko active IP Right Grant
-
2004
- 2004-06-29 JP JP2004190757A patent/JP2005136376A/ja active Pending
- 2004-06-29 US US10/878,328 patent/US7026199B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179166A (ja) * | 1990-11-09 | 1992-06-25 | Hitachi Ltd | 絶縁ゲート半導体装置およびその製造方法 |
| JPH08139325A (ja) * | 1994-09-14 | 1996-05-31 | Toshiba Corp | 半導体装置 |
| JPH1093093A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH11297811A (ja) * | 1998-03-31 | 1999-10-29 | Internatl Business Mach Corp <Ibm> | 半導体装置の製造方法 |
| JP2002118255A (ja) * | 2000-07-31 | 2002-04-19 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2002359352A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| WO2003001604A2 (en) * | 2001-06-21 | 2003-01-03 | International Business Machines Corporation | Double gated transistor and method of fabrication |
| JP2003068878A (ja) * | 2001-08-23 | 2003-03-07 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2003298051A (ja) * | 2002-01-30 | 2003-10-17 | Soko Lee | ダブルゲートｆｅｔ素子及びその製造方法 |
| JP2003258245A (ja) * | 2002-03-01 | 2003-09-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707200B1 (ko) | 2005-07-22 | 2007-04-13 | 삼성전자주식회사 | 핀-타입 채널 영역을 갖는 비휘발성 메모리 소자 및 그제조 방법 |
| JP2007173789A (ja) * | 2005-12-23 | 2007-07-05 | Hynix Semiconductor Inc | 突起型トランジスタ製造方法 |
| JP2007201403A (ja) * | 2006-01-26 | 2007-08-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| US7645653B2 (en) | 2006-08-25 | 2010-01-12 | Elpida Memory, Inc. | Method for manufacturing a semiconductor device having a polymetal gate electrode structure |
| JP2008091871A (ja) * | 2006-09-29 | 2008-04-17 | Hynix Semiconductor Inc | フィントランジスタの製造方法 |
| JP2008263162A (ja) * | 2007-04-12 | 2008-10-30 | Hynix Semiconductor Inc | 半導体素子及びその製造方法 |
| JP2009081389A (ja) * | 2007-09-27 | 2009-04-16 | Elpida Memory Inc | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
| US8735970B2 (en) | 2007-09-27 | 2014-05-27 | Yoshihiro Takaishi | Semiconductor device having vertical surrounding gate transistor structure, method for manufacturing the same, and data processing system |
| US8466053B2 (en) | 2010-03-31 | 2013-06-18 | Renesas Electronics Corporation | Method of manufacturing semiconductor device, and semiconductor device |
| JP2014505995A (ja) * | 2010-12-01 | 2014-03-06 | インテル コーポレイション | シリコン及びシリコンゲルマニウムのナノワイヤ構造 |
| KR102079356B1 (ko) * | 2010-12-21 | 2020-02-19 | 인텔 코포레이션 | 트렌치를 통한 선택적 게르마늄 ｐ―컨택트 금속화 |
| KR102123036B1 (ko) * | 2010-12-21 | 2020-06-15 | 인텔 코포레이션 | 트렌치를 통한 선택적 게르마늄 ｐ―컨택트 금속화 |
| KR102168550B1 (ko) * | 2010-12-21 | 2020-10-21 | 인텔 코포레이션 | 트렌치를 통한 선택적 게르마늄 ｐ―컨택트 금속화 |
| KR20190018755A (ko) * | 2010-12-21 | 2019-02-25 | 인텔 코포레이션 | 트렌치를 통한 선택적 게르마늄 ｐ―컨택트 금속화 |
| KR20200070434A (ko) * | 2010-12-21 | 2020-06-17 | 인텔 코포레이션 | 트렌치를 통한 선택적 게르마늄 ｐ―컨택트 금속화 |
| US10879353B2 (en) | 2010-12-21 | 2020-12-29 | Intel Corporation | Selective germanium P-contact metalization through trench |
| US10553680B2 (en) | 2010-12-21 | 2020-02-04 | Intel Corporation | Selective germanium P-contact metalization through trench |
| KR20200018740A (ko) * | 2010-12-21 | 2020-02-19 | 인텔 코포레이션 | 트렌치를 통한 선택적 게르마늄 ｐ―컨택트 금속화 |
| JP2015041771A (ja) * | 2013-08-22 | 2015-03-02 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 半導体装置及びその製造方法 |
| US10269928B2 (en) | 2013-08-22 | 2019-04-23 | Samsung Electronics Co., Ltd. | Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels |
| US10002943B2 (en) | 2013-08-22 | 2018-06-19 | Samsung Electronics Co., Ltd. | Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels |
| JP2016541114A (ja) * | 2013-12-19 | 2016-12-28 | インテル・コーポレーション | 自己整合ゲートエッジ及びローカルインターコネクト、及びそれらの製造方法 |
| US11563081B2 (en) | 2013-12-19 | 2023-01-24 | Daedalus Prime Llc | Self-aligned gate edge and local interconnect |
| US10790354B2 (en) | 2013-12-19 | 2020-09-29 | Intel Corporation | Self-aligned gate edge and local interconnect |
| JP2020043356A (ja) * | 2016-03-24 | 2020-03-19 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP2019517155A (ja) * | 2016-05-24 | 2019-06-20 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 内蔵不揮発性メモリセルでｆｉｎｆｅｔ・ｃｍｏｓデバイスを集積する方法 |
| US11670675B2 (en) | 2020-12-04 | 2023-06-06 | United Semiconductor Japan Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100506460B1 (ko) | 2005-08-05 |
| KR20050041554A (ko) | 2005-05-04 |
| US20050095793A1 (en) | 2005-05-05 |
| US7026199B2 (en) | 2006-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005136376A (ja) | 半導体素子のトランジスタおよびその形成方法 | |
| JP5319046B2 (ja) | ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置 | |
| KR100618861B1 (ko) | 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 | |
| KR100739653B1 (ko) | 핀 전계 효과 트랜지스터 및 그 제조 방법 | |
| US7166514B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100549008B1 (ko) | 등방성식각 기술을 사용하여 핀 전계효과 트랜지스터를제조하는 방법 | |
| KR100861211B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2006080492A (ja) | 半導体装置およびその製造方法 | |
| JP2007067391A (ja) | 一対のフィン型チャンネル領域に対応する単一のゲート電極を有する半導体素子の製造方法 | |
| JP4394385B2 (ja) | 半導体装置及びその製造方法 | |
| US20080099834A1 (en) | Transistor, an inverter and a method of manufacturing the same | |
| JP2007201395A (ja) | 半導体素子の製造方法 | |
| JP2009224520A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7629215B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2002076112A (ja) | 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法 | |
| EP1528599A2 (en) | Method for fabricating a semiconductor transistor device | |
| US7145202B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2009094275A (ja) | 半導体装置およびその製造方法 | |
| JP2003197907A (ja) | エピタキシャル層を利用するトランジスター構造及びその製造方法 | |
| KR100493065B1 (ko) | 트렌치 게이트형 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 | |
| JP2009009988A (ja) | 半導体装置及びその製造方法 | |
| US20090140332A1 (en) | Semiconductor device and method of fabricating the same | |
| KR20060042460A (ko) | 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법 | |
| KR20100074718A (ko) | 매립 워드라인을 갖는 반도체 소자 및 그 제조 방법 | |
| KR100745882B1 (ko) | 반도체 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110329 |