JP2005136324A - 不揮発性メモリ及び消去方法 - Google Patents
不揮発性メモリ及び消去方法 Download PDFInfo
- Publication number
- JP2005136324A JP2005136324A JP2003372662A JP2003372662A JP2005136324A JP 2005136324 A JP2005136324 A JP 2005136324A JP 2003372662 A JP2003372662 A JP 2003372662A JP 2003372662 A JP2003372662 A JP 2003372662A JP 2005136324 A JP2005136324 A JP 2005136324A
- Authority
- JP
- Japan
- Prior art keywords
- molecular layer
- bistable
- electrode
- bistable molecular
- isomer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims description 12
- 239000002052 molecular layer Substances 0.000 claims abstract description 96
- 230000005684 electric field Effects 0.000 claims abstract description 21
- 238000006317 isomerization reaction Methods 0.000 claims abstract description 17
- 230000001678 irradiating effect Effects 0.000 claims abstract description 9
- 238000002347 injection Methods 0.000 claims description 34
- 239000007924 injection Substances 0.000 claims description 34
- 230000006870 function Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 230000005281 excited state Effects 0.000 description 6
- 230000005525 hole transport Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000004770 highest occupied molecular orbital Methods 0.000 description 5
- 238000004768 lowest unoccupied molecular orbital Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical compound [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000846 In alloy Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- JHYLKGDXMUDNEO-UHFFFAOYSA-N [Mg].[In] Chemical compound [Mg].[In] JHYLKGDXMUDNEO-UHFFFAOYSA-N 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- WCPAKWJPBJAGKN-UHFFFAOYSA-N oxadiazole Chemical compound C1=CON=N1 WCPAKWJPBJAGKN-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910001935 vanadium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
- G11C13/041—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam using photochromic storage elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
【課題】蓄積素子に双安定分子を使用した不揮発性メモリに書き込まれた情報の選択的且つ高速な消去を可能とすること。
【解決手段】本発明の不揮発性メモリ１は、双安定分子層４を含んだ蓄積素子ＳＴをそれぞれが備えた複数のメモリセルを具備し、前記双安定分子層４は、前記双安定分子層４に正孔及び電子を注入することにより第１異性体から第２異性体への異性化を生じ且つ前記双安定分子層４に消去光を照射することにより前記第２異性体から前記第１異性体への異性化を生じる双安定分子を含有し、前記複数のメモリセルが記憶している情報を部分的に消去する場合に、前記複数のメモリセルのうち保持すべき情報を記憶しているメモリセルＭＣに対してのみ前記双安定分子層４に電場を印加しながら、前記複数のメモリセルの全てに前記双安定分子層４への前記消去光の照射を行うように構成されたことを特徴とする。
【選択図】 図１
【解決手段】本発明の不揮発性メモリ１は、双安定分子層４を含んだ蓄積素子ＳＴをそれぞれが備えた複数のメモリセルを具備し、前記双安定分子層４は、前記双安定分子層４に正孔及び電子を注入することにより第１異性体から第２異性体への異性化を生じ且つ前記双安定分子層４に消去光を照射することにより前記第２異性体から前記第１異性体への異性化を生じる双安定分子を含有し、前記複数のメモリセルが記憶している情報を部分的に消去する場合に、前記複数のメモリセルのうち保持すべき情報を記憶しているメモリセルＭＣに対してのみ前記双安定分子層４に電場を印加しながら、前記複数のメモリセルの全てに前記双安定分子層４への前記消去光の照射を行うように構成されたことを特徴とする。
【選択図】 図１
Description
本発明は、不揮発性メモリ及びそれに書き込まれた情報を消去する消去方法に関する。
ＤＲＡＭ（Dynamic Random Access Memory）やＥＥＰＲＯＭ（Electrically Erasable Programable Read-Only Memory）などの半導体メモリの各メモリセルは、通常、トランジスタなどの転送素子と、キャパシタやフローティングゲートを有するトランジスタなどの蓄積素子とで構成されている。これまで、半導体メモリの大容量化は微細加工技術の進展により実現されてきており、転送素子は、今後も益々微細化されることが予想されている。他方、蓄積素子の微細化については、既に、困難に直面している。これが、半導体メモリの大容量化を妨げている。
さらなる大容量化を実現可能なメモリとして、以下の非特許文献１には、蓄積素子にフォトクロミック分子を使用した不揮発性メモリが記載されている。
ここで使用しているフォトクロミック分子は、通常の使用温度域で２つの安定な構造を取り得る双安定分子である。この双安定分子は、波長が互いに異なる２種類の光，書き込み光及び消去光，を照射することにより、第１異性体から第２異性体への異性化及びその逆反応をそれぞれ生じる。
これら第１異性体から第２異性体への異性化は、双安定分子を含有した双安定分子層に正孔及び電子を注入することによっても生じさせることができる。すなわち、この不揮発性メモリには、情報を電気的に書き込むことができる。また、この蓄積素子の導電特性は、第１異性体と第２異性体とのモル比に応じて変化するので、この不揮発性メモリからは、書き込まれた情報を電気的に読み出すことができる。
しかしながら、この不揮発性メモリに書き込まれた情報を消去するには、双安定分子層に消去光を照射しなければならない。双安定分子層への消去光の照射は、機械的な制御を行わない限り、比較的広い領域，典型的には全てのメモリセル，に対して行うこととなる。機械的な制御は消去速度を著しく低下させるため、現実的には、この不揮発性メモリに書き込まれた情報の一部のみを選択的に消去することはできない。
「アプライド・フィジックス・レターズ（APPLIED PHYSICS LETTERS）」，（米国），アメリカン・インスティテュート・オブ・フィジックス(American Institute of Physics)，第８３巻，第５号，Ｐ．９３７−９３９
「アプライド・フィジックス・レターズ（APPLIED PHYSICS LETTERS）」，（米国），アメリカン・インスティテュート・オブ・フィジックス(American Institute of Physics)，第８３巻，第５号，Ｐ．９３７−９３９
本発明の目的は、蓄積素子に双安定分子を使用した不揮発性メモリに書き込まれた情報の選択的且つ高速な消去を可能とすることにある。
本発明の第１側面によると、双安定分子層を含んだ蓄積素子をそれぞれが備えた複数のメモリセルを具備し、前記双安定分子層は、前記双安定分子層に正孔及び電子を注入することにより第１異性体から第２異性体への異性化を生じ且つ前記双安定分子層に消去光を照射することにより前記第２異性体から前記第１異性体への異性化を生じる双安定分子を含有し、前記複数のメモリセルが記憶している情報を部分的に消去する場合に、前記複数のメモリセルのうち保持すべき情報を記憶しているメモリセルに対してのみ前記双安定分子層に電場を印加しながら、前記複数のメモリセルの全てに前記双安定分子層への前記消去光の照射を行うように構成されたことを特徴とする不揮発性メモリが提供される。
本発明の第２側面によると、不揮発性メモリに書き込まれた情報を消去する消去方法であって、前記不揮発性メモリは、双安定分子層を含んだ蓄積素子をそれぞれが備えた複数のメモリセルを具備し、前記双安定分子層は、前記双安定分子層に正孔及び電子を注入することにより第１異性体から第２異性体への異性化を生じ且つ前記双安定分子層に消去光を照射することにより前記第２異性体から前記第１異性体への異性化を生じる双安定分子を含有し、前記複数のメモリセルの一部に対して前記双安定分子層に電場を印加しながら、前記複数のメモリセルの全てに前記双安定分子層への前記消去光の照射を行うことにより、前記複数のメモリセルのうち、前記双安定分子層に前記電場を印加したメモリセルが記憶している情報を消去することなく、それ以外のメモリセルが記憶している情報を消去することを特徴とする消去方法が提供される。
蓄積素子は、双安定分子層の一方の主面と対向した第１電極と、双安定分子層の他方の主面と対向した第２電極とをさらに含んでいてもよい。
蓄積素子は、第１電極と双安定分子層との間に正孔注入層をさらに含んでいてもよい。また、蓄積素子は、第２電極と双安定分子層との間に電子注入層をさらに含んでいてもよい。
第１電極の仕事関数は、第２電極の仕事関数よりも大きくてもよい。この場合、第２電極が第１電極よりも高電位となるように第１及び第２電極間に第１電圧を印加することによって上記電場を形成してもよい。
複数のメモリセルの１つに情報“０”及び情報“１”の何れか一方を書き込む場合には、そのメモリセルの第１及び第２電極間に第１電圧とは逆極性の第２電圧を印加して、第１及び第２電極から双安定分子層へと正孔及び電子をそれぞれ注入してもよい。
複数のメモリセルの１つに書き込まれた情報を読み出す場合には、そのメモリセルの第１及び第２電極間に第２電圧と同極性であり且つ第２電圧よりも小さな第３電圧を印加し、先のメモリセルの蓄積素子を流れる電流を検出してもよい。
本発明によると、蓄積素子に双安定分子を使用した不揮発性メモリに書き込まれた情報の選択的且つ高速な消去が可能となる。
以下、本発明の態様について、図面を参照しながら説明する。なお、各図において、同様または類似する機能を有する構成要素には同一の参照符号を付し、重複する説明は省略する。
図１は、本発明の一態様に係る不揮発性メモリを概略的に示す断面図である。図２は、本発明の一態様に係る不揮発性メモリの等価回路図である。
この不揮発性メモリ１は、半導体基板２を含んでいる。半導体基板２には、複数本のワード線ＷＬと、それらと交差した複数本のビット線ＢＬと、それぞれワード線ＷＬとビット線ＢＬとの交差部近傍に配置された複数の転送素子ＴＲと、それぞれ転送素子ＴＲを介してビット線ＢＬに接続されるとともに半導体基板２の一主面上で縦横に配列した複数の第１電極３とが形成されている。
半導体基板２には、さらに、各ワード線ＷＬに接続されたワード線駆動回路ＤＲ１と、各ビット線ＢＬに接続されたビット線駆動回路ＤＲ２と、それぞれビット線ＢＬに接続された複数のセンスアンプ（図示せず）とが形成されている。この例では、転送素子ＴＲを１つの電界効果トランジスタで構成しているが、転送素子ＴＲは、他のスイッチング素子で構成してもよく、或いは、複数のスイッチング素子で構成してもよい。
第１電極３は、双安定分子層４で被覆されている。双安定分子層４は、透明電極である第２電極５で被覆されている。この例では、第１電極３と双安定分子層４及び第２電極５の第１電極３に対応した部分とは、蓄積素子ＳＴを構成している。また、この例では、各メモリセルＭＣは、１つの転送素子ＴＲと１つの蓄積素子ＳＴとで構成されている。
この不揮発性メモリは、情報消去用の光源（図示せず）及び制御部（図示せず）と組み合わせて使用される。この光源は、第２電極５を介して双安定分子層に消去光を照射できるように，例えば、第２電極５と略正対するように，配置されている。制御部は、ワード線駆動回路ＤＲ１やビット線駆動回路ＤＲ２への信号の供給、センスアンプが出力する信号の処理、情報消去用光源のＯＮ／ＯＦＦなどの各種制御を行う。
図１及び図２の不揮発メモリで使用可能な双安定分子の２つの異性体と情報“０”及び“１”との関係を以下に示す。なお、以下の化学式において、「Ｍｅ」はメチル基を示している。
上記化学式で示す２つの化合物は、互いに異性体の関係にある。これら第１及び第２異性体は、何れも、室温を含む比較的広い温度域で安定である。
第１異性体から第２異性体への異性化は、双安定分子層４に、正孔及び電子を注入することにより生じさせることができる。すなわち、それら電荷の注入により、第１異性体のＨＯＭＯ（Highest Occupied Molecular Orbital）に正孔が存在し且つＬＵＭＯ（Lowest Unoccupied Molecular Orbital）に電子が存在している励起状態を生じさせ、この励起状態を介して、第１異性体を第２異性体へと異性化させることができる。したがって、例えば、双安定分子層における第２異性体の第１異性体に対する比がより小さい状態とこの比がより大きい状態とを、それぞれ、情報“０”及び“１”に対応させて、二値情報を書き込むことができる。
また、双安定分子層４における第２異性体の第１異性体に対する比が大きくなるほど、蓄積素子ＳＴの電気抵抗値は大きくなる。したがって、例えば、蓄積素子ＳＴに定電圧を印加し、それに流れる電流を検出することにより、蓄積素子ＳＴが保持している情報を読み出すことができる。
なお、この読み出しの際、蓄積素子ＳＴに印加する電圧は、書き込み時に蓄積素子ＳＴに印加する電圧よりも十分に低く設定する。双安定分子層４のイオン化エネルギーと第１電極３の仕事関数との差と、第２電極５の仕事関数と双安定分子層４の電子親和力との差とが異なっていれば、双安定分子層４中に注入される電荷を、正孔及び電子の一方のみとすることができる。この場合、書き込みに関して上述した励起状態は生じないので、双安定分子の異性化は起こらない。すなわち、非破壊読み出しが可能である。
第２異性体から第１異性体への異性化は、双安定分子層４に、消去光として紫外線を照射することにより生じさせることができる。消去光照射により、第２異性体のＨＯＭＯに正孔が存在し且つＬＵＭＯに電子が存在している励起状態が生じ、この励起状態を介して、第２異性体は第１異性体へと異性化する。すなわち、双安定分子層４に消去光を照射することにより、蓄積素子ＳＴが保持している情報“１”を情報“０”へと書き換えることができる。また、第１異性体と第２異性体とは吸収波長域が異なっているので、消去光照射により、第１異性体が第２異性体へと異性化することはない。すなわち、双安定分子層４に消去光を照射することにより、蓄積素子ＳＴが保持している情報“０”が情報“１”へと書き換えられることはない。したがって、消去光照射により、全てのメモリセルＭＣについて、蓄積素子ＳＴが保持している情報を情報“０”とすること，換言すれば、蓄積素子ＳＴが保持している情報を消去すること，ができる。
さて、本態様では、例えば、以下の方法を採用することにより、一部のメモリセルＭＣが保持している情報を選択的に消去可能とする。
図３は、メモリセルが保持している情報を選択的に消去する方法を概略的に示す図である。
上述した通り、双安定分子層４に消去光を照射すると、第２異性体のＨＯＭＯに正孔が存在し且つＬＵＭＯに電子が存在している励起状態が生じ、この励起状態を介して、第２異性体は第１異性体へと異性化する。この際、例えば、第１電極３及び第２電極５を利用して双安定分子層４に電場を印加しておくと、ＨＯＭＯの正孔は電場と同じ向きの力を受け、ＬＵＭＯの電子は逆向きの力を受ける。この電場の強度が十分に高ければ、或る双安定分子で照射光照射によって生じた正孔及び電子は、それを挟んで隣接する一対の双安定分子へと逆向きに移動する。その結果、正孔及び電子を生じた双安定分子は、励起状態から基底状態へと戻る。したがって、この双安定分子が第２異性体から第１異性体へと異性化することはない。
上述した通り、双安定分子層４に消去光を照射すると、第２異性体のＨＯＭＯに正孔が存在し且つＬＵＭＯに電子が存在している励起状態が生じ、この励起状態を介して、第２異性体は第１異性体へと異性化する。この際、例えば、第１電極３及び第２電極５を利用して双安定分子層４に電場を印加しておくと、ＨＯＭＯの正孔は電場と同じ向きの力を受け、ＬＵＭＯの電子は逆向きの力を受ける。この電場の強度が十分に高ければ、或る双安定分子で照射光照射によって生じた正孔及び電子は、それを挟んで隣接する一対の双安定分子へと逆向きに移動する。その結果、正孔及び電子を生じた双安定分子は、励起状態から基底状態へと戻る。したがって、この双安定分子が第２異性体から第１異性体へと異性化することはない。
また、先の双安定分子からそれを挟んで隣接する一対の双安定分子へと移動した正孔及び電子は、電場の作用によって互いからの距離をさらに広げる。通常、第１電極３の仕事関数は双安定分子層４のイオン化エネルギーよりも小さく、且つ、第２電極５の仕事関数は双安定分子層４の電子親和力よりも大きい。そのため、消去光照射によって生じた正孔及び電子は、それぞれ、双安定分子層４から第１電極３及び第２電極５へと速やかに流れる。それゆえ、消去光照射によって生じた正孔及び電子が双安定分子層４内で再結合する確率を十分に低くすることができ、したがって、或る双安定分子で生じた正孔及び電子に起因して、他の双安定分子が第２異性体から第１異性体へと異性化することは殆んどない。
すなわち、図３に示すように、双安定分子層４に電場を印加することなく消去光を照射すると、メモリセルＭＣが保持している情報“１”を情報“０”に書き換えることができる。また、図３に示すように、双安定分子層４に電場を印加しながら消去光を照射すると、メモリセルＭＣが保持している情報“１”が情報“０”へと書き換えられるのを防止することができる。
なお、消去時に、電場印加に伴って双安定分子層４に正孔及び電子の双方が注入されると、第１異性体から第２異性体への異性化を生じ得る。例えば、第１電極３及び第２電極５間に印加する電圧を書き込み時と比較して十分に小さくすることにより、電場印加に伴って双安定分子層に正孔及び電子の双方が注入されるのを抑制することができる。また、以下に説明するように、消去時に印加する電圧を、書き込み時に蓄積素子ＳＴに印加する電圧とは逆極性にすると、比較的高い電圧を印加した場合であっても、電場印加に伴って双安定分子層に正孔及び電子の双方が注入されるのを抑制することができる。
陽極である第１電極３の仕事関数及び陰極である第２電極５の仕事関数は、双安定分子層４の電子親和力とイオン化エネルギーとの間にある。通常、陽極である第１電極３には仕事関数がより大きい金属材料を使用し、陰極である第２電極５には仕事関数がより小さな金属材料を使用する。これにより、第１電極３から双安定分子層４への正孔の注入障壁及び第２電極５から双安定分子層４への電子の注入障壁を比較的小さくする。
このような構成では、第１電極３から双安定分子層４への電子の注入障壁及び第２電極５から双安定分子層４への正孔の注入障壁は比較的大きくなる。したがって、消去時には、第２電極５が第１電極３よりも高電位となるように第１電極３と第２電極５との間に第１電圧を印加すれば、この第１電圧が比較的高い場合であっても、電場印加に伴って双安定分子層４に正孔及び電子の双方が注入されるのを抑制することができる。
また、情報“１”を書き込む際には、第１電極３と第２電極５との間に第１電圧とは逆極性の第２電圧を印加すれば、双安定分子層４へと正孔及び電子を効率的に注入することができる。さらに、第１電極３と第２電極５との間に第２電圧と同極性であり且つ第２電圧よりも十分に小さな第３電圧を印加して、蓄積素子ＳＴを流れる電流を検出すれば、少ない消費電力で非破壊読み出しが可能となる。
蓄積素子ＳＴには、以下の構造を採用してもよい。
図４は、蓄積素子に採用可能な構造の一例を概略的に示す断面図である。
図４は、蓄積素子に採用可能な構造の一例を概略的に示す断面図である。
この蓄積素子ＳＴは、第１電極３と双安定分子層４との間に、正孔注入層６を含んでいる。また、この蓄積素子ＳＴは、第２電極５と双安定分子層４との間に、電子注入層７を含んでいる。
正孔注入層６のイオン化エネルギーは、双安定分子層４のイオン化エネルギーよりも小さい。また、正孔注入層６の電子親和力は、双安定分子層４の電子親和力よりも小さい。さらに、第１電極３の仕事関数及び双安定分子層４の電子親和力は、正孔注入層６のイオン化エネルギーと電子親和力との間にある。
他方、電子注入層７の電子親和力は、双安定分子層４の電子親和力よりも大きい。また、電子注入層７のイオン化エネルギーは、双安定分子層４のイオン化エネルギーよりも大きい。さらに、第２電極５の仕事関数及び双安定分子層４のイオン化エネルギーは、電子注入層７のイオン化エネルギーと電子親和力との間にある。
このような構成を採用すると、第１電圧印加時の正孔及び電子の注入障壁がより大きくなる。したがって、第１電圧がより高い場合であっても、第１電圧印加に伴って双安定分子層４に正孔及び電子の双方が注入されるのを抑制することができる。なお、この効果は、蓄積素子ＳＴに、正孔注入層６及び電子注入層７の何れか一方のみを設けた場合でも得ることができる。さらに、この効果は、正孔注入層６と双安定分子層４との間に正孔輸送層を介在させた場合や、電子注入層７と双安定分子層４との間に電子輸送層を介在させた場合にも得ることができる。
以上説明したように、この消去方法では、情報を消去すべきメモリセルＭＣに対しては蓄積素子ＳＴへ電場を印加せず、情報を消去しないメモリセルＭＣに対しては蓄積素子ＳＴへ電場を印加，すなわち保持信号を供給，しながら、全ての双安定分子層４に消去光を照射する。したがって、ワード線駆動回路ＤＲ１には、転送素子ＴＲを導通状態とする信号を、ワード線ＷＬを１本毎に供給可能な構成に加え、複数本のワード線ＷＬに対して同時に供給可能な構成を採用する。同様に、ビット線駆動回路ＤＲ２には、保持信号を、ビット線ＢＬを１本毎に供給可能な構成に加え、複数本のビット線ＢＬに対して同時に供給可能な構成を採用する。
なお、図２に示す回路構成を採用した場合、例えば、行方向に１列に並んだ複数のメモリセルＭＣからなるメモリセル群毎に、或いは、列方向に１列に並んだ複数のメモリセルＭＣからなるメモリセル群毎に情報を消去することができる。また、他の回路構成を採用した場合には、１つのメモリセルＭＣ毎に情報を消去することも可能である。
上述した不揮発性メモリ１において、双安定分子としては、上記化学式に示す有機化合物に加え、様々な化合物を使用することができる。以下に、不揮発性メモリ１で使用可能な代表的な双安定分子を例示する。
双安定分子層４は、１種の双安定分子を含有していてもよく、或いは、複数種の双安定分子を含有していてもよい。また、双安定分子層４は、双安定分子に加え、他の材料をさらに含有することができる。例えば、双安定分子層４は、正孔注入層６や電子輸送層７に関して後で例示する材料をさらに含有することができる。双安定分子層４は、蓄積素子ＳＴ毎に分割されている必要はなく、連続膜であってもよい。双安定分子層４は、例えば、蒸着法などにより形成することができる。
第１電極３の材料としては、例えば、マグネシウムなどの金属やマグネシウム−インジウム合金などの合金のように、ＯＬＥＤ（Organic Light-Emitting Diode）の陰極と同様の無機導電体を使用することができる。第１電極３は、例えば、スパッタリング法などにより連続膜を形成し、これをパターニングすることにより得ることができる。
第２電極５の材料としては、例えば、ＩＴＯ（Indium Tin Oxide）などのように、ＯＬＥＤの陽極と同様の無機導電体を使用することができる。第２電極５は、蓄積素子ＳＴ毎に分割されている必要はなく、連続膜であってもよい。第２電極５は、例えば、スパッタリング法などにより形成することができる。
なお、図１では、基板２上に、第１電極３、双安定分子層４及び第２電極５が順次積層されているが、それらの積層順は逆でもよい。何れの場合であっても、光源側に位置した電極は、消去光を透過可能であることが必要である。
正孔注入層６及び正孔輸送層の材料としては、例えば、オリゴアミンやオリゴチオフェンなどの有機物や酸化バナジウムなどの無機半導体やフッ化リチウムなどの無機絶縁体のように、ＯＬＥＤの正孔注入層や正孔輸送層と同様の材料を使用することができる。なお、正孔輸送層としては、通常、イオン化エネルギーが、正孔注入層６のイオン化エネルギーと双安定分子層４のイオン化エネルギーとの間にあるものを使用する。正孔注入層６及び正孔輸送層は、蓄積素子ＳＴ毎に分割されている必要はなく、連続膜であってもよい。正孔注入層６及び正孔輸送層は、例えば、蒸着法などにより形成することができる。
電子注入層７及び電子輸送層の材料としては、例えば、オキサジアゾール系材料などの有機物やＡｌｑ3などの有機金属錯体のように、ＯＬＥＤの電子注入層や電子輸送層と同様の材料を使用することができる。なお、電子輸送層としては、通常、電子親和力が、電子注入層７の電子親和力と双安定分子層４の電子親和力との間にあるものを使用する。電子注入層７及び電子輸送層は、蓄積素子ＳＴ毎に分割されている必要はなく、連続膜であってもよい。電子注入層７及び電子輸送層は、例えば、蒸着法などにより形成することができる。
１…不揮発性メモリ、２…半導体基板、３…第１電極、４…双安定分子層、５…第２電極、６…正孔注入層、７…電子注入層、ＷＬ…ワード線、ＢＬ…ビット線、ＴＲ…転送素子、ＳＴ…蓄積素子、ＭＣ…メモリセル、ＤＲ１…ワード線駆動回路、ＤＲ２…ビット線駆動回路。
Claims (9)
- 双安定分子層を含んだ蓄積素子をそれぞれが備えた複数のメモリセルを具備し、
前記双安定分子層は、前記双安定分子層に正孔及び電子を注入することにより第１異性体から第２異性体への異性化を生じ且つ前記双安定分子層に消去光を照射することにより前記第２異性体から前記第１異性体への異性化を生じる双安定分子を含有し、
前記複数のメモリセルが記憶している情報を部分的に消去する場合に、前記複数のメモリセルのうち保持すべき情報を記憶しているメモリセルに対してのみ前記双安定分子層に電場を印加しながら、前記複数のメモリセルの全てに前記双安定分子層への前記消去光の照射を行うように構成されたことを特徴とする不揮発性メモリ。 - 前記蓄積素子は、前記双安定分子層の一方の主面と対向した第１電極と、前記双安定分子層の他方の主面と対向した第２電極とをさらに含んだことを特徴とする請求項１に記載の不揮発性メモリ。
- 前記蓄積素子は、前記第１電極と前記双安定分子層との間に正孔注入層をさらに含んだことを特徴とする請求項２に記載の不揮発性メモリ。
- 前記蓄積素子は、前記第２電極と前記双安定分子層との間に電子注入層をさらに含んだことを特徴とする請求項２または請求項３に記載の不揮発性メモリ。
- 前記第１電極の仕事関数は前記第２電極の仕事関数よりも大きく、前記第２電極が前記第１電極よりも高電位となるように前記第１及び第２電極間に第１電圧を印加することによって前記電場を形成するように構成されたことを特徴とする請求項２乃至請求項４の何れか１項に記載の不揮発性メモリ。
- 前記複数のメモリセルの１つに情報“０”及び情報“１”の何れか一方を書き込む場合に、そのメモリセルの前記第１及び第２電極間に前記第１電圧とは逆極性の第２電圧を印加して、前記第１及び第２電極から前記双安定分子層へと正孔及び電子をそれぞれ注入するように構成されたことを特徴とする請求項５に記載の不揮発性メモリ。
- 前記複数のメモリセルの１つに書き込まれた情報を読み出す場合に、そのメモリセルの前記第１及び第２電極間に前記第２電圧と同極性であり且つ前記第２電圧よりも小さな第３電圧を印加し、前記メモリセルの前記蓄積素子を流れる電流を検出するように構成されたことを特徴とする請求項６に記載の不揮発性メモリ。
- 不揮発性メモリに書き込まれた情報を消去する消去方法であって、
前記不揮発性メモリは、双安定分子層を含んだ蓄積素子をそれぞれが備えた複数のメモリセルを具備し、前記双安定分子層は、前記双安定分子層に正孔及び電子を注入することにより第１異性体から第２異性体への異性化を生じ且つ前記双安定分子層に消去光を照射することにより前記第２異性体から前記第１異性体への異性化を生じる双安定分子を含有し、
前記複数のメモリセルの一部に対して前記双安定分子層に電場を印加しながら、前記複数のメモリセルの全てに前記双安定分子層への前記消去光の照射を行うことにより、前記複数のメモリセルのうち、前記双安定分子層に前記電場を印加したメモリセルが記憶している情報を消去することなく、それ以外のメモリセルが記憶している情報を消去することを特徴とする消去方法。 - 前記蓄積素子は、前記双安定分子層の一方の主面と対向した第１電極と、前記双安定分子層の他方の主面と対向した第２電極とをさらに含み、
前記第１電極の仕事関数は前記第２電極の仕事関数よりも大きく、
前記電場は、前記第２電極が前記第１電極よりも高電位となるように前記第１及び第２電極間に電圧を印加することによって形成することを特徴とする請求項８に記載の消去方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003372662A JP2005136324A (ja) | 2003-10-31 | 2003-10-31 | 不揮発性メモリ及び消去方法 |
| DE602004000752T DE602004000752T2 (de) | 2003-10-31 | 2004-02-20 | Photochromer nicht-flüchtiger Speicher und partielles Löschverfahren |
| EP04003862A EP1528573B1 (en) | 2003-10-31 | 2004-02-20 | Photochromic nonvolatile memory and partial erasing method |
| US10/782,916 US6885053B1 (en) | 2003-10-31 | 2004-02-23 | Nonvolatile memory and erasing method |
| KR1020040013028A KR100541137B1 (ko) | 2003-10-31 | 2004-02-26 | 비휘발성 메모리 및 소거 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003372662A JP2005136324A (ja) | 2003-10-31 | 2003-10-31 | 不揮発性メモリ及び消去方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005136324A true JP2005136324A (ja) | 2005-05-26 |
Family
ID=34420238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003372662A Pending JP2005136324A (ja) | 2003-10-31 | 2003-10-31 | 不揮発性メモリ及び消去方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6885053B1 (ja) |
| EP (1) | EP1528573B1 (ja) |
| JP (1) | JP2005136324A (ja) |
| KR (1) | KR100541137B1 (ja) |
| DE (1) | DE602004000752T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008124448A (ja) * | 2006-10-19 | 2008-05-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| WO2012127863A1 (en) * | 2011-03-24 | 2012-09-27 | Kabushiki Kaisha Toshiba | Organic molecular memory |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9734901B2 (en) * | 2004-10-29 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device with semiconductor memory cell |
| US7679107B2 (en) * | 2005-04-28 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Memory device that utilizes organic layer with a compound that can photoisomerize between conductive layers; at least one of which is light transmitting |
| US7483311B2 (en) * | 2006-02-07 | 2009-01-27 | Micron Technology, Inc. | Erase operation in a flash memory device |
| US9299224B2 (en) | 2013-09-17 | 2016-03-29 | Igt | Gaming system and method for providing a cascading symbol game with symbol class eliminations |
| US9430913B2 (en) | 2013-09-17 | 2016-08-30 | Igt | Gaming system and method providing a slot game and enabling accumulation of graphical image symbols |
| CN104835922B (zh) * | 2015-04-27 | 2017-06-30 | 南京邮电大学 | 基于光致变色化合物的双向异性有机二极管电存储器功能化的操作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0599737A (ja) * | 1991-10-10 | 1993-04-23 | Mitsubishi Kasei Corp | 光量センサー |
| JP3526930B2 (ja) * | 1994-11-15 | 2004-05-17 | 京セラミタ株式会社 | ペルフルオロシクロペンテン誘導体、フォトクロミック材料、光記録材料及び光記録方法 |
| US6198655B1 (en) * | 1999-12-10 | 2001-03-06 | The Regents Of The University Of California | Electrically addressable volatile non-volatile molecular-based switching devices |
| US6828685B2 (en) * | 2002-06-14 | 2004-12-07 | Hewlett-Packard Development Company, L.P. | Memory device having a semiconducting polymer film |
-
2003
- 2003-10-31 JP JP2003372662A patent/JP2005136324A/ja active Pending
-
2004
- 2004-02-20 EP EP04003862A patent/EP1528573B1/en not_active Expired - Fee Related
- 2004-02-20 DE DE602004000752T patent/DE602004000752T2/de not_active Expired - Fee Related
- 2004-02-23 US US10/782,916 patent/US6885053B1/en not_active Expired - Fee Related
- 2004-02-26 KR KR1020040013028A patent/KR100541137B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008124448A (ja) * | 2006-10-19 | 2008-05-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| WO2012127863A1 (en) * | 2011-03-24 | 2012-09-27 | Kabushiki Kaisha Toshiba | Organic molecular memory |
| JP2012204433A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 有機分子メモリ |
| US9054324B2 (en) | 2011-03-24 | 2015-06-09 | Kabushiki Kaisha Toshiba | Organic molecular memory |
| US9515195B2 (en) | 2011-03-24 | 2016-12-06 | Kabushiki Kaisha Toshiba | Organic molecular memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050041839A (ko) | 2005-05-04 |
| KR100541137B1 (ko) | 2006-01-10 |
| EP1528573B1 (en) | 2006-04-26 |
| US20050093045A1 (en) | 2005-05-05 |
| DE602004000752D1 (de) | 2006-06-01 |
| DE602004000752T2 (de) | 2006-09-21 |
| EP1528573A1 (en) | 2005-05-04 |
| US6885053B1 (en) | 2005-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101107395B1 (ko) | 불휘발성 반도체 기억 장치 | |
| US7985963B2 (en) | Memory using variable tunnel barrier widths | |
| US20180130946A1 (en) | Two-terminal reversibly switchable memory device | |
| US6781868B2 (en) | Molecular memory device | |
| US8379432B2 (en) | Nonvolatile semiconductor storage device and data writing method therefor | |
| US8159868B2 (en) | Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating | |
| US6865117B2 (en) | Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same | |
| JP4731794B2 (ja) | メモリ効果を有するスイッチ素子及び該素子をスイッチングさせる方法 | |
| US9136468B2 (en) | Nonvolatile semiconductor memory device | |
| US7869259B2 (en) | Resistance change memory, and data write and erase methods thereof | |
| US7307321B1 (en) | Memory device with improved data retention | |
| JP2009230796A (ja) | 半導体記憶装置及び半導体記憶システム | |
| JP2006013491A (ja) | 有機双安定素子を用いた不揮発性メモリ | |
| KR20010110433A (ko) | 프로그래머블 마이크로일렉트로닉 장치 및 그 형성방법과프로그래밍 방법 | |
| JP2010192718A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| CN107871520A (zh) | 3d存储器的自适应操作 | |
| JP2013069928A (ja) | 不揮発性半導体記憶装置 | |
| JP4239693B2 (ja) | 情報記憶デバイスと、この情報記憶デバイスを用いた情報記憶・再生方法 | |
| KR100541137B1 (ko) | 비휘발성 메모리 및 소거 방법 | |
| WO2005083810A2 (en) | Programmable structure and device including a metal oxide ion conductor and method of forming the same | |
| JP2011204744A (ja) | 半導体記憶装置 | |
| US9058876B2 (en) | Methods and circuits for bulk erase of resistive memory | |
| US20080197440A1 (en) | Nonvolatile Memory | |
| KR100636926B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
| JP2008251107A (ja) | 情報記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060613 |