JP2005129790A - 回路基板および回路基板における回路ブロックの検査方法 - Google Patents
回路基板および回路基板における回路ブロックの検査方法 Download PDFInfo
- Publication number
- JP2005129790A JP2005129790A JP2003364827A JP2003364827A JP2005129790A JP 2005129790 A JP2005129790 A JP 2005129790A JP 2003364827 A JP2003364827 A JP 2003364827A JP 2003364827 A JP2003364827 A JP 2003364827A JP 2005129790 A JP2005129790 A JP 2005129790A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- circuit
- conductor exposed
- exposed portion
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】マザーボード100には、回路ブロックA、Bといった2つ以上の回路ブロックが設けられている。回路ブロックA、B間は、スリット209により電気的に分離されており、信号線用メタルパターン201A、201Bの端部に設けられたランド203A、203Bに表面実装部品210を実装することで両者が電気的に接続される。信号線用メタルパターン201A、201Bの端部202A、202Bの近傍には検査用信号導電体露出部204A、204Bが設けられている。また、端部202A、202B近傍には、検査用グランド導電体露出部207A、207B、208A、208Bが設けられており、回路ブロックAの検査を行う場合には、検査用グランド導電体露出部207A、208Aと、検査用信号導電体露出部204Aにプローブの検査端子を接触させる。
【選択図】 図1
Description
図1は、本発明の第1の実施の形態にかかるマザーボード(回路基板)上に設けられた2つの回路ブロックの接続部分近傍をボード表面側から見た図であり、図2は第1の実施の形態にかかるマザーボードの構成を示す回路図である。
次に、本発明の第2の実施の形態にかかるマザーボードについて図9を参照しながら説明する。同図に示すように、本実施の形態にかかるマザーボード400は、検査用信号導電体露出部204A、204Bの近傍に、それぞれの導体露出部に対応して1つのグランド用メタルパターン405A、405Bが設けられ、それぞれのグランド用メタルパターン405A、405Bに検査用グランド導電体露出部406A、406Bが設けられている点で、上記第1の実施の形態と相違する。なお、本実施の形態において、上記第1の実施の形態と共通する構成要素には同一の符号を付けてその説明を省略する。
次に、本発明の第3の実施の形態にかかるマザーボードについて図10を参照しながら説明する。同図に示すように、本実施の形態にかかるマザーボード500は、検査用信号導電体露出部504A、504Bが、信号線用メタルパターン201Aの端部202A、信号線用メタルパターン201Bの端部202Bに配置されておらず、かかる端部202A、202Bよりもそれぞれ回路ブロック内部側の位置に設けられている点で上記第1の実施の形態と相違している。なお、本実施の形態において、第1の実施の形態と共通する構成要素には同一の符号を付けてその説明を省略する。
次に、本発明の第4の実施の形態にかかるマザーボードについて図11を参照しながら説明する。同図に示すように、本実施の形態にかかるマザーボード600は、信号線用メタルパターン611A、611Bの端部形状が、上記第1の実施の形態と相違している。なお、本実施の形態において、第1の実施の形態と共通する構成要素には同一の符号を付けて、その説明を省略する。
f=1/[2π{√(L・C)}]
本発明は、上述した各実施の形態に限定されるものではなく、以下に例示するような種々の変形が可能である。
上述した各実施の形態では、各回路ブロックごとに少なくとも1つ以上の検査用グランド導電体露出部を設けるようにしていたが、図12に示すように、隣接する2つの回路ブロックA、Bに対し、1つのグランド用メタルパターン1201を設け、その一部に検査用グランド導電体露出部1200を設けるようにしてもよい。
上述した第4の実施の形態では、屈曲側メタル部分601A、601Bの先端に検査用信号導電体露出部603A、603Bを設けるようにしていたが、他の回路ブロックとの接続部分、つまり回路上の端部である屈曲部分602A、602Bの端部近傍であればよく、屈曲メタル部分601A、601B以外の信号線用メタルパターンの一部に設けるようにしてもよい。例えば、上記第3の実施の形態のように、信号線用メタルパターンの端部に設けられたランドよりも回路ブロック内部側の位置に設けるようにしてもよい。
また、上述した第4の実施の形態では、インダクタ部品を回路ブロック間を接続する表面実装部品(キャパシタ)の横側に実装できるようランド612A、612Bを設けていたが、上述したようにキャパシタとインダクタが並列に接続できる構成であればよく、例えば、3次元方向である縦方向(図11の紙面垂直方向)へ実装できるような位置にインダクタ部品実装用のランドを設けるようにしてもよい。このようにすれば、図11に示す構成のマザーボードよりも小型化が可能となる。
また、上述した第4の実施の形態では、ランド612A、612Bにインダクタ部品を実装するようにしていが、インダクタ部品に代えて、インダクタと大容量を持つキャパシタとが直列接続された回路部品を実装するようにしてもよい。このような部品を実装した場合、回路ブロック間の接続部を直流的に開放した状態とすることができ、さらに動作周波数でも開放に見えるようにできるため、直流および動作周波数の両者での検査が可能となる。
また、上記第4の実施の形態では、インダクタ部品を実装した後、プローブ等を用いて検査するようにしていたが、プローブ側に同様のインダクタを付加させることもできる。すなわち、インダクタを内蔵したプローブ(あるいはコネクタ)を用いることにより、インダクタタイプチップ部品を実装し、はがす工程を省略することができ、検査作業を容易にすることができる。
また、上述した各実施の形態では、本発明を携帯無線機用RF部のマザーボードに適用した場合について説明したが、本発明はこれに限定されるものではなく、複数の回路ブロックを1つの回路基板上に設ける回路部に適用することができる。
101 基板
102 レジスト
103 スルーホール
105 グランド層
201A、201B 信号線用メタルパターン
202A、202B 端部
203A、203B ランド
204A、204B 検査用信号導電体露出部
205A、205B、206A、206B グランド用メタルパターン
207A、207B、208A、208B 検査用グランド導電体露出部
209 スリット
210 表面実装部品
300 プローブ
400 マザーボード
405A、405B グランド用メタルパターン
406A、406B 検査用グランド導電体露出部
500 マザーボード
504A、504B 検査用信号導電体露出部
505A、505B、506A、506B グランド用メタルパターン
507A、507B、508A、508B 検査用グランド導電体露出部
600 マザーボード
601A 屈曲側メタル部分
602A、602B 屈曲部分
603A、603B 検査用信号導電体露出部
604A、604B グランド用メタルパターン
605A、605B 検査用グランド導電体露出部
611A、611B 信号線用メタルパターン
612A、612B ランド
650 インダクタ
700 マザーボード
702 引き出し線パターン
710 検査用表面実装部品
720 表面実装用部品
1200 検査用グランド導電体露出部
1201 グランド用メタルパターン
Claims (8)
- 信号線用メタルパターンを有する複数の回路ブロックと、
前記2つの回路ブロックの各々の前記信号線用メタルパターンの一部であり、当該信号線用メタルパターンの端部近傍に設けられる検査用信号導電体露出部と、
前記検査用信号導電体露出部の近傍に配置される検査用グランド導電体露出部と
を具備することを特徴とする回路基板。 - 前記検査用グランド導電体露出部は、前記信号線用メタルパターンの一部に設けられる前記検査用信号導電体露出部を挟んで対向する位置の各々に設けられている
ことを特徴とする請求項1に記載の回路基板。 - 前記検査用信号導電体露出部は、前記信号線用メタルパターンの端部における前記導電部材が装着される位置と異なる位置に設けられている
ことを特徴とする請求項1または2に記載の回路基板。 - 2つの前記回路ブロックの各々の信号線用メタルパターンの端部間を電気的に接続する導電部材をさらに具備することを特徴とする請求項1ないし3にいずれか記載の回路基板。
- 前記導電部材は、キャパシタであり、
前記2つの回路ブロックの前記信号線用メタルパターンと電気的に接続されるメタル部であって、前記導電部材であるキャパシタと並列にインダクタ部材を装着するためのインダクタ部材実装部をさらに具備する
ことを特徴とする請求項4に記載の回路基板。 - 前記導電部材は、当該回路基板において必要な抵抗値を有する抵抗である
ことを特徴とする請求項4または5に記載の回路基板。 - 信号線用メタルパターンを有する複数の回路ブロックと、
前記2つの回路ブロックの各々の前記信号線用メタルパターンの一部であり、当該信号線用メタルパターンの端部近傍に設けられる検査用信号導電体露出部と、
前記検査用信号導電体露出部近傍に配置される検査用グランド導電体露出部とを具備することを特徴とする回路基板の前記回路ブロックを検査する方法であって、
前記検査用信号導電体露出部と、前記検査用グランド導電体露出部とに、検査用プローブの端子を接触させて電気信号を取得する
ことを特徴とする回路基板における回路ブロックの検査方法。 - 信号線用メタルパターンを有する複数の回路ブロックと、
2つの前記回路ブロックの各々の信号線用メタルパターンの端部間を電気的に接続するキャパシタと、
前記2つの回路ブロックの各々の前記信号線用メタルパターンの一部に設けられる検査用信号導電体露出部と、
前記検査用信号導電体露出部近傍に配置される検査用グランド導電体露出部と、
前記2つの回路ブロックの前記信号線用メタルパターンと電気的に接続されるメタル部であって、前記導電部材であるキャパシタと並列にインダクタ部材を装着するためのインダクタ部材実装部を具備することを特徴とする回路基板の前記回路ブロックを検査する方法であって、
前記インダクタ実装部に前記回路ブロックの動作周波数で前記導電部材であるキャパシタと並列共振となるインダクタ部材を実装し、
前記検査用信号導電体露出部と、前記検査用グランド導電体露出部とに、検査用プローブの端子を接触させて電気信号を取得する
ことを特徴とする回路基板における回路ブロックの検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003364827A JP4125663B2 (ja) | 2003-10-24 | 2003-10-24 | 回路基板および回路基板における回路ブロックの検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003364827A JP4125663B2 (ja) | 2003-10-24 | 2003-10-24 | 回路基板および回路基板における回路ブロックの検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005129790A true JP2005129790A (ja) | 2005-05-19 |
JP4125663B2 JP4125663B2 (ja) | 2008-07-30 |
Family
ID=34643694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003364827A Expired - Fee Related JP4125663B2 (ja) | 2003-10-24 | 2003-10-24 | 回路基板および回路基板における回路ブロックの検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4125663B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235066A (ja) * | 2011-05-09 | 2012-11-29 | Shinko Electric Ind Co Ltd | 検査方法、配線基板の処理方法、配線基板及び基板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW202212836A (zh) * | 2020-06-11 | 2022-04-01 | 美商鋒法特股份有限公司 | 多導體傳輸線探針 |
-
2003
- 2003-10-24 JP JP2003364827A patent/JP4125663B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235066A (ja) * | 2011-05-09 | 2012-11-29 | Shinko Electric Ind Co Ltd | 検査方法、配線基板の処理方法、配線基板及び基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4125663B2 (ja) | 2008-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170047631A1 (en) | High frequency band pass filter with coupled surface mount transition | |
US10340877B2 (en) | Antenna matching circuit, antenna device, and communication terminal apparatus | |
JP2005005985A (ja) | アンテナ素子及びアンテナ実装基板 | |
CN104377439B (zh) | 天线电路及制造方法 | |
US20040263181A1 (en) | Methods for minimizing the impedance discontinuity between a conductive trace and a component and structures formed thereby | |
JP2001244308A (ja) | 高周波信号用のプローブ | |
JPH06140484A (ja) | プローブカード | |
KR100543853B1 (ko) | 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법 | |
JPWO2014171266A1 (ja) | インダクタ素子、インダクタブリッジおよび高周波フィルタ | |
US9442134B2 (en) | Signal path switch and probe card having the signal path switch | |
US7449969B2 (en) | Printed circuit board | |
JP4125663B2 (ja) | 回路基板および回路基板における回路ブロックの検査方法 | |
EP1585184B1 (en) | Direct current cut structure | |
KR101438188B1 (ko) | 인쇄 기판 상의 커넥터에 대한 오프셋 푸트 프린트의 개선 | |
JP4103466B2 (ja) | 高周波コネクタの表面実装方法及び高周波コネクタ実装プリント基板並びにプリント基板 | |
JP2000077796A (ja) | フレキシブル両面プリント回路板および接続方法およびコンデンサ形成方法およびコンデンサを備えたフレキシブル両面プリント回路板 | |
JP4749953B2 (ja) | ハイパスフィルタの製造方法 | |
JP6857315B2 (ja) | アンテナ装置 | |
US10254312B2 (en) | Transmission line coupler for testing of integrated circuits | |
JP2020053546A (ja) | 配線基板および通信評価装置 | |
US20070170968A1 (en) | Device for transmitting electromagnetic signals and application of said device | |
JPS5824457Y2 (ja) | 高誘電率基板 | |
JPH0992952A (ja) | プリントパターン素子 | |
JP2003158412A (ja) | プリント配線板およびプリント配線板の設計方法 | |
JPH10107506A (ja) | 誘電体フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |