JP2005116566A - 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法 - Google Patents

半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2005116566A
JP2005116566A JP2003344903A JP2003344903A JP2005116566A JP 2005116566 A JP2005116566 A JP 2005116566A JP 2003344903 A JP2003344903 A JP 2003344903A JP 2003344903 A JP2003344903 A JP 2003344903A JP 2005116566 A JP2005116566 A JP 2005116566A
Authority
JP
Japan
Prior art keywords
semiconductor element
adhesive
fixing
semiconductor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003344903A
Other languages
English (en)
Inventor
Hitoshi Kawaguchi
均 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2003344903A priority Critical patent/JP2005116566A/ja
Publication of JP2005116566A publication Critical patent/JP2005116566A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】センターパッド素子の上に第２、第３の半導体素子をボイドやワイヤー変形を起こさずに積層するものであり、半導体素子を複数個収容した半導体装置を提供する。
【解決手段】半導体素子１を固定する際に予め半導体素子裏面に供給されている半導体素子固定用接着剤２であって、接着剤を付与された半導体素子が被着物に接する際にその周辺部の厚みより中央部の厚みが１５％以上厚くなっていることを特徴とする半導体素子固定用接着剤であり、半導体素子が被着物に接する際の温度の接着剤の溶融粘度が５０Ｐａ・ｓ以下であり、接着剤が、室温では固体であり、加熱されることにより溶融しその表面張力により半導体素子中央部分の接着剤厚みが周辺部厚みよりも厚くなるものであることが好ましい。
【選択図】図１

Description

本発明は、複数の半導体素子をひとつのパッケージに搭載した半導体装置に関するものであり、特に、小型・軽量化及び高機能・大容量化を目的とする半導体素子の３次元積層技術に係わるものである。
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体パッケージは、小型化かつ多ピン化してきており、従来のように金属製リードフレームに半導体素子を一つずつ搭載し、金線により電気的接続をとる方法では十分なリード間隔を確保できずに半導体素子の小型化を阻害していた。
従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきているため、最近では回路基板上にチップを実装したものとして、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）や、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）と言った、エリア実装型の新しいパッケージ方式が提案されている。これらの半導体パッケージにおいて、半導体素子の電極と従来型半導体パッケージのリードフレームの機能を有する、半導体パッケージ用基板と呼ばれる、プラスチックやセラミックス等各種材料を使って構成される、サブストレートの端子との電気的接続方法として、ワイヤーボンディング方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式、さらにはＦＣ（Ｆｒｉｐ Ｃｈｉｐ）方式などが知られているが、最近では、半導体パッケージの小型化に有利なＦＣ接続方式を用いた、ＢＧＡやＣＳＰの構造が盛んに提案されている。
更に実装密度を向上させるために、一つの半導体パッケージの内部に複数個の半導体素子を積み重ねて収納することにより、実装密度を向上させる手法が提案されている。（例えば、特許文献１参照）しかしながら、これらの用途に用いられる半導体素子固定用接着剤は、その被着面がリードフレームと異なり平坦でないため接着剤内部若しくは被着物との界面にボイドが残留しやすいと言う問題を抱えていた。
特開平１０−７０２３２号公報
本発明は、従来のこのような問題点を解決するためになされたもので、その目的とするところは、平坦でない被着面に半導体素子を接着剤を用いて固定する際のボイドの残留を低減させることが可能な半導体素子の製造方法を提供することにある。
発明者らは種々検討の結果、半導体素子の裏面にあらかじめ接着剤が供給されており、該半導体素子をマウントする際に半導体素子中央部の接着剤が半導体素子周辺の接着剤厚みより厚くなっており且つ該接着剤としてマウント時の温度で流動可能な粘度である接着剤を選択することによりボイド残留のない半導体素子の製造が可能となることを見出したものである。
即ち本発明は、
［１］ 半導体素子を固定する際に予め半導体素子裏面に供給されている半導体素子固定用接着剤であって、接着剤を付与された半導体素子が被着物に接する際にその厚みが半導体素子端部から５００μｍの幅の厚みの平均値（以後周辺部の厚みと呼称）より中央部５００μｍ四方の部位の平均厚み（以後中央部厚みと呼称）が１５％以上厚くなっていることを特徴とする半導体素子固定用接着剤、
［２］ 半導体素子が被着物に接する際の温度の溶融粘度が５０Ｐａ・ｓ以下である［１］項記載の半導体素子固定用接着剤、
［３］ 接着剤が、室温では固体であり、加熱されることにより溶融しその表面張力により半導体素子中央部分の接着剤厚みが周辺部厚みよりも厚くなるものである［１］又は［２］項記載の半導体素子固定用接着剤、
［４］ ［１］〜［３］項のいずれかに記載された半導体固定用接着剤を半導体素子裏面に、スクリーン印刷又はステンシル印刷の方法で半導体素子中央部の接着剤厚みが周辺部分の厚みよりも厚くなるように配置することを特徴とする半導体素子への接着剤の供給方法、
［５］ ［１］〜［３］項のいずれかに記載された半導体素子固定用接着剤と［４］項記載の半導体素子への接着材の供給方法を用いて製造されたことを特徴とする半導体装置、
［６］ ［１］〜［３］項のいずれかに記載された半導体素子固定用接着剤と［４］項記載の半導体素子への接着材の供給方法を用いて製造することを特徴とする半導体装置の製造方法
である。
本発明によれば、半導体素子裏面に接着剤を付与し、半導体素子を加熱し接着剤層が溶融し接着剤層の中央部分が周辺部分よりも厚くした状態で積層することで、平坦でない被着面にボイド残留なく半導体素子を固定することを可能にするものである。
本発明は、まず半導体素子の裏に接着剤を配置するが供給の方法としては、ウェハーの状態でスピンコート、印刷、ドライフィルム化してのラミネーションの方法を取ることが出来る。 このようにして得られた接着剤つき半導体ウェハーはダイシングマシンにより個片化され、ダイボンディングに供せられる。
ダイボンディングの工程においては、半導体素子裏面に供給された接着剤が被着面中央から周辺部に向かって濡れていくようにするため、半導体素子に供給された接着剤が半導体素子周辺部より中央部の方が厚くなった状態であることが必要である。このためには加熱により溶融する接着剤を選択し、ダイシングフィルムからピックアップし位置合わせする間に半導体素子をピックアップツール側から加熱することによりこの形状を実現する。具体的にはボンディング温度での接着剤の溶融粘度が５０Ｐａ・ｓ以下であることが必要であり、好ましくは３Ｐａ・ｓから０．１Ｐａ・ｓであることが望ましい。上限値以上では樹脂の流動が十分でなくボイドの残留を抑制することが出来ないため好ましくない。
また、供給する接着剤量によってはピックアップツールからの加熱だけでは周辺部と中央部の厚みの差が十分に得られない場合があるが、この場合は半導体素子の接着剤供給面中央部に追加の接着剤をスクリーン印刷若しくはステンシル印刷で供給することが好ましい。
この結果得られる、ダイボンディング時の接着剤の厚みは中央部が周辺部より１５％以上厚くなっている必要があり、好ましくは１８％以上３０％未満であることが望ましい。
下限値未満では、被着面の平坦度によっては、被着面端部に接着剤が先に接触し、ボイドの抜けを阻害してしまう。
上記の発明を用いて、半導体素子をマウントすれば被着面の凹凸に関係なくボイドなく半導体素子を固定することが出来る。
以下に、本発明の実施形態の一例を詳細に説明する。なお、本発明は、これにより限定されるものではない。
まず、厚さ２００μｍの半導体ウェハー機能面裏面全面にステンシル印刷により、液状接着剤（住友ベークライト製 ＣＲＰ−Ｘ４２９１）を配置した。この後、１２３℃で１時間乾燥することにより、接着剤をＢステージ化させた。この際の接着剤厚みは中央部周辺部に差がなく、１４７μｍであった。
次に、接着剤面にロールラミネーターによりダイシングフィルム（リンテック■製 Ｄ
−５１０Ｔ）を貼り付けた。
この後、ダイシングマシンにより半導体素子を個片化することにより、裏面に接着剤が供給された積層素子を得た。
次に入出力端子が半導体素子中心線上に配置され、積層素子と同サイズのセンターパッド素子を有機サブストレート上にダイアタッチペーストを用いて搭載し、半導体素子と有機サブストレートを、金線により接続した。 この際の最高ワイヤー高さは１３８μｍであった。
次に積層素子を１５０℃に加熱しながら荷重０．００５Ｎで、センターパッド素子上に積層した。この際の接着剤の溶融粘度は０．３６Ｐａ・ｓであり、接着剤の周辺部の厚みは１３２．９μｍ中央部の厚みは１５７．３μｍであった。このようにして得られたセンターパッド素子上に積層素子が積層された構造物はＸ線観察により金線同士の接触がないことが確認された。また、断面を削りだして確認することにより積層素子、センターパッド素子のどちらにも接触していないことが確認された。加えて、素子端部からの樹脂染み出しも少なく、積層素子表面への回り込み及びワイヤーボンディングパッドの汚染も確認されなかった。
このようにして得られた構造物は、積層素子が金線により有機サブストレートと電気的に接続され、封止樹脂（住友ベークライト製ＥＭＥ−Ｇ７７０）によって封止された。 このようにして得られた半導体装置は、半導体としての動作確認を行ない、半導体素子としての動作に何の問題のないことが確認された。
本発明は、表面が平坦でない被着面に半導体素子を搭載する際に接着剤中のボイドを抑制することが出来る半導体装置の製造方法であり、特に被着面としてバンプ若しくはワイヤーが存在半導体素子上に更に半導体素子を積層して搭載する場合に半導体装置に好適に用いることができる。
本発明の固定用接着剤付半導体素子の断面図。 本発明の固定用接着剤付半導体素子の接着剤溶融時の断面図。 本発明の半導体装置の断面図。
符号の説明
１ 第１の半導体素子
２ 半導体素子固定用接着剤
３ 第２の半導体素子
４ 金線
５ 半導体素子固定用接着剤
６ 封止樹脂
７ 有機サブストレート

Claims (6)

  1. 半導体素子を固定する際に予め半導体素子裏面に供給されている半導体素子固定用接着剤であって、接着剤を付与された半導体素子が被着物に接する際にその厚みが半導体素子端部から５００μｍの幅の厚みの平均値（以後周辺部の厚みと呼称）より中央部５００μｍ四方の部位の平均厚み（以後中央部厚みと呼称）が１５％以上厚くなっていることを特徴とする半導体素子固定用接着剤。
  2. 半導体素子が被着物に接する際の温度の溶融粘度が５０Ｐａ・ｓ以下である請求項１記載の半導体素子固定用接着剤。
  3. 接着剤が、室温では固体であり、加熱されることにより溶融しその表面張力により半導体素子中央部分の接着剤厚みが周辺部厚みよりも厚くなるものである請求項１又は２記載の半導体素子固定用接着剤。
  4. 請求項１〜３のいずれかに記載された半導体固定用接着剤を半導体素子裏面に、スクリーン印刷又はステンシル印刷の方法で半導体素子中央部の接着剤厚みが周辺部分の厚みよりも厚くなるように配置することを特徴とする半導体素子への接着剤の供給方法。
  5. 請求項１〜３のいずれかに記載された半導体素子固定用接着剤と請求項４記載の半導体素子への接着材の供給方法を用いて製造されたことを特徴とする半導体装置。
  6. 請求項１〜３のいずれかに記載された半導体素子固定用接着剤と請求項４記載の半導体素子への接着材の供給方法を用いて製造することを特徴とする半導体装置の製造方法。
JP2003344903A 2003-10-02 2003-10-02 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法 Pending JP2005116566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003344903A JP2005116566A (ja) 2003-10-02 2003-10-02 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003344903A JP2005116566A (ja) 2003-10-02 2003-10-02 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005116566A true JP2005116566A (ja) 2005-04-28

Family

ID=34538377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003344903A Pending JP2005116566A (ja) 2003-10-02 2003-10-02 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005116566A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157758A (ja) * 2005-11-30 2007-06-21 Sumitomo Bakelite Co Ltd 半導体用接着フィルム及びこれを用いた半導体装置
JP2012028443A (ja) * 2010-07-21 2012-02-09 Denso Corp 半導体装置および半導体装置の製造方法
WO2012073972A1 (ja) * 2010-12-01 2012-06-07 日立化成工業株式会社 接着剤層付き半導体ウェハ、半導体装置の製造方法及び半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157758A (ja) * 2005-11-30 2007-06-21 Sumitomo Bakelite Co Ltd 半導体用接着フィルム及びこれを用いた半導体装置
JP2012028443A (ja) * 2010-07-21 2012-02-09 Denso Corp 半導体装置および半導体装置の製造方法
WO2012073972A1 (ja) * 2010-12-01 2012-06-07 日立化成工業株式会社 接着剤層付き半導体ウェハ、半導体装置の製造方法及び半導体装置
CN103250235A (zh) * 2010-12-01 2013-08-14 日立化成株式会社 带粘接剂层的半导体晶片、半导体装置的制造方法及半导体装置

Similar Documents

Publication Publication Date Title
US6897552B2 (en) Semiconductor device wherein chips are stacked to have a fine pitch structure
US7242081B1 (en) Stacked package structure
JP4998268B2 (ja) 半導体装置及びその製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20090134507A1 (en) Adhesive on wire stacked semiconductor package
KR20080020069A (ko) 반도체 패키지 및 그 제조방법
US20080138934A1 (en) Method of manufacturing multi-stack package
US20050285250A1 (en) Stacked multi-chip semiconductor package improving connection reliability of stacked chips
US20060076665A1 (en) Package stack and manufacturing method thereof
WO2003098687A1 (fr) Dispositif a semiconducteur et procede de fabrication
JP2001223326A (ja) 半導体装置
US20040227223A1 (en) Semiconductor device, electronic device, electronic apparatus, and methods for manufacturing semiconductor device and electronic device
JP4175138B2 (ja) 半導体装置
US20100032831A1 (en) Bump structure foe semiconductor device
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP4626445B2 (ja) 半導体パッケージの製造方法
US8035220B2 (en) Semiconductor packaging device
JP2005116566A (ja) 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法
JP2008277457A (ja) 積層型半導体装置および実装体
KR100650728B1 (ko) 스택 패키지 및 그 제조방법
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
JP4473668B2 (ja) 半導体装置およびその製造方法
JP4439339B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090127