JP2005101082A

JP2005101082A - ランドパターン構造

Info

Publication number: JP2005101082A
Application number: JP2003330107A
Authority: JP
Inventors: Tetsuyoshi Okabashi; 哲秀岡橋
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-09-22
Filing date: 2003-09-22
Publication date: 2005-04-14
Also published as: CN1601739A; US7023081B2; US20050062145A1; CN100492633C

Abstract

【課題】同一プリント基板上に複数種類の半導体デバイスを選択的にマウントすることを省スペースで実現可能とするランドパターンを提供する。
【解決手段】選択的にマウントされるＩＣ１，２同士は、各側縁それぞれにおけるピンピッチが互いに一致しており、各側縁同士の間の距離が互いに異なっている。共用ランド４１，４１，…を、各ＩＣ１，２における一方の側縁に備えられている接続ピン１２，２２に対応するものとして配設する。これにより、複数種類のＩＣ１，２をプリント基板上に選択的にマウントすることを省スペースで実現する。
【選択図】図３

Description

本発明は、ＩＣ等の半導体デバイスをプリント基板上に搭載するために、そのプリント基板上に形成されるランドの配置構造（ランドパターン構造）に関する。特に、本発明は、同一プリント基板上に複数種類の半導体デバイス（ＩＣチップ等）を選択的に搭載することを省スペースで実現するための改良に関する。尚、本明細書では、プリント基板上に形成された接続ピン接続部のそれぞれ（一つの接続ピンを接続するための一つの接続部）をランドと呼び、その集合体である配列をランドパターンと呼ぶ。

従来より、例えば衛星放送受信用アンテナに接続されるＬＮＢ（ＬｏｗＮｏｉｓｅＢｌｏｃｋＤｏｗｎＣｏｎｖｅｒｔｅｒ）用のプリント基板上には、電源ＩＣやスイッチＩＣ等の各種ＩＣが搭載（マウント）されている。例えば下記の特許文献１，２には、ＬＮＢ用のプリント基板上にマイクロ波用ＩＣが搭載された構成が開示されている。

この種のプリント基板及び半導体デバイスの開発段階では、採用するＩＣとして複数種類の候補が存在しており、これらＩＣの評価試験を行った上で、採用する（製品として採用する）ＩＣを決定するといった手法が採られることが多い。また、コストの低廉化を図るべく基本的には最もコストの低いＩＣを採用する場合が多いが、そのＩＣの性能が思わしくない場合には、他の候補であるＩＣや従来と同種のＩＣを採用する場合もある。

このように、プリント基板上に搭載するＩＣを決定する開発段階では、複数種類のＩＣ（接続ピンの本数等が異なるＩＣ）をプリント基板上に選択的に搭載する必要がある。このため、従来では、各ＩＣ（候補ＩＣ）に対応して複数種類のプリント基板を用意しておく必要があった。また、複数種類のＩＣを同一プリント基板上に選択的に搭載可能とするために、一つのプリント基板上に各ＩＣの搭載エリアを個別に設けておき、それぞれに各ＩＣの接続ピンに対応するランドパターンを形成しておくことも行われていた。
特開平６−１４０８１４号公報特開平６−１８８６５６号公報

しかしながら、上述した如く各候補のＩＣ毎にプリント基板を用意しておく場合には、結果的に採用されないプリント基板をも作製しておく必要があり、開発コストの高騰に繋がってしまう。

また、一つのプリント基板上に各ＩＣの接続ピンに対応する個別のランドパターンを予め形成しておく場合、プリント基板が比較的大型のものであれば容易に実現できるが、近年、半導体製品の小型化に伴いプリント基板も小型化が要求されており、この小型のプリント基板上にＩＣ毎の個別のランドパターンを予め形成しておくことは不可能である。

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、同一プリント基板上に複数種類の半導体デバイスを選択的にマウントすることを省スペースで実現可能とするランドパターン構造を提供することにある。

本発明が講じた解決手段は以下のとおりである。先ず、接続ピンを備える複数種類の半導体デバイスをプリント基板上に選択的に搭載可能とするためにそのプリント基板上に設けられるランドパターンの構造であって、複数のランドのうち少なくとも一つを、複数種類の半導体デバイスの接続ピンに対応する共用ランドとして配設する。これにより、これら半導体デバイスのうち何れの半導体デバイスが搭載された場合にも、その各半導体デバイスの少なくとも一つの接続ピンが共用ランドに接続される構成としている。

この特定事項により、適用される全ての半導体デバイスの全ての接続ピンに個別に対応するランドを設けておく必要がなくなり、また、各半導体デバイスの搭載位置を互いに重ね合わせることも可能になる。このため、複数種類の半導体デバイスをプリント基板上に選択的にマウントすることを省スペースで実現することが可能になる。

より具体的な構成としては以下のものが掲げられる。先ず、各半導体デバイスが、互いに対向する側縁それぞれに複数の接続ピンを備え、各半導体デバイス同士は、上記各側縁それぞれにおいて隣り合う接続ピン同士のピッチが互いに一致している一方、上記各側縁同士の間の距離が互いに異なっている。そして、共用ランドを、各半導体デバイスにおける一方の側縁に備えられている接続ピンの少なくとも一つに対応するものとして配設している。この特定事項によっても、上述した解決手段の場合と同様に、複数種類の半導体デバイスをプリント基板上に選択的にマウントすることを省スペースで実現することが可能である。

また、ランドパターンの他の構造としては、各半導体デバイスが、互いに対向する側縁それぞれに複数の接続ピンを備え、各半導体デバイス同士は、上記各側縁それぞれにおいて隣り合う接続ピン同士のピッチが互いに一致している一方、上記各側縁同士の間の距離が互いに異なっている。そして、共用ランドを、各半導体デバイスにおける一方の側縁に備えられている接続ピンの少なくとも一つに対応するものとして配設している。また、各半導体デバイスにおける他方の側縁に備えられている接続ピンのそれぞれに対応して個別に配設された専用ランド同士を導通させている。

この特定事項により、一つの半導体デバイスの接続ピンのみに対応する専用ランドと他の半導体デバイスの接続ピンのみに対応する専用ランドとの配線をプリント基板内で共通化でき、プリント基板内の配線構造の簡略化を図ることができ、プリント基板の作製作業の簡素化及び小型化を図ることができる。

更に、ランドパターンの他の構造としては、各半導体デバイスが、互いに対向する側縁それぞれに、複数の接続ピンで成る接続ピン列を備え、各半導体デバイス同士は、上記各側縁それぞれにおいて隣り合う接続ピン同士のピッチが互いに一致しており、上記各側縁同士の間の距離も互いに一致している一方、ピン配置の一部が互いに異なっている。そして、各半導体デバイスの接続ピン列に沿うように配列されたランド列のうち少なくとも中央部に位置するランドを共用ランドとして配設している。この特定事項によっても、上述した解決手段の場合と同様に、複数種類の半導体デバイスをプリント基板上に選択的にマウントすることを省スペースで実現することが可能である。

また、共用ランドは、３種類以上の半導体デバイスの接続ピンに対応するものとして配設することもできる。具体的には、複数のランドのうち少なくとも一つを、３種類以上の半導体デバイスの接続ピンに対応する共用ランドとして配設する。そして、これら半導体デバイスのうち何れの半導体デバイスが搭載された場合にも、その各半導体デバイスの少なくとも一つの接続ピンが共用ランドに接続される構成としている。

本発明では、複数種類の半導体デバイスのうち何れの半導体デバイスが搭載された場合にも、その各半導体デバイスの少なくとも一つの接続ピンが接続される共用ランドを備えさせるランドパターン構造としている。このため、複数種類の半導体デバイスをプリント基板上に選択的にマウントすることを省スペースで実現することが可能になり、開発コストの低廉化、プリント基板の小型化に伴う半導体製品の小型化を図ることができる。

以下、本発明の実施の形態を図面に基づいて説明する。本形態では、衛星放送受信用アンテナに接続されるＬＮＢ用のプリント基板上に搭載されるＩＣとしてのマイクロ波用ＩＣを複数の候補のうちから一つに決定する場合について説明する。

この種のマイクロ波用ＩＣは、接続ピン（接続端子）として、高周波信号入力ピン、誘電体共振器接続ピン、中間周波出力ピン、バイアスピン、グランドピン等の各種ピンを備えている。そして、後述する第１及び第２の実施形態では、以下の２種類のＩＣ（第１ＩＣ、第２ＩＣ）のうち何れを採用するかを決定する場合を例に掲げて説明する。

図１（ａ）は第１ＩＣ１を、図１（ｂ）は第２ＩＣ２をそれぞれ示す平面図である。第１ＩＣ１は、第２ＩＣ２に比べて小型であって、互いに対向する側縁に５本ずつの接続ピン１１，１１，…、１２，１２，…が突設されてそれぞれ接続ピン列を構成している。同一側縁に突設されている接続ピン１１，１１，…、（１２，１２，…）のピッチ（ピンピッチ）は図中寸法Ａである。また、接続ピンが突設されていない側縁の長さは図中寸法Ｂである。つまり、対向する側縁同士の間でのピッチ（ピンピッチ）は図中寸法Ｂとなっている。

一方、第２ＩＣ２は、第１ＩＣ１に比べて大型であって、互いに対向する側縁に７本ずつの接続ピン２１，２１，…、２２，２２，…が突設されてそれぞれ接続ピン列を構成している。同一側縁に突設されている接続ピン２１，２１，…、（２２，２２，…）のピッチ（ピンピッチ）は図中寸法Ａ（上記第１ＩＣ１のものと同一）である。また、接続ピンが突設されていない側縁の長さは図中寸法Ｂ’である。つまり、対向する側縁同士の間でのピッチ（ピンピッチ）は図中寸法Ｂ’であって、上記第１ＩＣ１の寸法（Ｂ）よりも大きくなっている。

以下、これら２種類のＩＣ１，２を選択的に搭載可能にするプリント基板上のランドパターンについて説明する。各図において、ランド（接続ピンが接続されていないランド）には斜線を付している。

（第１実施形態）
先ず、第１実施形態のランドパターン構造について説明する。図２は、本形態のランドパターンを示している。図中右側（一方側）に位置する第１ランドパターン群３には、上記第１ＩＣ１の右側縁（一方側）に突設されている接続ピン１１，１１，…に対応する５個の内側ランド３１，３１，…（ピンピッチＡ）と、第２ＩＣ２の右側縁（一方側）に突設されている接続ピン２１，２１，…に対応する７個の外側ランド３２，３２，…（ピンピッチＡ）とが備えられ、それぞれがランド列を構成している。そして、上記５個の内側ランド３１，３１，…のそれぞれは、７個の外側ランド３２，３２，…のうちの中央側の５個に対向する位置に配置されている。

一方、図中左側（他方側）に位置する第２ランドパターン群４には、上記第２ＩＣ２の左側縁（他方側）に突設されている接続ピン２２，２２，…に対応する７個のランド４１，４１，…，４２，４２（ピンピッチＡ）が備えられ、それぞれがランド列を構成している。これら７個のランド４１，４１，…，４２，４２のうちのランド列外側（図２における上下方向（ランドパターン配列方向）の外側）に位置する２個のランドが、第２ＩＣ２の一部の接続ピン２２，２２のための専用ランド４２，４２であり、内側の５個のランドが共用ランド４１，４１，…である。これらの使用状態については後述する。

今、第１ＩＣ１の同一側縁に突設されている接続ピンのピッチは寸法Ａであり、第２ＩＣ２の同一側縁に突設されている接続ピンのピッチも寸法Ａであるため、第２ＩＣ２の搭載時には、第２ランドパターン群４における７個のランド４１，４１，…，４２、４２のうち全てのランド（共用ランド及び専用ランド）４１，４１，…，４２，４２が使用されて、この第２ＩＣ２に突設されている接続ピン２２，２２，…が接続される。一方、第１ＩＣ１の搭載時には、第２ランドパターン群４における７個のランド４１，４１，…，４２、４２のうち中央側の５個の共用ランド４１，４１，…が使用されて、この第１ＩＣ１に突設されている接続ピン１２，１２，…が接続されることになる。

図３（ａ）は第２ＩＣ２の搭載状態を示す平面図であり、図３（ｂ）は第１ＩＣ１の搭載状態を示す平面図である。このように、第２ＩＣ２の搭載状態では、この第２ＩＣ２の各接続ピン２１，２１，…２２，２２，…が、第１ランドパターン群３の全ての外側ランド３２，３２，…、第２ランドパターン群４の全てのランド（共用ランド４１，４１，…及び専用ランド４２，４２）に接続されることになる。言い換えると、この第２ＩＣ２の搭載状態では図２中のランド端子領域Ｃ，Ｄの全ての領域を使用している。

一方、第１ＩＣ１の搭載状態では、この第１ＩＣ１の各接続ピン１１，１１，…１２，１２，…が、第１ランドパターン群３の全ての内側ランド３１，３１，…、第２ランドパターン群４の内側の５個の共用ランド４１，４１，…に接続されることになる。言い換えると、この第１ＩＣ１の搭載状態では図２中のランド端子領域Ｅ，Ｆの領域のみを使用している。

本形態では、このようにして同一プリント基板上に２種類のＩＣ１，２を交互に搭載しながら各ＩＣの評価試験を行った上で、採用する（製品として採用する）ＩＣを決定するようにしている。

以上の如く、本形態では、１０個の接続ピンを備えた第１ＩＣ１と、１４個の接続ピンを備えた第２ＩＣ２とを選択的に搭載するためのランドパターンとして、１９個のランド３１，３２，４１，４２…を備えさせるのみでよく、全ての接続ピンに個別に対応したランド（２４個のランド）を設けておく必要がない。また、第１ＩＣ１と第２ＩＣ２との搭載位置は互いに重なり合っており、これらＩＣの搭載スペースを個別に確保しておく必要もない。このため、複数種類の半導体デバイスを選択的にマウントすることを省スペースで実現可能になる。

（第２実施形態）
次に、第２実施形態のランドパターン構造について説明する。ここでは上述した第１実施形態との相違点についてのみ説明する。

図４は、本形態のランドパターンを示している。図中右側に位置する第１ランドパターン群３は、上述した第１実施形態と同様に、上記第１ＩＣ１の右側縁に突設されている接続ピン１１，１１，…に対応する５個の内側ランド３１，３１，…と、第２ＩＣ２の右側縁に突設されている接続ピン２１，２１，…に対応する７個の外側ランド３２，３２，…とが備えられている。

そして、上記内側ランド３１，３１，…は、それに対向する外側ランド３２，３２，…に導電材料５，５，…（例えば半田や金属蒸着膜等）によって接続されている。尚、図中左側に位置する第２ランドパターン群４は、上述した第１実施形態のものと同一である。

図５は、第１ＩＣ１の搭載状態を示す平面図である。このように、第１ＩＣ１の搭載状態では、この第１ＩＣ１の各接続ピン１１，１１，…が、第１ランドパターン群３の全ての内側ランド３１，３１，…から導電材料５，５，…を経て外側ランド３２，３２，…に接続されることになる。

本形態の構成によれば、上述した第１実施形態の効果に加えて、上記内側ランド３１，３１，…と外側ランド３２，３２，…との配線の共通化を図ることができ、プリント基板内の配線構造の簡略化を図ることができる。

（第３実施形態）
次に、第３実施形態のランドパターン構造について説明する。ここでも上述した第１実施形態との相違点についてのみ説明する。本形態が対象とする２種類のＩＣは、図７（ａ），（ｂ）に示すように、接続ピンが突設されていない側縁の長さが同一（図中寸法Ｂ）であり、接続ピンが突設される側縁の長さが互いに異なっていて、一方のＩＣ（第３ＩＣ６）では各側縁に６本ずつの接続ピン６１，６１，…，６２，６２…が突設され、他方のＩＣ（第４ＩＣ７）では各側縁に５本ずつの接続ピン７１，７１，…，７２，７２…が突設されたものである。また、各ＩＣ６，７共に、同一側縁に突設されている接続ピンのピッチ（ピンピッチ）は同一（図中寸法Ａ）である。

図６は、本形態のランドパターンを示している。図中右側に位置する第１ランドパターン群３及び図中左側に位置する第２ランドパターン群４は共に７個のランド３３，３４，４３，４４，…を備えている。

そして、各ランドパターン群３，４のうち中央側の４個のランドが共用ランド３３，３３，４３，４３となっている。具体的には、各ランドパターン群３，４において図６のそれぞれ上側２つのランドが、６本ずつの接続ピンが突設された第３ＩＣ６のための専用ランド３４，３４，４４，４４であり、図６のそれぞれ下側１つのランドが、５本ずつの接続ピンが突設された第４ＩＣ７のための専用ランド３４，４４である。そして、その他のランド３３，３３，…，４３，４３…が共用ランドである。

図７（ａ）は第３ＩＣ６の搭載状態を示す平面図であり、図７（ｂ）は第４ＩＣ７の搭載状態を示す平面図である。このように、第３ＩＣ６の搭載状態では、各ランドパターン群３，４のうちの図中上側の６個ずつのランド（共用ランド３３，４３及び専用ランド３４，４４）にＩＣの接続ピン６１，６２が接続されることになる。言い換えると、この第３ＩＣ６の搭載状態では図６中のランド端子領域Ｇ，Ｈの領域のみを使用している。

一方、第４ＩＣ７の搭載状態では、各ランドパターン群３，４のうちの図中下側５個ずつのランド（共用ランド３３，４３及び専用ランド３４，４４）にＩＣの接続ピン７１，７２が接続されることになる。言い換えると、この第４ＩＣ７の搭載状態では図６中のランド端子領域Ｉ，Ｊの領域のみを使用している。

本形態の構成においても、上述した第１実施形態の場合と同様に、１２個の接続ピンを備えた第３ＩＣ６と、１０個の接続ピンを備えた第４ＩＣ７とを選択的に搭載するためのランドパターンとして、１４個のランドを備えさせるのみでよく、全ての接続ピンに個別に対応したランド（２２個のランド）を設けておく必要がない。また、第３ＩＣ６と第４ＩＣ７との搭載位置は大部分が重なり合っており、これらＩＣ６，７の搭載スペースを個別に確保しておく必要もない。このため、複数種類の半導体デバイスを選択的にマウントすることを省スペースで実現可能になる。

−その他の実施例−
以上説明した各実施例は、ＬＮＢ用のプリント基板上にマイクロ波用ＩＣを搭載する場合について説明した。本発明はこれに限らず、その他の半導体デバイスをプリント基板上に搭載する場合にも適用可能である。

また、上述した実施形態では、２種類のＩＣの候補のうちから一つを決定する場合について説明したが、３種類以上のＩＣの候補のうちから一つを決定する場合にも本発明は適用可能である。この場合、共用ランドは、必ずしも、３種類以上のＩＣの全てに対して共用されるものである必要はなく、少なくとも２種類のＩＣに対して共用されるものであればよい。つまり、２種類のＩＣのうち何れのＩＣが搭載された場合にも、その各ＩＣの少なくとも一つの接続ピンが共用ランドに接続された状態でプリント基板上に搭載される構成であればよい。

（ａ）は第１ＩＣを、（ｂ）は第２ＩＣをそれぞれ示す平面図である。第１実施形態に係るランドパターンを示す図である。（ａ）は第２ＩＣの搭載状態を示す平面図であり、（ｂ）は第１ＩＣの搭載状態を示す平面図である。第２実施形態に係るランドパターンを示す図である。第２実施形態における第１ＩＣの搭載状態を示す平面図である。第３実施形態に係るランドパターンを示す図である。（ａ）は第３ＩＣの搭載状態を示す平面図であり、（ｂ）は第４ＩＣの搭載状態を示す平面図である。

符号の説明

１第１ＩＣ（半導体デバイス）
１１，１２接続ピン
２第２ＩＣ（半導体デバイス）
２１，２２接続ピン
３３，４１，４３共用ランド
３４，４２，４４専用ランド
５導電材料
６第３ＩＣ（半導体デバイス）
６１，６２接続ピン
７第４ＩＣ（半導体デバイス）
７１，７２接続ピン

Claims

接続ピンを備える複数種類の半導体デバイスをプリント基板上に選択的に搭載可能とするために上記プリント基板上に設けられるランドパターンの構造であって、
複数のランドのうち少なくとも一つは、複数種類の半導体デバイスの接続ピンに対応する共用ランドとして配設されており、これら半導体デバイスのうち何れの半導体デバイスが搭載された場合にも、その各半導体デバイスの少なくとも一つの接続ピンが共用ランドに接続される構成とされていることを特徴とするランドパターン構造。
請求項１記載のランドパターン構造において、
各半導体デバイスは、互いに対向する側縁それぞれに複数の接続ピンが備えられており、各半導体デバイス同士は、上記各側縁それぞれにおいて隣り合う接続ピン同士のピッチが互いに一致している一方、上記各側縁同士の間の距離が互いに異なっており、
共用ランドは、各半導体デバイスにおける一方の側縁に備えられている接続ピンの少なくとも一つに対応するものとして配設されていることを特徴とするランドパターン構造。
請求項１記載のランドパターン構造において、
各半導体デバイスは、互いに対向する側縁それぞれに複数の接続ピンが備えられており、各半導体デバイス同士は、上記各側縁それぞれにおいて隣り合う接続ピン同士のピッチが互いに一致している一方、上記各側縁同士の間の距離が互いに異なっており、
共用ランドは、各半導体デバイスにおける一方の側縁に備えられている接続ピンの少なくとも一つに対応するものとして配設されている一方、
各半導体デバイスにおける他方の側縁に備えられている接続ピンのそれぞれに対応して個別に配設された専用ランド同士が導通されていることを特徴とするランドパターン構造。
請求項１記載のランドパターン構造において、
各半導体デバイスは、互いに対向する側縁それぞれに、複数の接続ピンで成る接続ピン列を備えており、各半導体デバイス同士は、上記各側縁それぞれにおいて隣り合う接続ピン同士のピッチが互いに一致しており、上記各側縁同士の間の距離も互いに一致している一方、接続ピンの本数が互いに異なっており、
各半導体デバイスの接続ピン列に沿うように配列されたランド列のうち少なくとも中央部に位置するランドが共用ランドとして配設されていることを特徴とするランドパターン構造。
請求項１〜４のうち何れか一つに記載のランドパターン構造において、
複数のランドのうち少なくとも一つは、３種類以上の半導体デバイスの接続ピンに対応する共用ランドとして配設されており、これら半導体デバイスのうち何れの半導体デバイスが搭載された場合にも、その各半導体デバイスの少なくとも一つの接続ピンが共用ランドに接続される構成とされていることを特徴とするランドパターン構造。