JP2005099827A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法 Download PDFInfo
- Publication number
- JP2005099827A JP2005099827A JP2004316061A JP2004316061A JP2005099827A JP 2005099827 A JP2005099827 A JP 2005099827A JP 2004316061 A JP2004316061 A JP 2004316061A JP 2004316061 A JP2004316061 A JP 2004316061A JP 2005099827 A JP2005099827 A JP 2005099827A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- short
- region
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【目的】 アクティブマトリクス型の液晶表示装置の作製過程において、プラズマから与えられるエネルギーによって不良が発生しないようにする。
【構成】 ゲイト配線101とソース配線102を作製段階において109で示す配線で短絡させておく。そして最終的に画素電極をパターニングする際に103の領域で配線109を分断する。こうすることにより、2つの配線は等電位となるので、急激な電位差の発生による不良の発生を防ぐことができる。また、最終工程において上層の導電パターンを利用して配線109を分断することで、工程を煩雑化することがない。
【選択図】 図1
【構成】 ゲイト配線101とソース配線102を作製段階において109で示す配線で短絡させておく。そして最終的に画素電極をパターニングする際に103の領域で配線109を分断する。こうすることにより、2つの配線は等電位となるので、急激な電位差の発生による不良の発生を防ぐことができる。また、最終工程において上層の導電パターンを利用して配線109を分断することで、工程を煩雑化することがない。
【選択図】 図1
Description
本明細書で開示する発明は集積化された薄膜半導体装置およびその作製方法に関する。また本明細書で開示する発明は、アクティブマトリクス型の液晶表示装置およびその作製方法に関する。
従来よりアクティブマトリクス型の液晶表示装置が知られている。これは、ガラス基板上に数十万個の単位で配置された画素電極のそれぞれに薄膜トランジスタを配置する構成を有している。画素電極のそれぞれに配置された薄膜トランジスタは、ぞれぞれの画素電極に出入りする電荷を制御する機能を有している。
また、画素電極に配置された薄膜トランジスタを駆動するための薄膜トランジスタ回路(ドライバー回路と称される)を同一ガラス基板上に集積化する構成も知られている。これは、周辺一体型のアクティブマトリクス型と称されている。
このようなアクティブマトリクス型の液晶表示装置を作製する場合、ガラス基板上に集積化された薄膜トランジスタのいくつかが動作不良になってしまう現象が見られる。
本発明者らは、この問題について鋭意研究した結果以下に示すような知見を得た。
アクティブマトリクス型の液晶表示装置のような集積化された半導体装置を作製する場合には、絶縁膜や配線の形成において、プラズマCVD法でスパッタ法による成膜やプラズマエッチングが利用されている。
図3にプラズマを生じさせた場合におけるイオンのエネルギー(相対値)とイオンの数(相対値)との概略の関係を示す。一般に図3の斜線に示すようなプラズマダメージを与える高エネルギーイオンが少なからず存在する。
一方、プラズマCVD法やスパッタ法を用いて成膜された絶縁膜は膜質が緻密でなく、その耐圧が数十V程度以下と低いという事実がある。また、利用される基板は、ほとんど完全な絶縁体であるガラスや石英であるので非常に帯電し易いという問題がある。
ここで図4に示すような状態を考える。図4(B)に示すのは、(A)に示すような記号で示される薄膜トランジスタを作製する場合における一工程である。図4(B)は、層間絶縁膜31を成膜している状況を示すものである。
ここでは、この層間絶縁膜31をプラズマCVD法やスパッタ法で成膜する場合を想定する。この成膜時において当然図3に示すような高エネルギーを有するイオンが試料に衝突する。
一般にソース(S)電極とゲイト電極(G)との間は導通状態にはない。従って、局所的にではあるが、成膜中においてソース(S)電極とゲイト(G)電極の電位差が瞬間的に数十V〜数百Vに達してしまうような状態が実現されてしまう場合がある。
ソース電極とゲイト電極とは活性層32とゲイト絶縁膜30とを介して配置されている。一方、前述したようにCVD法やスパッタ法で成膜されたゲイト絶縁膜30の耐圧は数十V以下である。従って、上記の状況においては、ゲイト絶縁膜30が電気的に破壊してしまうことになる。
この結果、薄膜トランジスタは動作不良なものとなってしまう。この問題を解決するためには、絶縁膜31の成膜時において、ソース電極とゲイト電極とが電気的にショートしていて、等電位になるようにしておけばよい。しかし、最終的な動作を行わせる状態においては、ソース電極とゲイト電極とが直接電気的にショートしていてはいけない。
そこで図4(B)に示すような工程においては、最終段階までソース電極とゲイト電極とを電気的にショートした状態とし、最終段階でソース電極とゲイト電極とを切断することが必要とされる。しかし、このような工程は、工程数を増やすことになる。工程数を増やすことは、生産歩留りの問題や生産コスト点から好ましいものではない。
本明細書で開示する発明は、図4(B)に示すような工程における半導体装置の破壊の問題を解決する技術を提供することを課題とする。即ち、プラズマから与えられるパルス状の高電位(これらの高電位は局所的にまた瞬間的に加わる)によって、作製途中の半導体装置が破壊してしまうことを防ぐ技術を提供することを課題とする。また上記技術を特別な作製工程の追加を行わずに実現することを課題とする。
本明細書で開示する発明の一つは、図2にその具体的な作製工程例を示すように、薄膜トランジスタのゲイト電極101に延在した第1の配線100を形成する工程と、前記第1の配線上に第1の絶縁膜206を形成する工程と、前記絶縁膜上に前記薄膜トランジスタのソース領域211に接続された第2の配線102を形成する工程と、前記第2の配線上に第2の絶縁膜207を形成する工程と、前記第2の絶縁膜上に導電パターン214を形成する工程と、を有し、前記第1及び/または前記第2の配線には配線パターン(図6または図7参照)が形成されており、前記導電パターンを形成すると同時に前記第1及び/または前記第2の配線を切断(図2(E)参照)することを特徴とする。
上記構成において、各絶縁膜は多層に構成されたものであってもよい。
他の発明の構成は、図2にその具体的な作製工程例を示すように、アクティブマトリクス回路(図1参照)の作製工程であって、第1の配線101を形成する工程と、前記第1の配線上に第1の絶縁膜206を形成する工程と、前記第1の絶縁膜上に前記第1の配線に直交する第2の配線102を形成する工程と、
前記第2の配線上に第2の絶縁膜207を形成する工程と、前記第2の絶縁膜上に導電パターン214を形成する工程と、を有し、前記第1及び/または前記第2の配線には配線パターン(図6または図7参照)が形成されており、前記導電パターンを形成すると同時に前記第1及び/または前記第2の配線を切断(図2(E)参照)することを特徴とする。
前記第2の配線上に第2の絶縁膜207を形成する工程と、前記第2の絶縁膜上に導電パターン214を形成する工程と、を有し、前記第1及び/または前記第2の配線には配線パターン(図6または図7参照)が形成されており、前記導電パターンを形成すると同時に前記第1及び/または前記第2の配線を切断(図2(E)参照)することを特徴とする。
他の発明の構成は、アクティブマトリクス回路を構成する配線を形成する工程と、前記配線上に絶縁膜を形成する工程と、前記絶縁膜上に導電パターンを形成する工程と、を有し、前記配線は配線パターンを有し、前記導電パターンの形成時に前記配線パターンを有した配線を切断することを特徴とする。
この構成は、例えば、図1の100や114で示される短絡配線に図6または図7に示すような配線パターンが形成されたものとした場合に、画素電極214(図2参照)のパターニングの際にこの配線パターンをマトリクス状に配置された配線101や102から切り離す場合のものである。
他の発明の構成は、アクティブマトリクス回路を構成する配線を形成する工程と、前記配線上に絶縁膜を形成する工程と、前記絶縁膜上に導電パターンを形成する工程と、を有し、前記配線は配線パターンを有し、前記導電パターンの形成時に前記配線パターンを前記アクティブマトリクス回路を構成する配線から分離することを特徴とする。
〔作用〕
図2に示す工程において、配線同士を接続する配線100や114が形成されており、画素電極のパターニング以前においては、各配線が短絡した状態となっている。
図2に示す工程において、配線同士を接続する配線100や114が形成されており、画素電極のパターニング以前においては、各配線が短絡した状態となっている。
こうすることで、プラズマプロセスにおいて作製途中の半導体装置の絶縁膜に局所的な高電圧が印加される現象を抑制することができる。またこの短絡部分を画素電極のパターニングの際に切断する工程を採用することにより、作製工程を特に増やさなくてもよい構成とすることができる。
また、配線同士を接続する配線100や114に図6や図7で示される配線パターンを設けることにより、作製工程途中において、配線100や114を伝播するパルス電位を減少または消滅させることができる。
本明細書で開示する発明を利用するこによって、プラズマから誘起されるパルス状の高電位によって、作製途中の半導体装置が破壊してしまうことを防ぐことができる。特に特別な作製工程の追加を行わずにこのことを実現することができる。
〔実施例1〕
本実施例は、図1に示すようなアクティブマトリクス型の液晶表示装置の構成において、103、104、105で示される部分を画素電極(図1には図示せず)のパターニングの際にエッチング除去することを特徴とする。
本実施例は、図1に示すようなアクティブマトリクス型の液晶表示装置の構成において、103、104、105で示される部分を画素電極(図1には図示せず)のパターニングの際にエッチング除去することを特徴とする。
本実施例では、アクティブマトリクス領域に配置され、それぞれが互いに接続されたソース配線およびゲイト配線を最終段階でそれぞれ分離する工程について説明する。
画素電極は最終工程において形成され、その形成の後にはプラズマを用いる処理工程は存在しない。従って、プラズマを利用する工程として、画素電極の形成工程を最終工程ということができる。
本実施例においては、この画素電極の形成の前では、例えばゲイト配線101とソース配線102とを109で示される短絡用の配線(この配線はゲイト配線101の形成と同時に形成される)でつながった状態としておく。
即ち、プラズマが利用される最終工程までは、各配線が電気的にショートした状態としておく。このようにすることで、プラズマによって誘起される高電位パルスによって作製途中の薄膜トランジスタが破壊してしまうことを抑制することができる。
例えば、画素電極を構成するITO膜の成膜工程において、ゲイト配線101とソース配線102とは接続された状態となる。即ち、薄膜トランジスタ106のゲイト電極110とソース電極211とは接続され同電位となっている。
従って、不可避に局所的な高電圧が加わった状態となっても薄膜トランジスタ106のゲイト電極110とソース電極211(図1のソース配線102から延在して設けられている)との間に数十V以上の電圧が加わるような状況を避けることができる。
そして画素電極の形成を行うパターニング工程において、103で示される部分で配線を切断(分断)することで、回路を完成させることができる。図1には、この配線の切断を行う他の箇所として104や105で示される領域が示されている。
図1に示すような構成とすると、ゲイト配線101と112、さらにはソース配線102と108のそれぞれ全てを作製工程中において等電位とすることができる。そして、プラズマや放電を利用した成膜工程やエッチング工程において、不要な電位差が生じる問題を解決することができる。
図2に図1に示す構成の一部の作製工程断面図を示す。図2に示されているのは、図1に示す構成における薄膜トランジスタ106の断面作製工程図と、ゲイト配線101から延在した短絡用の配線100のA−A’で示される断面の作製工程図と、ソース配線102から延在した短絡用の配線114のB−B’で示される断面の作製工程図とを同一の図面上に示したものである。(実際には全体として図2に示すような断面箇所が得られるわけではない)
以下図2に示す作製工程を説明する。まず図2(A)に示すようにガラス基板201上に図示しない酸化珪素膜を下地膜として成膜する。図1に示すような構成は、このガラス基板201上に配置されることになる。
次に非晶質珪素膜をプラズマCVD法や減圧熱CVD法で500Åの厚さに成膜する。この非晶質珪素膜の膜厚は、200〜2000Å程度とすればよい。そしてこれにレーザー光の照射および/または加熱処理を施す。こうすることによって図示しない結晶化性珪素膜を得る。
そしてこの図示しない結晶性珪素膜をパターニングすることによって、図2(A)の202で示される薄膜トランジスタの活性層を形成する。次にゲイト絶縁膜として機能する酸化珪素膜203をプラズマCVD法またはスパッタ法によって1000Åの厚さに成膜する。
さらにスカンジウムを0.2 wt%含有させた図示しないアルミニウム膜を5000Åの厚さにスパッタ法で成膜する。アルミニウム膜中にスカンジスムを微量に含有させるのは、後の工程(特に加熱が行われる工程)において、ヒロックやウィスカーが発生してしまうことを抑制するためである。ヒロックやウィスカーというのは、アルミニウムの異常成長によって形成される角状あるいは刺状の突起物のことである。
次に図示しないアルミニウム膜をパターニングする。こうしてゲイト配線101とゲイト配線101から延在したゲイト電極110を形成する。また同時にゲイト配線101から延在した短絡用の配線100を同時に形成する。
なお図2には示されていないが、図1の109で示される短絡用の配線もこの工程において同時に形成される。このゲイト配線101とゲイト配線から延在したゲイト電極110、さらにはゲイト配線101から延在した短絡用の配線100を1層目の配線という。
また他の実施例で詳述するが、短絡用の配線には、放電あるいは誘起された高電位パルスを減少または消滅させるためのパターンを配置する。
次に電解溶液中においてゲイト電極110と、ゲイト配線101と、ゲイト配線から延在した短絡用の配線100と109を陽極とした陽極酸化を行う。この工程において、図2(A)に示す陽極酸化膜204と205が形成される。
この陽極酸化膜は500Åの厚さに形成する。この陽極酸化膜は、ヒロックの発生を抑え、配線間ショートが生じないようにするために有効なものである。こうして図2(A)に示す状態を得る。
この陽極酸化工程は、電解溶液として、酒石酸を3%含んだエチレングリコール溶液をアンモニア水で中和したものを用いる。またこの電解溶液中において、アルミニウムパターンを陽極、白金を陰極として、両電極間に電流を流すことによって行われる。
次に図2(A)の状態で不純物イオンの注入を行う。この工程において、ソース領域211とドレイン領域212とが自己整合的に形成される。(図2(B))
次に第1の層間絶縁膜206として酸化珪素膜または窒化珪素膜を5000Åの厚さにプラズマCVD法で成膜する。この層間絶縁膜としては、酸化珪素膜と窒化珪素膜との積層膜や酸化窒化珪素膜を用いることができる。なお酸化窒化珪素膜は、ガスソースとして、TEOSガスとN2Oガスとの混合ガスを用いたプラズマCVD法によって成膜する。
次にコンタクトホールの形成を行う。このコンタクトホールの形成はドライエッチングが利用される。近年パターンの微細化が進んでおり、これに従って異方性エッチングが利用できるドライエッチングが多用される傾向にある。
ここで、ドライエッチングを用いても、プラズマから誘起される高電位パルスによって、作製途中の薄膜トランジスタが破壊されることは抑制される。これは、各配線や電極が接続され同電位となっているので、例えばゲイト絶縁膜203に高い電位差が加わることが抑制されるからである。
次に2層目の配線を形成するためのチタン膜とアルミニウム膜とチタン膜との3層膜を成膜する。この3層膜の成膜はスパッタ法によって行う。この際にも各配線や電極間に高い電位差が生じてしまうことが抑制される。
上記3層膜を成膜したら、これをパターニングする。こうして、ソース配線102(延在してソース領域211にコンタクトする)、ドレイン電極113、ソース配線102から延在した短絡用の配線114を形成する。(図2(B))
これらの電極や配線は2層目の配線と呼ばれる。またこれらの配線や電極の配置される位置関係は図1に示すようなものとなる。
図2を見れば明らかなようにゲイト配線101(図1参照)から延在したゲイト電極110、さらにゲイト配線101から延在した配線100で構成される1層目の配線(図1では実線で示される)と、ソース配線102やソース配線から延在した配線114で構成される2層目の配線(図1では点線で示される)とは、層間絶縁膜206によって上下に分離される構成となる。
こうして図2(B)に示す状態を得たら、次に第2の層間絶縁膜207として酸化珪素膜または窒化珪素膜を成膜する。(図2(C))
この第2の層間絶縁膜207の成膜時においては、全ての電極および配線が短絡されている状態である。従って、プラズマの影響による不要な電位差の発生を抑制することができる。そして局部的な高電圧印加による不良の発生を抑制することができる。
さらにドレイン電極113と後に形成される画素電極214(図2(E)参照)とを接続するためのコンタクトホール208を形成する。
また、同時に1層目の配線であるゲイト配線101から延在した短絡用の配線100を105の領域(図2(E)参照)で切断するための開口209を形成する。
また、同時に2層目の配線であるソース配線102から延在した短絡用の配線114を104の領域(図2(E)参照)で切断するための開口210を形成する。(図2(C))
これらの開口の形成もドライエッチングでもって行う。この工程においても各配線や電極が接続され同電位となっているので、プラズマから各配線や電極間に誘起される高電位の影響を抑制することができる。
図2(C)を見れば分かるように、この工程において、1層目の配線100と2層目の配線114とに達する開口209と210とが形成される。
次に画素電極を構成するためのITO膜213をスパッタ法で成膜する。この画素電極の成膜においても、各配線や電極が同電位となっているので、プラズマの影響によって各配線間や電極間において不要な電位差が発生することが抑制される。
特に図1において実線で示される1層目の配線であるゲイト配線101と、点線で示される2層目の配線102とを短絡した状態で層間絶縁膜や画素電極の成膜が行われことは重要である。このような状態で成膜(およびドライエッチング)が行われることで、1層目の配線およびそこと電気的につながった領域と、2層目の配線との間で高電圧が加わる状態を抑制することができる。
この結果、例えば前述したゲイト電極110と活性層202との間に高電圧が加わるような状況を避けることができる。即ち、ゲイト絶縁膜203に高電圧が印加されることを抑制することができる。
次にITO膜213をパターニングする。このパターニングもドライエッチングによって行う。このITOのエッチングを行った後にさらに配線100と114のエッチングを行う。即ち、図2(E)の105と104の領域において、配線100と114をエッチング除去する。
こうして、配線100と114とが、105と104の領域において切断(分断)される。
図2には、図1の104と105で示される領域で配線を分断する状態が示されている。他に103で示される領域における配線109の分断も同じ工程において同時に行われる。
こうしてアクティブマトリクス型の液晶表示装置の画素領域の回路構成が完成する。
本実施例においては、プラズマが利用される工程において、アンテナとして機能してしまう各配線や電極が電気的にショートし同電位となっている。従って、局所的にプラズマから高電位が誘起されても、それが原因で作製途中の薄膜トランジスタが破壊されてしまうことを抑制することができる。
〔実施例2〕
本実施例は、図5(B)に示すような等価回路を有したアクティブマトリクス型の液晶表示装置の画素領域の構成に関する。図5(A)は図5(B)に示す等価回路を有した構成を上面から見た様子を示す。
本実施例は、図5(B)に示すような等価回路を有したアクティブマトリクス型の液晶表示装置の画素領域の構成に関する。図5(A)は図5(B)に示す等価回路を有した構成を上面から見た様子を示す。
図5において、502がゲイト配線であり、501がソース配線である。このゲイト配線とソース配線とはマトリクス状に配置されており、この2つの配線に囲まれた領域に512、513、514で示されるような画素電極が配置されている。
図5に示す構成は、M型に配置された半導体層(活性層)の上をゲイト配線502と容量線503とが横断することにより、(B)に示すような回路構成とするものである。
(B)を見れば明らかなように、ゲイト配線502と容量線503とが直接接続されていては、回路は動作しない。またゲイト配線502と容量線503とは、同一の導電膜をパターニングして形成される。
このような構成において、ゲイト配線502と容量線503とを覆って絶縁膜を形成する際等において、2つの配線間に高電圧が加わってしまう場合がある。(B)を見れば明らかなようにゲイト配線502と容量線503との間に高い電圧が加わった場合、その間に形成されているトランジスタやMOS容量は破壊されてしまう。
そこで本実施例で示す構成においては、画素電極513(この画素電極は最後に形成される)の形成時までは、500で示される部分でゲイト線502と容量線503とを接続しておき、画素電極513のパターニング時に500の領域を切断することを特徴とする。
このような構成とすることで、特に作製工程を増加させずに、ゲイト配線502と容量線503との間に高い電圧が加わることを防ぐことができる。
〔実施例3〕
本実施例は、図1に示す短絡用の配線109や114、さらには100のパターン形状に関する。
本実施例は、図1に示す短絡用の配線109や114、さらには100のパターン形状に関する。
プラズマによって誘起されるパルス状の高電位は、局所的な異常放電によって生成される。従って、パルス状の高電位が誘起される場所も不特定の局所領域となる。
アクティブマトリクス領域が大面積となった場合、プラズマから誘起された高電位パルスが配線を長い距離に渡り伝播することが考えられる。このような場合、各配線や電極が同電位となっていても上記伝播する高電位パルスの影響が懸念される。
本実施例で示すのは、このような場合に効果を発揮する構成に関する。本実施例においては、109や114、さらには100で示される短絡用の配線の一部に図6に示すようなパターンを形成する。
図6(A)に示すのは、配線601を伝播してきた高電位パルス波形を602で示される部分で減少あるいは消滅させるための配線パターンである。この配線パターンは、602で示される部分でパルスを衝突させ、そのエネルギーをそこで放電させてしまうためのものである。
図6(A)に示すようなパターンは、100や114で示される短絡用の配線の途中や終端部に配置することが効果的である。これは、高電位パルスが配線を何回も往復しないようにすることに効果がある。
また、図6(B)に示すのは、グランド電位を有するベタ配線603に囲まれて放電用のパターン605が配置された配線604である。
このようなパターンも100や114で示される短絡用の配線の終端部に配置することが有効である。また、アクティブマトリクス領域と周辺駆動回路領域との間の領域に配置することも有用である。
図7で示されるのは、2つの配線701と703を702で示されるような配線パターンで接続したものである。このような構成は、配線701と703を伝播してきた高電位パルスが702のパターン部分で衝突し、そこで放電される機能を有している。
図7で示すようなパターンは、100や114で示される短絡用の配線の終端部やアクティブマトリクス領域からはずれた部分に設けることが有効である。図7で示すようなパターンを設けることにより、アクティブマトリクス回路内を高電位パルスが縦横無尽に伝播することを抑制することができる。
101 ゲイト配線
102 ソース配線
103 切断領域
104 切断領域
105 切断領域
106 薄膜トランジスタ
107 液晶
108 ソース配線
109 短絡配線
110 ゲイト電極
112 ゲイト配線
211 ドレイン領域
102 ソース配線
103 切断領域
104 切断領域
105 切断領域
106 薄膜トランジスタ
107 液晶
108 ソース配線
109 短絡配線
110 ゲイト電極
112 ゲイト配線
211 ドレイン領域
Claims (8)
- アクティブマトリクス領域と周辺駆動回路領域とを同一基板上に有する半導体装置の作製方法であって、
複数の薄膜トランジスタのゲイト電極に延びている複数の第1の配線と、当該第1の配線同士を接続する短絡配線とを同時に形成し、
前記第1の配線及び前記短絡配線上に第1の絶縁膜を形成し、
前記第1の絶縁膜上に前記複数の薄膜トランジスタのソース領域に接続された複数の第2の配線を形成し、
前記第2の配線上に第2の絶縁膜を形成し、
前記第1の絶縁膜及び前記第2の絶縁膜に前記短絡配線に達する開口を形成し、
前記第2の絶縁膜上に導電パターンを形成することを含み、
放電あるいは誘起された高電位パルスを減少または消滅させるための配線パターンが前記アクティブマトリクス領域と前記周辺駆動回路領域との間の領域に配置され、
前記導電パターンをパターニングによって形成する際に前記短絡配線を切断することを特徴とする半導体装置の作製方法。 - アクティブマトリクス領域と周辺駆動回路領域とを同一基板上に有する半導体装置の作製方法であって、
複数の薄膜トランジスタのゲイト電極に延びている複数の第1の配線を形成し、
前記第1の配線上に第1の絶縁膜を形成し、
前記第1の絶縁膜上に前記複数の薄膜トランジスタのソース領域に接続された複数の第2の配線と、当該第2の配線同士を接続する短絡配線とを同時に形成し、
前記第2の配線及び前記短絡配線上に第2の絶縁膜を形成し、
前記第2の絶縁膜に前記短絡配線に達する開口を形成し、
前記第2の絶縁膜上に導電パターンを形成することを含み、
放電あるいは誘起された高電位パルスを減少または消滅させるための配線パターンが前記アクティブマトリクス領域と前記周辺駆動回路領域との間の領域に配置され、
前記導電パターンをパターニングによって形成する際に前記短絡配線を切断することを特徴とする半導体装置の作製方法。 - アクティブマトリクス領域と周辺駆動回路領域とを同一基板上に有する半導体装置の作製方法であって、
複数の薄膜トランジスタのゲイト電極に延びている複数の第1の配線と、当該第1の配線同士を接続する第1の短絡配線とを同時に形成し、
前記第1の配線及び前記第1の短絡配線上に第1の絶縁膜を形成し、
前記第1の絶縁膜上に前記複数の薄膜トランジスタのソース領域に接続された複数の第2の配線と、当該第2の配線同士を接続する第2の短絡配線とを同時に形成し、
前記第2の配線及び前記第2の短絡配線上に第2の絶縁膜を形成し、
前記第1の絶縁膜及び前記第2の絶縁膜に前記第1の短絡配線に達する開口を形成し、
前記第2の絶縁膜に前記第2の短絡配線に達する開口を形成し、
前記第2の絶縁膜上に導電パターンを形成することを含み、
放電あるいは誘起された高電位パルスを減少または消滅させるための配線パターンが前記アクティブマトリクス領域と前記周辺駆動回路領域との間の領域に配置され、
前記導電パターンをパターニングによって形成する際に前記第1及び第2の短絡配線を切断することを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項3のいずれか一項において、
前記第1の配線のうち少なくとも一の配線と、前記第2の配線のうち少なくとも一の配線とは接続されて形成され、前記導電パターンをパターニングによって形成する際に切断されることを特徴とする半導体装置の作製方法。 - アクティブマトリクス領域と周辺駆動回路領域とを同一基板上に有する半導体装置の作製方法であって、
前記アクティブマトリクス領域を構成する複数の薄膜トランジスタのゲイト電極に延びている複数の配線と、ソース領域に接続された複数の配線を形成し、
前記配線上に絶縁膜を形成し、
前記絶縁膜上に導電パターンを形成することを含み、
前記配線同士は短絡配線によって接続されており、
放電あるいは誘起された高電位パルスを減少または消滅させるための配線パターンが、前記アクティブマトリクス領域と前記周辺駆動回路領域との間の領域に配置され、
前記導電パターンをパターニングによって形成する際に前記絶縁膜に形成した開口を介して前記短絡配線を切断することを特徴とする半導体装置の作製方法。 - アクティブマトリクス領域と周辺駆動回路領域とを同一基板上に有する半導体装置であって、
複数の薄膜トランジスタのゲイト電極に延びている複数の第1の配線と、
当該第1の配線に接続されている短絡配線と、
前記第1の配線及び前記短絡配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、前記複数の薄膜トランジスタのソース領域に接続された複数の第2の配線と、
前記第2の配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成された導電パターンとを有し、
放電あるいは誘起された高電位パルスを減少または消滅させるための配線パターンが、前記アクティブマトリクス領域と前記周辺駆動回路領域との間の領域に配置され、
前記短絡配線は切断されていることを特徴とする半導体装置。 - アクティブマトリクス領域と周辺駆動回路領域とを同一基板上に有する半導体装置であって、
複数の薄膜トランジスタのゲイト電極に延びている複数の第1の配線と、
前記第1の配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、前記複数の薄膜トランジスタのソース領域に接続された複数の第2の配線と、
当該第2の配線に接続されている短絡配線と、
前記第2の配線及び前記短絡配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成された導電パターンとを有し、
放電あるいは誘起された高電位パルスを減少または消滅させるための配線パターンが、前記アクティブマトリクス領域と前記周辺駆動回路領域との間の領域に配置され、
前記短絡配線は切断されていることを特徴とする半導体装置。 - アクティブマトリクス領域と周辺駆動回路領域とを同一基板上に有する半導体装置であって、
複数の薄膜トランジスタのゲイト電極に延びている複数の第1の配線と、
当該第1の配線に接続されている第1の短絡配線と、
前記第1の配線及び前記第1の短絡配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、前記複数の薄膜トランジスタのソース領域に接続された複数の第2の配線と、
当該第2の配線に接続されている第2の短絡配線と、
前記第2の配線及び前記第2の短絡配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成された導電パターンとを有し、
放電あるいは誘起された高電位パルスを減少または消滅させるための配線パターンが、前記アクティブマトリクス領域と前記周辺駆動回路領域との間の領域に配置され、
前記第1及び第2の短絡配線はそれぞれ切断されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004316061A JP2005099827A (ja) | 1995-08-04 | 2004-10-29 | 半導体装置およびその作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21953295 | 1995-08-04 | ||
JP2004316061A JP2005099827A (ja) | 1995-08-04 | 2004-10-29 | 半導体装置およびその作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13945696A Division JP3642876B2 (ja) | 1995-08-04 | 1996-05-08 | プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005099827A true JP2005099827A (ja) | 2005-04-14 |
Family
ID=34466500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004316061A Withdrawn JP2005099827A (ja) | 1995-08-04 | 2004-10-29 | 半導体装置およびその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005099827A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009092692A (ja) * | 2007-10-03 | 2009-04-30 | Ulvac Japan Ltd | パネル製造方法、パネル |
JP2013236069A (ja) * | 2012-04-13 | 2013-11-21 | Semiconductor Energy Lab Co Ltd | 表示装置及び該表示装置の作製方法 |
-
2004
- 2004-10-29 JP JP2004316061A patent/JP2005099827A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009092692A (ja) * | 2007-10-03 | 2009-04-30 | Ulvac Japan Ltd | パネル製造方法、パネル |
JP2013236069A (ja) * | 2012-04-13 | 2013-11-21 | Semiconductor Energy Lab Co Ltd | 表示装置及び該表示装置の作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3642876B2 (ja) | プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置 | |
US6411351B1 (en) | Active matrix type display device comprising a discharge pattern or a short ring and method of manufacturing the same | |
KR100395705B1 (ko) | 반도체장치형성방법 | |
KR100326528B1 (ko) | 표시장치의제조방법 | |
US5866444A (en) | Integrated circuit and method of fabricating the same | |
KR100297064B1 (ko) | 반도체 장치의 제작방법 | |
JP3643096B2 (ja) | 半導体装置の作製方法 | |
JP3571129B2 (ja) | プラズマcvd法および薄膜トランジスタの作製方法 | |
JP2005099827A (ja) | 半導体装置およびその作製方法 | |
US10620492B2 (en) | Method for manufacturing array substrate, array substrate and display device | |
JP4024326B2 (ja) | 半導体装置の作製方法 | |
JP3629798B2 (ja) | 配線パターン | |
JPH09297314A (ja) | 液晶表示装置の製造方法および液晶パネル | |
JP2007110160A (ja) | 液晶表示装置の作製方法 | |
JP3431741B2 (ja) | 半導体装置 | |
JPH0936378A (ja) | 半導体装置 | |
JPH09326494A (ja) | 半導体回路およびその形成方法 | |
JPH11194361A (ja) | 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置 | |
JPH08264799A (ja) | 半導体集積回路の作製方法 | |
JP3087407B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
KR100728952B1 (ko) | 반도체 소자의 전기적 퓨즈 형성방법 | |
KR100416836B1 (ko) | 반도체 소자의 안티 퓨즈 형성 방법 | |
JPH09162406A (ja) | 半導体装置およびその作製方法 | |
JP2002305307A (ja) | 半導体装置およびその作製方法 | |
JP2004241782A (ja) | 液晶表示装置及びフラットパネルディスプレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050810 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051018 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051117 |