JP2005086158A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP2005086158A
JP2005086158A JP2003319789A JP2003319789A JP2005086158A JP 2005086158 A JP2005086158 A JP 2005086158A JP 2003319789 A JP2003319789 A JP 2003319789A JP 2003319789 A JP2003319789 A JP 2003319789A JP 2005086158 A JP2005086158 A JP 2005086158A
Authority
JP
Japan
Prior art keywords
layer
thin film
base material
metal thin
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003319789A
Other languages
English (en)
Other versions
JP4434669B2 (ja
Inventor
Kenta Ogawa
健太 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003319789A priority Critical patent/JP4434669B2/ja
Priority to US10/937,380 priority patent/US6884523B2/en
Publication of JP2005086158A publication Critical patent/JP2005086158A/ja
Application granted granted Critical
Publication of JP4434669B2 publication Critical patent/JP4434669B2/ja
Priority to US14/015,416 priority patent/USRE45987E1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9335—Product by special process
    • Y10S428/934—Electrical process
    • Y10S428/935—Electroplating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12722—Next to Group VIII metal-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 電子部品が有する外部端子の外装めっきとして、リード基材の表面にPbフリーのSn又はSn系合金から成る単純な構造の金属薄膜を形成しながら、実使用環境下における外装めっき部からのウィスカの発生・成長を確実に抑制できる電子部品を提供する。
【解決手段】 電子部品の外部端子が、リード基材１とこの表面を被覆する金属薄膜２を有し、且つリード基材１の表面に垂直な任意の切断面で金属薄膜２を切断したときに表れる断面の個々の結晶粒の、基材表面に垂直な方向の結晶粒の大きさ及び基材表面に平行な方向の結晶粒の大きさに基づいて定義された平均結晶サイズ指数が７以上である。
【選択図】 図１

Description

本発明は、電子部品に関し、特に電子部品が有する外部端子の基材（以下、リード基材とする）の表面に錫（以下、Snとする）又はSnを主成分とするSn系合金から成る金属薄膜が外装めっきされた電子部品及びその製造方法に関する。
集積回路（以下、ＩＣとする）、トランジスタ、抵抗及びコンデンサ等を含む各種電子部品は、回路基板等へ実装する際に、その外部端子が低融点のはんだを介して回路基板等の導電性電極に電気的に接続される。このとき、各電子部品が有する外部端子のはんだ濡れ性を良好にして電子部品と回路基板との接続信頼性を確保するために、各々の外部端子のリード基材の表面には、Sn又はSnを主成分とするSn系合金から成る金属薄膜が、電気めっき法等の表面処理法により予め形成されている。
従来から、上述のような低融点のはんだとしては、Snに鉛（以下、Pbとする）を添加したSn−Pb合金が広く用いられている。ここで、同合金の主成分を構成するSnは接着の役目を果たす。又、PbはSnと低融点合金を形成する低融点合金形成用金属を構成して、合金の融点を下げるとともに接続強度を向上させる役目を果たしている。このように、Sn−Pb合金は、両成分の割合を変えることにより融点を容易に調整することができ、コスト的にも有利なので、電子部品を回路基板に実装する際に広く用いられている。
又、電子部品が有する外部端子のリード基材の表面に形成する金属薄膜としても、従来から、Sn−Pb合金をめっきして形成した金属薄膜を用いることが広く行われている。このように、Sn−Pb合金をめっきして形成した金属薄膜を用いれば、低融点のはんだの濡れ性に優れるだけでなくコスト的にも有利なので、外部端子のリード基材の表面に形成する金属薄膜として好んで用いられてきている。
しかし、上述のSn−Pb合金のPb成分は人体に対して有害であり、使用済の電子装置を廃棄するような場合には公害の原因となるので、環境破壊の点で望ましくない。したがって、最近では電子部品を回路基板に実装するに際しては、低融点のはんだとして成分にPbを含まない、いわゆるPbフリーのSn系合金から成る材料を用いることが一般的な流れになっている。これに対応して、電子部品のリード基材の表面にも、PbフリーのSn又はSn系合金から成る金属薄膜をめっきにより形成することが一般的な流れになっている。
リード基材の表面にPbフリーのSn又はSn系合金から成る金属薄膜をめっきにより形成する場合、Snに添加する金属としてどのようなものを選んだ場合でも、低融点のはんだの濡れ性を損なわず、且つ接続信頼性を確保できるような金属薄膜が形成されることが重要となる。
しかし、リード基材の表面にこのようなPbフリーのSn又はSn系合金から成る金属薄膜をめっきにより形成した場合、Sn−Pb合金で金属薄膜を形成した場合に比べて、電子部品の実使用環境で、外部端子の表面にウィスカと称する微細な金属ひげが発生し易くなる。このウィスカは外部端子同士を短絡させる原因となることが心配され、特にパッケージ本体部の周囲から微小間隔で多数の外部端子が引き出されているＩＣのような電子部品においては、その傾向が著しくなる。したがって、電子部品が有する外部端子の外装めっきとして、リード基材の表面にPbフリーのSn又はSn系合金から成る金属薄膜をめっきにより形成する場合は、ウィスカの発生をいかに抑制するかが重要な課題の一つである。
この課題に対応して、これまでに提案されているウィスカの発生メカニズムのモデル及びそのモデルに対応するウィスカ発生の抑制方法の幾つかの例を説明する。
例えば、特許文献１では、可変抵抗器の外端子から発生するウィスカについて開示している。具体的には、この外端子は、表面に銅（以下、Cuとする）から成る第１のめっき層及びその上に形成された粒径が１〜４μｍのSnから成る第２のめっき層を有している。この可変抵抗器を長時間に渡って使用すると、ウィスカが発生し、可変抵抗器の出力が不安定になることを記載している。図１０は、この可変抵抗器の外端子からウィスカが発生した状態をあらわす側断面図である。特許文献１では、外端子１１３を金属製の板部１０９の表面にCuから成る第１のめっき層１１０を設け、更にこの上にSnから成る第２のめっき層１１１を設けたため、長時間に渡り可変抵抗器を使用すると、第２のめっき層１１１の表面に酸化膜が発生することとなり、その結果、第２のめっき層１１１における粒子毎に第２のめっき層１１１が膨張するから、図１０に示すように、外端子１１３からウィスカ１１４が発生するとしている。そして、特許文献１では、第２のめっき層からウィスカが発生することを防止するために、外端子の表面にCuから成る第１のめっき層及びその上にSnから成る第２のめっき層を設けた後、第２のめっき層のめっき粒子を溶融させて消滅させることを提案している。これにより長時間に渡って可変抵抗器を使用してもめっき粒子毎の酸化膜の形成による体積の膨張が生じないため、外端子の表面に設けたSnから成る第２めっき層からウィスカが発生しないと説明されている。
又、特許文献２では、電子部品の基体表面に形成された複数の層から成る外部電極の最外層に、平均結晶粒径が１μｍ以下に微細化されたSnめっき層を設けることを開示している。具体的には、この外部電極はセラミック基体の両端部に接して形成された厚膜電極の上にニッケル（以下、Niとする）めっき層、Niめっき層上に形成され外部電極の最外層に位置して設けられたSnめっき層とから構成されている。Snめっき層はSnの電解めっきによって形成され、平均結晶粒径が１μｍ以下に微細化されている。この微細化された組織により、高温状態と低温状態とが繰り返される温度サイクルなどの環境下においても、Snめっき層のウィスカ発生を抑制するとされている。
又、非特許文献１には、ウィスカの発生メカニズムの他の例が記載されている。
図１１は、この非特許文献１に記載されたウィスカの発生メカニズムを説明するための図である。非特許文献１では、金属表面に形成されたSn又はSn合金から成るめっき膜の表面には時間の経過と共に酸化膜が成長する。この酸化膜は必ずしも厚さが一定とならないので、膜厚の薄い酸化膜欠陥部にめっき膜中で生じた内部応力が集中し、内部の原子が押し出されてウィスカが成長するとしている。
特開２００２−２４６２０８号公報（ｐ．２−３、図１０）
特開２００１−１１０６６６号公報（ｐ．３） 特開平２−１７０９９６号公報（ｐ．１−２） 川中龍介、他3名,「錫真正ホイスカ成長における鉛の抑制作用とホイスカ成長 機構」,日本結晶成長学会誌,日本結晶成長学会，昭和58年12月15日,第10巻,第 ２号,p.148-156
しかし、上述した特許文献１の方法では、Snめっき層におけるめっき粒子を消滅させるために、例えば遠赤外線を設けた第一の加熱炉に約30秒の間、通過させて中端子及び外端子を２２０℃に予備加熱を行い、次にバーナーを設けた第二の加熱炉に約１秒の間、通過させて、端子部を約９００℃に加熱している。しかし、金属部に比べて耐熱性で不利な樹脂部を端子部近傍に有する半導体部品では、このような高温での処理を加えると、信頼性の低下などを招くという問題がある。
又、特許文献２は、Snめっき層の平均結晶粒径が１μｍ以下となるように結晶粒子を微細化して温度サイクル環境下でのウィスカ発生を抑制するとしているが、逆にSnめっき層の平均結晶粒径が小さいとむしろウィスカが発生し易いというデータもある（例えば、特許文献３）。
特許文献１乃至３及び非特許文献１等を含め、従来のウィスカの発生メカニズムに関する説明は、界面反応層の形成、表面酸化膜形成、めっき層の有する内部圧縮応力、再結晶、欠陥移動、母材とめっき層の熱膨張率のミスマッチ、或いは機械加工により発生した圧縮応力などが駆動力となって、成長するとの考え方が一般である。例えば図１０に示すようにSnめっき表面に薄い酸化膜が形成され、その酸化膜の欠陥部分にSnめっき膜中に生じた内部応力が集中し、内部の原子が押し出されて容易にウィスカが発生すると言うメカニズムである。このように、特許文献１乃至３及び非特許文献１等を含む従来のウィスカの発生メカニズムについての説明は種々の考え方があり、その詳細は未だ明らかになっているとは言えない。
しかし、環境破壊防止等の観点からも、電子部品が有する外部端子の外装めっきのPbフリー化を進める必要があり、そのためには電子部品の実使用環境でのウィスカ発生を確実に且つ低コストで抑制することが不可欠である。
本発明は、この状況に鑑みてなされたもので、電子部品が有する外部端子の外装めっきとして、リード基材の表面にPbフリーのSn又はSn系合金から成る単純な構造の金属薄膜を、めっきにより形成しながら、実使用環境下における外装めっき部からのウィスカの発生を確実に抑制できる電子部品を提供することにある。
上記のような課題を解決するため、発明者は鋭意研究を進めた結果、次のような新たな知見に基づいてウィスカの成長を抑える考えに至った。
図４（ａ）（ｂ）は、発明者の考察に基づくウィスカ成長に関するSn原子移動を説明する模式図で、金属薄膜２の断面模式図と斜視図である。尚、図４（ｂ）において、粒界４上の矢印３０はSn原子の移動を模式的にあらわしたものである。実際には結晶粒内での原子移動も同時に発生していると考えられるが、特に低温では結晶粒内でのSn原子移動量は相対的に小さくなるため図示していない。同図における個々の結晶内の不規則なパターンは金属薄膜２表面の凹凸をあらわしている。尚、粒界４は、この表面の凹凸の下に位置するため、リード基材１の表面と平行な断面を研磨処理等で出さない限り、形成したままの金属薄膜２の表面からは直接は見えない。以下、図４を適宜参照しながら説明する。
先ず、鉄−４２％ニッケル合金（以下、Fe−42％Ni合金とする）や銅を主成分とする金属材料から成るリード基材の表面に、外装めっきとして種々のめっき条件でPbフリーのSn又はSn系合金から成る金属薄膜を形成した外部端子を有するサンプルを準備した。次に、これらのサンプルに対して温度サイクル試験や高温高湿環境保管試験を実施し、金属薄膜におけるウィスカの発生の有無を調べた。次に、金属薄膜にウィスカ２０が発生したサンプルについて、発生したウィスカ２０を二次電子顕微鏡等により詳細に観察した。その結果、ウィスカ２０の先端部にはめっき析出被膜固有のパターンが残っており、しかも多くはウィスカ２０全体が一つの結晶で構成されていることを確認した。
このことから、ウィスカ２０は金属薄膜２の形成後に新たに発生した結晶ではなく、金属薄膜２を形成するめっき析出過程で既に形成されていた結晶粒の一つが特定方向に成長したものであると想定した。したがって、ウィスカ２０の太さは、金属薄膜２中に既に形成されている元となる結晶粒３の大きさと相関があると判断した。
又、ウィスカ成長状況の観察結果より、相当量のSn原子の移動が発生していることが明らかであるにも関わらず、ウィスカ発生部の周辺でボイドや金属薄膜の膜厚の変化（減少）等はほとんど認められないことから、ウィスカを構成するSn原子は金属薄膜２内の広い範囲から移動し、ウィスカに供給されていると想定した。
更に、これらの知見に基づいて、ウィスカ２０の発生や成長には金属薄膜２を構成している結晶粒３の大きさが大きく影響を与えると考察した。具体的には、ウィスカの発生や成長のためのエネルギーに関して、大きな結晶粒から太いウィスカを発生させるためにはより大きな駆動エネルギーが必要となる、又、同じ駆動エネルギー或いは同じSn原子供給量であれば太いウィスカほど短くなる、と予想した。
次に、ウィスカ成長速度はウィスカを構成するSn原子の外部からの供給量が律速しており、Sn原子の移動はSnの拡散機構に則って発生すると仮定して考察した。そして、ウィスカはむしろ低温で発生が顕著になる場合もあるという特性より、特に低温時の拡散で支配的な粒界拡散に注目すると、大結晶粒で構成され単位体積あたりに含まれる結晶粒界の大きさが小さい金属薄膜の方がウィスカ成長速度が小さくなると想定した。
又、ウィスカはめっき析出過程で既に形成されていた結晶粒の一つが特定方向に成長したものであるとの研究結果より、ウィスカとして成長する結晶粒が存在しない非晶質構造の金属薄膜では、ウィスカの発生自体が抑制されると想定した。
更に、準備したサンプルにつき、上述した考察結果を考慮して、ウィスカが発生したサンプルと同ロットから抽出した複数の未試験サンプルである第１サンプル群及びウィスカの発生がなかったサンプルと同ロットから抽出した複数の未試験サンプルである第２サンプル群それぞれについて、金属薄膜の構造、特に結晶粒の大きさに注目して詳細に観察した結果、次のようなことが分かった。
（１）金属薄膜のリード基材表面と平行な面に表れる結晶粒の大きさが大きいものでは、ウィスカは発生していない。
（２）金属薄膜のリード基材表面と平行な面に表れる結晶粒の大きさがある程度小さくても、膜厚が厚いものでは、ウィスカは発生していない。
（３）結晶粒の大きさの目安をあらわす指標として、後述する結晶サイズ指数を定義して評価した結果、第１サンプル群の平均結晶サイズ指数は３〜６であり、第２サンプル群の平均結晶サイズ指数は８〜１５であった。
本発明は、以上の知見に基づいてなされたものであり、代表的なものの概要を簡単に説明すれば以下のとおりである。
本発明の第１の電子部品は、所定の金属材料から成るリード基材と、このリード基材の表面を被覆する金属薄膜と、を備えた外部端子を有し、
前記金属薄膜は錫を主成分とする材料から成る第一の層を少なくとも有し、
前記第一の層を前記リード基材表面に垂直な任意の切断面で切断したときに当該第一の層の断面に表れた当該第一の層を構成する個々の結晶粒の前記リード基材表面に垂直な方向の大きさ及び平行な方向の大きさをそれぞれμｍ単位であらわしたときの値をａ及びｂとし、更に、（ａ＋ｂ）／２を結晶サイズ指数と定義して、この結晶サイズ指数の平均値が７以上であることを特徴としている。
又、本発明の第２の電子部品は、所定の金属材料から成るリード基材と、このリード基材の表面を被覆する金属薄膜と、を備えた外部端子を有し、
前記金属薄膜は錫を主成分とする材料から成る第一の層を少なくとも有し、
前記第一の層を前記リード基材表面に垂直な任意の切断面で切断したときに当該第一の層の断面に表れた当該第一の層を構成する個々の結晶粒の前記リード基材表面に垂直な方向の大きさ及び平行な方向の大きさをそれぞれXv及びXhとしたとき、Xh／Xvの平均値が４以上であることを特徴としている。
更に、本発明の第３の電子部品は、所定の金属材料から成るリード基材とこのリード基材の表面を被覆する金属薄膜とを備えた外部端子を有し、
前記金属薄膜は錫を主成分とする材料から成る第一の層を少なくとも有し、
前記第一の層がめっきにより形成されると共に非晶質構造であることを特徴としている。
本発明によれば、電子部品の外部端子を構成するリード基材表面にSnを主成分とする金属薄膜を形成する際に、金属薄膜を構成する結晶粒径を大きくすることなどで金属薄膜の単位体積当たりに含まれる結晶粒界の大きさをできるだけ小さくしている。これにより、金属薄膜におけるウィスカの発生，成長に必要なSn原子の移動が抑制され、更にウィスカが発生してもウィスカの径を太くしたことで同じ長さの成長に必要なSnの量が多くなっている。したがって、金属薄膜におけるウィスカの発生が抑制される、或いは発生しても発生後の成長が抑制されてウィスカの長さが小さくなるので、ウィスカの発生，成長による短絡事故が抑制されて電子部品の高密度実装が可能となり、更に実装後の信頼性が向上するという効果が得られる。
次に、図面を参照して本発明の実施の形態について説明する。
先ず、本発明の主な特徴部分の一つである結晶サイズ指数について説明する。結晶粒の大きさは一般に結晶粒径と呼ばれるが、３次元且つ不規則な形状の結晶粒の大きさを正確に測定することが困難であり、解釈に曖昧さを含むため、発明者は金属薄膜を構成する結晶粒の大きさを定量的に規定するため、以下に述べる方法で、結晶サイズ指数として定義した。図１（ａ），（ｂ），（ｃ）は結晶サイズ指数を説明する図であり、リード基材表面に金属薄膜がめっきで形成された例を用いて説明する。
結晶サイズ指数は、リード基材１の表面（以下、基材表面とする）に垂直な任意の切断面で金属薄膜２を切断したときに表れる金属薄膜２の断面において、金属薄膜２を構成する個々の結晶粒の、基材表面に垂直な方向の結晶粒の大きさ及び基材表面に平行な方向の結晶粒の大きさをそれぞれμｍ単位であらわしたときの値をａ及びｂとして、ａとｂの和を２で割った値と定義する。基材表面に垂直な任意の切断面の基材表面に平行な方向が、例えば図１（ｂ）のＡ−Ｂ線であらわされるとき、基材表面に平行な方向の各結晶粒の大きさは、同図中のb1乃至b5となる。図から分かるように、結晶粒中心から離れた位置に切断面がきた場合、ｂ寸法は例えばb5のように結晶粒の実際の大きさに比べて小さな値となる。尚、基材表面に平行な方向の大きさｂは、基材表面に垂直な方向を厚さ方向として、金属薄膜２の厚さの中心線付近での測定値とする。金属薄膜２が厚さ方向に多層から成る場合は、金属薄膜２の厚さの中心線上を通る結晶粒を測定対象とするが、本発明のように金属薄膜２を構成する結晶粒径が大きくなるよう制御すれば、ほとんどの場合、図１（ｃ）に示すように柱状結晶粒が単層に並ぶことが実験で確認されている。
平均結晶サイズ指数は、任意の切断面において、連続して並んだｍ個（但し、ｍは２以上の整数）の結晶粒の結晶サイズ指数をそれぞれ観察・測定し、これらの総和をｍで割ったもの、即ち切断面に表れた結晶粒の結晶サイズ指数の平均値とする。具体的には、ｎ番目（但し、ｎは１≦ｎ≦ｍを満たす整数）の結晶粒の結晶サイズ指数を（ａｎ＋ｂｎ）／２としたとき、次式のようにあらわされる。

Figure 2005086158
続いて、本発明の電子部品の第１の実施形態について説明する。
尚、以下の実施形態の説明は、特に限定されないが、電子部品として樹脂封止型集積回路装置（以下、ＩＣとする）を用い、ＩＣの外部端子を例として説明する。図２は本発明の一実施形態の電子部品であるＩＣを示す図で、（ａ）及び（ｂ）はそれぞれ模式的な外観斜視図及び平面図である。又、図３はこのＩＣを更に詳細に説明する図で、（ａ）及び（ｂ）は、それぞれ図２（ｂ）のＰ−Ｐ’線に沿った断面を示す模式的な断面図及びこのＩＣの外部端子の部分拡大断面図である。
図２及び図３を参照すると、本実施形態のＩＣ１０はチップ搭載パッド１１に例えばAgペースト（図示せず）で接着した半導体チップ１２と、半導体チップ１２上の電極（図示せず）と内部リード部１３とを接続する例えばＡｕ線等の金属細線１４と、半導体チップ１２，チップ搭載パッド１１，内部リード部１３及び金属細線１４等を封止するエポキシ樹脂等の封止樹脂１５と、外部端子５を備えている。又、外部端子５はリード基材１の表面に電解めっき等の表面処理法を用いて所定の第一の層を含む金属薄膜２が形成されている。外部端子５と対応する内部リード部１３とは一体のリード基材１で形成され、内部リード部１３のリード基材１の表面には、必要に応じてAgめっきやＡｕめっき等（いずれも図示せず）が施されている。そして、本実施形態の金属薄膜２が含む第一の層は、上述した平均結晶サイズ指数が７以上である構造を有している。
本実施形態のＩＣ１０の外部端子５は、例えばFe−42％Ni合金から成るリード基材１の表面に第一の層のみから成る金属薄膜２がめっきにより形成されている。本実施形態の金属薄膜２は、Snを主成分とし、添加金属としてBiを１．５重量％（以下、wt％とする）程度含有するSn−Bi合金層で形成した。具体的には、市販の酸性めっき液の中から表１に示すような組成を持つもを選択してめっき浴として用い、図５に示すめっき電流プロファイルでめっきしてSn−Bi合金層から成る、膜厚がほぼ１２μｍの金属薄膜２を形成した。
表１
Figure 2005086158
本実施形態のＩＣ１０の金属薄膜２のように個々の結晶粒が大きく成長した構造をめっきにより実現する際のめっき電流プロファイルは、１Ａ／ｄｍ２以下の低めのめっき電流密度を維持してめっき中の結晶核生成を抑制すると同時に、一定の電流密度で充分なめっき時間を確保するようにすればよい。このようにして形成した本実施形態の金属薄膜２の平均結晶サイズ指数は１１．９であった。
尚、上述した第１の実施形態の金属薄膜２と同じめっき方法で形成した大結晶粒構造の金属薄膜を、めっき後の熱処理によって更に大きな結晶粒構造の金属薄膜とすることで、より大きなウィスカ抑制効果を得ることができる。具体的には、金属薄膜の融点以下の温度で長時間かけて成長させる方法と、一旦金属薄膜の融点以上まで加熱したのち、ゆっくり凝固させる方法とがある。
図６（ａ）は、めっきにより形成したSn合金薄膜を１５０℃で高温保管した場合の保管時間と結晶粒径の関係を示すグラフの一例である。保管時間と共にゆるやかに結晶粒が成長することが分かる。但し、この例のように金属薄膜の融点以下の温度で長時間かけて成長させる方法では、一定以上の結晶粒径の大径化効果を得るために少なくとも数十時間の熱処理が必要となるため、生産性を重視する場合は好ましい方法ではない。生産性を重視する場合は、一旦金属薄膜の融点以上まで加熱した後、ゆっくり凝固させる方法がより短時間で所望の効果が得られ現実的である。図６（ｂ）は、めっきにより形成した金属薄膜を一旦その融点以上まで加熱したのち、ゆっくり凝固させる方法に対応した熱処理プロファイルの一例である。窒素雰囲気のベルト炉などに製品を投入後、一度、金属薄膜の融点以上の温度（この例では、ほぼ２４０℃程度）まで昇温させた後、少なくとも１４０℃程度までは約０．６５℃／秒の冷却速度で冷却した。尚、金属薄膜がSn或いはSn系合金薄膜で構成されている場合、金属薄膜の融点以上の温度まで昇温させた後の冷却処理を、金属薄膜の温度が少なくとも２３５℃→２１０℃の領域では冷却速度を３℃／秒以下に制御することで、微細結晶粒の析出を抑制することができる。この方法であれば１０分以下の短い時間で、金属薄膜の融点以下の温度で長時間かけて成長させる方法以上の結晶粒径の大径化効果を得ることができる。
次に、本実施形態のＩＣ１０に高温高湿保管と温度サイクルの加速試験を施したときのウィスカの発生状況について説明する。図７は、本実施形態のＩＣ１０に対して、高温高湿保管試験（試験条件；雰囲気温度：８５℃、相対湿度：８５％）を施したときのウィスカの発生状況を示すグラフで、横軸を高温高湿保管時間，縦軸をウィスカ発生量指数（値が大きいほどウィスカ発生量が多い）として保管時間毎のウィスカ発生量を示す。又、図８は、本実施形態のＩＣ１０に対して、温度サイクル試験（試験条件；低温側：−３０℃，３０分、高温側：１２５℃，３０分）を施したときのウィスカの発生状況を示すグラフで、横軸をサイクル数，縦軸をウィスカ発生量指数として、サイクル数によるウィスカ発生量を示す。尚、いずれの加速試験においても、比較のため平均結晶サイズ指数が異なる４種類のサンプル（いずれもめっきにより形成した金属薄膜を有する）にも同時に試験を施している。いずれの加速試験においても、結晶サイズ指数が大きくなるほど、ウィスカ発生が抑制されていることが分かる。本実施形態のＩＣ１０のように平均結晶サイズ指数が７以上の金属薄膜を有するサンプルでは、１０００時間、１０００サイクル後でもウィスカ発生量１以下を維持している。
尚、本実施形態の変形例として、例えば、
第一の層をリード基材１の表面に垂直な任意の切断面で切断したときに当該第一の層の断面に表れた当該第一の層を構成する個々の結晶粒のリード基材１の表面に垂直な方向の大きさ及び平行な方向の大きさをそれぞれXv及びXh（但し、Xv及びXhは同じ単位であらわされるものとする）としたとき、Xh／Xvの平均値が４以上である、或いは、
めっきにより形成された第一の層をリード基材１の表面に平行な断面で観察したときに１０００μｍ２の観察エリアあたりの結晶粒界の総延長が３００μｍ以下である、
のいずれかを満足する構造を第一の層が有していれば、第１の実施形態と同様に金属薄膜２におけるウィスカの発生・成長を抑制する効果が得られる。
次に、本発明の電子部品の第２の実施形態について説明する。
尚、本実施形態の電子部品が第１の実施形態の電子部品と異なるのは、外部端子の構造、特にリード基材表面に形成される金属薄膜の第一の層の構造のみであり、他は第１の実施形態の電子部品と同様であってよいので、以下は、金属薄膜の第一の層の構造について説明する。本実施形態の金属薄膜の第一の層はその構造が、実質的に非晶質（アモルファス）となっている点が第１の実施形態との違いである。即ち、第一の層を非晶質構造とすることにより、Sn原子が効率よく移動できるような連続した粒界が無くなるため、ウィスカが発生しても供給されるSn原子の移動が抑制され、ウィスカの成長が抑制される。
非晶質構造の金属薄膜をめっきにより形成する方法としては、めっき浴を構成する成分の濃度をやや高めにし、カソードと被めっき対象の電極間隔を大きくすると共に印加電圧を高くして非常に大きな析出速度にし、更に印加プロファイルをＯＮ、ＯＦＦを組み合わせて析出させればよい。図９はこの印加プロファイルの一例を示す図であり、高い電流密度となるように電流設定を行い、更に０．５秒などの短いサイクルでＯＮ／ＯＦＦ制御を行うことで、個々の結晶の成長を妨げる。このめっき方法によれば、Sn合金層を構成する結晶粒の成長が妨げられるので、Sn合金層は実質的に非晶質構造となり、連続した粒界を持たず、後でウィスカとして成長する核となるような結晶粒自体が存在しない構造となる。尚、このような非晶質構造の金属薄膜をめっきにより形成した場合でもめっき後に徐々に結晶粒が生成されるが、この場合の金属薄膜の構造はめっきにより結晶粒を直接析出した場合の構造と異なり、ウィスカの発生は抑制される。
尚、非晶質構造の金属薄膜を形成する方法としては、めっき法以外に、溶融したSn又はSn合金を溶射法で露出しているリード基材部だけに吹き付けながら急冷する方法でも非晶質のSn又はSn合金薄膜でリード基材を被覆し、非晶質構造の第一の層を有する外部端子を形成することができる。具体的には、例えば上述したＩＣ１０の例では、次のようにすればよい。先ず、リードフレームに半導体チップを搭載し、ワイヤーボンディングし、樹脂封止した後、樹脂封止部分に熱遮断用のカバーを施す。次に、溶融したSn又はSn合金を溶射法で露出しているリード基材部だけに吹き付けながら急冷するようにすれば、リード基材表面を被覆するSn又はSn合金薄膜は非晶質構造となり、非晶質構造の第一の層を有する外部端子を形成することができる。尚、このようにして形成した第一の層も、後工程の熱履歴で、ゆるやかに再結晶化が進むが、このときに生成される結晶粒の配向性や分布は通常めっきによって得られるものとは異なるため、再結晶化の結果ウィスカが発生し易い組織に戻ることはない。
尚、上記説明で、第一の層の厚さについては、特に言及しなかったが、ほぼ５μｍ以上且つ３０μｍ以下の範囲（好ましくは、１０μｍ以上且つ２５μｍ以下の範囲）であれば特に問題はなかった。
本発明は上記実施形態の説明に限定されるものでなく、その要旨の範囲内で種々変更が可能であることは言うまでもない。例えば、上記実施形態は金属薄膜が第一の層のみで構成された例で説明したが、リード基材表面にCuめっき層、Niめっき層或いは亜鉛（以下、Znとする）めっき層等の下地めっき層を形成し、その上に第一の層を形成した構成であってもよい。或いは、第一の層の上に更に他のＡｕ等のウィスカが発生し難いめっき層が形成されてもよい。
又、第一の層としては、実質的に純粋なSn、又はSnを主成分とし添加金属としてBi、Ag、Cu、インジウム（In）及びZnを含むグループの中の少なくとも一つを含有するSn系合金を用いることができる。そして、添加金属にBiを選択する場合は、第一の層がBiを０．５wt％以上且つ４wt％以下の範囲で含有するSn−Bi合金からなり、且つその平均結晶サイズ指数が７以上且つ２０以下の範囲にあるのが望ましい。又、添加金属にAgを選択する場合は、第一の層がAgを０．５wt％以上且つ６wt％以下の範囲で含有するSn−Ag合金からなり、且つその平均結晶サイズ指数が７以上且つ２０以下の範囲にあるのが望ましい。更に、添加金属にCuを選択する場合は、第一の層のCu含有量が３wt％以下であるSn−Cu合金からなり、且つその平均結晶サイズ指数が１０以上且つ３０以下の範囲にあるのが望ましい。
又、リード基材１は、Fe−42％Ni合金を用いた例で説明したが、他のFe系合金、CuやCuを主成分とするCu系合金等を用いることもできる。
本発明で定義する結晶サイズ指数を説明する図である。 本発明の第１の実施形態を説明する電子部品の例を示す図で、（ａ）及び（ｂ）はそれぞれ模式的な斜視図及び平面図である。 本発明の実施形態を説明する電子部品の例を示す図で、（ａ）及び（ｂ）はそれぞれ図２（ｂ）のＰ−Ｐ’線に沿った模式的な断面図及び外部端子の部分拡大断面図である。 ウィスカ成長に関するSn原子移動を説明する模式図である。 本発明の第１の実施形態におけるめっき電流プロファイルの例を示す図である。 めっき後の熱処理の例を示す図で、（ａ）はめっきにより形成したSn合金薄膜を１５０℃で高温保管した場合の保管時間と結晶粒径の関係を示すグラフの一例であり、（ｂ）はめっきにより形成した金属薄膜を一旦その融点以上まで加熱したのち、ゆっくり凝固させる方法に対応した熱処理プロファイルの一例である。 本発明の第１の実施形態のＩＣに対して、高温高湿保管試験を施したときの経過時間に対応したウィスカの発生状況を示すグラフである。 本発明の第１の実施形態のＩＣに対して、温度サイクル試験を施したときのサイクル数に対応したウィスカの発生状況を示すグラフである。 本発明の第２の実施形態におけるめっき電流プロファイルの例を示す図である。 特開２００２−２４６２０８号公報に開示された従来のウィスカ発生メカニズムの一例を説明する図である。 従来のウィスカ発生メカニズムの他の例を説明する図である。
符号の説明
１ リード基材
２ 金属薄膜
３ 結晶粒
４ 粒界
５ 外部端子
１０ ＩＣ
１１ チップ搭載パッド
１２ 半導体チップ
１３ 内部リード部
１４ 金属細線
１５ 封止樹脂
２０ ウィスカ
３０ 矢印

Claims (15)

  1. 所定の金属材料から成るリード基材と、このリード基材の表面を被覆する金属薄膜と、を備えた外部端子を有し、
    前記金属薄膜は錫を主成分とする材料から成る第一の層を少なくとも有し、
    前記第一の層を前記リード基材表面に垂直な任意の切断面で切断したときに当該第一の層の断面に表れた当該第一の層を構成する個々の結晶粒の前記リード基材表面に垂直な方向の大きさ及び平行な方向の大きさをそれぞれμｍ単位であらわしたときの値をａ及びｂとし、更に、（ａ＋ｂ）／２を結晶サイズ指数と定義して、この結晶サイズ指数の平均値が７以上であることを特徴とする電子部品。
  2. 所定の金属材料から成るリード基材と、このリード基材の表面を被覆する金属薄膜と、を備えた外部端子を有し、
    前記金属薄膜は錫を主成分とする材料から成る第一の層を少なくとも有し、
    前記第一の層を前記リード基材表面に垂直な任意の切断面で切断したときに当該第一の層の断面に表れた当該第一の層を構成する個々の結晶粒の前記リード基材表面に垂直な方向の大きさ及び平行な方向の大きさをそれぞれXv及びXhとしたとき、Xh／Xvの平均値が４以上であることを特徴とする電子部品。
  3. 所定の金属材料から成るリード基材と、このリード基材の表面を被覆する金属薄膜とを備えた外部端子を有し、且つ前記金属薄膜が錫を主成分とする材料から成る第一の層を少なくとも有する電子部品であって、前記第一の層がめっきにより形成され、且つ前記第一の層を前記リード基材表面に平行な断面で観察したときに、１０００μｍ２の観察エリアあたりの、結晶粒界の総延長が３００μｍ以下であることを特徴とする電子部品。
  4. 所定の金属材料から成るリード基材とこのリード基材の表面を被覆する金属薄膜とを備えた外部端子を有し、
    前記金属薄膜は錫を主成分とする材料から成る第一の層を少なくとも有し、
    前記第一の層が非晶質構造であることを特徴とする電子部品。
  5. 前記第一の層が、実質的に純粋な錫、又は錫を主成分とし添加金属としてビスマス、銀、銅、インジウム及び亜鉛を含むグループの中の少なくとも一つを含有する錫系合金から成る請求項１乃至４いずれか１項に記載の電子部品。
  6. 前記第一の層が実質的に純粋な錫からなり、且つ当該第一の層の平均結晶サイズ指数が、７以上且つ２０以下の範囲にある請求項１記載の電子部品。
  7. 前記第一の層が錫を主成分とし添加金属としてビスマスを０．５重量％以上且つ４重量％以下の範囲で含有する錫−ビスマス合金からなり、且つ当該第一の層の平均結晶サイズ指数が、７以上且つ２０以下の範囲にある請求項１記載の電子部品。
  8. 前記第一の層が錫を主成分とし、添加金属として銀を０．５重量％以上且つ６重量％以下の範囲で含有する錫−銀合金からなり、且つ当該第一の層の平均結晶サイズ指数が、７以上且つ２０以下の範囲にある請求項１記載の電子部品。
  9. 前記第一の層が錫を主成分とし、添加金属として３重量％以下の銅を含有する錫−銅合金からなり、且つ当該第一の層の平均結晶サイズ指数が、１０以上且つ３０以下の範囲にある請求項１記載の電子部品。
  10. 前記第一の層が、めっきにより形成される請求項１，２及び４乃至９いずれか１項に記載の電子部品。
  11. 前記第一の層が、溶射法により形成される請求項４記載の電子部品。
  12. 前記金属材料が、銅を主成分とする金属、又は鉄−ニッケル系合金である請求項１乃至１１いずれか１項に記載の電子部品。
  13. 所定の金属材料から成るリード基材と、このリード基材の表面を被覆する金属薄膜と、を備えた外部端子を有し、且つ前記金属薄膜が錫を主成分とする材料から成る第一の層を少なくとも有すると共にこの第一の層がめっきにより形成される電子部品の製造方法であって、
    前記第一の層を電解めっきにより形成するめっき工程が、最初の所定時間は電流密度１Ａ／ｄｍ２以下でめっきする初期めっきステップを備えることを特徴とする電子部品の製造方法。
  14. 前記めっき工程の後に前記第一の層を所定温度で所定時間熱処理を施す熱処理工程を更に有し、
    前記熱処理工程の所定温度が前記第一の層の融点温度未満である請求項１３に記載の電子部品の製造方法。
  15. 前記めっき工程の後に前記第一の層を所定温度で所定時間熱処理を施す熱処理工程を更に有し、且つ前記熱処理工程が、前記第一の層を当該第一の層の融点温度以上で所定時間保持する溶融ステップと、溶融ステップの後で前記第一の層を徐冷する徐冷ステップを備え、
    前記徐冷ステップにおける冷却スピードが３℃／秒未満である請求項１３に記載の電子部品の製造方法。
JP2003319789A 2003-09-11 2003-09-11 電子部品 Expired - Lifetime JP4434669B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003319789A JP4434669B2 (ja) 2003-09-11 2003-09-11 電子部品
US10/937,380 US6884523B2 (en) 2003-09-11 2004-09-10 Electronic component and method of manufacturing the same
US14/015,416 USRE45987E1 (en) 2003-09-11 2013-08-30 Electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003319789A JP4434669B2 (ja) 2003-09-11 2003-09-11 電子部品

Publications (2)

Publication Number Publication Date
JP2005086158A true JP2005086158A (ja) 2005-03-31
JP4434669B2 JP4434669B2 (ja) 2010-03-17

Family

ID=34269886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003319789A Expired - Lifetime JP4434669B2 (ja) 2003-09-11 2003-09-11 電子部品

Country Status (2)

Country Link
US (2) US6884523B2 (ja)
JP (1) JP4434669B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081235A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 半導体装置の製造方法
DE112007002936T5 (de) 2007-01-04 2009-10-08 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Plattierelement und Verfahren zum Herstellen desselben
DE112008001094T5 (de) 2007-04-25 2010-06-10 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Plattiertes Element und Verfahren zum Herstellen desselben
JP2011527100A (ja) * 2008-06-30 2011-10-20 アギア システムズ インコーポレーテッド 金属フィルム上の成長形成物の防止または軽減

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070287022A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Intumescent paint coatings for inhibiting tin whisker growth and methods of making and using the same
US20070284700A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Coatings and methods for inhibiting tin whisker growth
US20070287023A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Multi-phase coatings for inhibiting tin whisker growth and methods of making and using the same
US20070295530A1 (en) * 2006-06-07 2007-12-27 Honeywell International, Inc. Coatings and methods for inhibiting tin whisker growth
JP2010283303A (ja) * 2009-06-08 2010-12-16 Renesas Electronics Corp 半導体装置及びその製造方法
US10366836B2 (en) * 2010-05-26 2019-07-30 Kemet Electronics Corporation Electronic component structures with reduced microphonic noise
TWI496683B (zh) * 2013-06-14 2015-08-21 Univ Nat Taiwan Science Tech 可抑制錫鬚晶生長之非晶材料結構

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5967357A (ja) 1982-10-08 1984-04-17 Kawasaki Steel Corp 鋼板に金属被覆を行う方法
JPS60238487A (ja) 1984-05-14 1985-11-27 Hitachi Cable Ltd 金属条材の表面処理方法
JPH02170996A (ja) 1988-12-22 1990-07-02 Kobe Steel Ltd 光沢錫めっき金属板
JP2975246B2 (ja) 1993-12-08 1999-11-10 古河電気工業株式会社 電気接点用Ｓｎめっき線とその製造方法
JP3545549B2 (ja) 1996-09-26 2004-07-21 株式会社大和化成研究所 電気・電子回路部品
JP2001040497A (ja) 1999-07-27 2001-02-13 Ne Chemcat Corp 錫−ビスマス合金めっき皮膜で被覆された電子部品
JP2001040498A (ja) 1999-07-27 2001-02-13 Ne Chemcat Corp 錫−銅合金めっき皮膜で被覆された電子部品
JP2001053210A (ja) 1999-08-11 2001-02-23 Nec Corp リードフレーム、その外装めっきの製造方法、及び、半導体装置の製造方法
JP2001110666A (ja) 1999-10-08 2001-04-20 Murata Mfg Co Ltd 電子部品、および電子部品の製造方法
DE10026680C1 (de) 2000-05-30 2002-02-21 Schloetter Fa Dr Ing Max Elektrolyt und Verfahren zur Abscheidung von Zinn-Silber-Legierungsschichten und Verwendung des Elektrolyten
JP2002124547A (ja) 2000-10-13 2002-04-26 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板の製造方法
JP2002246208A (ja) 2001-02-14 2002-08-30 Matsushita Electric Ind Co Ltd 可変抵抗器およびその製造方法
JP4157308B2 (ja) * 2001-06-27 2008-10-01 シャープ株式会社 めっき膜の形成方法及び該方法によりめっき膜が形成された電子部品
JP2003105586A (ja) 2001-09-27 2003-04-09 Kyowa Densen Kk 電子部品用リード部材および該リード部材の製造方法
JP3989232B2 (ja) 2001-10-16 2007-10-10 財団法人くまもとテクノ産業財団 Ｓｎめっき方法
JP2003243597A (ja) * 2002-02-20 2003-08-29 Nec Electronics Corp 電子部品及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081235A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 半導体装置の製造方法
DE112007002936T5 (de) 2007-01-04 2009-10-08 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Plattierelement und Verfahren zum Herstellen desselben
US8021761B2 (en) 2007-01-04 2011-09-20 Toyota Jidosha Kabushiki Kaisha Plating member
DE112008001094T5 (de) 2007-04-25 2010-06-10 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Plattiertes Element und Verfahren zum Herstellen desselben
JP2011527100A (ja) * 2008-06-30 2011-10-20 アギア システムズ インコーポレーテッド 金属フィルム上の成長形成物の防止または軽減

Also Published As

Publication number Publication date
USRE45987E1 (en) 2016-04-26
US20050056446A1 (en) 2005-03-17
JP4434669B2 (ja) 2010-03-17
US6884523B2 (en) 2005-04-26

Similar Documents

Publication Publication Date Title
USRE45987E1 (en) Electronic component and method of manufacturing the same
JP5679216B2 (ja) 電気部品の製造方法
US6773827B2 (en) Electronic component, method for producing electronic component, and circuit board
JP2019188475A (ja) 無鉛ソルダーペースト及びその製造方法
US6140583A (en) Lead member with multiple conductive layers and specific grain size
WO2006023028A1 (en) Solderable metal finich for integrated circuit package leads and method for forming
JP2801793B2 (ja) 錫めっき銅合金材およびその製造方法
US20180076167A1 (en) Metallic ribbon for power module packaging
US20240109157A1 (en) Solder joint
JP4895827B2 (ja) めっき部材およびその製造方法
JP3754152B2 (ja) 無鉛半田材料及びそれを用いた電子部品
JP2010126766A (ja) Ｓｎめっき層を有するめっき基材およびその製造方法
JPS63215044A (ja) テ−プキヤリヤ用銅合金箔
US8246765B2 (en) Method for inhibiting growth of tin whiskers
JP2005029826A (ja) 電子部品用銅合金箔の製造方法
JP2008274316A (ja) めっき部材およびその製造方法
JP2004200239A (ja) 電子部品
JPH0616523B2 (ja) フィルムキャリヤ及びその製造方法
JPS6365748B2 (ja)
JP7381980B1 (ja) はんだ合金、はんだボール、はんだプリフォーム、はんだ継手、および回路
JP7100283B1 (ja) はんだ合金、はんだボール、及びはんだ継手
JP2009030108A (ja) 鉛フリーのめっき層を有するめっき部材とその製造方法
Han et al. Observations of the spontaneous growth of tin whiskers in various reliability conditions
JPH11264038A (ja) 銅合金箔
Liu et al. Effect of interfacial reaction on tin whisker formation of Sn/Ni films deposited on copper lead-frame

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091222

R150 Certificate of patent or registration of utility model

Ref document number: 4434669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term