JP2005079550A - 半導体発光素子用複合基板及びその製造方法、並びに半導体発光素子の製造方法 - Google Patents
半導体発光素子用複合基板及びその製造方法、並びに半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2005079550A JP2005079550A JP2003311910A JP2003311910A JP2005079550A JP 2005079550 A JP2005079550 A JP 2005079550A JP 2003311910 A JP2003311910 A JP 2003311910A JP 2003311910 A JP2003311910 A JP 2003311910A JP 2005079550 A JP2005079550 A JP 2005079550A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- emitting element
- light emitting
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【課題】 生産性を大幅に向上させることが可能な半導体発光素子形成用複合基板及びその製造方法、並びに半導体発光素子の製造方法を提供することにある。
【解決手段】 平面状の金属層５の上にレジスト２３を形成して電気めっきを施すので、形状精度や質に優れるバンプ６、７を発光素子側ウェハ２４に大量、かつ容易に形成することができる。また、このバンプ６、７を介して発光素子側ウェハ２４と接合されるサブマウント部材側ウェハ２６がスルーホール１９、２０を介して外部回路実装用の電極１７、１８と電気的に接続されることにより、ワイヤ等の接続部材を必要としないサブマウント部材搭載型のフリップチップ型半導体発光素子を容易に、かつ多量に製造することができる。
【選択図】 図６
【解決手段】 平面状の金属層５の上にレジスト２３を形成して電気めっきを施すので、形状精度や質に優れるバンプ６、７を発光素子側ウェハ２４に大量、かつ容易に形成することができる。また、このバンプ６、７を介して発光素子側ウェハ２４と接合されるサブマウント部材側ウェハ２６がスルーホール１９、２０を介して外部回路実装用の電極１７、１８と電気的に接続されることにより、ワイヤ等の接続部材を必要としないサブマウント部材搭載型のフリップチップ型半導体発光素子を容易に、かつ多量に製造することができる。
【選択図】 図６
Description
本発明は、半導体発光素子用複合基板及びその製造方法、並びに半導体発光素子の製造方法に関し、特に、フリップチップボンディング型半導体発光装置に適用される半導体発光素子の形成に好適な半導体発光素子用複合基板及びその製造方法、並びに半導体発光素子の製造方法に関する。
ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮ及びＡｌＧａＩｎＮ等のＧａＮ系化合物半導体を利用した青色発光の半導体発光装置において、一般に絶縁性のサファイアを基板とし、この基板に積層したＧａＮ系化合物半導体の表面側にｐ側及びｎ側の電極を形成し、これらの電極をマイクロバンプを介してサブマウント部材に接合する、フリップチップ型のものが知られている。
図８は、フリップチップボンディング型半導体発光装置に使用される半導体発光素子の従来例を示す図であり、（ａ）は半導体発光素子の断面説明図、（ｂ）は（ａ）のｂ−ｂ部における発光素子の底面説明図、（ｃ）はサブマウント部材の平面説明図である。半導体発光素子は、発光素子５０とサブマウント部材６０をバンプ５４、５５を介して接合されることにより構成されている。このバンプ５４、５５は、通常サブマウント側に予め形成され、スタッドバンプと呼ばれるワイヤーボンディング工法を応用した工法により形成される（例えば、特許文献１参照。）。
発光ダイオード５１は、ＧａＮ系化合物半導体を利用した高輝度の青色発光のもので、サファイアを素材とした基板（図示せず）の表面に、たとえばＧａＮのｎ型層，ＧａＩｎＮの活性層及びＧａＮのｐ型層を積層したものである。そして、従来周知のように、ｐ型層の一部をエッチングしてｎ型層を露出させ、この露出したｎ型層の表面にｎ側電極５２を形成し、ｐ型層の表面にはｐ側電極５３を形成し、ｎ側電極５２をサブマウント部材６０の電極６２に、ｐ側電極５３をサブマウント部材６０の電極６３にそれぞれバンプ５４、５５を介して接合している。
サブマウント部材６０は、窒化アルミニウム基板（ＡｌＮ基板）６１に、Ｔｉ／Ｎｉ／Ａｕ（表面側）の３点からなる電極６２、６３を形成している。ＡｌＮ基板６１の底面には実装基板の電極に導通搭載される電極６４、６５を形成しており、電極６２と電極６４とはスルーホール６９を介して、また電極６３と電極６５とはスルーホール７０を介してそれぞれ電気的に導通させている。
サブマウント部材６０は、底面の電極６４、６５を実装基板（図示せず）の配線パターン上に導通搭載される。このような導通構造によって、電源側と発光素子５０とが導通し、通電によって活性層からの青色発光が得られる。発光素子５０の活性層からの青色発光は透明のサファイアを利用した基板（図示せず）を抜けて上方に放出される。また、サブマウント部材６０は、サファイア基板とは反対方向に向かう光を効率よく反射し、発光素子の効率向上に寄与している。
上記のような半導体発光素子の製造に際しては、フリップチップ型発光素子とサブマウント部材を一個ずつ接合する方法が一般的であり、多量の素子について接合を行おうとすると位置決め等の手間が膨大なものとなって生産性の点で問題がある。一個ずつの接合に変えて、複数個をブロック化して接合する方法が提案されている（例えば、特許文献２参照）。
特開２００２−１１８１３７公報
特開平１１−３３０６２０号公報
しかし、特許文献２に記載された方法でも各ブロックを精度良く位置決めする必要があり、ブロックの数が大であると手間だけでなく複数のブロック間での均一な位置決め精度が要求されるため、依然として生産性の点で問題が残る。
従って、本発明の目的は、生産性を大幅に向上させることが可能な半導体発光素子用複合基板及びその製造方法、並びに半導体発光素子の製造方法を提供することにある。
上記の目的を達成するため、本発明は、光透過性基板にＧａＮ系化合物半導体を成長させたウェハのほぼ全面に亘り、ｐ側電極及びｎ側電極を備えると共に、前記ｐ側電極と電気的に導通したバンプ及び前記ｎ側電極と電気的に導通したバンプを備えた複数の発光素子が配置されてなる発光素子側ウェハと、前記発光素子側ウェハの前記複数の発光素子に対応する複数のサブマウント部材が配置されてなるサブマウント部材側ウェハとが前記バンプを介して接合され、前記ｐ側電極及びｎ側電極がスルーホールを介して前記サブマウント部材側ウェハの実装用電極に接続されてなることを特徴とする半導体発光素子形成用複合基板を提供する。
また、上記の目的を達成するため、本発明は、光透過性基板にＧａＮ系化合物半導体を成長させたウェハを形成する工程と、前記ウェハにｐ側電極及びｎ側電極を備えると共に、前記ｐ側電極と電気的に導通したバンプ及び前記ｎ側電極と電気的に導通したバンプを備えた複数の発光素子を前記ウェハのほぼ全面に亘り配置して発光素子側ウェハを得る工程と、前記ウェハの前記複数の発光素子に対応する複数のサブマウント部材を配置してサブマウント部材側ウェハを得る工程と、前記発光素子側ウェハと前記サブマウント部材側ウェハを接合して前記サブマウント部材側ウェハの実装用電極と前記発光素子側ウェハの前記ｐ側電極及びｎ側電極とをスルーホールを介して導通させる工程とを含むことを特徴とする半導体発光素子形成用複合基板の製造方法を提供する。
さらに、上記の目的を達成するため、本発明は、光透過性基板にＧａＮ系化合物半導体を成長させたウェハを形成する工程と、前記ウェハにｐ側電極及びｎ側電極を備えると共に、前記ｐ側電極と電気的に導通したバンプ及び前記ｎ側電極と電気的に導通したバンプを備えた複数の発光素子を前記ウェハのほぼ全面に亘り行列状に形成して発光素子側ウェハを得る工程と、前記ウェハの前記複数の発光素子に対応する複数のサブマウント部材を配置してサブマウント部材側ウェハを得る工程と、前記発光素子側ウェハと前記サブマウント部材側ウェハとを接合して前記サブマウント部材側ウェハの実装用電極と前記発光素子側ウェハの前記ｐ側電極及びｎ側電極とをスルーホールを介して導通させた複合基板を形成する工程と、前記複合基板を前記発光素子単位に分離する工程とを含むことを特徴とする半導体発光素子の製造方法を提供する。
本発明によれば、光透過性基板にＧａＮ系化合物半導体を成長させたウェハのほぼ全面に亘り発光素子単位が形成された発光素子側ウェハとサブマウント部材側ウェハを接合して半導体発光素子用複合基板を形成し、発光素子単位で切断するものであるため、発光素子の大量生産が可能となる。
本発明において、光透過性基板としてサファイア基板すると、優れた光透過性を実現できると共に、ＧａＮ系化合物半導体を容易に成長させることが可能となる。また、サブマウント部材側ウェハを窒化アルミニウム基板を用いて形成すると、優れた光の反射効率を実現でき、発光素子の発光効率を向上できる。
以下に、本発明の実施の形態を図面を参照して説明する。
図１は、本発明により得られる半導体発光素子の一実施の形態の説明図であり、（ａ）は半導体発光素子の断面説明図、（ｂ）は（ａ）のｂ−ｂ部における発光素子の底面説明図、（ｃ）はサブマウント部材の平面説明図である。半導体発光素子は、発光素子１とサブマウント部材１０とをバンプ６、７を介して接合することにより構成されているが、図８の従来例と異なる点は、バンプ６、７は金属層５を介してｎ側電極３及びｐ側電極４と接続されている点である。この金属層５が設けられていることにより、バンプ６、７を半導体発光素子側に電気めっきで一括して形成することができ、バンプ６、７の位置および形状を高い寸法精度とすることができる。
発光ダイオード２は、ＧａＮ系化合物半導体を利用した高輝度の青色発光のもので、この発光ダイオード２は、サファイアを素材とした基板（図示せず）の表面に、たとえばＧａＮのｎ型層，ＧａＩｎＮの活性層及びＧａＮのｐ型層を積層したものである。そして、ｐ型層の一部をエッチングしてｎ型層を露出させ、この露出したｎ型層の表面にｎ側電極３を形成し、ｐ型層の表面にはｐ側電極４を形成している。
サブマウント部材１０は、窒化アルミニウム基板（ＡｌＮ基板）１１に、Ｔｉ／Ｎｉ／Ａｕ（表面側）からなる電極１４、１５を形成している。ＡｌＮ基板１１の底面には実装基板の電極に導通搭載される実装用電極としての電極１７、１８を形成しており、電極１４と電極１７とはスルーホール１９を介して、また電極１５と電極１８とはスルーホール２０を介してそれぞれ電気的に導通させている。
上記のような半導体発光素子の製造方法を図２〜図７に基づいて説明する。図２は、半導体発光素子の製造方法のフローチャート、図３は、図２の各工程の断面説明図、図４は、複合基板の一実施の形態の説明図で、（ａ）は発光素子側ウェハの平面説明図、（ｂ）はサブマウント部材側ウェハの平面説明図、（ｃ）は発光素子側ウェハとサブマウント部材側ウェハを接合した複合基板の説明図、図５は、サブマウント部材側ウェハの断面説明図、図６は、発光素子側ウェハとサブマウント部材側ウェハの接合状態を示す断面説明図、図７は、発光素子側ウェハとサブマウント部材側ウェハとを接合した複合基板を分離して半導体発光素子を得る方法の説明図である。
本発明の半導体発光素子の製造方法は、図２に示すように、（ａ）ＧａＮ系発光素子ウェハに電極形成、（ｂ）絶縁膜形成、（ｃ）全面金属層層形成、（ｄ）レジストパターニング、（ｅ）電気めっきによるバンプ形成、（ｆ）レジスト除去、（ｇ）金属層除去、そして（ｈ）サブマウント部材側ウェハとの接合、（ｉ）発光素子単位への分離、の各工程を含むものである。図２の各工程を図３及び図４に基づいて詳細に説明する。
まず、サファイア基板（図示せず）の表面にＧａＮ系化合物半導体を成長させたウェハ２０に、ｎ側電極３とｐ側電極４を備えた発光素子単位２１を、複数個、ウェハ２０のほぼ全面に亘り行列状に形成し（図３（ａ）、図４（ａ））、これら電極３と４のバンプを形成する部分以外にＳｉＯ2膜を形成する（図２（ｂ）、図３（ｂ））。
次に、ウェハ２０のほぼ全面に亘りｎ側電極３及びｐ側電極４と電気的に導通した平面状の金属層５をウェハ全面に形成する（図２（ｃ））。金属層５は、Ｔｉ（下層）およびＡｕ（上層）からなり、蒸着やスパッタリング等によりＴｉ層は０．００１〜１μｍ、Ａｕ槽は０．５〜３μｍの厚さに形成する。
次に、金属層５の上にレジスト２３を形成し（図３（ｄ））、電気めっきを施すことにより、金属層５の上にバンプ６、７を形成する。電気めっきは、最初に４０℃の０．１Ｎ塩酸に１分間浸漬し、次に、硫酸ニッケル、塩化ニッケル、ホウ酸と添加剤からなるｐＨ４．４に調整された５０℃のＮｉめっき水溶液に１５分投入して電解Ｎｉめっきを行う。このとき、ウェハの開口部（被めっき部）面積に対し、１０ｍＡ／ｃｍ２の電流密度で、カーボン電極を対向電極にして行う。次に、シアン化金カリウム、りん酸水素二カリウム、添加剤からなるｐＨ６．５に調整された６５℃のＡｕめっき水溶液に４５分投入して電解Ａｕめっきを行う。このとき、ウェハの開口部（被めっき部）面積に対し、１０ｍＡ／ｃｍ２の電流密度で、白金電極を対向電極にして行う（図３（ｅ））。
次に、レジスト２３を除去し（図３（ｆ））、さらに、表面に露出している部分の金属層５を除去することによりｎ側電極３と電気的に導通したバンプ６及びｐ側電極４と電気的に導通したバンプ７を有する発光素子単位２１が行列状に形成された発光素子側ウェハ２４が得られる（図３（ｇ）、図４（ａ））。このように、平面状の金属層５の上にレジスト２３を形成して選択的に電気めっきを施すことにより、形状及び位置の寸法精度が高いバンプ６、７を形成することができる。なお、電気めっきにより、厚さ０．５μｍのＮｉ下地の上に厚さ１０μｍのＡｕを有するバンプ６、７を形成した。
一方、図４（ｂ）に示すように、発光素子側ウェハ２４の発光素子単位２１に対応するサブマウント部材単位２５がＡｌＮ基板１１上に複数個、行列状に形成されてなるサブマウント部材側ウェハ２６を用意する。サブマウント部材側ウェハ２６は、図１からも明らかな通り、窒化アルミニウム基板（ＡｌＮ基板）１１に、Ｔｉ／Ｎｉ／Ａｕ（表面側）の３層からなる電極１４、１５が行列状に形成されている。
次に、図４（ａ）に示す発光素子側ウェハ２４の上下を反転させ、図４（ｂ）に示すサブマウント部材側ウェハ２６と重ね合わせ、バンプ６を電極１４に、また、バンプ７を電極１５に接合させることにより、図４（ｃ）に示すような半導体発光素子形成用複合基板２７が得られる。
半導体発光素子形成用複合基板２７は、図６に示すようにサブマウント部材側ウェハ２６に形成される電極１７、１８と、発光素子側ウェハ２４のｎ側電極３およびｐ側電極４とがスルーホール１９、２０を介して電気的に接続される。このことにより、図７に示すように、半導体発光素子形成用複合基板２７を破線に沿ってダイシングすることにより得られる個々の発光素子単位２１は、外部回路実装用の電極１７、１８をそれぞれ有したフリップチップ型半導体発光素子となる。
上記した実施の形態によると、以下の効果が得られる。
（１）平面状の金属層５の上にレジスト２３を形成して電気めっきを施すので、形状精度や質に優れるバンプ６、７を発光素子側ウェハ２４に大量、かつ容易に形成することができる。また、このバンプ６、７を介して発光素子側ウェハ２４と接合されるサブマウント部材側ウェハ２６がスルーホール１９、２０を介して外部回路実装用の電極１７、１８と電気的に接続されることにより、ワイヤ等の接続部材を必要としないサブマウント部材搭載型のフリップチップ型半導体発光素子を容易に、かつ多量に製造することができる。
（２）また、電気めっきによってバンプ６、７を形成することにより、バンプ６、７の厚さを通電時間によって制御でき、所望の厚さのバンプ６、７が容易に得られる。
（３）発光素子単位が複数個、行列状に形成された発光素子側ウェハと、発光素子側ウェハの複数の発光素子に対応する複数のサブマウント部材が配置されてなるサブマウント部材側ウェハを重ね合わせ接合してから分離するので、発光素子側ウェハとサブマウント部材側ウェハとを一度位置決めするだけで精度良く接合でき、製造工程を簡潔化できる。このため、複数の半導体発光素子を一挙に製造することが可能となる。
（４）発光素子側ウェハの電極形成時に用いるフォトリソグラフィーのためのマスクと、サブマウント部材側ウェハの電極形成時に用いるフォトリソグラフィー用のマスクとを共用することが可能になるので、効率の良い半導体発光素子の製造を可能にするとともに製造コストを低減することができる。
（１）平面状の金属層５の上にレジスト２３を形成して電気めっきを施すので、形状精度や質に優れるバンプ６、７を発光素子側ウェハ２４に大量、かつ容易に形成することができる。また、このバンプ６、７を介して発光素子側ウェハ２４と接合されるサブマウント部材側ウェハ２６がスルーホール１９、２０を介して外部回路実装用の電極１７、１８と電気的に接続されることにより、ワイヤ等の接続部材を必要としないサブマウント部材搭載型のフリップチップ型半導体発光素子を容易に、かつ多量に製造することができる。
（２）また、電気めっきによってバンプ６、７を形成することにより、バンプ６、７の厚さを通電時間によって制御でき、所望の厚さのバンプ６、７が容易に得られる。
（３）発光素子単位が複数個、行列状に形成された発光素子側ウェハと、発光素子側ウェハの複数の発光素子に対応する複数のサブマウント部材が配置されてなるサブマウント部材側ウェハを重ね合わせ接合してから分離するので、発光素子側ウェハとサブマウント部材側ウェハとを一度位置決めするだけで精度良く接合でき、製造工程を簡潔化できる。このため、複数の半導体発光素子を一挙に製造することが可能となる。
（４）発光素子側ウェハの電極形成時に用いるフォトリソグラフィーのためのマスクと、サブマウント部材側ウェハの電極形成時に用いるフォトリソグラフィー用のマスクとを共用することが可能になるので、効率の良い半導体発光素子の製造を可能にするとともに製造コストを低減することができる。
なお、上記実施の形態では、発光素子側ウェハとサブマウント部材側ウェハを重ね合わせ接合してから分離する方法を説明したが、本発明においては、発光素子側ウェハ単独を発光素子単位で分離してからサブマウント部材と接合することも可能である。
また、バンプの形成は発光素子側ウェハに限定されず、サブマウント部材側ウェハに対して行うようにしても良い。
１：発光素子
２：発光ダイオード
３：ｎ側電極
４：ｐ側電極
５：金属層
６、７：バンプ
１０：サブマウント部材
１１：ＡｌＮ基板
１２：Ｔｉ／Ｎｉ／Ａｕメッキ
１３：Ａｕメッキ
１４、１５：電極
１６：ＳｉＯ2膜
１７、１８：電極
１９、２０：スルーホール
２１：発光素子単位
２２：絶縁膜
２３：レジスト
２４：発光素子側ウェハ
２５：サブマウント部材単位
２６：サブマウント部材側ウェハ
２７：半導体発光素子形成用複合基板
２：発光ダイオード
３：ｎ側電極
４：ｐ側電極
５：金属層
６、７：バンプ
１０：サブマウント部材
１１：ＡｌＮ基板
１２：Ｔｉ／Ｎｉ／Ａｕメッキ
１３：Ａｕメッキ
１４、１５：電極
１６：ＳｉＯ2膜
１７、１８：電極
１９、２０：スルーホール
２１：発光素子単位
２２：絶縁膜
２３：レジスト
２４：発光素子側ウェハ
２５：サブマウント部材単位
２６：サブマウント部材側ウェハ
２７：半導体発光素子形成用複合基板
Claims (9)
- 光透過性基板にＧａＮ系化合物半導体を成長させたウェハのほぼ全面に亘り、ｐ側電極及びｎ側電極を備えると共に、前記ｐ側電極と電気的に導通したバンプ及び前記ｎ側電極と電気的に導通したバンプを備えた複数の発光素子が配置されてなる発光素子側ウェハと、
前記発光素子側ウェハの前記複数の発光素子に対応する複数のサブマウント部材が配置されてなるサブマウント部材側ウェハとが前記バンプを介して接合され、前記ｐ側電極及びｎ側電極がスルーホールを介して前記サブマウント部材側ウェハの実装用電極に接続されてなることを特徴とする半導体発光素子形成用複合基板。 - 前記光透過性基板は、サファイア基板である請求項１記載の半導体発光素子形成用複合基板。
- 前記サブマウント部材側ウェハは、窒化アルミニウム基板に前記バンプが接合される電極が形成されたものである請求項１記載の半導体発光素子形成用複合基板。
- 光透過性基板にＧａＮ系化合物半導体を成長させたウェハを形成する工程と、
前記ウェハにｐ側電極及びｎ側電極を備えると共に、前記ｐ側電極と電気的に導通したバンプ及び前記ｎ側電極と電気的に導通したバンプを備えた複数の発光素子を前記ウェハのほぼ全面に亘り配置して発光素子側ウェハを得る工程と、
前記ウェハの前記複数の発光素子に対応する複数のサブマウント部材を配置してサブマウント部材側ウェハを得る工程と、
前記発光素子側ウェハと前記サブマウント部材側ウェハを接合して前記サブマウント部材側ウェハの実装用電極と前記発光素子側ウェハの前記ｐ側電極及びｎ側電極とをスルーホールを介して導通させる工程とを含むことを特徴とする半導体発光素子形成用複合基板の製造方法。 - 前記光透過性基板は、サファイア基板である請求項４記載の半導体発光素子形成用複合基板の製造方法。
- 前記サブマウント部材側ウェハは、窒化アルミニウム基板に前記バンプが接合される電極が形成されたものである請求項４記載の半導体発光素子形成用複合基板の製造方法。
- 光透過性基板にＧａＮ系化合物半導体を成長させたウェハを形成する工程と、
前記ウェハにｐ側電極及びｎ側電極を備えると共に、前記ｐ側電極と電気的に導通したバンプ及び前記ｎ側電極と電気的に導通したバンプを備えた複数の発光素子を前記ウェハのほぼ全面に亘り行列状に形成して発光素子側ウェハを得る工程と、
前記ウェハの前記複数の発光素子に対応する複数のサブマウント部材を配置してサブマウント部材側ウェハを得る工程と、
前記発光素子側ウェハと前記サブマウント部材側ウェハとを接合して前記サブマウント部材側ウェハの実装用電極と前記発光素子側ウェハの前記ｐ側電極及びｎ側電極とをスルーホールを介して導通させた複合基板を形成する工程と、
前記複合基板を前記発光素子単位に分離する工程とを含むことを特徴とする半導体発光素子の製造方法。 - 前記光透過性基板は、サファイア基板である請求項７記載の半導体発光素子の製造方法。
- 前記サブマウント部材側ウェハは、窒化アルミニウム基板に前記バンプが接合される電極が形成されたものである請求項７記載の半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003311910A JP4305102B2 (ja) | 2003-09-03 | 2003-09-03 | 半導体発光素子用複合基板及びその製造方法、並びに半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003311910A JP4305102B2 (ja) | 2003-09-03 | 2003-09-03 | 半導体発光素子用複合基板及びその製造方法、並びに半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005079550A true JP2005079550A (ja) | 2005-03-24 |
| JP4305102B2 JP4305102B2 (ja) | 2009-07-29 |
Family
ID=34413354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003311910A Expired - Fee Related JP4305102B2 (ja) | 2003-09-03 | 2003-09-03 | 半導体発光素子用複合基板及びその製造方法、並びに半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4305102B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147556A (ja) * | 2006-12-13 | 2008-06-26 | Nichia Chem Ind Ltd | 半導体レーザ装置及びその製造方法 |
| JP2008226864A (ja) * | 2005-06-21 | 2008-09-25 | Unit Light Technology Inc | フリップチップパッケージに応用する発光ダイオード、及びその製造方法、パッケージ方法 |
| JP2010177225A (ja) * | 2009-01-27 | 2010-08-12 | Citizen Electronics Co Ltd | 表面実装型発光素子の製造方法 |
| JP2011228380A (ja) * | 2010-04-16 | 2011-11-10 | Citizen Holdings Co Ltd | 半導体発光装置 |
| US8110421B2 (en) | 2008-12-12 | 2012-02-07 | Kabushiki Kaisha Toshiba | Light emitting device and method for manufacturing same |
| JP2012084933A (ja) * | 2005-06-22 | 2012-04-26 | Seoul Opto Devices Co Ltd | 発光素子及びその製造方法 |
| KR20120054495A (ko) * | 2010-11-19 | 2012-05-30 | 한국전자통신연구원 | ＧａＮ계 화합물 전력반도체 장치 및 그 제조 방법 |
| WO2012077884A1 (en) * | 2010-12-10 | 2012-06-14 | Chung Hoon Lee | Method of fabricating semiconductor device using gang bonding and semiconductor device fabricated by the same |
| KR20120068795A (ko) * | 2012-05-16 | 2012-06-27 | 이정훈 | 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스 |
| JP2013030524A (ja) * | 2011-07-27 | 2013-02-07 | Showa Denko Kk | 発光チップの製造方法、発光チップ、素子群形成基板 |
| JP2013135125A (ja) * | 2011-12-27 | 2013-07-08 | Citizen Holdings Co Ltd | 半導体発光素子 |
| WO2013137356A1 (ja) * | 2012-03-13 | 2013-09-19 | シチズンホールディングス株式会社 | 半導体発光装置及びその製造方法 |
| JP2014060319A (ja) * | 2012-09-19 | 2014-04-03 | Citizen Electronics Co Ltd | 半導体素子及びその実装方法 |
| US8860075B2 (en) | 2011-02-09 | 2014-10-14 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| US8957434B2 (en) | 2011-01-14 | 2015-02-17 | Kabushiki Kaisha Toshiba | Light emitting device, light emitting module, and method for manufacturing light emitting device |
| JP2018010899A (ja) * | 2016-07-11 | 2018-01-18 | 株式会社ディスコ | 発光ダイオードチップの製造方法及び発光ダイオードチップ |
| JP2018010898A (ja) * | 2016-07-11 | 2018-01-18 | 株式会社ディスコ | 発光ダイオードチップの製造方法及び発光ダイオードチップ |
| JP2019024092A (ja) * | 2013-05-13 | 2019-02-14 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| JP2020080440A (ja) * | 2014-01-07 | 2020-05-28 | ルミレッズ ホールディング ベーフェー | 発光デバイスパッケージ |
-
2003
- 2003-09-03 JP JP2003311910A patent/JP4305102B2/ja not_active Expired - Fee Related
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008226864A (ja) * | 2005-06-21 | 2008-09-25 | Unit Light Technology Inc | フリップチップパッケージに応用する発光ダイオード、及びその製造方法、パッケージ方法 |
| JP2012084933A (ja) * | 2005-06-22 | 2012-04-26 | Seoul Opto Devices Co Ltd | 発光素子及びその製造方法 |
| JP2008147556A (ja) * | 2006-12-13 | 2008-06-26 | Nichia Chem Ind Ltd | 半導体レーザ装置及びその製造方法 |
| US9478722B2 (en) | 2008-12-12 | 2016-10-25 | Kabushiki Kaisha Toshiba | Light emitting device and method for manufacturing same |
| US8110421B2 (en) | 2008-12-12 | 2012-02-07 | Kabushiki Kaisha Toshiba | Light emitting device and method for manufacturing same |
| US9184357B2 (en) | 2008-12-12 | 2015-11-10 | Kabushiki Kaisha Toshiba | Light emitting device and method for manufacturing same |
| JP2010177225A (ja) * | 2009-01-27 | 2010-08-12 | Citizen Electronics Co Ltd | 表面実装型発光素子の製造方法 |
| JP2011228380A (ja) * | 2010-04-16 | 2011-11-10 | Citizen Holdings Co Ltd | 半導体発光装置 |
| KR20120054495A (ko) * | 2010-11-19 | 2012-05-30 | 한국전자통신연구원 | ＧａＮ계 화합물 전력반도체 장치 및 그 제조 방법 |
| KR101719670B1 (ko) | 2010-11-19 | 2017-03-24 | 한국전자통신연구원 | ＧａＮ계 화합물 전력반도체 장치 및 그 제조 방법 |
| KR101230622B1 (ko) | 2010-12-10 | 2013-02-06 | 이정훈 | 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스 |
| US9711693B2 (en) | 2010-12-10 | 2017-07-18 | Chung Hoon Lee | Method of fabricating semiconductor device using gang bonding and semiconductor device fabricated by the same |
| WO2012077884A1 (en) * | 2010-12-10 | 2012-06-14 | Chung Hoon Lee | Method of fabricating semiconductor device using gang bonding and semiconductor device fabricated by the same |
| US9054231B2 (en) | 2010-12-10 | 2015-06-09 | Chung Hoon Lee | Method of fabricating semiconductor device using gang bonding and semiconductor device fabricated by the same |
| US8957434B2 (en) | 2011-01-14 | 2015-02-17 | Kabushiki Kaisha Toshiba | Light emitting device, light emitting module, and method for manufacturing light emitting device |
| US8860075B2 (en) | 2011-02-09 | 2014-10-14 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| US9263640B2 (en) | 2011-02-09 | 2016-02-16 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| JP2013030524A (ja) * | 2011-07-27 | 2013-02-07 | Showa Denko Kk | 発光チップの製造方法、発光チップ、素子群形成基板 |
| JP2013135125A (ja) * | 2011-12-27 | 2013-07-08 | Citizen Holdings Co Ltd | 半導体発光素子 |
| WO2013137356A1 (ja) * | 2012-03-13 | 2013-09-19 | シチズンホールディングス株式会社 | 半導体発光装置及びその製造方法 |
| US9269873B2 (en) | 2012-03-13 | 2016-02-23 | Citizen Holdings Co., Ltd. | Semiconductor light emitting device and method for manufacturing same |
| KR101700899B1 (ko) * | 2012-05-16 | 2017-02-01 | 이정훈 | 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스 |
| KR20120068795A (ko) * | 2012-05-16 | 2012-06-27 | 이정훈 | 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스 |
| JP2014060319A (ja) * | 2012-09-19 | 2014-04-03 | Citizen Electronics Co Ltd | 半導体素子及びその実装方法 |
| JP2019024092A (ja) * | 2013-05-13 | 2019-02-14 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| JP2020080440A (ja) * | 2014-01-07 | 2020-05-28 | ルミレッズ ホールディング ベーフェー | 発光デバイスパッケージ |
| JP2018010899A (ja) * | 2016-07-11 | 2018-01-18 | 株式会社ディスコ | 発光ダイオードチップの製造方法及び発光ダイオードチップ |
| JP2018010898A (ja) * | 2016-07-11 | 2018-01-18 | 株式会社ディスコ | 発光ダイオードチップの製造方法及び発光ダイオードチップ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4305102B2 (ja) | 2009-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4305102B2 (ja) | 半導体発光素子用複合基板及びその製造方法、並びに半導体発光素子の製造方法 | |
| RU2586452C2 (ru) | Нитридный полупроводниковый светоизлучающий элемент и способ его изготовления | |
| JP4699258B2 (ja) | フリップチップ発光ダイオード及びその製造方法 | |
| JP5698633B2 (ja) | 半導体発光装置、発光モジュール、および半導体発光装置の製造方法 | |
| TWI495150B (zh) | 半導體發光裝置及其製造方法 | |
| JP2005019939A (ja) | フリップチップボンディング用窒化ガリウム系発光ダイオード及びその製造方法 | |
| JP2013232478A (ja) | 半導体発光装置及びその製造方法 | |
| US8053905B2 (en) | Compliant bonding structures for semiconductor devices | |
| JPH09232632A (ja) | 半導体発光素子及びその製造方法 | |
| JP2005079551A (ja) | 半導体発光素子形成用複合基板及びその製造方法、並びに半導体発光素子の製造方法。 | |
| JPH0864872A (ja) | 半導体発光素子、およびその製造方法 | |
| US20160247963A1 (en) | Horizontal power led device and method for manufacturing same | |
| JP4789716B2 (ja) | 垂直型構造の発光ダイオード及びその製造方法 | |
| JP2008130875A (ja) | 半導体発光装置およびその製造方法 | |
| JPH10223930A (ja) | 半導体発光素子 | |
| EP3143648A1 (en) | Method of forming a light-emitting device | |
| JP2017085144A (ja) | コンタクトが凹凸面上に形成された半導体発光デバイス、及びその製造方法 | |
| JP5515685B2 (ja) | 発光素子及びそれを用いた発光装置の製造方法 | |
| CN101740674A (zh) | 发光元件结构及其制造方法 | |
| JPH10341038A (ja) | 半導体発光素子 | |
| KR20150029423A (ko) | 반도체 발광소자 | |
| KR101165257B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| JP3974676B2 (ja) | 半導体発光素子の製法 | |
| JP2007157778A (ja) | 半導体発光素子 | |
| JP2001044502A (ja) | 複合発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |