JP2005079491A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2005079491A JP2005079491A JP2003311007A JP2003311007A JP2005079491A JP 2005079491 A JP2005079491 A JP 2005079491A JP 2003311007 A JP2003311007 A JP 2003311007A JP 2003311007 A JP2003311007 A JP 2003311007A JP 2005079491 A JP2005079491 A JP 2005079491A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- short
- wiring pattern
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、半導体装置の製造技術に関し、特に、冗長回路による欠陥の救済が困難である半導体装置の製造技術に適用して有効な技術に関するものである。 The present invention relates to a semiconductor device manufacturing technique, and more particularly to a technique effective when applied to a semiconductor device manufacturing technique in which it is difficult to relieve defects by a redundant circuit.
半導体装置の製造工程には、半導体ウェハ上にトランジスタを形成する基板工程と、トランジスタを形成した半導体ウェハ上に層間絶縁膜を介して配線パターンを形成する配線工程が存在する。配線工程では、多層にわたって配線パターンが形成されるが、各層に配線パターンを形成した後は、通常外観検査が実施される。外観検査は、配線工程で形成した配線パターンに欠陥が存在するか検査するものであり、工程QC(Quality Control)および不良解析に活用されている。 The semiconductor device manufacturing process includes a substrate process for forming a transistor on a semiconductor wafer and a wiring process for forming a wiring pattern via an interlayer insulating film on the semiconductor wafer on which the transistor is formed. In the wiring process, a wiring pattern is formed over multiple layers. After the wiring pattern is formed on each layer, a normal appearance inspection is performed. The appearance inspection is for inspecting whether there is a defect in the wiring pattern formed in the wiring process, and is used for process QC (Quality Control) and defect analysis.
外観検査によって検出された欠陥を修復する技術としては、例えば以下に示す技術がある。特開平7−326613号公報(特許文献1)には、エッチングガス中で配線パターンの短絡欠陥部分にレーザ光を照射することにより、短絡欠陥部分を構成している金属とエッチングガスとを反応させて、短絡欠陥を除去する技術が記載されている。 As a technique for repairing a defect detected by an appearance inspection, for example, there is a technique shown below. In JP-A-7-326613 (Patent Document 1), the etching gas is caused to react with the metal constituting the short-circuit defect portion by irradiating the short-circuit defect portion of the wiring pattern with laser light in the etching gas. A technique for removing short-circuit defects is described.
また、特開平7−029982号公報(特許文献2)には、配線パターンの断線欠陥部分に金属錯体を含む溶液を滴下し、この溶液にレーザ光を照射することにより断線欠陥部分に金属を析出させて電気接続する技術が記載されている。 Japanese Patent Laid-Open No. 7-029982 (Patent Document 2) drops a solution containing a metal complex on a disconnection defect portion of a wiring pattern, and irradiates the solution with laser light to deposit metal on the disconnection defect portion. A technique for making electrical connections is described.
さらに、特開平10−294313号公報(特許文献3)には、有機金属ガス中で配線パターンに電圧を印加することにより、断線欠陥部分において金属を析出させて電気接続する技術が記載されている。
しかし、上記した外観検査工程は欠陥の存在する位置座標は特定できるが、検出した欠陥の種類までは特定することはできない。このため、外観検査を実施した後、人手により欠陥の種類を特定し、欠陥の修正を行なっている。すなわち、外観検査工程で検出した欠陥の種類が短絡欠陥であるのか、あるいは断線欠陥であるのかを自動判別することができないため、欠陥修正のTAT(turn around time)の短縮を図ることができない問題点がある。 However, although the above-described appearance inspection process can specify the position coordinates where the defect exists, it cannot specify the type of the detected defect. For this reason, after the appearance inspection is performed, the type of the defect is manually identified and the defect is corrected. That is, since it is impossible to automatically determine whether the type of defect detected in the appearance inspection process is a short-circuit defect or a disconnection defect, TAT (turn around time) for defect correction cannot be reduced. There is a point.
また、配線パターンに生じた短絡欠陥や断線欠陥を修正するには、上記した技術などが使用されるが、これらの技術は欠陥修正を行なうための専用の技術であり、その導入には設備投資がかかるとともに、設備の開発も大変となる。特に、断線欠陥を修正する技術と短絡欠陥を修正する技術は、それぞれ異なり、両方の欠陥を修正できるようにするためには、両方の装置を新たに導入する必要がある。したがって、さらに設備投資がかかるとともに設備の開発も大変となる問題点がある。 In addition, the above-mentioned technologies are used to correct short-circuit defects and disconnection defects that occur in wiring patterns. These technologies are dedicated technologies for correcting defects, and capital investment is required for their introduction. In addition to this, the development of facilities becomes difficult. In particular, the technology for correcting the disconnection defect and the technology for correcting the short-circuit defect are different from each other, and both devices need to be newly introduced in order to be able to correct both defects. Therefore, there is a problem that further capital investment is required and the development of the facility becomes difficult.
本発明の目的は、配線パターンの欠陥修正の効率化を図ることができる半導体装置の製造技術を提供することにある。 An object of the present invention is to provide a semiconductor device manufacturing technique capable of improving the efficiency of defect correction of a wiring pattern.
また、本発明の他の目的は、設備投資の増大の抑制および設備の開発を少なくできる半導体装置の製造技術を提供することにある。 Another object of the present invention is to provide a semiconductor device manufacturing technique capable of suppressing an increase in equipment investment and reducing equipment development.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本発明による半導体装置の製造方法は、(a)配線パターンを形成する工程と、(b)前記配線パターンを形成する際に生じた短絡欠陥を、前記(a)工程後に修正する工程とを備え、前記(b)工程は、(b1)前記短絡欠陥上を開口したレジスト膜を形成する工程と、(b2)前記レジスト膜をマスクにしたエッチングにより、前記短絡欠陥を除去する工程とを有することを特徴とするものである。 A method of manufacturing a semiconductor device according to the present invention includes: (a) a step of forming a wiring pattern; and (b) a step of correcting a short-circuit defect generated when forming the wiring pattern after the step (a). The step (b) includes (b1) a step of forming a resist film opened on the short-circuit defect, and (b2) a step of removing the short-circuit defect by etching using the resist film as a mask. It is characterized by.
また、本発明による半導体装置の製造方法は、(a)配線パターンを形成する工程と、(b)前記配線パターンを形成する際に生じた断線欠陥を、前記(a)工程後に修正する工程とを備え、前記(b)工程は、(b1)前記断線欠陥を含む領域上に絶縁膜を形成する工程と、(b2)前記断線欠陥上を開口したレジスト膜を前記絶縁膜上に形成する工程と、(b3)前記レジスト膜をマスクにして前記絶縁膜をエッチングすることにより、前記断線欠陥内に形成されている前記絶縁膜を除去する工程と、(b4)前記断線欠陥内および前記絶縁膜上に導体膜を形成する工程と、(b5)前記絶縁膜上に形成された前記導体膜を除去する工程とを有することを特徴とするものである。 The method for manufacturing a semiconductor device according to the present invention includes (a) a step of forming a wiring pattern, and (b) a step of correcting a disconnection defect generated when forming the wiring pattern after the step (a). The step (b) includes: (b1) a step of forming an insulating film on the region including the disconnection defect; and (b2) a step of forming a resist film having an opening on the disconnection defect on the insulating film. (B3) removing the insulating film formed in the disconnection defect by etching the insulating film using the resist film as a mask; and (b4) in the disconnection defect and in the insulating film. And (b5) a step of removing the conductor film formed on the insulating film.
また、本発明による半導体装置の製造方法は、(a)配線パターンを形成する工程と、(b)前記配線パターンに存在する欠陥を検出する工程と、(c)検出した前記欠陥の種類を自動判別する工程と、(d)検出した前記欠陥を修正する工程とを備えることを特徴とするものである。 Further, the method of manufacturing a semiconductor device according to the present invention includes (a) a step of forming a wiring pattern, (b) a step of detecting a defect existing in the wiring pattern, and (c) a type of the detected defect automatically. A step of determining, and (d) a step of correcting the detected defect.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
配線パターンの欠陥修正の効率化を図ることができる。 The efficiency of wiring pattern defect correction can be improved.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
本実施の形態における半導体装置の製造方法について図面を参照しながら説明する。図1は、本実施の形態における半導体装置の製造方法の流れを示したフローチャートである。このフローチャートを用いて本実施の形態の流れを簡単に説明する。 A method for manufacturing a semiconductor device in the present embodiment will be described with reference to the drawings. FIG. 1 is a flowchart showing a flow of a method for manufacturing a semiconductor device in the present embodiment. The flow of this embodiment will be briefly described using this flowchart.
まず、本実施の形態における半導体装置の製造方法は、通常の半導体製造技術を使用して半導体ウェハ上に半導体素子を形成した後、層間絶縁膜を介して配線パターンを形成する(S101)。 First, in the method of manufacturing a semiconductor device in the present embodiment, a semiconductor element is formed on a semiconductor wafer using a normal semiconductor manufacturing technique, and then a wiring pattern is formed through an interlayer insulating film (S101).
続いて、形成した配線パターンに欠陥がないか外観検査を実施する(S102)。この外観検査は、欠陥の有無を検出するものであって、欠陥の種類までは特定することはできない。 Subsequently, an appearance inspection is performed to check whether the formed wiring pattern has a defect (S102). This appearance inspection detects the presence or absence of a defect, and cannot identify the type of defect.
次に、外観検査によって検出した欠陥の種類を判別する(S103)。例えば、この工程では、外観検査によって検出した欠陥が配線間を短絡する短絡欠陥であるのか、あるいは配線を断線する断線欠陥であるのかを判別する。 Next, the type of defect detected by appearance inspection is determined (S103). For example, in this step, it is determined whether the defect detected by the appearance inspection is a short-circuit defect that short-circuits the wirings or a disconnection defect that disconnects the wirings.
続いて、配線パターンに生じた欠陥を修正するのかを所定条件に基づいて判断する(S104)。このとき判断結果として、例えば、(a)修正を行なわない、(b)短絡欠陥だけを修正する、(c)断線欠陥だけを修正する、(d)短絡欠陥と断線欠陥の両方を修正するというように4通りの結果に分けることができる。 Subsequently, it is determined based on a predetermined condition whether the defect generated in the wiring pattern is to be corrected (S104). At this time, for example, (a) no correction is performed, (b) only short-circuit defects are corrected, (c) only disconnection defects are corrected, and (d) both short-circuit defects and disconnection defects are corrected. Thus, it can be divided into four results.
4通りの結果に分けるには、例えば、まず欠陥の修正を行なうか判断することによって欠陥を修正する場合と、欠陥を修正せず、そのまま放置する場合とに分ける。欠陥を修正する場合、次に、短絡欠陥と断線欠陥の両方を修正するかを判断する(S105)。このS105により、短絡欠陥と断線欠陥の両方を修正する場合(S106)とそうでない場合に分けることができる。短絡欠陥と断線欠陥の両方を修正しない場合、次に短絡欠陥の修正を行なうか判断する(S107)。このS107により、短絡欠陥だけを修正する場合(S108)と断線欠陥だけを修正する場合(S109)とに分ける。このようにして、上記した4通りの結果に分けることができる。 In order to divide into four types of results, for example, the defect is first corrected by determining whether or not the defect should be corrected, and the case where the defect is not corrected and is left as it is. When correcting the defect, it is next determined whether to correct both the short-circuit defect and the disconnection defect (S105). This S105 can be divided into a case where both the short-circuit defect and the disconnection defect are corrected (S106) and a case where it is not. When both the short-circuit defect and the disconnection defect are not corrected, it is determined whether or not the short-circuit defect is corrected next (S107). This S107 is divided into a case where only the short-circuit defect is corrected (S108) and a case where only the disconnection defect is corrected (S109). In this way, the above four results can be divided.
続いて、上記した4通りの判断結果に従って所定の処理を行なう。すなわち、短絡欠陥だけを修正する場合は、短絡欠陥の修正を行い、断線欠陥だけを修正する場合は、断線欠陥の修正を行なう。短絡欠陥と断線欠陥の両方を修正する場合は、先ず、一方の欠陥例えば短絡欠陥を修正し、次の他方の欠陥例えば断線欠陥を修正する。同一ウェハに、短絡欠陥と断線欠陥の両方を修正する領域と短絡欠陥だけを修正する領域が存在する場合は、短絡欠陥を修正した後、断線欠陥を修正する。また、短絡欠陥と断線欠陥の両方を修正する領域と断線欠陥だけを修正する領域が存在する場合は、短絡欠陥を修正した後、断線欠陥を修正する。欠陥の修正をしない場合は、欠陥をそのまま放置する。 Subsequently, predetermined processing is performed in accordance with the above four determination results. That is, when only the short-circuit defect is corrected, the short-circuit defect is corrected. When only the disconnection defect is corrected, the disconnection defect is corrected. When correcting both the short-circuit defect and the disconnection defect, first, one defect such as a short-circuit defect is corrected, and the next other defect such as a disconnection defect is corrected. When the same wafer has a region for correcting both the short-circuit defect and the disconnection defect and a region for correcting only the short-circuit defect, the disconnection defect is corrected after correcting the short-circuit defect. Further, when there is a region for correcting both the short-circuit defect and the disconnection defect and a region for correcting only the disconnection defect, the disconnection defect is corrected after correcting the short-circuit defect. When the defect is not corrected, the defect is left as it is.
その後、配線パターン上に層間絶縁膜を形成し、この層間絶縁膜の上層に新たな配線パターンを形成する。上層に新たな配線パターンを形成した後は、上記した工程を繰り返す。このようにして、必要に応じて配線パターンに存在する欠陥を修正することができる。 Thereafter, an interlayer insulating film is formed on the wiring pattern, and a new wiring pattern is formed on the interlayer insulating film. After a new wiring pattern is formed on the upper layer, the above steps are repeated. In this way, defects existing in the wiring pattern can be corrected as necessary.
以下に、上記した各工程の詳細について、図面を参照しながら説明する。まず、配線を形成する工程(S101)について説明する。図2は、半導体ウェハの所定領域上に層間絶縁膜1を介して配線2および配線3を形成した様子を示す平面図であり、図3は、図2のA−A断面における断面図である。なお、図3において、層間絶縁膜1より下の構造についての図示は省略してある。
Below, the detail of each above-mentioned process is demonstrated, referring drawings. First, the step of forming wiring (S101) will be described. FIG. 2 is a plan view showing a state in which the
図2に示すように、半導体ウェハの所定領域において、配線2と配線3とは互いに平行になるように形成されており、この配線2と配線3により配線パターンが形成されている。ここで、半導体ウェハには、複数のチップ形成領域があり、各チップ形成領域には、同様の配線パターンが作りこまれる。図2では、1つのチップ領域の一部を拡大して示したものであり、この拡大した領域においては、配線2および配線3によって配線パターンが形成されている。
As shown in FIG. 2, the
配線2および配線3は、図3に示すように層間絶縁膜1上に形成されており、それぞれチタン/窒化チタン膜2a、アルミニウム膜2bおよびチタン/窒化チタン膜2cの積層膜から形成されている。このような配線2および配線3は、以下に示すようにして形成される。
The
まず図3に示すように、半導体ウェハ(図示せず)上に層間絶縁膜1を形成する。層間絶縁膜1は、例えば酸化シリコン膜よりなり、例えばCVD(Chemical Vapor Deposition)法を使用して形成することができる。
First, as shown in FIG. 3, an
次に、図3に示すように層間絶縁膜1上にチタン/窒化チタン膜2a、アルミニウム膜2bおよびチタン/窒化チタン膜2cを順次、形成する。これらの膜は、例えばスパッタリング法を使用して形成することができる。続いて、これらの積層膜上に感光性を有するレジスト膜を塗布した後、このレジスト膜に対して露光・現像することにより、パターニングする。パターニングは、配線2、3を形成する領域にだけレジスト膜が残るようにする。その後、パターニングしたレジスト膜をマスクにしたエッチングにより、配線2および配線3を形成し、配線2および配線3からなる配線パターンを形成する。
Next, as shown in FIG. 3, a titanium /
次に、配線を形成する工程(S101)で形成した配線パターンが正常に形成されているかを検査する外観検査工程(S102)について説明する。 Next, an appearance inspection process (S102) for inspecting whether the wiring pattern formed in the wiring forming process (S101) is normally formed will be described.
図4は、配線パターンが正常に形成されている状態を示した平面図である一方、図5および図6は、配線パターンが正常に形成されずに、欠陥が形成されている状態を示した平面図である。すなわち、図5は、配線2と配線3とが短絡欠陥4により接続されてしまっている状態を示した図であり、図6は、配線2において、断線欠陥5が形成されている状態を示した図である。
4 is a plan view showing a state in which the wiring pattern is normally formed, while FIGS. 5 and 6 show a state in which the defect is formed without the wiring pattern being normally formed. It is a top view. That is, FIG. 5 is a diagram showing a state in which the
通常、配線を形成する工程が正常に行なわれれば、図4のように正常な配線パターンが形成されるが、配線形成が正常に行なわれない場合は、図5や図6に示した状態となる。例えば、上記したように、チタン/窒化チタン膜2a、アルミニウム膜2bおよびチタン/窒化チタン膜2cからなる積層膜上にパターニングしたレジスト膜を形成するが、パターニングずれなどにより本来レジスト膜が除去されるべき領域にレジスト膜が残存することがある。すると、この後に行なわれる積層膜のエッチングの際、エッチングされるべき積層膜が除去されずに残ってしまい、例えば図5に示すような短絡欠陥4が形成される。逆に、本来レジスト膜が形成される領域にレジスト膜が残っていないと、積層膜のエッチングの際、除去しないはずの積層膜がエッチングされてしまい、図6に示すような断線欠陥5が形成されてしまう。このような欠陥を検出するのが外観検査工程である。
Normally, if the process of forming the wiring is performed normally, a normal wiring pattern is formed as shown in FIG. 4, but if the wiring formation is not performed normally, the state shown in FIGS. Become. For example, as described above, a patterned resist film is formed on the laminated film composed of the titanium /
外観検査工程では、例えば隣接するセル領域間で配線パターンを比較し、配線パターンの差異を検出することにより欠陥の有無を検出する。隣接するセル領域とも正常な配線パターンが形成されている場合は、配線パターンに差異が検出されないため、欠陥が存在しないと判断できる。一方、隣接するセル領域の一方に欠陥が存在する場合には、配線パターンに差異が生じるため、欠陥の存在を検出することができる。このとき、どの部分でパターンが異なるかを検出できるため、欠陥の位置座標を特定することができるようになっている。ただし、この外観検査工程は、単純に配線パターンの差異によって欠陥を検出しているものであって、どのように配線パターンが異なっているかまでは検知していないため、欠陥の存在を検出することはできても欠陥の種類までは特定できていない。なお、同一の配線パターンが形成される単位で比較することができればよいため、隣接するセル領域間で配線パターンを比較するのではなく、例えば隣接するチップ領域間で配線パターンを比較するようにしてもよい。また、隣接するセル領域ともに欠陥が存在することもあり得るため、例えば予め正常とわかっている配線パターンを使用して欠陥の検出を行なうようにしてもよい。 In the appearance inspection process, for example, the wiring patterns are compared between adjacent cell regions, and the presence or absence of a defect is detected by detecting a difference in the wiring patterns. If a normal wiring pattern is formed in the adjacent cell region, it can be determined that no defect exists because no difference is detected in the wiring pattern. On the other hand, if there is a defect in one of the adjacent cell regions, a difference occurs in the wiring pattern, so that the presence of the defect can be detected. At this time, since it is possible to detect in which part the pattern is different, the position coordinates of the defect can be specified. However, this appearance inspection process simply detects defects based on the difference in wiring patterns, and does not detect how the wiring patterns are different. However, the type of defect has not been identified. Since it is only necessary to be able to compare in units in which the same wiring pattern is formed, the wiring patterns are not compared between adjacent cell regions, for example, the wiring patterns are compared between adjacent chip regions. Also good. In addition, since defects may exist in adjacent cell regions, for example, a defect may be detected using a wiring pattern that is known to be normal in advance.
次に、外観検査工程で検出した欠陥の種類を判別する工程(S103)について説明する。外観検査工程においては、欠陥の検出が行なわれ、欠陥の存在する位置座標が特定されている。このため、欠陥の種類を判別する工程においては、欠陥が存在する位置座標付近で、実際の配線パターン(画像データ)と設計された正常な配線パターンを示すレイアウトパターン(画像データ)とを細分化して比較することにより欠陥の種類の特定を行なう。 Next, the step (S103) of determining the type of defect detected in the appearance inspection step will be described. In the appearance inspection process, a defect is detected and a position coordinate where the defect exists is specified. Therefore, in the process of determining the type of defect, the actual wiring pattern (image data) and the layout pattern (image data) indicating the designed normal wiring pattern are subdivided near the position coordinates where the defect exists. The type of the defect is specified by comparing them.
具体的には、欠陥の存在する位置座標近傍の実際の配線パターンを複数の領域に細分化するとともに、レイアウトパターンについても欠陥の位置座標近傍で同様の細分化を行なう。図7に、設計された正常なレイアウトパターンを複数の領域に細分化した様子を示す。同様に、図8に短絡欠陥4が存在する実際の配線パターンを短絡欠陥4の近傍で細分化した様子を示し、図9に断線欠陥5が存在する実際の配線パターンを断線欠陥5の近傍で細分化した様子を示す。
Specifically, an actual wiring pattern in the vicinity of the position coordinate where the defect exists is subdivided into a plurality of areas, and the layout pattern is also subdivided in the vicinity of the position coordinate of the defect. FIG. 7 shows a state in which the designed normal layout pattern is subdivided into a plurality of regions. Similarly, FIG. 8 shows a state where an actual wiring pattern in which the short-
この細分化は、レイアウトパターンと実際の配線パターンで同じように行なう。すなわち、細分化した領域の個数はレイアウトパターンと実際の配線パターンで同じであり、細分化した個々の領域の面積および個々の領域の位置座標がレイアウトパターンと実際の配線パターンで同じになるように行なわれる。 This subdivision is performed in the same way for the layout pattern and the actual wiring pattern. That is, the number of subdivided areas is the same in the layout pattern and the actual wiring pattern, and the area of each subdivided area and the position coordinates of each area are the same in the layout pattern and the actual wiring pattern. Done.
次に、実際の配線パターンの個々の領域ごとにパターン有無の認識をする。この認識は取り込んだ画像の光量(画面上の明暗)をあらかじめ設定した閾値との比較により行う。 Next, the presence or absence of the pattern is recognized for each individual area of the actual wiring pattern. This recognition is performed by comparing the amount of light of the captured image (brightness and darkness on the screen) with a preset threshold value.
次に、細分化した個々の領域毎にパターン有無の比較をする。例えば、レイアウトパターンを示した図7と実際の配線パターンの一例を示した図8とを比較する場合、位置座標が同じである図7の領域6aと図8の領域6bにおいてパターン有無が比較される。すなわち、領域6aと領域6aに対応した領域6bとの間でパターン有無が比較される。このような比較を細分化したすべての領域について行なう。
Next, the presence or absence of a pattern is compared for each subdivided area. For example, when comparing FIG. 7 showing a layout pattern and FIG. 8 showing an example of an actual wiring pattern, the presence / absence of the pattern is compared in the region 6a of FIG. 7 and the
実際の配線パターンが正常である場合は、レイアウトパターンの領域とこれに対応した配線パターンの領域でパターンが一致する。しかし、図8に示すように配線2と配線3とを短絡する短絡欠陥4が存在する場合、短絡欠陥4上にある領域においては、レイアウトパターンの領域とこれに対応した実際の配線パターンの領域でパターン有無が異なる。例えば、図7の領域6aと図8の領域6bとを比較した場合、図7の領域6aは、レイアウトデータからパターンなしであるべき領域である一方、図8の領域6bからは、短絡欠陥4(配線2、3と同様の材料)に対応する光量が検出され、パターンありと認識される。このようなパターンの差異は、短絡欠陥4上にある領域について生じる。
When the actual wiring pattern is normal, the pattern matches in the layout pattern region and the corresponding wiring pattern region. However, when the short-
図7の領域6aには、レイアウトデータから配線が形成されていない領域(層間絶縁膜1が形成されている領域)であることがわかるが、上述したように、この領域6aのパターンと図8に示す領域6bのパターンとの間には差異が生じている。したがって、実際の配線パターンにおける領域6bには、配線が形成されてしまっていることがわかる。すなわち、領域6bには、形成されないはずの配線が形成されてしまっている。
It can be seen from the layout data that the region 6a in FIG. 7 is a region where no wiring is formed (a region where the
このようにして、細分化したすべての領域においてパターン有無の比較をすることにより、欠陥が配線2と配線3を接続する短絡欠陥4であることを判別することができる。
In this way, it is possible to determine that the defect is the short-
同様にして、図7に示すレイアウトパターンと図9に示す実際の配線パターンを比較することにより、実際の配線パターンに断線欠陥5が形成されていることを判別することができる。つまり、図9に示すように配線2を断線する断線欠陥5が存在する場合、断線欠陥5上の領域では、レイアウトパターンの領域とこれに対応した実際の配線パターンの領域でパターンが異なる。例えば、図7の領域7aとこれに対応した図9の領域7bとの間でパターン有無の比較を行なった場合、図7の領域7aは、レイアウトデータからパターン有りであるべき領域であり、図9の領域7bからは、層間絶縁膜1に対応する光量が検出され、配線パターンがないと認識される。このようなパターン有無の差異は、配線パターンを細分化した領域のうち、配線2の断線欠陥5上の領域について生じる。
Similarly, by comparing the layout pattern shown in FIG. 7 with the actual wiring pattern shown in FIG. 9, it is possible to determine that the disconnection defect 5 is formed in the actual wiring pattern. That is, when there is a disconnection defect 5 that disconnects the
図7の領域7aには、レイアウトデータから配線2が形成されているべき領域であることがわかる一方、図9の領域7bは、配線2が形成されていないことがわかる。したがって、実際の配線パターンの領域7bには、層間絶縁膜1上に配線2が形成されずにいることがわかる。このようなパターン有無の比較を細分化したすべての領域について実施することにより、例えば図9の場合、外観検査によって検出された欠陥が断線欠陥5であることを判別できる。
From the layout data, it can be seen that the region 7a in FIG. 7 is a region where the
以上述べたようにして、外観検査工程(S102)で検出した欠陥の種類を自動判別することができる。なお、上記では、設計されたレイアウトパターンを使用する場合について説明したが、例えばレイアウトパターンの代わりに、正常と判明している配線パターンを比較の対象としてもよい。 As described above, the type of defect detected in the appearance inspection process (S102) can be automatically determined. In the above description, the case where the designed layout pattern is used has been described. For example, instead of the layout pattern, a wiring pattern that has been found to be normal may be used as a comparison target.
続いて、欠陥の修正を判断する工程(S104、S105、S107)について説明する。 Next, the process of determining defect correction (S104, S105, S107) will be described.
上記したように、外観検査工程(S102)により、位置座標が特定された欠陥が検出され、欠陥種類を判別する工程(S103)により、検出した欠陥の種類が自動判別されている。したがって、この後の工程で、検出した欠陥をすべて修正することもできる。 As described above, the defect whose position coordinates are specified is detected in the appearance inspection step (S102), and the detected defect type is automatically determined in the defect type determination step (S103). Therefore, all the detected defects can be corrected in the subsequent process.
しかし、検出した欠陥をすべて修正する場合、効率的でないことがある。例えば、検出した欠陥の数が許容される範囲内であるときは、欠陥を修正せずそのまま放置しておくことにより製造工程を簡略化することができる。また、TATを短縮することができる。一方、欠陥数が所定の数を超えている場合も、欠陥をすべて修正するよりは不良品とした方がよいことがある。 However, it may not be efficient to correct all detected defects. For example, when the number of detected defects is within an allowable range, the manufacturing process can be simplified by leaving the defects without correction. Moreover, TAT can be shortened. On the other hand, even when the number of defects exceeds a predetermined number, it may be better to make a defective product than to correct all the defects.
また、一般に欠陥の種類によって修正する方法は異なり、また修正に要する時間も異なる。したがって、欠陥の種類に応じて、修正を行なうか否かを決定することにより、さらに製造工程の効率化およびTATの短縮を図ることができる。 In general, the correction method differs depending on the type of defect, and the time required for correction also differs. Therefore, it is possible to further improve the efficiency of the manufacturing process and shorten the TAT by determining whether or not to correct the defect according to the type of defect.
そこで、本実施の形態における半導体装置の製造方法においては、欠陥の修正を行なうかを判断する工程を設けている。例えば、本実施の形態における半導体装置の製造方法では、判断結果として、(a)修正を行なわない、(b)短絡欠陥だけを修正する、(c)断線欠陥だけを修正する、(d)短絡欠陥と断線欠陥の両方を修正するというように4通りの結果に分けている。 Therefore, in the method of manufacturing a semiconductor device according to the present embodiment, a step of determining whether or not to correct a defect is provided. For example, in the method of manufacturing a semiconductor device according to the present embodiment, as a determination result, (a) no correction is performed, (b) only a short-circuit defect is corrected, (c) only a disconnection defect is corrected, (d) a short circuit. The results are divided into four results, such as correcting both defects and disconnection defects.
このように4通りの判断結果に分ける方法として、まず所定条件に基づいて欠陥の修正を行なうかを判断する(S104)。所定条件としては、例えば、修正しなくても許容される許容範囲の欠陥数や修正せずに不良とする限度外の欠陥数などのデータを予め入力しておき、この入力したデータと検出した欠陥の数とを比較することを条件とすることができる。 As a method of dividing into four determination results in this way, it is first determined whether or not to correct a defect based on a predetermined condition (S104). As the predetermined condition, for example, data such as the allowable number of defects that are allowed without correction or the number of defects that are out of limits that are not corrected are input in advance, and the input data is detected. Comparing the number of defects can be a condition.
すなわち、検出された欠陥の数が予め入力しておいた許容範囲の欠陥の数内にあるときは、欠陥を修正しないと判断する。また、検出された欠陥の数が予め入力しておいた限度外の欠陥数を超えるような場合も欠陥を修正しないと判断する。一方、検出された欠陥の数が許容範囲の欠陥数を超える場合であって、限度外の欠陥数を下回る場合は、欠陥を修正すると判断する。 That is, when the number of detected defects is within the allowable number of defects input in advance, it is determined that the defect is not corrected. Also, it is determined that the defect is not corrected when the number of detected defects exceeds the number of defects that has been input in advance. On the other hand, when the number of detected defects exceeds the allowable number of defects and falls below the limit number of defects, it is determined that the defect is corrected.
欠陥の修正を行なうとした場合、次に、短絡欠陥と断線欠陥の両方を修正するか判断する(S105)。短絡欠陥と断線欠陥の両方を修正するか判断する条件としては、例えば検出した欠陥のうち短絡欠陥の数と断線欠陥の数の割合が概ね等しい場合に短絡欠陥と断線欠陥を両方修正するようにできる(S106)。一方、短絡欠陥の数と断線欠陥の数が例えば約8対2などのように極端に相違する場合は、短絡欠陥と断線欠陥の両方を修正しない。このように、短絡欠陥の数と断線欠陥の数によって、両方を修正する場合と両方を修正しない場合に分けることで、余計な修正を行なわず効率的な修正をすることができる。 If the defect is to be corrected, it is next determined whether to correct both the short-circuit defect and the disconnection defect (S105). As a condition for determining whether to correct both the short-circuit defect and the disconnection defect, for example, when the ratio of the number of short-circuit defects and the number of disconnection defects is substantially equal among the detected defects, both the short-circuit defect and the disconnection defect are corrected. Yes (S106). On the other hand, when the number of short-circuit defects and the number of disconnection defects are extremely different, for example, about 8 to 2, both the short-circuit defect and the disconnection defect are not corrected. In this way, by dividing the case where both are corrected and the case where both are not corrected depending on the number of short-circuit defects and the number of disconnection defects, efficient correction can be performed without performing unnecessary correction.
短絡欠陥と断線欠陥の両方を修正すると判断する条件として、短絡欠陥の数と断線欠陥の数が概ね等しいことを条件としたが、これに限らず例えば、短絡欠陥の数と断線欠陥の数の割合が約6対4や約4対6の場合においても短絡欠陥と断線欠陥の両方を修正してもよい。つまり、短絡欠陥と断線欠陥の両方を修正する条件として、半導体装置の製造工程の効率化を図ることができるように任意に設定することが可能である。 The condition for determining to correct both the short-circuit defect and the disconnection defect is that the number of short-circuit defects and the number of disconnection defects are approximately equal, but not limited to this, for example, the number of short-circuit defects and the number of disconnection defects Even when the ratio is about 6 to 4 or about 4 to 6, both the short-circuit defect and the disconnection defect may be corrected. That is, it is possible to arbitrarily set the conditions for correcting both the short-circuit defect and the disconnection defect so that the manufacturing process of the semiconductor device can be improved.
短絡欠陥と断線欠陥の両方を修正しない場合、続いて、短絡欠陥だけを修正するかを判断する(S107)。短絡欠陥だけを修正するかを判断する条件として、例えば短絡欠陥の数が断線欠陥の数に比べてかなり多いかどうかを条件とすることができる。短絡欠陥の数が断線欠陥の数に比べてかなり多い場合、数の多い短絡欠陥だけを修正する(S108)。一方、短絡欠陥の数に比べて断線欠陥の数がかなり多い場合は、短絡欠陥の修正を行なわず、数の多い断線欠陥だけを修正する(S109)。 When both the short-circuit defect and the disconnection defect are not corrected, it is subsequently determined whether only the short-circuit defect is corrected (S107). As a condition for determining whether to correct only the short-circuit defect, for example, it can be set as a condition whether the number of short-circuit defects is considerably larger than the number of disconnection defects. If the number of short-circuit defects is considerably larger than the number of open-circuit defects, only a large number of short-circuit defects are corrected (S108). On the other hand, when the number of disconnection defects is considerably larger than the number of short-circuit defects, only the large number of disconnection defects are corrected without correcting the short-circuit defects (S109).
なお、本実施の形態では欠陥の数を条件とした場合について説明したが、これに限らず、例えば欠陥の存在する位置座標の連続性分布を条件として使用してもよい。つまり、欠陥の存在する位置座標が連続する場合、半導体ウェハ内の特定のチップ領域に欠陥が集中していると考えられる。したがって、所定以上に欠陥の位置座標が連続している場合、欠陥が集中している特定のチップ領域を不良と判断し、このチップ領域にある欠陥を修正しない一方、位置座標が連続していない欠陥について修正を行なうようにしてもよい。さらに、欠陥の数と欠陥の位置座標の連続性とを組み合わせた条件を使用してもよい。 In the present embodiment, the case where the number of defects is used as a condition has been described. However, the present invention is not limited to this. For example, a continuity distribution of position coordinates where defects exist may be used as a condition. That is, when the position coordinates where the defect exists are continuous, it is considered that the defect is concentrated in a specific chip region in the semiconductor wafer. Therefore, when the position coordinates of the defect are continuous more than a predetermined value, the specific chip area where the defect is concentrated is determined to be defective, and the defect in the chip area is not corrected, but the position coordinates are not continuous. You may make it correct about a defect. Furthermore, a condition that combines the number of defects and the continuity of the position coordinates of the defects may be used.
また、本実施の形態では、4通りの判断結果を得るようにしたが、もちろんこれに限らず、例えば欠陥の修正をするまたは欠陥の修正を行なわないとする2通りの判断結果を得るようにしてもよい。 In the present embodiment, four determination results are obtained. However, the present invention is not limited to this. For example, two determination results indicating that a defect is corrected or a defect is not corrected are obtained. May be.
次に、短絡欠陥の修正を行なう場合の修正方法について図面を参照しながら説明する。 Next, a correction method for correcting a short-circuit defect will be described with reference to the drawings.
図10は、半導体ウェハの所定領域上に、層間絶縁膜1を介して、配線2および配線3よりなる配線パターンを形成した様子を示す平面図であり、図11は、図10のA−A断面における断面図である。なお、図11では、層間絶縁膜1より下の構造についての図示は省略してある。
FIG. 10 is a plan view showing a state in which a wiring pattern composed of the
図10において、配線2と配線3との間には、配線2と配線3を短絡する短絡欠陥4が形成されている。配線2、配線3および短絡欠陥4は、図11に示すようにチタン/窒化チタン膜2a、アルミニウム膜2bおよびチタン/窒化チタン膜2cよりなる積層膜から形成されている。
In FIG. 10, a short-
短絡欠陥4は、上記した外観検査工程(S102)で検出され位置座標が特定されている。また、欠陥種類を判別する工程(S103)によって短絡欠陥であると判別されている。この短絡欠陥4を修正する方法を以下に述べる。
The short-
まず外観検査工程で位置座標が特定され、欠陥種類を判別する工程で短絡欠陥と判別された短絡欠陥4の位置座標が直接電子ビーム(Electron Beam)露光装置に入力される。続いて、半導体ウェハ上に感光性のレジスト膜8を塗布する。すなわち、図11に示す層間絶縁膜1、配線2、3よりなる配線パターンおよび短絡欠陥4上にレジスト膜8を塗布する。このレジスト膜8の塗布には、例えばスピン塗布法が使用される。
First, the position coordinates are specified in the appearance inspection process, and the position coordinates of the short-
次に、レジスト膜8を塗布した半導体ウェハを電子ビーム露光装置に搬入して露光する。電子ビーム露光装置は、電子ビームを走査してレジスト膜8を露光する装置であり、ピンポイントで所定領域を露光することができる。したがって、短絡欠陥4の位置座標が入力されている電子ビーム露光装置を使用することにより、入力された位置座標に基づいて、短絡欠陥4上に形成されたレジスト膜8をピンポイントで露光することができる。
Next, the semiconductor wafer coated with the resist
ここで、通常、半導体ウェハ上には、短絡欠陥4以外にも修正すべき短絡欠陥があり、これらの短絡欠陥についてもその位置座標が電子ビーム露光装置に入力されている。したがって、短絡欠陥4以外の短絡欠陥上に形成されたレジスト膜8についてもピンポイントで露光されている。
Here, there are usually short-circuit defects to be corrected in addition to the short-
その後、現像を行なうことにより、図12および図13に示すように、短絡欠陥4上を開口したレジスト膜8を形成することができる。すなわち、電子ビーム露光装置を使用したフォトリソグラフィ技術により、短絡欠陥4上を開口したレジスト膜8を形成することができる。図12は、レジスト膜8に短絡欠陥4を開口する開口部を形成した平面図を示しており、図13は、図12のA−A断面で切断した断面図を示している。
Thereafter, by developing, a resist
ここで、短絡欠陥4上に形成される開口部の寸法は、短絡欠陥4を完全に除去する観点から、図12および図13に示すように短絡欠陥4の寸法より若干大きくすることが望ましい。この開口部の寸法は、電子ビーム露光装置の合わせ精度と、開口部内の短絡欠陥4を除去する際に行なわれるエッチングのエッチング寸法シフト量を考慮して決定される。電子ビーム露光装置の合わせ精度とは、例えば短絡欠陥4上のレジスト膜8に開口部を形成する際、短絡欠陥4の真上に開口部が形成されず、わずかにずれた状態で形成される「位置ずれ」を示したものである。また、エッチング寸法シフト量とは、例えば開口部を形成したレジスト膜8をマスクにして開口部内をエッチングする際、開口部内のすべての領域がエッチングされず、開口部内より狭い領域だけがエッチングされることを示したものである。すなわち、開口部の周辺領域においてエッチング残りが形成される量を示したものである。
Here, it is desirable that the size of the opening formed on the short-
例えば、開口部の境界線から最大+5nm(片側)だけ内側の領域でエッチング残りが生じ(エッチング寸法シフト量)、電子ビーム露光装置の合わせ精度が最大±45nmであった場合は、片側45+5=50nm(両側で100nm)だけ開口部を短絡欠陥4の寸法より大きくする。
For example, when an etching residue is generated in a region that is a maximum of +5 nm (one side) from the boundary line of the opening (etching dimension shift amount) and the alignment accuracy of the electron beam exposure apparatus is a maximum of ± 45 nm, one side 45 + 5 = 50 nm The opening is made larger than the dimension of the short-
続いて、図14および図15に示すように、短絡欠陥4上を開口したレジスト膜8をマスクにしたドライエッチングにより、金属よりなる短絡欠陥4を除去する。次に、図16および図17に示すように、パターニングしたレジスト膜8を除去する。このようにして、短絡欠陥4を修正することができる。
Subsequently, as shown in FIGS. 14 and 15, the short-
次に、断線欠陥の修正を行なう場合の修正方法について図面を参照しながら説明する。 Next, a correction method for correcting a disconnection defect will be described with reference to the drawings.
図18は、半導体ウェハの所定領域上に、層間絶縁膜10を介して、配線11および配線12よりなる配線パターンを形成した様子を示す平面図であり、図19は、図18のA−A断面における断面図である。なお、図19では、層間絶縁膜10より下の構造についての図示は省略してある。
FIG. 18 is a plan view showing a state in which a wiring pattern composed of the
図18において、配線12には、配線12を断線する断線欠陥13が形成されている。また、配線12は、図19に示すようにチタン/窒化チタン膜12a、アルミニウム膜12bおよびチタン/窒化チタン膜12cよりなる積層膜から形成されている。
In FIG. 18, a
まず、図21に示すように、層間絶縁膜10、配線11と配線12よりなる配線パターンおよび断線欠陥13上に、酸化シリコン膜14を形成する。この酸化シリコン膜14は、例えばHDP(High Density Plasma)−CVD法を使用して形成することができる。この高密度プラズマCVD(HDP−CVD)法は、断線欠陥13のような微細領域を埋め込むのに適している。
First, as shown in FIG. 21, a
続いて、図20および図21に示すように、この酸化シリコン膜14上に酸化シリコン膜15を形成する。酸化シリコン膜15は、例えば酸素ガスとTEOS(Tetra Ethyl Ortho Silicate)を原料としたCVD法によって形成することができる。このようにして、酸化シリコン膜14と酸化シリコン膜15よりなる膜(絶縁膜)を形成することができる。なお、本実施の形態では、酸化シリコン膜14と酸化シリコン膜15の両方を形成したが、酸化シリコン膜14だけを形成してもよいし、酸化シリコン膜15だけを形成してもよい。
Subsequently, as shown in FIGS. 20 and 21, a
次に、図22および図23に示すように、酸化シリコン膜14と酸化シリコン膜15よりなる絶縁膜の表面を平坦化する。表面を平坦化する方法としては、例えばCMP(Chemical Mechanical Polishing)法を使用することができる。なお、酸化シリコン膜14と酸化シリコン膜15とを合わせた絶縁膜の膜厚は、配線11や配線12とこれらの配線の上層に形成される配線との間の容量を変化させないため、できるだけ薄く形成することが望ましい。このような観点から、例えば、酸化シリコン膜14と酸化シリコン膜15とを合わせた絶縁膜の膜厚は、約100nm程度とすることができる。
Next, as shown in FIGS. 22 and 23, the surface of the insulating film made of the
次に、外観検査工程で位置座標が特定され、欠陥種類を判別する工程で断線欠陥と判別された断線欠陥13の位置座標が直接電子ビーム露光装置に入力される。続いて、酸化シリコン膜14と酸化シリコン膜15よりなる絶縁膜上にレジスト膜16を塗布する。レジスト膜16の塗布は、例えばスピン塗布法を使用して形成することができる。そして、断線欠陥13の位置座標が入力されている電子ビーム露光装置を使用することにより、入力された位置座標に基づいて、断線欠陥13上に形成されたレジスト膜16をピンポイントで露光する。なお、短絡欠陥4の修正と同様に、半導体ウェハ上にある断線欠陥13以外の断線欠陥についても、電子ビーム露光装置に位置座標が入力されている。このため、断線欠陥13以外の断線欠陥上に形成されたレジスト膜16についてもピンポイントで露光されている。
Next, the position coordinates are specified in the appearance inspection process, and the position coordinates of the
続いて、現像することにより、図24および図25に示すように、酸化シリコン膜14および酸化シリコン膜15を介して断線欠陥13上に形成されているレジスト膜16を除去して開口部を形成する。このとき、断線欠陥13を完全に電気接続するため、レジスト膜16に形成する開口部の寸法は、断線欠陥13の寸法に比べて大きくする。
Subsequently, by developing, as shown in FIGS. 24 and 25, the resist
次に、図26および図27に示すように、開口部を形成したレジスト膜16をマスクにしたドライエッチングにより、開口部内に形成されている酸化シリコン膜14および酸化シリコン膜15を除去する。このとき、断線欠陥13を完全に電気接続するため、開口部内の酸化シリコン膜14および酸化シリコン膜15を除去すると、配線12の一部も露出するようにすることが望ましい。すなわち、断線欠陥13の寸法に比べて、酸化シリコン膜14および酸化シリコン膜15を除去して形成された開口部の寸法を大きくすることが望ましい。
Next, as shown in FIGS. 26 and 27, the
続いて、図28および図29に示すようにレジスト膜16を除去する。そして、図30および図31に示すように、断線欠陥13を埋め込むように半導体ウェハ上に金属膜17を形成する。金属膜17は、例えばスパッタリング法、めっき法またはCVD法によって形成することができる。金属膜17の一例としては、例えばアルミニウム膜から形成することができる。
Subsequently, the resist
次に、図32および図33に示すように、酸化シリコン膜14上に形成されている金属膜17を除去して、断線欠陥13内および酸化シリコン膜14に形成した開口部内にだけ金属膜17を残す。酸化シリコン膜14上に形成されている金属膜17の除去には、例えばCMP法による研磨を使用することができる。このようにして、断線欠陥13を修正することができる。
Next, as shown in FIGS. 32 and 33, the
判断結果に基づき、短絡欠陥を修正する工程と断線欠陥を修正する工程について説明したが、その他に欠陥を修正せずに放置する工程もある。欠陥を修正した後、あるいは欠陥を修正せずに放置した後、配線パターン上に層間絶縁膜を形成し、この層間絶縁膜の上層に新たな配線パターンを形成する。そして、この新たな配線パターンについて上記した工程を繰り返す。このようにして、多層に形成される配線パターンの欠陥の有無を各層毎にチェックし、必要に応じて欠陥を修正することができる。 Although the process of correcting the short-circuit defect and the process of correcting the disconnection defect have been described based on the determination result, there is also a process of leaving the defect without correcting it. After correcting the defect or leaving it without correcting the defect, an interlayer insulating film is formed on the wiring pattern, and a new wiring pattern is formed above the interlayer insulating film. Then, the above process is repeated for this new wiring pattern. In this way, the presence or absence of defects in the wiring pattern formed in multiple layers can be checked for each layer, and the defects can be corrected as necessary.
なお、断線欠陥を修正する場合は、短絡欠陥を修正する場合や欠陥の修正を行なわずに放置する場合に比べて半導体ウェハ上に酸化シリコン膜が残存する分だけ厚さが厚くなる。したがって、断線欠陥を修正した半導体ウェハと断線欠陥を修正しない半導体ウェハとの間で層間絶縁膜の厚さに差異が生じないように調整される。 Note that when the disconnection defect is corrected, the thickness is increased by the amount of the silicon oxide film remaining on the semiconductor wafer as compared with the case where the short-circuit defect is corrected or the case where the defect is left without correcting the defect. Therefore, the thickness of the interlayer insulating film is adjusted so as not to differ between the semiconductor wafer in which the disconnection defect is corrected and the semiconductor wafer in which the disconnection defect is not corrected.
以上述べたように、本実施の形態における半導体装置の製造方法によれば、外観検査工程で検出した欠陥の種類を自動判別することができるので、人手で欠陥の種類を判別する場合に比べて、半導体装置の製造工程の効率化を図ることができ、TATを短縮することができる。 As described above, according to the method of manufacturing a semiconductor device in the present embodiment, the type of defect detected in the appearance inspection process can be automatically determined, compared to the case of manually determining the type of defect. Therefore, the efficiency of the semiconductor device manufacturing process can be improved, and the TAT can be shortened.
また、本実施における半導体装置の製造方法によれば、欠陥の修正を行なうかの判断をすることにより、無駄な欠陥修正を行なわないため、効率的な修正をすることができる。したがって、半導体製品のコスト低減を図ることができる。 In addition, according to the method for manufacturing a semiconductor device in the present embodiment, it is possible to make an efficient correction because a defect is not corrected by determining whether the defect should be corrected. Therefore, the cost of the semiconductor product can be reduced.
さらに、本実施の形態では、必要に応じて欠陥の修正をするため、製品歩留まり向上を図ることができる。特に、CMOSイメージセンサやCCDイメージセンサ等のような冗長回路による欠陥救済の困難な半導体装置の製造工程において、製品歩留まり向上を図ることができる。 Furthermore, in the present embodiment, defects are corrected as necessary, so that the product yield can be improved. In particular, it is possible to improve the product yield in the manufacturing process of a semiconductor device in which it is difficult to repair a defect by a redundant circuit such as a CMOS image sensor or a CCD image sensor.
本実施の形態における半導体装置の製造方法によれば、種類を自動判別した修正すべき欠陥の位置座標を直接電子ビーム露光装置に入力しているため、修正する欠陥の位置座標を特定する時間を短縮することができる。すなわち、修正する欠陥の位置座標は人手によって特定していないため、修正する欠陥の位置座標を特定する時間を短縮することができる。また、電子ビーム露光装置における位置合わせ精度を、修正するすべての欠陥について確保することができる。つまり、種類を自動判別した修正すべき欠陥の位置座標は、人手を介さず電子ビーム露光装置に入力される。したがって、例えば人手によって修正すべき欠陥の位置座標を特定する場合、修正すべき欠陥の位置座標の特定にずれが生じることが考えられるが、本実施の形態では、種類を自動判別した修正すべき欠陥の位置座標を、人手を介さず直接電子ビーム露光装置に入力しているため、そのようなことは起こらず、修正する欠陥について位置合わせ精度を確保することができる。 According to the semiconductor device manufacturing method of the present embodiment, since the position coordinates of the defect to be corrected whose type has been automatically determined are directly input to the electron beam exposure apparatus, the time for specifying the position coordinates of the defect to be corrected is determined. It can be shortened. That is, since the position coordinates of the defect to be corrected are not specified manually, the time for specifying the position coordinates of the defect to be corrected can be shortened. Further, the alignment accuracy in the electron beam exposure apparatus can be ensured for all defects to be corrected. In other words, the position coordinates of the defect to be corrected whose type has been automatically determined is input to the electron beam exposure apparatus without human intervention. Therefore, for example, when the position coordinates of the defect to be corrected are specified manually, it may be possible that there is a deviation in the specification of the position coordinates of the defect to be corrected. However, in this embodiment, correction should be performed with the type automatically determined. Since the position coordinates of the defect are directly input to the electron beam exposure apparatus without human intervention, such a situation does not occur, and alignment accuracy can be ensured for the defect to be corrected.
本実施の形態における半導体装置の製造方法によれば、短絡欠陥4や断線欠陥13を修正する技術として、電子ビーム露光装置を使用したフォトリソグラフィ技術とエッチング技術を使用している。したがって、本実施の形態における半導体装置の製造方法は、既存の半導体製造装置(電子ビーム露光装置やエッチング装置)と半導体装置の製造工程で通常用いられるプロセスにより実現できる。このため、新たな設備投資や設備の開発をしなくても欠陥修正を実現することができる。
According to the method for manufacturing a semiconductor device in the present embodiment, as a technique for correcting the short-
なお、本実施の形態は、半導体ウェハ上に配線を形成する半導体装置の製造方法に幅広く適用することができ、特にCMOSイメージセンサ、CCDイメージセンサ、マイクロプロセッサなど、冗長回路による救済を行なわない半導体装置の製造方法に適用することができる。 Note that this embodiment can be widely applied to a method of manufacturing a semiconductor device in which wiring is formed on a semiconductor wafer, and in particular, a semiconductor that does not perform repair by a redundant circuit, such as a CMOS image sensor, a CCD image sensor, or a microprocessor. The present invention can be applied to a device manufacturing method.
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
前記実施の形態では、電子ビームを使用した露光装置を使用した例について説明したが、これに限らず例えばエキシマレーザを使用した露光装置を使用してもよい。 In the above embodiment, an example using an exposure apparatus using an electron beam has been described. However, the present invention is not limited to this, and an exposure apparatus using an excimer laser, for example, may be used.
また、前記実施の形態では、アルミニウム膜を材料とした配線を例にして説明したが、これに限らず、例えばタングステン膜を材料とした配線などに適用することができる。 In the above-described embodiment, the wiring using an aluminum film as a material has been described as an example. However, the present invention is not limited to this. For example, the present invention can be applied to a wiring using a tungsten film as a material.
本発明の半導体装置の製造方法は、例えばCMOSイメージセンサ、CCDイメージセンサなどを製造する製造業に利用されるものである。 The semiconductor device manufacturing method of the present invention is used in a manufacturing industry that manufactures, for example, a CMOS image sensor, a CCD image sensor, and the like.
1 層間絶縁膜
2 配線
2a チタン/窒化チタン膜
2b アルミニウム膜
2c チタン/窒化チタン膜
3 配線
4 短絡欠陥
5 断線欠陥
6a 領域
6b 領域
7a 領域
7b 領域
8 レジスト膜
10 層間絶縁膜
11 配線
12 配線
12a チタン/窒化チタン膜
12b アルミニウム膜
12c チタン/窒化チタン膜
13 断線欠陥
14 酸化シリコン膜
15 酸化シリコン膜
16 レジスト膜
17 金属膜
DESCRIPTION OF
Claims (10)
(b)前記配線パターンを形成する際に生じた短絡欠陥を、前記(a)工程後に修正する工程とを備え、
前記(b)工程は、
(b1)前記短絡欠陥上を開口したレジスト膜を形成する工程と、
(b2)前記レジスト膜をマスクにしたエッチングにより、前記短絡欠陥を除去する工程とを有することを特徴とする半導体装置の製造方法。 (A) forming a wiring pattern;
(B) a step of correcting a short-circuit defect generated when forming the wiring pattern after the step (a),
The step (b)
(B1) forming a resist film having an opening on the short-circuit defect;
(B2) A method of manufacturing a semiconductor device, comprising: removing the short-circuit defects by etching using the resist film as a mask.
(b)前記配線パターンを形成する際に生じた断線欠陥を、前記(a)工程後に修正する工程とを備え、
前記(b)工程は、
(b1)前記断線欠陥を含む領域上に絶縁膜を形成する工程と、
(b2)前記断線欠陥上を開口したレジスト膜を前記絶縁膜上に形成する工程と、
(b3)前記レジスト膜をマスクにして前記絶縁膜をエッチングすることにより、前記断線欠陥内に形成されている前記絶縁膜を除去する工程と、
(b4)前記断線欠陥内および前記絶縁膜上に導体膜を形成する工程と、
(b5)前記絶縁膜上に形成された前記導体膜を除去する工程とを有することを特徴とする半導体装置の製造方法。 (A) forming a wiring pattern;
(B) a step of correcting a disconnection defect generated when forming the wiring pattern after the step (a),
The step (b)
(B1) forming an insulating film on the region including the disconnection defect;
(B2) forming a resist film having an opening on the disconnection defect on the insulating film;
(B3) removing the insulating film formed in the disconnection defect by etching the insulating film using the resist film as a mask;
(B4) forming a conductor film in the disconnection defect and on the insulating film;
(B5) removing the conductor film formed on the insulating film. A method for manufacturing a semiconductor device, comprising:
(b)前記配線パターンに存在する欠陥を検出する工程と、
(c)検出した前記欠陥の種類を自動判別する工程と、
(d)種類を判別した前記欠陥の修正を行なう工程とを備えることを特徴とする半導体装置の製造方法。 (A) forming a wiring pattern;
(B) detecting a defect present in the wiring pattern;
(C) automatically determining the type of the detected defect;
And (d) a step of correcting the defect whose type has been discriminated, and a method for manufacturing a semiconductor device.
前記(c)工程は、検出した前記欠陥が前記配線間を短絡する短絡欠陥であるか、または前記配線を断線する断線欠陥であるかを判別することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 3,
In the step (c), it is determined whether the detected defect is a short-circuit defect that short-circuits the wirings or a disconnection defect that disconnects the wirings.
前記(c)工程は、設計されたレイアウトパターンと実際に形成された前記配線パターンとを比較することにより、短絡欠陥であるか、または断線欠陥であるかを判別することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 3,
In the step (c), the designed layout pattern and the actually formed wiring pattern are compared to determine whether it is a short-circuit defect or a disconnection defect. Manufacturing method.
前記(b)工程は、検出した前記欠陥の位置座標を特定し、
前記(c)工程は、前記(b)工程により特定された前記欠陥の前記位置座標付近で、設計されたレイアウトパターンと実際に形成された前記配線パターンとをそれぞれ複数の領域に細分化し、前記レイアウトパターンを細分化した領域のパターン有無と前記配線パターンを細分化した領域のパターン有無とを比較することにより、短絡欠陥であるか、または断線欠陥であるかを判別することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 3,
The step (b) specifies the position coordinates of the detected defect,
The step (c) subdivides the designed layout pattern and the actually formed wiring pattern into a plurality of regions, respectively, in the vicinity of the position coordinates of the defect specified in the step (b), A semiconductor characterized by determining whether it is a short-circuit defect or a disconnection defect by comparing the presence / absence of a pattern in a subdivision of a layout pattern with the presence / absence of a pattern in a subdivision of the wiring pattern Device manufacturing method.
前記(c)工程と前記(d)工程の間に、検出した前記欠陥の修正を行なうかを判断する工程を備えることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 3,
A method of manufacturing a semiconductor device comprising a step of determining whether or not the detected defect is to be corrected between the step (c) and the step (d).
前記(b)工程は、検出した前記欠陥の位置座標を特定し、
前記(c)工程と前記(d)工程の間に、
(e)検出した前記欠陥の修正を行なうかを判断する工程を備え、
前記(e)工程は、検出された前記欠陥の数、または前記欠陥の存在する前記位置座標の連続性に基づいて前記欠陥の修正を行なうか判断することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 3,
The step (b) specifies the position coordinates of the detected defect,
Between the step (c) and the step (d),
(E) comprising a step of determining whether to correct the detected defect;
In the step (e), it is determined whether or not to correct the defect based on the number of the detected defects or the continuity of the position coordinates where the defects exist.
前記(d)工程は、電子ビームまたはエキシマレーザを使用したフォトリソグラフィ技術を使用することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 3,
In the step (d), a photolithography technique using an electron beam or an excimer laser is used.
前記(b)工程は、検出した前記欠陥の位置座標を特定し、
前記(d)工程は、
(d1)判別された特定種類の前記欠陥の位置座標を、電子ビームまたはエキシマレーザを使用する露光装置に入力する工程と、
(d2)前記配線パターン上にレジスト膜を形成する工程と、
(d3)前記欠陥の前記位置座標を入力した前記露光装置により、前記欠陥上を開口するパターニングを前記レジスト膜に対して行なう工程と、
(d4)パターニングした前記レジスト膜を使用して前記欠陥の修正を行なう工程とを有することを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 3,
The step (b) specifies the position coordinates of the detected defect,
The step (d)
(D1) inputting the determined position coordinates of the specific type of the defect into an exposure apparatus using an electron beam or an excimer laser;
(D2) forming a resist film on the wiring pattern;
(D3) performing a patterning on the resist film by opening the defect by the exposure apparatus that has input the position coordinates of the defect;
And (d4) a step of correcting the defect using the patterned resist film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003311007A JP2005079491A (en) | 2003-09-03 | 2003-09-03 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003311007A JP2005079491A (en) | 2003-09-03 | 2003-09-03 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005079491A true JP2005079491A (en) | 2005-03-24 |
Family
ID=34412683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003311007A Pending JP2005079491A (en) | 2003-09-03 | 2003-09-03 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005079491A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303227A (en) * | 2005-04-21 | 2006-11-02 | Sharp Corp | Method of correcting defect and apparatus of correcting defect |
US8121393B2 (en) | 2008-01-15 | 2012-02-21 | Hitachi High-Technologies Corporation | Pattern defect analysis equipment, pattern defect analysis method and pattern defect analysis program |
US8187910B2 (en) | 2008-08-26 | 2012-05-29 | Canon Kabushiki Kaisha | Semiconductor device manufacturing method |
-
2003
- 2003-09-03 JP JP2003311007A patent/JP2005079491A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303227A (en) * | 2005-04-21 | 2006-11-02 | Sharp Corp | Method of correcting defect and apparatus of correcting defect |
US8121393B2 (en) | 2008-01-15 | 2012-02-21 | Hitachi High-Technologies Corporation | Pattern defect analysis equipment, pattern defect analysis method and pattern defect analysis program |
US8280148B2 (en) | 2008-01-15 | 2012-10-02 | Hitachi High-Technologies Corporation | Pattern defect analysis equipment, pattern defect analysis method and pattern defect analysis program |
US8187910B2 (en) | 2008-08-26 | 2012-05-29 | Canon Kabushiki Kaisha | Semiconductor device manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20160081423A (en) | Method and system for defecting defect | |
JP2009060074A (en) | Method for forming contact of semiconductor device | |
US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
SG176391A1 (en) | A semiconductor device comprising a die seal with graded pattern density | |
JP2009124079A (en) | Manufacturing method of semiconductor device, and manufacturing line of semiconductor device | |
KR101328611B1 (en) | pattern matching method for semiconductor memory device manufacturing | |
US20060267136A1 (en) | Integrated circuit (ic) with on-chip programmable fuses | |
JP2004172515A (en) | Layout verification method of semiconductor device | |
JP2005079491A (en) | Method of manufacturing semiconductor device | |
KR100979116B1 (en) | Fuse part of semiconductor device and method for forming the same | |
JP4346537B2 (en) | Surface inspection apparatus and surface inspection method | |
JP2007194422A (en) | Test pattern wafer for defect inspecting device, its manufacturing method, and evaluation method of defect inspection apparatus using it | |
KR100834832B1 (en) | Method for measuring critical dimension of pattern using overlay measuring apparatus | |
US20080036031A1 (en) | Fuse box for semiconductor device and method of forming same | |
US7705419B2 (en) | Fuse box of semiconductor device formed using conductive oxide layer and method for forming the same | |
KR100819094B1 (en) | Global matching method for semiconductor memory device manufacturing | |
JP3788422B2 (en) | Inspection method of semiconductor device | |
CN113130341B (en) | WAT test layout, test structure and forming method thereof | |
JP5388509B2 (en) | Manufacturing method of semiconductor device | |
KR100557958B1 (en) | method of forming a fuse box in a semiconductor device | |
KR20100081545A (en) | Fuse of semiconductor device and method for forming the same | |
JP2012028403A (en) | Semiconductor device manufacturing method | |
Weng | Systematic defect improvement integration of dual damascene processes development on nano semiconductor fabrication | |
JP2007147393A (en) | Substrate inspection device and method | |
TW201618167A (en) | Method of manufacturing a semiconductor device and detecting defects thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20050318 Free format text: JAPANESE INTERMEDIATE CODE: A712 |