JP2005079258A - 磁性体のエッチング加工方法、磁気抵抗効果膜、および磁気ランダムアクセスメモリ - Google Patents

磁性体のエッチング加工方法、磁気抵抗効果膜、および磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP2005079258A
JP2005079258A JP2003306418A JP2003306418A JP2005079258A JP 2005079258 A JP2005079258 A JP 2005079258A JP 2003306418 A JP2003306418 A JP 2003306418A JP 2003306418 A JP2003306418 A JP 2003306418A JP 2005079258 A JP2005079258 A JP 2005079258A
Authority
JP
Japan
Prior art keywords
film
magnetic
rare earth
transition metal
magnetic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003306418A
Other languages
English (en)
Inventor
Takashi Ikeda
貴司 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003306418A priority Critical patent/JP2005079258A/ja
Priority to US10/924,796 priority patent/US7015524B2/en
Publication of JP2005079258A publication Critical patent/JP2005079258A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 側壁物を通じて流れる電流をより抑えることができる磁性体を加工することを可能にする磁性体のエッチング加工方法等を提供する。
【解決手段】 基板101上に第1の磁性膜111、トンネル膜112、および第2の磁性膜113からなるスピントンネル磁気抵抗効果膜110を成膜し、その上面に所望の形状をしたレジスト膜102を形成する。磁性膜111,113は希土類金属−遷移金属の合金膜である。スピントンネル磁気抵抗効果膜110を、一酸化炭素ガスとアンモニアガスとの混合ガスを用いてプラズマエッチングする。スピントンネル磁気抵抗効果膜110の側面に付着した側壁物103を、酸素ガスまたは窒素ガスを用いたプラズマエッチングによって酸化または窒化させる。
【選択図】図1

Description

本発明は、磁性体のエッチング加工方法等に関するものであり、特にスピントンネル磁気抵抗効果膜の加工方法等に関するものである。
近年、高速な不揮発メモリであるMRAM(Magnetic Random Access Memory)が、現在使用されている固体メモリの多くに置き換わるメモリとして注目されている。特にスピントンネル磁気抵抗(TMR)効果を利用したMRAMは、大きな読み出し信号が得られることから、高記録密度化あるいは高速読み出しに有利であり、近年の研究報告においてMRAMとしての実現性が実証されている。
MRAMの素子として用いられる磁気抵抗効果膜の基本構成は、非磁性層を介して磁性層が隣接して形成されたサンドイッチ構造であるが、MRAMの記録密度を高くするために素子サイズを小さくしていくと、面内磁化膜を使用したMRAMは反磁界あるいは端面の磁化のカーリングといった影響から、情報を保持できなくなるという問題が生じる。この問題を回避するためには、例えば磁性層の形状を長方形にすることが挙げられるが、この方法では素子サイズを小さくできないために記録密度の向上をあまり期待できない。
そこで、例えば特許文献1で述べられているように垂直磁化膜を用いることにより、上記問題を解消しようとする提案がなされている。この手法によれば、素子サイズが小さくなっても反磁界は増加しないので、面内磁化膜を用いたMRAMよりも小さなサイズの磁気抵抗効果膜を実現することが可能である。
MRAMに用いられる垂直磁化膜としては、希土類金属と遷移金属とのアモルファス合金膜が好適に用いられる。例えば、希土類金属にはGdやTbを用いることができ、遷移金属にはFeやCoを用いることができる。
MRAMの作製プロセスでは、通常、最初にSiウエハー上に選択トランジスタを形成する。その後、Siウエハーの全面にスピントンネル磁気抵抗効果膜を成膜し、その多層膜を微細加工してメモリ素子を構成する。
半導体プロセスにおいては、加工時に反応性エッチングが用いられる。反応性エッチングとは、例えば被加工物であるSiウエハーを真空チャンバー内に保持し、F2等の反応性ガスをプラズマ中でSiと反応させることにより、SiをSiF4等に変えてSiを除去するエッチング方法である。反応性エッチングは、エッチングレートが高く、被加工物が加工側面に再付着することが無く、かつ微細加工が可能である。
ところがSiに比べて高融点である物質を磁性膜に含む磁気抵抗効果膜を用いたMRAMのエッチング加工では、被加工物の再付着を防ぐことが困難である。例えば、希土類金属−遷移金属合金膜を用いたスピントンネル磁気抵抗効果膜に不活性ガスであるArを用いてエッチングを施した場合、図6に示すように、基板101上に形成された第1の磁性膜111、トンネル膜112、および第2の磁性膜113からなるスピントンネル磁気抵抗効果膜の加工された側面に、希土類金属−遷移金属合金からなる側壁物103が再付着する。磁気抵抗効果膜で電流を膜面に垂直な方向に流すものでは、磁気抵抗効果膜の側面への側壁物の形成により第1磁性膜と第2磁性膜とが電気的に短絡してしまい、磁気抵抗効果が得られなくなってしまう。
この問題を解決する方法として、特許文献2に示されているように、エッチングガスとしてN2あるいは不活性ガスとN2との混合ガスを用い、側壁物を電気抵抗の高いものに変質させる方法が提案されている。例えば、特許文献2の図2(a)のグラフに示されているように、希土類金属−遷移金属合金膜を用いたスピントンネル効果膜を不活性ガスのみでエッチングして20μm×20μmのサイズに加工した場合にはその抵抗値が数十Ωであったのに対し、N2ガスを用いることによりその抵抗値を数kΩまで高めることが可能である。
特開平11−213650号公報 特開2003−78184号公報
MRAMの記録密度を上げていくためには、セル面積を小さくする必要がある。膜面に垂直な方向に電流を流す磁気抵抗効果膜では、メモリ素子の抵抗値は面積に比例する。つまり、20μm×20μmの素子を例えば20nm×20nmまで小さくしたとすれば、抵抗値は106倍になると予想される。このとき、側壁物が十分な大きさの抵抗を有していないと、素子の微細化に伴って側壁物を通じて流れる電流が増加し、十分な磁気抵抗効果が期待できない。
また、磁性膜の膜厚が比較的厚い場合には、その側面に付着する側壁物の厚みも増す。そのため、この場合にも同様に、側壁物を通じて流れる電流が増加し、十分な磁気抵抗効果が期待できないということが懸念される。
そこで本発明は、側壁物を通じて流れる電流をより抑えるように磁性体をエッチング加工する方法等を提供することを目的とする。
上記目的を達成するため、本発明の磁性体のエッチング加工方法は、希土類金属および遷移金属を主な構成元素とする磁性体をエッチング加工する磁性体のエッチング加工方法において、前記磁性体をエッチング加工したときに前記磁性体に付着する側壁物の、希土類金属に対する遷移金属の組成割合を、前記磁性体における希土類金属に対する遷移金属の組成割合よりも少なくする工程を有することを特徴とする。
このように、側壁物における希土類金属に対する遷移金属の組成割合を磁性体のその組成割合よりも少なくことにより、側壁物の電気抵抗率を磁性体のそれよりも大きくすることができる。そのため、磁性体に付着した側壁物を通じて流れるリーク電流を低減させることが可能となる。
また、前記工程は、一酸化炭素ガスとアンモニアガスとの混合ガスによって前記磁性体をドライエッチングすることを含む構成としてもよい。一酸化炭素ガスとアンモニアガスとの混合ガスを用いたエッチング方法によれば、遷移金属元素を主成分とする磁性材料の表面で遷移金属カルボニル化物が生成し、真空中での蒸発作用、あるいはイオンによるスパッター作用によってその遷移金属カルボニル化物が除去されるので、側壁物を遷移金属組成の少ないもの、あるいは遷移金属がほとんど含まれないものとすることが可能である。
さらに、酸素ガスを用いて前記側壁物を酸化する工程をさらに有する構成としてもよく、あるいは、窒素ガスを用いて前記側壁物を窒化する工程をさらに有する構成としてもよい。これらの工程によって側壁物を酸化あるいは窒化することにより、側壁物を絶縁体にすることができる。
また、前記磁性体は、磁性膜と非磁性膜とが積層されてなる磁気抵抗効果膜の前記磁性膜を構成していてもよい。磁性膜を構成する磁性体を上記本発明のエッチング加工方法によってエッチング加工することにより、磁気抵抗効果膜に付着する側壁物を通じて流れるリーク電流を低減させることができ、十分な磁気抵抗効果を得ることができる磁気抵抗効果膜を構成することが可能となる。
さらに、前記非磁性膜はトンネル絶縁膜である構成としてもよい。
また、本発明の磁気抵抗効果膜は、少なくとも第一、第二の磁性層を有し該磁性層間に非磁性層を配置した構造を含む磁気抵抗効果膜であって、前記第一、第二の磁性層は希土類金属および遷移金属を含んでおり、前記第一、第二の磁性層及び非磁性層の側壁に形成される側壁物に含まれる希土類金属に対する遷移金属の組成が、前記第一、第二の磁性層における希土類金属に対する遷移金属の組成よりも小さいことを特徴とする。
さらに、前記側壁物は、前記希土類金属の酸化物もしくは窒化物、あるいは前記希土類金属および遷移金属の酸化物もしくは窒化物からなる構成としてもよい。
また、本発明の磁気ランダムアクセスメモリは、基板上に、上記本発明の磁気抵抗効果膜をマトリクス状に形成し、該磁気抵抗効果膜をメモリ素子として情報の記録再生を行なうことを特徴とする。
以上説明したように、本発明の磁性体のエッチング加工方法は、磁性体をエッチング加工したときに磁性体に付着する側壁物の、希土類金属に対する遷移金属の組成割合を、磁性体における希土類金属に対する遷移金属の組成割合よりも少なくする工程を有しているので、磁性体に付着した側壁物を通じて流れるリーク電流を低減させることができる。
図1に、本発明による磁性体のエッチング加工方法の一実施形態を簡略的に示す。
まず、図1(a)に示すように、基板101上に第1の磁性膜111、トンネル膜112、および第2の磁性膜113からなるスピントンネル磁気抵抗効果膜110を成膜し、その上面に所望の形状をしたレジスト膜102を形成する。磁性膜111,113はSiよりも高融点を有する物質を含むものであり、例えば希土類金属元素と遷移金属元素を主な構成元素とする磁性体からなる合金膜である。また、トンネル膜112は例えば酸化アルミニウムからなる。
このスピントンネル磁気抵抗効果膜110を真空チャンバー(不図示)内に保持し、そのチャンバー内を十分に真空排気した後、チャンバー内に一酸化炭素ガス(CO)とアンモニアガス(NH3)との混合ガスを導入し、その混合ガスのプラズマを用いてドライエッチングを行う。
COガスとNH3ガスとの混合ガスのプラズマを用いたエッチング方法によれば、例えば特開平11−92970号公報の段落[0007]に記載されているように、COの活性ラジカルにより、遷移金属元素を主成分とする磁性材料の表面で遷移金属カルボニル化物が生成し、真空中での蒸発作用、あるいはイオンによるスパッター作用によってその遷移金属カルボニル化物が除去されることでエッチングが行われる。また、このときNH3ガスはCOガスの不均等化反応を遅らせる性質を持つので、遷移金属とCOとを十分に反応させることが可能である。
図1(b)は、図1(a)に示したスピントンネル磁気抵抗効果膜110を、上記のプラズマエッチング法によりレジスト膜102の形状にエッチングした後の状態を示している。スピントンネル磁気抵抗効果膜110を上記のプラズマエッチング法によりエッチングした後には、図1(b)に示すように、スピントンネル磁気抵抗効果膜110の側面に側壁物103が付着する。ここで側壁物とは、磁気抵抗効果膜の第1、第2の磁性膜の一部及びトンネル膜の側面に形成されるものである。
しかし、COガスとNH3ガスとの混合ガスのプラズマを用いたエッチング方法によれば、上述したように、遷移金属元素を主成分とする磁性材料の表面で遷移金属カルボニル化物が生成し、真空中での蒸発作用、あるいはイオンによるスパッター作用によってその遷移金属カルボニル化物が除去されるので、側壁物103を遷移金属組成の少ないもの、あるいは遷移金属がほとんど含まれないものとすることが可能である。換言すると、上記のプラズマエッチングによれば、磁性体からなる磁性膜111,113を含むスピントンネル磁気抵抗効果膜110をエッチング加工したときにスピントンネル磁気抵抗効果膜110の側壁に付着する側壁物の、希土類金属に対する遷移金属の組成割合を、磁性膜111,113における希土類金属に対する遷移金属の組成割合よりも少なくすることができる。
最後に、図1(c)に示すように、真空チャンバー内にO2ガスあるいはAr等の不活性ガスとO2との混合ガスを導入し、側壁物103を酸化処理する。
次に、スピントンネル磁気抵抗効果膜110の側面に付着した側壁物103に含まれる組成成分を酸化処理することで、その組成成分の電気抵抗率がどのような値になるかについて検討した結果を説明する。
まず、希土類金属元素であるGd、Tbについて検討した結果について説明する。上述したように磁性膜111,113は希土類金属元素と遷移金属元素とを含む合金からなるので、そのスピントンネル膜の側面には希土類金属元素と遷移金属元素とが付着しうるが、上記のプラズマエッチング法によれば遷移金属元素が除去されることから、側壁物103は遷移金属組成が少なくなる。したがって、これらの希土類金属元素は側壁物103の主成分となる。
検討に際して、Si基板上にGdあるいはTbからなる薄膜を3nmの厚さに成膜した後、O2ガスによってプラズマ酸化してこれを酸化処理した。それらの電気抵抗率を測定した結果、その値はどちらも数百kΩ・cmであった。
また、側壁物103中に遷移金属元素が残っている場合を想定して、希土類金属−遷移金属合金膜である酸化Gd−Fe合金膜および窒化Gd−Fe合金膜について電気抵抗率ρを測定した。この測定は、Si基板上に厚さ3nmに形成したこれらの合金膜に対して行った。
図2は、希土類金属−遷移金属合金膜の希土類金属(Gd)組成割合と電気抵抗率との関係を示すグラフである。その測定の結果、図2に示すように、希土類金属(Gd)組成の割合が高いほど、換言すれば遷移金属であるFe組成の割合が少ないほど、電気抵抗率ρの値が大きくなることがわかった。この傾向は、同じく希土類金属−遷移金属合金膜であるTb−Fe合金膜の場合においても同様に見られた。
また、トンネル膜112の組成に由来して側壁物103中に存在しうる酸化アルミニウム(AlOx)について電気抵抗率を測定した。この測定は、Si基板上に厚さ3nmに形成したAlOx膜に対して行った。そのAlOx膜の電気抵抗率は数十MΩ・cmであった。
上述したように、側壁物103中には希土類金属の酸化物、希土類金属−遷移金属合金の酸化物、および酸化アルミニウムが存在しうるが、その中でも希土類金属の酸化物と酸化アルミニウムは、上記に示した数値の通り電気抵抗率が比較的大きい。また、側壁物103中に希土類金属−遷移金属合金の酸化物が存在するとしても、遷移金属組成の割合を小さくすれば希土類金属(Gd)組成の割合が高く、電気抵抗率が比較的大きい。
これに対し、特許文献2(特開2003−78184号公報)に記載されている、窒素ガスをエッチングガスに用いたプラズマエッチング方法によって得られる側壁物の電気抵抗率は、概ね1mΩ・cmであり、上記の各電気抵抗率のオーダーよりも小さい。
つまり、COガスとNH3ガスとの混合ガスによるプラズマエッチングを行った後に得られる側壁物103は、特許文献2に記載されている、N2ガスをエッチングガスに用いたプラズマエッチング方法によって得られる側壁物よりも電気抵抗率が高くなることがわかる。これは特許文献2に記載された側壁物における遷移金属の割合が、本発明よりも大きいからである。したがって、特許文献2に記載された従来技術よりも本実施形態によるエッチング加工方法の方が、スピントンネル磁気抵抗効果膜の側面に付着した付着物を通じて流れるリーク電流を低減させることが可能である。
なお、上記では第1の磁性膜111、トンネル膜112、および第2の磁性膜113からなるスピントンネル磁気抵抗効果膜110をエッチングすることについて説明したが、上記のエッチング加工方法は、磁性体からなる磁性膜111または113のみをエッチングする場合についても同様に適用可能である。
次に、本発明の実施例について説明する。
(第1の実施例)
図1(a)に示すように、Siウエハーからなる基板101上に、第1の磁性膜111としてGd20(Fe50Co5080からなる垂直磁化膜をスパッタリングによって10nmの厚さに成膜し、次にAl酸化膜を1.5nmの厚さでスパッタリングによって連続して成膜した。その後、O2雰囲気中でAl酸化膜をプラズマ酸化することによって、Al酸化膜を絶縁膜であるトンネル膜112とした。次いで、第2の磁性膜113としてTb19(Fe50Co5081からなる垂直磁化膜をトンネル膜112の上に10nmの厚さに成膜し、さらに、保護膜(不図示)として、Pt膜を第2の磁性膜113の上に5nmの厚さに成膜した。
さらに、上記のようにして得られたスピントンネル磁気抵抗効果膜110の上に180nm×180nmの大きさのレジスト膜102を形成し、これを真空チャンバー(不図示)内に保持して、真空チャンバー内の真空排気を行った。そして、真空チャンバー内にCOとNH3との混合ガスを導入し、スピントンネル磁気抵抗効果膜110を基板101の表面までドライエッチングした。その後、真空チャンバー内を十分に排気し、次いでO2を導入して側壁物103の酸化処理を行った。
上記のようにして作製した磁気抵抗効果素子の抵抗値は約95kΩで、磁気抵抗変化率は約21%であった。
(第2の実施例)
第1の実施例と同様に、Siウエハーからなる基板101上に、第1の磁性膜111としての厚さ10nmのGd20(Fe50Co5080からなる垂直磁化膜と、厚さ1.5nmのAl酸化膜からなる絶縁膜であるトンネル膜112と、第2の磁性膜113としての厚さ10nmのTb19(Fe50Co5081からなる垂直磁化膜と、保護膜(不図示)としての厚さ5nmのPt膜とを順次成膜し、第1の実施例と同じ膜構成のスピントンネル磁気抵抗効果膜を形成した。
さらに、上記のようにして得られたスピントンネル磁気抵抗効果膜110の上に180nm×180nmの大きさのレジスト膜102を形成し、これを真空チャンバー(不図示)内に保持して、真空チャンバー内の真空排気を行った。そして、真空チャンバー内にCOとNH3との混合ガスを導入し、スピントンネル磁気抵抗効果膜110を基板101の表面までドライエッチングした。その後、真空チャンバー内を十分に排気し、次いでN2を導入して側壁物103の窒化処理を行った。
上記のようにして作製した磁気抵抗効果素子の抵抗値は約90kΩで、磁気抵抗変化率は約19%であった。
(第3の実施例)
本実施形態においては磁気抵抗効果膜において磁性層及び非磁性層の側壁に形成される側壁物の希土類金属に対する遷移金属の組成比が、磁性層における希土類金属に対する遷移金属の組成比よりも小さいことを特徴とする磁気抵抗効果膜をMRAMに用いた例を説明する。磁気抵抗効果膜の磁化方向と、デジタル情報の『1』および『0』とを関連付けることによって、スピントンネル磁気抵抗効果膜でメモリデバイスを構成することが可能である。
図3に示すように絶縁膜であるトンネル膜112に接してその上下に形成されている磁性膜111,113を有する構成のスピントンネル磁気抵抗効果膜では、2つの磁性膜111,113に含まれる遷移金属の磁化方向が図3(a)のように同方向であるときの抵抗値は、図3(b)のように2つの磁性膜111,113に含まれる遷移金属の磁化方向が逆方向であるときに比べて小さいという特性がある。この抵抗値の差は2つの磁性膜111,113のスピン分極率に依存しており、スピン分極率が大きいほど抵抗値の差が大きく、メモリの出力信号を大きくすることができるので好ましい。図3に示す例では、2つの磁性膜111,113に含まれる遷移金属の磁化方向が図3(a)のように同方向であるときにはデジタル情報が『1』に関連付けられており、2つの磁性膜111,113に含まれる遷移金属の磁化方向が図3(b)のように逆方向であるときにはデジタル情報が『0』に関連付けられている。
スピン分極率が大きな磁性体としては、例えばFeとCoとの合金が挙げられる。ただし、FeとCoとの合金膜は通常の状態では垂直磁化膜とはならないので、膜面に垂直な方向に磁化方向を向けるためには、その合金膜に対して膜面に垂直な方向に磁界を印加する等の何らかの手段を講じる必要がある。
図4は、本発明により形成されるスピントンネル磁気抵抗効果膜を用いて作製したメモリデバイスの一部分を模式的に示す図である。
図4に示すメモリデバイスは、p型Siウエハー120上に形成したn型拡散領域501,502と、両n型拡散領域501,502の間に形成されたゲート電極503とを有するNMOSトランジスタ500を有している。この素子選択用のスイッチトランジスタは周辺回路と同時にCMOSプロセスで形成するのが良い。一方のn型拡散領域501の上にはコンタクトプラグ401,403,405が互いに電気的に接続された状態で形成されており、他方のn型拡散領域502の上にはコンタクトプラグ402,404が互いに電気的に接続された状態で形成されている。
また、n型拡散領域501上のコンタクトプラグ405の上には、スピントンネル磁気抵抗効果膜110が作製されている。なお、このスピントンネル磁気抵抗効果膜110は、図4に示すメモリデバイスにおけるメモリ素子として機能する。
スピントンネル磁気抵抗効果膜110の上にはAlからなるビット線301が形成されており、メモリ素子であるスピントンネル磁気抵抗効果膜110に記録されたデジタル情報の読み出しは、このビット線301を介して行われる。
デジタル情報の記録時に、第1の磁性膜111の磁化方向と、後述する第1の高スピン分極率膜115(図5参照)の磁化方向とを所望の方向に向けるための記録磁界を発生させるために、導線201,202がスピントンネル磁気抵抗効果膜110の横に配置されている。デジタル情報の記録時に導線201を流れる電流の方向と導線202を流れる電流の方向とは逆方向であり、導線201,202は、スピントンネル磁気抵抗効果膜110に同じ方向の磁界を印加するようになっている。また、p型Siウエハー120とビット線301との間の領域には、層間絶縁膜601としてAl23膜が形成されている。
なお、図4では明示されていないが、磁気抵抗効果膜110はマトリクス状に形成されており、図4に示すメモリデバイスは、磁気抵抗効果膜110をメモリ素子として情報の記録再生を行なう磁気ランダムアクセスメモリとして機能する。
図5は、図4に示したメモリデバイスのメモリ素子であるスピントンネル磁気抵抗効果膜の膜構成を示す図である。
図5に示すように、スピントンネル磁気抵抗効果膜110は、第1の磁性膜111である、Gd21(Fe50Co5079からなる厚さが50nmの垂直磁化膜と、Fe50Co50からなる、厚さが0.5nmである第1の高スピン分極率磁性膜115と、厚さが1.3nmのAl酸化膜からなるトンネル膜112と、Fe50Co50からなる、厚さが0.5nmである第2の高スピン分極率磁性膜116と、第2の磁性膜113である、Tb20(Fe50Co5080からなる厚さが30nmの垂直磁化膜と、保護膜114である、厚さが5nmのPt膜とが積層されて構成された多層膜である。
第1の磁性膜111と第1の高スピン分極率磁性膜115とは交換結合しており、第1の高スピン分極率膜115の磁化方向は第1の磁性膜111の遷移金属副格子の磁化方向と平行になっている。また、第2の磁性膜113と第2の高スピン分極率磁性膜116とは交換結合しており、第2の高スピン分極率膜116の磁化方向は第2の磁性膜113の遷移金属副格子の磁化方向と平行になっている。第1および第2の磁性膜111,113は磁界を印加すると磁化方向を反転させることが可能であり、特に第1の磁性膜111は、第2の磁性膜113に印加する磁界よりも小さな磁界で磁化方向を反転させることが可能になっている。磁気抵抗効果膜は、第1の実施例及び第2の実施例の方法を用いて好適に作製することができる。しかし、この二つの方法に限られるものではなく、磁性層及び非磁性層の側壁に形成される側壁物の希土類金属に対する遷移金属の組成比が、磁性層における希土類金属に対する遷移金属の組成比よりも小さくなる様に製造すれば製造方法は限定されるものではない。
<比較例>
図1を参照して説明した第1の実施例と同様に、Siウエハーからなる基板101上に、第1の磁性膜111としてGd20(Fe50Co5080からなる垂直磁化膜をスパッタリングによって10nmの厚さに成膜し、次にAl酸化膜を1.5nmの厚さでスパッタリングによって連続して成膜した。その後、O2雰囲気中でAl酸化膜をプラズマ酸化することによって、Al酸化膜を絶縁膜であるトンネル膜112とした。次いで、第2の磁性膜113としてTb19(Fe50Co5081からなる垂直磁化膜をトンネル膜112の上に10nmの厚さに成膜し、さらに、保護膜(不図示)として、Pt膜を第2の磁性膜113の上に5nmの厚さに成膜した。
さらに、上記のようにして得られたスピントンネル磁気抵抗効果膜110の上に180nm×180nmの大きさのレジスト膜102を形成し、これを真空チャンバー(不図示)内に保持して、真空チャンバー内の真空排気を行った。そして、真空チャンバー内にArとN2との混合ガスを導入し、スピントンネル磁気抵抗効果膜110を基板101の表面までドライエッチングした。
上記のようにして作製した磁気抵抗効果素子の抵抗値は約40kΩで、磁気抵抗変化率は約3%であった。この抵抗値は、第1および第2の実施例による磁気抵抗効果素子の抵抗値の半分以下である。また、この磁気抵抗変化率は、第1および第2の実施例による磁気抵抗効果素子の磁気抵抗変化率の約7分の1である。
本発明による磁性体のエッチング加工方法の一実施形態を簡略的に示す図である。 希土類金属−遷移金属合金膜の希土類金属(Gd)組成割合と電気抵抗率との関係を示すグラフである。 スピントンネル効果膜の磁化方向と、デジタル情報の『1』および『0』との関係を示す図である。 本発明により形成されるスピントンネル磁気抵抗効果膜を用いて作製したメモリデバイスの一部分を模式的に示す図である。 図4に示したメモリデバイスのメモリ素子であるスピントンネル磁気抵抗効果膜の膜構成を示す図である。 従来のエッチング加工法によって作製されたスピントンネル磁気抵抗効果膜の膜構成を示す図である。
符号の説明
101 基板(Siウエハー)
102 レジスト膜
103 側壁物
110 スピントンネル磁気抵抗効果膜
111 第1の磁性膜
112 トンネル膜
113 第2の磁性膜
114 保護膜
115 第1の高スピン分極率膜
116 第2の高スピン分極率膜
120 p型Siウエハー
201,202 導線
301 ビット線
401,402,403,404,405 コンタクトプラグ
500 CMOSトランジスタ
501,502 n型拡散領域
503 ゲート電極
601 層間絶縁膜

Claims (9)

  1. 希土類金属および遷移金属を主な構成元素とする磁性体をエッチング加工する磁性体のエッチング加工方法において、
    前記磁性体をエッチング加工したときに前記磁性体に付着する側壁物の、希土類金属に対する遷移金属の組成割合を、前記磁性体における希土類金属に対する遷移金属の組成割合よりも少なくする工程を有することを特徴とする、磁性体のエッチング加工方法。
  2. 前記工程は、一酸化炭素ガスとアンモニアガスとの混合ガスによって前記磁性体をドライエッチングすることを含む、請求項1に記載の磁性体のエッチング加工方法。
  3. 酸素ガスを用いて前記側壁物を酸化する工程をさらに有する、請求項1または2に記載の磁性体のエッチング加工方法。
  4. 窒素ガスを用いて前記側壁物を窒化する工程をさらに有する、請求項1または2に記載の磁性体のエッチング加工方法。
  5. 前記磁性体は、磁性膜と非磁性膜とが積層されてなる磁気抵抗効果膜の前記磁性膜を構成している、請求項1から4のいずれか1項に記載の磁性体のエッチング加工方法。
  6. 前記非磁性膜はトンネル絶縁膜である、請求項5に記載の磁性体のエッチング加工方法。
  7. 少なくとも第一、第二の磁性層を有し該磁性層間に非磁性層を配置した構造を含む磁気抵抗効果膜であって、
    前記第一、第二の磁性層は希土類金属および遷移金属を含んでおり、前記第一、第二の磁性層及び非磁性層の側壁に形成される側壁物に含まれる希土類金属に対する遷移金属の組成が、前記第一、第二の磁性層における希土類金属に対する遷移金属の組成よりも小さいことを特徴とする磁気抵抗効果膜。
  8. 前記側壁物は、前記希土類金属の酸化物もしくは窒化物、あるいは前記希土類金属および前記遷移金属の酸化物もしくは窒化物からなる、請求項7に記載の磁気抵抗効果膜。
  9. 基板上に、請求項7もしくは8に記載の磁気抵抗効果膜をマトリクス状に形成し、該磁気抵抗効果膜をメモリ素子として情報の記録再生を行なうことを特徴とする磁気ランダムアクセスメモリ。
JP2003306418A 2003-08-29 2003-08-29 磁性体のエッチング加工方法、磁気抵抗効果膜、および磁気ランダムアクセスメモリ Pending JP2005079258A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003306418A JP2005079258A (ja) 2003-08-29 2003-08-29 磁性体のエッチング加工方法、磁気抵抗効果膜、および磁気ランダムアクセスメモリ
US10/924,796 US7015524B2 (en) 2003-08-29 2004-08-25 Method of etching magnetic material, magnetoresistive film and magnetic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003306418A JP2005079258A (ja) 2003-08-29 2003-08-29 磁性体のエッチング加工方法、磁気抵抗効果膜、および磁気ランダムアクセスメモリ

Publications (1)

Publication Number Publication Date
JP2005079258A true JP2005079258A (ja) 2005-03-24

Family

ID=34214091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003306418A Pending JP2005079258A (ja) 2003-08-29 2003-08-29 磁性体のエッチング加工方法、磁気抵抗効果膜、および磁気ランダムアクセスメモリ

Country Status (2)

Country Link
US (1) US7015524B2 (ja)
JP (1) JP2005079258A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319263A (ja) * 2005-05-16 2006-11-24 Sony Corp 記憶素子の製造方法、記憶装置の製造方法
US7358553B2 (en) * 2003-10-14 2008-04-15 Micron Technology, Inc. System and method for reducing shorting in memory cells
JP2008141210A (ja) * 2007-12-20 2008-06-19 Toshiba Corp 磁気ランダムアクセスメモリの製造方法
JP2009026944A (ja) * 2007-07-19 2009-02-05 Sony Corp 記憶素子及びメモリ
US7727778B2 (en) 2008-08-28 2010-06-01 Kabushiki Kaisha Toshiba Magnetoresistive element and method of manufacturing the same
JP2011228341A (ja) * 2010-04-15 2011-11-10 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子ならびにこれを用いた磁気ランダムアクセスメモリおよび空間光変調器
US20120135543A1 (en) * 2010-11-29 2012-05-31 Samsung Electronics Co., Ltd. Method For Forming Magnetic Tunnel Junction Structure And Method For Forming Magnetic Random Access Memory Using The Same
US9238784B2 (en) 2011-04-27 2016-01-19 Hitachi, Ltd. Grease for electrical contact and slide electricity structure, power switch, vacuum circuit breaker, vacuum insulated switchgear, and vacuum-insulated switchgear assembling method

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7819979B1 (en) * 2005-01-31 2010-10-26 Western Digital (Fremont), Llc Method and system for cleaning magnetic artifacts using a carbonyl reactive ion etch
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US20080278988A1 (en) * 2007-05-09 2008-11-13 Klaus Ufert Resistive switching element
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
JP2013093349A (ja) * 2011-10-24 2013-05-16 Toshiba Corp 磁気記憶素子
JP2013247198A (ja) 2012-05-24 2013-12-09 Toshiba Corp 磁気抵抗素子及びその製造方法
TWI517463B (zh) 2012-11-20 2016-01-11 佳能安內華股份有限公司 磁阻效應元件之製造方法
JP2015018885A (ja) * 2013-07-10 2015-01-29 株式会社日立ハイテクノロジーズ プラズマエッチング方法
KR102082322B1 (ko) 2013-08-09 2020-02-27 삼성전자주식회사 자기 기억 소자의 제조 방법
US9123879B2 (en) 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9231196B2 (en) 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
US9368717B2 (en) 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US9385304B2 (en) 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
US9425388B2 (en) 2013-09-12 2016-08-23 Kabushiki Kaisha Toshiba Magnetic element and method of manufacturing the same
US8956882B1 (en) 2013-09-12 2015-02-17 Kazuhiro Tomioka Method of manufacturing magnetoresistive element
KR20150074487A (ko) 2013-12-24 2015-07-02 삼성전자주식회사 식각 부산물 검출 방법 및 이를 이용한 자기 저항 메모리 장치의 제조 방법
WO2015136723A1 (en) 2014-03-11 2015-09-17 Yasuyuki Sonoda Magnetic memory and method of manufacturing magnetic memory
KR102411080B1 (ko) 2015-09-02 2022-06-21 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법
CN108933192A (zh) * 2017-05-23 2018-12-04 上海凯世通半导体股份有限公司 磁存储器件的制作方法
JP2019046976A (ja) * 2017-09-01 2019-03-22 Tdk株式会社 スピン流磁化反転素子、磁気メモリ
WO2018131215A1 (ja) 2017-09-21 2018-07-19 株式会社日立ハイテクノロジーズ 磁気トンネル接合素子の製造方法および誘導結合型プラズマ処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131594B2 (ja) 1997-09-22 2001-02-05 科学技術庁金属材料技術研究所長 反応性イオンエッチング装置
KR100397860B1 (ko) 1997-09-22 2003-12-18 카가쿠기쥬쯔죠 킨조쿠자이료 기쥬쯔켄큐죠 반응성이온에칭법및그장치
JP3679593B2 (ja) 1998-01-28 2005-08-03 キヤノン株式会社 磁性薄膜素子および磁性薄膜メモリ素子およびその記録再生方法
JP3891540B2 (ja) * 1999-10-25 2007-03-14 キヤノン株式会社 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびmram
US6713830B2 (en) * 2001-03-19 2004-03-30 Canon Kabushiki Kaisha Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element
JP4845301B2 (ja) 2001-08-31 2011-12-28 キヤノン株式会社 スピントンネル磁気抵抗効果膜の製造方法
US6743340B2 (en) * 2002-02-05 2004-06-01 Applied Materials, Inc. Sputtering of aligned magnetic materials and magnetic dipole ring used therefor
US7511850B2 (en) 2003-02-26 2009-03-31 Canon Kabuhsiki Kaisha Storage media control circuit and apparatus including same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358553B2 (en) * 2003-10-14 2008-04-15 Micron Technology, Inc. System and method for reducing shorting in memory cells
US7855085B2 (en) 2003-10-14 2010-12-21 Micron Technology, Inc. System and method for reducing shorting in memory cells
JP4552752B2 (ja) * 2005-05-16 2010-09-29 ソニー株式会社 記憶素子の製造方法、記憶装置の製造方法
JP2006319263A (ja) * 2005-05-16 2006-11-24 Sony Corp 記憶素子の製造方法、記憶装置の製造方法
JP2009026944A (ja) * 2007-07-19 2009-02-05 Sony Corp 記憶素子及びメモリ
US8339840B2 (en) 2007-07-19 2012-12-25 Sony Corporation Storage element and memory
JP2008141210A (ja) * 2007-12-20 2008-06-19 Toshiba Corp 磁気ランダムアクセスメモリの製造方法
JP4719208B2 (ja) * 2007-12-20 2011-07-06 株式会社東芝 磁気ランダムアクセスメモリの製造方法
US7727778B2 (en) 2008-08-28 2010-06-01 Kabushiki Kaisha Toshiba Magnetoresistive element and method of manufacturing the same
JP2011228341A (ja) * 2010-04-15 2011-11-10 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子ならびにこれを用いた磁気ランダムアクセスメモリおよび空間光変調器
US20120135543A1 (en) * 2010-11-29 2012-05-31 Samsung Electronics Co., Ltd. Method For Forming Magnetic Tunnel Junction Structure And Method For Forming Magnetic Random Access Memory Using The Same
JP2012119684A (ja) * 2010-11-29 2012-06-21 Samsung Electronics Co Ltd 磁気トンネル接合構造体の製造方法及びこれを利用する磁気メモリ素子の製造方法
US8796042B2 (en) 2010-11-29 2014-08-05 Samsung Electronics Co., Ltd. Method for forming magnetic tunnel junction structure and method for forming magnetic random access memory using the same
US9238784B2 (en) 2011-04-27 2016-01-19 Hitachi, Ltd. Grease for electrical contact and slide electricity structure, power switch, vacuum circuit breaker, vacuum insulated switchgear, and vacuum-insulated switchgear assembling method

Also Published As

Publication number Publication date
US20050048675A1 (en) 2005-03-03
US7015524B2 (en) 2006-03-21

Similar Documents

Publication Publication Date Title
JP2005079258A (ja) 磁性体のエッチング加工方法、磁気抵抗効果膜、および磁気ランダムアクセスメモリ
JP4746731B2 (ja) 磁気ランダム・アクセス・メモリの製作方法
US7379280B2 (en) Magnetic tunnel magneto-resistance device and magnetic memory using the same
KR100376028B1 (ko) 자기 저항 효과 소자 및 그 제조 방법
JP3954573B2 (ja) 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置
US8587043B2 (en) Magnetoresistive random access memory and method of manufacturing the same
US6815784B2 (en) Magneto-resistive random access memory
JP3848622B2 (ja) スピンスイッチおよびこれを用いた磁気記憶素子
US20070076471A1 (en) Storage element and memory
US6831314B2 (en) Magnetoresistive effect element and magnetic memory device
JP2006093432A (ja) 記憶素子及びメモリ
JP2004179219A (ja) 磁気デバイスおよびこれを用いた磁気メモリ
KR20050039842A (ko) 자기 저항 효과 소자 및 자기 메모리 장치
JP2006190838A (ja) 記憶素子及びメモリ
KR20010072063A (ko) 자기 저항 소자 및 그 제조방법 및 자기 부품
JP2005515625A (ja) 低減された粗さを有する抵抗性メモリ素子
CN110858618A (zh) 垂直磁化的磁穿隧接面单元的制作方法
JP4541861B2 (ja) ホイスラー合金膜の成膜方法
JP2000187976A (ja) 磁性薄膜メモリおよびその記録再生方法
JP3592282B2 (ja) 磁気抵抗効果膜、およびそれを用いたメモリ
JP2001084532A (ja) 磁気抵抗効果素子の製造方法
JP2001339110A (ja) 磁気制御素子とそれを用いた磁気部品及びメモリー装置
JP2003304012A (ja) トンネル磁気抵抗効果素子
JP2003258335A (ja) トンネル磁気抵抗効果素子の製造方法
US7683446B2 (en) Magnetic memory using spin injection flux reversal