JP2005073266A - 移動通信システムにおける送/受信装置及び方法 - Google Patents

移動通信システムにおける送/受信装置及び方法 Download PDF

Info

Publication number
JP2005073266A
JP2005073266A JP2004242967A JP2004242967A JP2005073266A JP 2005073266 A JP2005073266 A JP 2005073266A JP 2004242967 A JP2004242967 A JP 2004242967A JP 2004242967 A JP2004242967 A JP 2004242967A JP 2005073266 A JP2005073266 A JP 2005073266A
Authority
JP
Japan
Prior art keywords
bit
parity
parity bit
bit string
string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004242967A
Other languages
English (en)
Other versions
JP3984246B2 (ja
Inventor
Hun-Geun Sung
▲グン▼根 宋
Yong-Suk Moon
庸石 文
Young-Seok Lim
永析 林
Chinkei Sai
鎭圭 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005073266A publication Critical patent/JP2005073266A/ja
Application granted granted Critical
Publication of JP3984246B2 publication Critical patent/JP3984246B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/10Code generation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0067Rate matching
    • H04L1/0068Rate matching by puncturing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H04L1/0003Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

【課題】チャンネル復号化の際に性能劣化が発生することを防ぐための移動通信システムを提供する。
【解決手段】ビット列を入力としてチャンネル符号化を遂行し、チャンネル符号化により情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信機であって、複数のパリティビット列を入力し、各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように複数のパリティビット列に対してビットインタリービングを遂行するビットインタリーバと、情報ビット列とビットインタリービングが遂行されたパリティビット列を入力してレートマッチングを遂行するレートマッチング部とを含んでおり、ここで、レートマッチングによって出力される情報ビット列とパリティビット列を構成する総ビット数は割り当てられた物理チャンネルを通じて伝送可能なビット数である。
【選択図】図8

Description

本発明は移動通信システムにおける送/受信装置及び方法に関して、特にチャンネルの復号時に発生する性能劣化を防ぐ送/受信装置及び方法に関するものである。
最近、移動通信システムは初期の音声を主にしたサービスから外れてデータサービス及びマルチメディアサービスを提供するための高速、高品質の無線データパケット通信システムに発展している。現在、非同期方式(3GPP)と同期方式(3GPP2)に両分される第3世代の移動通信システムでは高速、高品質の無線データパケットサービスのための標準化作業が行われている。その例として、3GPPでは高速順方向パケット接続(High Speed Downlink Packet Access:以下、“HSDPA”とする)方式に対する標準化作業が行われており、この3GPP2では1xEV-DVに対する標準化作業が進んでいる。このような標準化作業は、第3世代の移動通信システムで2Mbps以上の高速、高品質の無線データパケット伝送サービスに対する解法を探すための努力の代表的な反証といえる。前記第3世代の移動通信システムに後続する第4世代の移動通信システムはそれ以上の高速、高品質のマルチメディアサービスの提供を基にする。
無線通信で、高速、高品質のデータサービスを阻害する大部分の要因では、無線チャンネル環境に因る。無線チャンネル環境は白色雑音以外にもフェージングによる信号電力の変化、シャドーイング(Shadowing)、端末機の移動及び頻繁な速度変化によるドップラー効果、他の使用者及び多重経路信号による干渉などによりよく変わるようになる。したがって、上記の高速無線データパケットサービスを提供するためには従来から提供されている一般の技術以外に前記チャンネル環境の変化に対する適応能力を高める他の進歩技術が必要である。既存のシステムで採択している高速電力制御方式も無線チャンネル環境の変化に対する適応力を高くする。しかしながら、高速データパケット伝送システムの標準を進行している3GPP、3GPP2では適応変調/コード方式(AMCS)及び複合再伝送方式(Hybrid Automatic Repeat Request:HARQ)などが共通的に言及されている。
前記適応変調/コード方式はダウンリンクのチャンネル環境変化により変調方式と符号率を変化させる方法である。通常に、ダウンリンクのチャンネル環境はたいてい端末で信号対雑音の比を測定し、これに関する情報をアップリンクを通じて基地局に伝送して知らせるようになる。基地局は、この情報に基づいてダウンリンクのチャンネル環境を予測し、その予測した値に基づいて適切な変調方式と符号率を指定する。
現在、高速パケットデータ伝送システムで使用される変調方式ではQPSK、8PSK、16QAM、及び64QAMなどが考慮されており、前記符号率では1/2及び3/4が考慮されている。前記適応変調/コード方式を使用しているシステムでは基地局付近に位置して良いチャンネル環境を持ってる端末に対しては高次変調方式(16QAM、64QAM)と高い符号率(3/4)を適用する。しかしながら、セルの境界地点に位置して良くないチャンネル環境を有する端末に対しては低次変調方式(QPSK、8PSK)と低い符号率(1/2)を適用する。このような適応変調/コード方式は高速電力制御に基づいた既存方式に比べて干渉信号を縮小することにより、平均的にシステムの性能を向上させる。
前記複合再伝送方式は初期に伝送されたデータパケットに誤りが発生した場合、この誤りが発生したデータパケットの再伝送を要求するための所定のリンク制御技法を意味する。通常に、前記複合再伝送方式はチェースコンバイニング(Chase Combining:以下、“CC”とする)方式、全体冗長増加(Full Incremental Redundancy:以下、“FIR”とする)方式、及び部分的冗長増加(Partial Incremental Redundancy:以下、“PIR”とする)方式に区分できる。
CC方式は、再伝送時に初期伝送と同一のパケットを伝送する方式である。この伝送方式により受信端では再伝送されるパケットを先に受信したパケットとコンバイニングする。これは、復号器に入力される符号化ビットに対する信頼度を向上させて全体的システム性能利得が得られる。このとき、同一の2つのパケットをコンバイニングすることは反復符号化に類似した効果が発生するので、平均的に約3dB程度の性能利得が得られる。
FIR方式は、再伝送時に伝送されたことのない新たなパリティビットを伝送することにより、受信端にある復号器の性能を改善させる方法である。すなわち、復号時に初期伝送で受信された情報だけでなく、再伝送による新たなパリティビットを利用することにより、結果的に符号化率を減少させる効果を持つようになる。これは、復号器の性能を増大させるようになる。一般に、低い符号率による性能利得が反復符号化による性能利得より大きいことは符号理論で既に良く知られている事実である。したがって、性能利得のみを考慮する場合、前記FIR方式は前記CC方式に比べて通常に良い性能を示す。
FIR方式とは異なって、前記PIR方式は再伝送時に情報ビットと新たなパリティビットの組み合わせによって伝送する方式である。したがって、復号の際に前記再伝送された情報ビットに対しては先に受信された情報ビットとのコンバイニングを遂行することにより、CC方式に類似した効果が得られるようになる。また、新たなパリティビットを受信することにより、IR方式とも類似した効果が得られるようになる。このとき、前記PIR方式は前記FIR方式よりは符号化率が多少高くなって一般的にFIR方式とCC方式の中間程度の性能を示すようになる。
適応変調/コード方式と複合再伝送方式はリンクのチャンネル変化に対する適応能力を高めるための独立的な技術である。これら2つの方式を結合して使用すれば、システムの性能を大きく改善させる。
前述したように、移動通信システムで送信された信号を受信するとき、なんらの歪みや雑音が混ぜることなく信号を受けることは現実的に不可能である。特に、無線網を通じて信号を送信及び受信する場合には有線網を通じる場合より歪みや雑音の影響がよりひどい。
したがって、歪みや雑音の影響を最小化するための多くの努力を傾けてきた。そのうち、代表的な技術の一つとしてエラー制御符号化(error control coding)技法が提案された。このエラー制御符号化技法で使用されるコードは大きくメモリレス(memoryless)コードとメモリ(memory)コードなどに区分される。メモリレスコードとしては線形ブロックコードなどがあり、メモリコードとしては畳込み(Convolutional)コードとターボ(Turbo)コードなどがある。このようなコードを生成する装置をチャンネル符号化部(Channel Encoder)とし、その出力は使用するエラー制御符号化技法により情報(systematic)ビットとパリティ(parity)ビットに区別されることができる。情報ビットとパリティビットに区別して出力するエラー制御符号化技法に使用されるコードで代表的なものがターボコードである。前記ターボコードを利用するチャンネルコーディング技法は低い信号対雑音比でもビットエラー率(BER)観点でシャノン限界(Shannon limit)に一番近接した性能を示すものと知られている。したがって、高速のマルチメディアデータの伝送において、高い信頼性が要求される次世代移動通信システムでは現在ターボコードを標準として採択している。
ここで、情報ビットは伝送しようとする信号その自体を意味し、パリティビットはチャンネル符号化時に追加される信号を意味する。パリティビットは伝送途中で発生したエラーを復号時に補正するために使用される。しかし、エラー制御符号化された信号でも情報ビットあるいはパリティビットにバーストエラー(Burst Error)が発生する場合、これを克復するのが容易でない。このような現象はフェージング(fading)チャンネルを通過しつつよく発生する。この現象を防ぐ技法の一つとして、インタリービング(interleaving)技術がある。このインタリービング技術はデータ伝送時に損傷されるデータが一カ所に集中されず、数カ所に分散させることにより、エラー制御符号化で克復するために使用される。
図1は、エラー制御符号化技法でターボコードを使用するターボコーダの一例を示すものである。このターボコーダは2つの符号器110,120と一つの内部インタリーバ100からなる。
図1を参照すれば、入力された信号はそのまま情報ビットXで出力されると同時に第1符号器110へ入力される。第1符号器110に入力された信号は所定の符号化を通じて第1パリティビットYで出力される。また、入力信号は内部インタリーバ100に入力される。この内部インタリーバ100によりインタリービングされた信号は第2符号器120へ入力される。第2符号器120はインタリービングされた信号を所定の符号化を通じて第2パリティビットZで出力する。
図2は、従来の3GPP2における1xEV-DVを支援するための高速伝送チャンネルを生成する構成を示すものである。
同図を参照すれば、Nつの伝送ブロック(N Transport Blocks)はテールビット挿入部2101に提供されてNつの伝送ブロックのそれぞれに対応するテールビットが追加される。前記テールビットが追加されたNつの伝送ブロックはチャンネル符号化部212に入力される。前記チャンネル符号化部212によりNつの伝送ブロックのそれぞれを構成するビットは所定符号化を通じて符号化ビットとして出力される。チャンネル符号化部212はNつの伝送ブロックを符号化するために少なくとも一つの符号化率を有する。前記符号化率は1/2、3/4などになる。チャンネル符号化部212は1/6または1/5の母符号(mother code)をもってコードシンボル穿孔またはシンボル反復を通じて希望する符号化率が得られる。チャンネル符号化部212は複数の符号化率を支援する場合には前記コードシンボル穿孔及びシンボル反復を制御することにより、支援する複数の符号化率のうち使用する符号化率を決定する動作が必要である。
前記符号化ビットはレートマッチング(Rate Matching)を遂行するシンボル反復部214とシンボル穿孔部216に提供される。レートマッチングは、通常にトランスポートチャンネルマルチプレクシングがあり、あるいは前記符号化ビットが無線上で伝送されるシンボルの数と不一致する場合、符号化ビットに対する反復(Repetition)、穿孔(Puncturing)などの動作によって遂行される。シンボル反復部214は物理チャンネルを通じて伝送が可能なビットの数に比べて符号化ビットの数が小さい場合、前記符号化ビットを所定回数反復して出力する。前記シンボル穿孔部216は物理チャンネルを通じて伝送が可能なビットの数に比べて前記符号化ビットの数が多い場合、符号化ビットのうち予め決定された穿孔パターンに対応する符号化ビットを穿孔した後、残りの符号化ビットを出力する。レートマッチングされた符号化ビットはブロックインタリーバ(Block Interleaver)218に入力される。ブロックインタリーバ218により前記レートマッチングされた符号化ビットはインタリービングされる。このインタリービング動作は伝送途中でデータ損失が発生してもデータ損失を最小化するためのものである。
図3は、従来の3GPPにおけるHSDPAを支援するための高速伝送チャンネルの生成手続きを示すものである。
同図を参照すれば、ブロック301は入力される伝送ブロックに対してCRCを生成し、このCRCを前記伝送ブロックに挿入する。前記CRCが挿入された伝送ブロックはブロック303によりチャンネル符号化部を構成する内部インタリーバのサイズに合うように、コードブロック単位で分割される。コードブロックはブロック305によりチャンネル符号化が遂行される。ブロック307では前記ブロック305から出力される符号化ビット列に対してAMC及びインクリメンタル冗長(Incremental Redundancy:IR)などの複合再伝送を支援するための処理が行われる。すなわち、ブロック307からは複合再伝送のための符号化ビットが選別されて出力される。ブロック307から出力される符号化ビット列はブロック309により物理チャンネルを通じて伝送可能なサイズに分割されてブロック311に提供される。このブロック311では前記分割されたサイズの符号化ビット列別にインタリービングが遂行された後、ブロック313によって物理チャンネル別にマッピングされる。物理チャンネル別にマッピングされた符号化ビットはブロック315により16QAM変調方式のためのビット再配列が遂行された後、前記物理チャンネル別に最終出力される。
図4は、従来のAMC及び複合再伝送技法を支援するためのレートマッチング部の詳細構成を示すものである。
図4を参照すれば、所定符号化率によって符号化された符号化ビットはレートマッチング部400を構成するビット選別部410に入力される。このビット選別部410は符号化ビットから情報ビットと第1パリティビット及び第2パリティビットを選別する。そして、情報ビットからなる情報ビット列、前記第1パリティビットからなる第1パリティビット列及び前記第2パリティビットからなる第2パリティビット列を第1レートマッチング部420に出力する。第1レートマッチング部420は前記情報ビット列に対してはレートマッチングを遂行せず、前記第1及び第2パリティビット列のそれぞれに対してレートマッチングを遂行する2つのブロック421、422を有する。第1ブロック421は第1パリティビット列に対するレートマッチングを遂行し、第2ブロック422は第2パリティビット列に対するレートマッチングを遂行する。第1レートマッチング部420によって遂行されるレートマッチングは各ユーザーで使用される仮想バッファ430のサイズに出力ビットを一致させる役割に該当する。仮想バッファ430は再伝送のための符号化ビットを貯蔵する。第2レートマッチング部440は前記情報ビット列と第1パリティビット列及び第2パリティビット列のそれぞれに対応して3つのブロック441、442、443を有する。前記各ブロック441、442、443は前仮想バッファ430に貯蔵された符号化ビットの中で物理チャンネルを通じて伝送される符号化ビットを決定するためのレートマッチングを遂行する。それにより、第2レートマッチング部440からの出力符号化ビットの数は物理チャンネルを通じて伝送可能なビットの数と一致するようになる。また、前記第2レートマッチング部440は複合再伝送技法を支援するために初期伝送または再伝送の可否に従って出力される符号化ビットのパターンを変化させる。ビットコレクター450は前記第2レートマッチング部440から出力される3つのビット列を一つのビット列で再整列する。
上述したレートマッチング部400の動作により、レートマッチング部400に入力される符号化ビットの数とレートマッチング部400から出力される符号化ビットの数は一致しない。これはレートマッチング部400の出力による符号化率はチャンネル符号化部で使用された符号化率と相違することを意味する。前記入力情報ビットの数と前記レートマッチングを経た出力符号化ビットの数の関係は“有効符号化率(effective coding rate)”により示す。この有効符号化率は、下記の<数式1>のように定義される。
<数式1>
有効符号化率=入力情報ビットの数/レートマッチングされた出力符号化ビットの数
一般に、HSDPAサービスを支援する移動通信システムでは穿孔されるビット数に比例して有効符号化率が変化する。すなわち、前記穿孔されるビット数が増加すれば有効符号化率が増加するようになり、ブロックエラー率(Block Error Rate:BLER)も大きくなる。すなわち、穿孔されるビット数が増加するほどに必要とする基地局送信電力が大きくなることが通常的である。
図5は、HSDPAサービスを支援する移動通信システムでBLERを約10%に固定した場合、有効符号化率の変化に対応して必要な基地局の電力を示すものである。同図において、原点を基準として内側に位置するグラフが有効符号化率が0.75(7/9-)の場合で、中間に位置するグラフが有効符号化率が0.80(7/9+)の場合で、一番外側に位置するグラフが有効符号化率が0.77(7/9)の場合を示すグラフである。これは、前述した通常の場合から外れた結果である。特に、有効符号化率が0.8の場合と有効符号化率が0.77の場合とを比較すれば、一般の予想を外れた結果が得られる。
図6は、図5の例を一般的に説明するためのものである。図6も、図5と同様に固定されたBLER(約10%)で変動可能な有効符号化率に対応して必要な送信SNRを示す。また、図6に示す結果も前述した通常の結果と異なる結果を示す。一般に、固定有効符号化率を使用するシステムで穿孔アルゴリズムはできれば同一の数を均等に拡散して穿孔させるのが望ましい。しかし、可変有効符号化率を使用するシステムでは特定符号化率でチャンネル符号化器の制約ナンバー(constraints number)によるパリティビットの生成周期とレートマッチングを経た後に穿孔されないパリティビットの周期が一致するようになって符号/復号器の性能が低下する。
図7には、チャンネル符号化器(ターボコーダ)から出力されるパリティビットの周期性を示す。このような周期性はチャンネル符号化器のメモリサイズに従って異なることができる。したがって、メモリサイズによりその周期は決定される。
一般の穿孔は一定の間隔を置いて遂行される。すなわち、チャンネル符号化器を経たパリティビットが穿孔されて出力されたとき、チャンネル符号化器から出力されるパリティビットの周期と穿孔される間隔が一定の周期性を有する場合が発生する。図7で、チャンネル符号化器が1/3の符号化率有する畳み込み符号化器で構成されると仮定するとき、前記チャンネル符号化器の出力周期は7となる。したがって、チャンネル符号化器から出力される第1パリティビットと第2パリティビットはそれぞれ7の周期性を有する。
レートマッチング部では物理チャンネルに伝送可能なビット数と前記チャンネル符号化器からの符号化ビット数を比較し、この比較により前記符号化ビットに対する穿孔動作を遂行するようになる。このとき、穿孔動作による周期が前記チャンネル符号化器の出力周期と同一に7の場合、前記符号化ビットにおいて同一の位置のビットが穿孔されるにしたがって、同一の位置の符号化ビットが残るようになる。これはチャンネル符号/復号化器の性能低下をもたらすようになる。
したがって上記のような問題点を解決するための本発明の目的は、第1に、チャンネルの復号時に性能劣化が発生することを防ぐための移動通信システムを提供することにある。
第2に、符号化ビットに対してビットインタリービングを遂行することにより、チャンネル復号器で発生する性能劣化を防ぐ装置及び方法を提供することにある。
第3に、性能劣化を防ぐために受信された符号化ビットに対してビットデインタリービングを遂行する装置及び方法を提供することにある。
第4に、レートマッチングのための穿孔周期と同一の反復周期を持たないようにパリティビット列に対してビットインタリービングを遂行する装置及び方法を提供することにある。
第5に、レートマッチングのための穿孔周期と同一の反復周期を有するパリティビット列のみに対してビットインタリービングを遂行する装置及び方法を提供することにある。
第6に、レートマッチングのための穿孔周期と同一の反復周期を有するパリティビット列のみに対してビットデインタリービングを遂行する装置及び方法を提供することにある。
第7に、チャンネル符号化を通じて出力される情報ビット列とパリティビット列に対してビットインタリービングとブロックインタリービングとを同時に遂行する装置及び方法を提供することにある。
第8に、チャンネル符号化を通じて出力されるパリティビットに対して特定穿孔率でその周期性を防ぐと共に、穿孔されないパリティビットの構成が受信機で復号化の性能劣化がないようにする装置及び方法を提供することにある。
上記の目的を達成するために本発明は、少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信機であって、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する少なくとも一つのビットインタリーバと、前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力してレートマッチングを遂行するレートマッチング部とを含んでおり、ここで、前記レートマッチングによって出力される情報ビット列とパリティビット列を構成する総ビット数は割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数であることを特徴とする。
また本発明は、少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信方法であって、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する過程と、前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力してレートマッチングを遂行する過程とを含んでおり、ここで、前記レートマッチングによって出力される情報ビット列とパリティビット列を構成する総ビット数は割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数であることを特徴とする。
また本発明は、少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信機において、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する一つ以上のビットインタリーバと、前記少なくとも一つの情報ビット列と前記パリティビット列または前記ビットインタリービングが遂行されたパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行するレートマッチング部と、前記チャンネル符号化のために特定符号化率が使用されたとき、前記パリティビット列を前記一つ以上のビットインタリーバにスイッチングし、前記チャンネル符号化のために前記特定符号化率でなく異なる符号化率が使用されたとき、前記パリティビット列を前記レートマッチング部にスイッチングするスイッチ部とを含んでおり、ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする。
また本発明は、少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信方法であって、前記チャンネル符号化のために特定符号化率が使用されたとき、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する過程と、前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけ出力するようにレートマッチングを遂行する過程と、前記チャンネ 符号化のために前記特定符号化率でなく異なる符号化率が使用されたとき、前記少なくとも一つの情報ビット列と前記パリティビット列を入力して割り当てられた一つの物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行する過程とを含んでおり、ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする。
また本発明は、移動通信システムの送信機において、少なくとも一つのビット列に対して所定の符号化率によるチャンネル符号化を遂行して符号化ビット列を出力するチャンネル符号化部と、前記符号化ビット列から少なくとも一つの情報ビット列と複数のパリティビット列を選別するビット選別部と、前記所定符号化率で特定符号化率の使用有無に従ってスイッチ制御信号を出力する制御部と、前記スイッチ制御信号によって前記パリティビット列をスイッチングするスイッチ部と、前記所定符号化率で前記特定符号化率が使用されることにより、前記スイッチ部から前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する一つ以上のビットインタリーバと、前記ビットインタリービングが遂行されるパリティビット列または前記所定符号化率で前記特定符号化率が使用されないことにより、前記スイッチ部から提供される前記パリティビット列と共に前記少なくとも一つの情報ビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行するレートマッチング部とを含んでおり、ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする。
また本発明は、移動通信システムにおける送信方法であって、少なくとも一つのビット列に対して所定符号化率によるチャンネル符号化を遂行して符号化ビット列を出力する過程と、前記符号化ビット列から少なくとも一つの情報ビット列と複数のパリティビット列を選別する過程と、前記所定符号化率で特定符号化率が使用されたとき、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する過程と、前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行する過程と、前記所定符号化率で前記特定符号化率でなく異なる符号化率が使用されたとき、前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行する過程とを含んでおり、ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする。
また本発明は、少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信機であって、前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する逆レートマッチング部と、前記逆レートマッチングが遂行されるパリティビット列を入力し、前記各パリティビット列内のパリティビットが送信機におけるビットインタリービングが遂行される前に反復周期を持つように前記複数のパリティビット列に対してビットデインタリービングを遂行する少なくとも一つのビットデインタリーバとを含むことを特徴とする。
また本発明は、少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信方法であって、前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する過程と、前記逆レートマッチングからなるパリティビット列を入力し、前記各パリティビット列内のパリティビットが送信機におけるビットインタリービングが遂行される前に反復周期を持つように前記複数のパリティビット列に対してビットデインタリービングを遂行する過程とを含むことを特徴とする。
また本発明は、少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信機であって、前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する逆レートマッチング部と、前記逆レートマッチングが遂行されるパリティビット列を入力し、前記各パリティビット列内のパリティビットが送信機でのビットインタリービングが遂行される前に反復周期を有するように前記複数のパリティビット列に対してビットデインタリービングを遂行する少なくとも一つのビットデインタリーバと、前記少なくとも一つの情報ビット列と前記パリティビット列または前記ビットデインタリービングが遂行されるパリティビット列を入力して一つの符号化ビット列を出力するビットコレクターと、チャンネル符号化のために特定符号化率が使用されたとき、前記パリティビット列を前記一つ以上のビットデインタリーバにスイッチングし、前記チャンネル符号化のために前記特定符号化率でない他の符号化率が使用されたとき、前記パリティビット列を前記ビットコレクターにスイッチングするスイッチ部とを含んでおり、ここで、前記特定符号化率はレートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする。
また本発明は、少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信方法であって、前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する過程と、チャンネル符号化のために特定符号化率が使用されたとき、前記各パリティビット列内のパリティビットが送信機におけるビットインタリービングが遂行される前に反復周期を持つように前記複数のパリティビット列に対してビットデインタリービングを遂行する過程と、前記少なくとも一つの情報ビット列と前記ビットデインタリービングが遂行されたパリティビット列を入力して一つの符号化ビット列を出力する過程と、前記チャンネル符号化のために前記特定符号化率でなく異なる符号化率が使用されたとき、前記少なくとも一つの情報ビット列と前記パリティビット列を入力して一つの符号化ビット列を出力する過程とを含んでおり、ここで、前記特定符号化率はレートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする。
本発明は、チャンネル符号化を通じて出力される符号化ビットに対してその反復周期を変更するビットインタリービング/ビットデインタリービングを遂行することにより、チャンネルの復号時に性能劣化が発生することを防ぐ効果がある。
以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。
後述する詳細な説明では、上記の技術的課題を達成するために本発明において代表的な実施形態を提示する。そして、本発明に係る他の実施形態は本発明の構成で説明に代替する。
後述する本発明の実施形態ではチャンネル符号化を通じて出力されるパリティビット列の周期が穿孔周期と一致しないように、符号化ビットに対してビットインタリービングを遂行させる方案を提案している。本発明で提案している実施形態のうち、第1実施形態ではレートマッチングされた符号化ビット列に対して遂行するブロックインタリービングとは別途のビットインタリービングを遂行する方案を提案している。本発明において、第2実施形態では従来のブロックインタリービングと本発明のビットインタリービングを同時に遂行するインタリーバを追加する方案を提案する。したがって、インタリーバによりビットインタリービングだけでなく従来のブロックインタリービングを同時に遂行することである。また、本発明の実施形態ではチャンネル符号化器にターボコーディングアルゴリズムを記述しているが、LDPC(Low Density Parity Check)コーディングアルゴリズムなどのパリティビットと情報ビットをもってチャンネル符号化を遂行する符号器にも適用されることが自明である。
図8は、本発明の実施形態を概念的に示す送信機に関する図である。図8に示すように、チャンネル符号化部810に接続されて複合再伝送を担当する機能ブロック820にビットインタリーバ822が追加されることがわかる。したがって、チャンネル符号化部810からの符号化ビット列が新たに追加されたビットインタリーバ822に提供される。ビットインタリーバ822は前記符号化ビット列を構成する符号化ビットに対してビット別へのインタリービングを遂行する。このとき、ビットインタリーバ822が前記符号化ビット列において、一定単位へのビットインタリービングを遂行するようにする。ビットインタリービングが遂行された符号化ビット列はレートマッチング部824に提供されて物理チャンネルを通じて伝送可能なビット数でレートマッチングが行われる。
図18は、本発明の実施形態を概念的に示す受信機に関するものである。図18に示すように、複合再伝送を担当する機能ブロック1810にビットデインタリーバ1814が追加されることがわかる。したがって、物理チャンネルを通じて伝送されたビット列は逆レートマッチング部1812に提供され、送信機でレートマッチングが遂行される前の符号化ビット列に再構成される。前記再構成された符号化ビット列は新たに追加されたビットデインタリーバ1814に提供される。このビットデインタリーバ1814は符号化ビット列を構成する符号化ビットに対してビット別にデインタリービングを遂行する。このとき、ビットデインタリーバ1814が前記符号化ビット列において一定単位へのビットインタリービングを遂行する。このビットデインタリービングが遂行された符号化ビット列はチャンネル復号化部1820に提供されて情報ビットが出力される。
第1実施形態
1.送信機
以下、本発明の第1実施形態による送信機の動作を添付の図面を参照して詳細に説明する。
図9は、本発明の第1実施形態を同期方式により提案された高速パケットデータサービス(1xEV-DV)のための送信機に適用する例を示すものである。
図9を参照すれば、ブロック901とブロック903によりフレーム品質識別子とテールビットが追加されるビット信号はチャンネル符号化部905を通じて符号化ビット列で出力される。この符号化ビット列はビットインタリーバ907に伝達されてビットインタリービングされた後、シンボル反復(ブロック909)またはシンボル穿孔(ブロック911)を通じてレートマッチングが遂行される。レートマッチングにより物理チャンネルに伝送されることが決定された符号化ビット列はブロックインタリーバ913を通じてブロックインタリービングされた後、該当物理チャンネルにマッピングされる。
図10は、本発明の第1実施形態を非同期方式により提案された高速パケットデータサービス(HSDPA)のための送信機に適用した例を示すものである。
図10を参照すれば、ブロック1001は入力される伝送ブロックに対してCRCを生成し、このCRCを前記伝送ブロックに付着する。CRCが挿入された伝送ブロックはブロック1003によってビットスクランブリングがなされる。ビットスクランブリングがなされることは、高次変調方式で発生する送信シンボル平均電力の不均一を解決するためである。ビットスクランブリングが行われた伝送ブロックはブロック1005でチャンネル符号化部を構成する内部インタリーバのサイズに合うようにコードブロック単位で分割される。コードブロックはブロック1007によりチャンネル符号化が行われた後、一つの符号化ビット列で出力される。ブロック1009ではブロック1007から出力される符号化ビット列に対してビット別にビットインタリービングが遂行される。すなわち、ブロック1009では符号化ビット列内で符号化ビットの位置を相互に切り換えるころにより、チャンネル符号化の特性による前記符号化ビットの周期性を除く機能を遂行する。特に、レートマッチング時の穿孔周期と前記符号化ビットの周期によりチャンネル復号時に性能が劣化される問題を解決するブロックである。このビットインタリービングが行われた符号化ビット列はブロック1011に提供されて、AMC及びIRなどの複合再伝送を支援するための処理が遂行される。すなわち、ブロック1011からは複合再伝送のための符号化ビットが選別されて出力される。ブロック1011から出力される符号化ビット列はブロック1013により物理チャンネルを通じて伝送可能なサイズに分割されてブロック1015に提供される。ブロック1015では分割されたサイズの符号化ビット列別にインタリービングが遂行された後、物理チャンネル別にマッピングされる。前記物理チャンネル別にマッピングされた符号化ビットはブロック1017により16QAM変調方式のためのビット再配列が遂行された後、ブロック1019により前記物理チャンネル別にマッピングされて最終出力される。
以下、本発明の第1実施形態のためにビットインタリーバが追加された例を説明する。
図11には、本発明の第1実施形態のためにビットインタリーバを符号化ビット列のうちパリティビット列のみに対して備える例を示す。
図11を参照すれば、チャンネル符号化部1101は入力ビットをチャンネル符号化を通じて符号化ビット列を出力する。図11では、一つの情報ビット列と2つのパリティビット列が出力される例を仮定している。情報ビット列はビットインタリービングと第1レートマッチングが遂行されず、仮想バッファ1109を通じて第2レートマッチング部1111に伝達される。しかし、前記パリティビット列はビットインタリーバ1105に提供される。このビットインタリーバ1105は前記パリティビット列のそれぞれに対してビットインタリービングを遂行する。ビットインタリービングは前記パリティビット列別に数個のビット単位からなる。前述したように、パリティビット列内でパリティビットの反復周期がレートマッチング時の穿孔周期と一致する場合を除くためである。前記パリティビット列に対するビットインタリービングの例は図24及び図25に示す。ビットインタリービングされたパリティビット列のそれぞれは対応する第1レートマッチング部1107に伝達されてレートマッチングが遂行される。第1レートマッチング部1107は前記情報ビット列に対してはレートマッチングを遂行せず、前記ビットインタリービングされた第1及び第2パリティビット列のそれぞれに対してレートマッチングを遂行する。前記第1レートマッチング部1107によるレートマッチングは各ユーザーで使用される仮想バッファ1109のサイズに出力ビットを一致させる役割に該当する。仮想バッファ1109は再伝送のための符号化ビットを貯蔵する。第2レートマッチング部1111は前記仮想バッファ1109に貯蔵された前記情報ビット列と前記第1レートマッチング部1107によりレートマッチングされた第1パリティビット列及び第2パリティビット列のそれぞれに対応して物理チャンネルを通じて伝送される符号化ビットを決定するためのレートマッチングを遂行する。これにより、第2レートマッチング部1111からの出力符号化ビットの数は物理チャンネルを通じて伝送可能なビットの数と一致するようになる。前記第2レートマッチング部1111は複合再伝送技法を支援するために初期伝送または再伝送の可否により出力される符号化ビットのパターンを変化させる。ビットコレクター1113は前記第2レートマッチング部1111から出力される3つのビット列を一つのビット列で再整列する。
前述した図11では、パリティビット列に対して一つのビットインタリーバのみが備えられた例を示すが、前記パリティビット列のそれぞれに対して独立されたビットインタリーバを備えるように具現できることは自明であろう。
以下、符号化率が1/3のチャンネル符号化部を仮定するとき、ビットインタリーバの具現例を具体的に説明する。しかしながら、後述するビットインタリーバの具現例は1/3の符号化率でなく、いずれの符号化率を有するチャンネル符号化部に対しても適用可能である。
図12乃至図15は、本発明の第1実施形態によるビットインタリーバの詳細構成を示すものである。図12及び図13には性能劣化が発生できる状況であるかどうかによって選別的にビットインタリービングが遂行されるようにする例を示し、図14及び図15には性能劣化が発生できる状況に関係なく無条件でビットインタリービングが遂行されるようにする例を示す。一方、図12と図14はパリティビット列別に ビットインタリーバを備える例で、図13と図15はパリティビット列に対して共通のビットインタリーバを備える例である。
図12を参照すれば、チャンネル符号化部(図示せず)からの符号化ビット列はビット選別部1202により一つの情報ビット列と2つのパリティビット列に選別される。情報ビット列はビットインタリーバを経ることなく、第1レートマッチング部1212に伝達される。これに反して、2つのパリティビット列はそれぞれ相互に異なるビットインタリーバに伝達される。すなわち、第1パリティビット列は第1ビットインタリーバ1208に伝達され、第2パリティビット列は第2ビットインタリーバ1210に伝達される。第1ビットインタリーバ1208は第1パリティビット列に対して所定個数のビット単位でビットインタリービングを遂行する。第2ビットインタリーバ1210は第2パリティビット列に対して所定個数のビット単位でビットインタリービングを遂行する。前記第1及び第2ビットインタリーバ1208、1210により遂行されるビットインタリービングの例は以後の図24を参照して具体的に説明する。第1及び第2パリティビット列が前記第1及び第2ビットインタリーバ1208、1210に伝達されることは第1スイッチ1204と第2スイッチ1206により行われる。すなわち、第1パリティビット列は第1スイッチ1204により第1レートマッチング部1212に伝達され、あるいは第1ビットインタリーバ1208に伝達される。また、第2パリティビット列は第2スイッチ1206により第1レートマッチング部1212に伝達され、あるいは第2ビットインタリーバ1210に伝達される。第1及び第2スイッチ1204、1206の制御は前記パリティビット列における反復周期とレートマッチングにおける穿孔周期との一致可否により行われる。反復周期と穿孔周期が一致するかに対する判断は有効符号化率によって可能である。制御部1214は穿孔周期性の問題が発生する特定有効符号化率を予め知っていると、現在有効符号化率が特定有効符号化率に該当するかどうかを判断することができる。そして、判断により第1及び第2スイッチ1204、1206を制御する。すなわち、制御部1214は現在有効符号化率が特定有効符号化率に該当する場合、前記パリティビット列が前記第1及び第2ビットインタリーバ1208、1210に伝達されるように第1及び第2スイッチ1204、1206を制御する。しかしながら、現在有効符号化率が特定有効符号化率に該当しない場合にはパリティビット列が前記第1レートマッチング部1212に伝達されるように第1及び第2スイッチ1204、1206を制御する。制御部1214が第1及び第2スイッチ1204、1206を制御するためには現在有効符号化率を知っているべきである。送信端では情報ビットの量(トランスポートブロックサイズ)と利用可能なOVSF(Orthogonal Variable Spreading factor)数による物理チャンネルの数、そして変調方式を利用して有効符号化率を算出する。受信端では送信端から所定の制御チャンネルを通じてパラメータを受信して有効符号化率を予め算出する。例に挙げて説明すれば、次のようである。
有効符号化率=(情報ビットの量(トランスポートブロックサイズ))/(OVSFコード数*物理チャンネルにおける伝送可能なビット数)
ここで、物理チャンネルにおける伝送可能なビット数は変調方式により計算する。
レートマッチング後の全体ビット数=(OVSFコード数*物理チャンネルにおける伝送可能なビット数)
例えば、受信端が端末である場合に共通制御チャンネルを通じて基地局から伝送されるパラメータを利用して有効符号化率を算出できる。
有効符号化率の検出パラメータが有効符号化率検出部1216に提供され、有効符号化率検出部1216ではパラメータを通じて伝送される各種パラメータから有効符号化率情報を検出する。検出した有効符号化率情報は制御部1214に提供される。制御部1214は第1及び第2スイッチ1204、1206を制御するためには性能劣化が発生する特定有効符号化率を知っているべきである。特定有効符号化率はメモリ1218に貯蔵されている。したがって、制御部1214は前記メモリ1218から特定有効符号化率を獲得した後、現在有効符号化率が前記貯蔵された特定有効符号化率に含まれるかを判断する。判断結果により、制御部1214は第1及び第2スイッチ1204、1206を制御する。図12では現在有効符号化率を獲得するための別途の構成を示しているが、制御部1214で該当機能をすべて遂行するように具現することもできる。
第1レートマッチング部1212はビット選別部1202または前記第1及び第2ビットインタリーバ1208、1210から伝達される情報ビット列とパリティビット列に対してレートマッチングを遂行する。
図13を参照すれば、チャンネル符号化部(図示せず)からの符号化ビット列はビット選別部1302により一つの情報ビット列と2つのパリティビット列に選別される。情報ビット列はビットインタリーバを経ることなく、第1レートマッチング部1310に伝達される。一方、2つのパリティビット列は一つのビットインタリーバ1308に伝達される。ビットインタリーバ1308は第1パリティビット列と第2パリティビット列に対して所定個数のビット単位でビットインタリービングを遂行する。ビットインタリーバ1308により行われるビットインタリービングの例は、以後の図25を参照して具体的に説明する。第1及び第2パリティビット列は第1スイッチ1304と第2スイッチ1306によってビットインタリーバ1308に伝達される。すなわち、第1パリティビット列は第1スイッチ1304により第1レートマッチング部1310に伝達され、あるいはビットインタリーバ1308に伝達される。第2パリティビット列は第2スイッチ1306により第1レートマッチング部1310に伝達され、ビットインタリーバ1308に伝達される。第1及び第2スイッチ1304、1306の制御は、パリティビット列における反復周期とレートマッチングにおける穿孔周期が一致するかどうかによって遂行される。反復周期と穿孔周期が一致するかとの判断は有効符号化率によって可能である。制御部1312は現在有効符号化率が穿孔周期性の問題を引き起こす特定有効符号化率に該当すれば、パリティビット列がビットインタリーバ1308に伝達されるように第1及び第2スイッチ1304、1306を制御する。しかしながら、現在有効符号化率が特定有効符号化率に該当しないと、パリティビット列が第1レートマッチング部1310に伝達されるように第1及び第2スイッチ1304、1306を制御する。制御部1312が第1及び第2スイッチ1304、1306を制御するためには現在有効符号化率を知っているべきである。現在有効符号化率は、上述したように上位階層または所定制御チャンネルを通じて受信された有効符号化率の決定パラメータを利用して算出される。すなわち、有効符号化率の決定パラメータは有効符号化率検出部1314に提供される。有効符号化率検出部1314は有効符号化率の決定パラメータから有効符号化率情報を算出する。算出された有効符号化率情報は制御部1312に提供される。
制御部1312が第1及び第2スイッチ1304、1306を制御するためには特定有効符号化率を知っているべきである。特定有効符号化率はメモリ1316に貯蔵される。したがって、制御部1312はメモリ1316から特定有効符号化率を獲得した後、前記現在有効符号化率が特定有効符号化率に含まれるかどうかを判断する。そして、判断結果により制御部1312は第1及び第2スイッチ1304、1306を制御する。図13には現在有効符号化率を獲得するための別途の構成を示しているが、制御部1312で該当機能をすべて遂行するように具現することもできる。
第1レートマッチング部1310はビット選別部1302またはビットインタリーバ1308から伝達される情報ビット列とパリティビット列に対してレートマッチングを遂行する。
図14を参照すれば、チャンネル符号化部(図示せず)からの符号化ビット列はビット選別部1402により一つの情報ビット列と2つのパリティビット列に選別される。情報ビット列はビットインタリーバを経ることなく、第1レートマッチング部1408に伝達される。一方、2つのパリティビット列はそれぞれ相互に異なるビットインタリーバに伝達される。すなわち、第1パリティビット列は第1ビットインタリーバ1404に伝達され、第2パリティビット列は第2ビットインタリーバ1406に伝達される。第1ビットインタリーバ1404は第1パリティビット列に対して所定個数のビット単位でビットインタリービングを遂行する。第2ビットインタリーバ1406は第2パリティビット列に対して所定個数のビット単位でビットインタリービングを遂行する。第1及び第2ビットインタリーバ1404、1406によって遂行されるビットインタリービングの例は、以後の図24を参照して具体的に説明する。第1レートマッチング部1408は情報ビット列と第1及び第2ビットインタリーバ1404、1406から伝達されるビットインタリービングが行われるパリティビット列に対してレートマッチングを遂行する。
図15を参照すれば、チャンネル符号化部(図示せず)からの符号化ビット列はビット選別部1502により一つの情報ビット列と2つのパリティビット列に選別される。情報ビット列はビットインタリーバを経ることなく、第1レートマッチング部1506に伝達される。一方、2つのパリティビット列は一つのビットインタリーバ1504に伝達される。ビットインタリーバ1504は第1パリティビット列と第2パリティビット列に対して所定個数のビット単位でビットインタリービングを遂行する。ビットインタリーバ1504により遂行されるビットインタリービングの例は、以後の図25を参照して具体的に説明する。第1レートマッチング部1506はビット選別部1502から伝達される情報ビット列とビットインタリーバ1504から伝達されるビットインタリービングさあれたパリティビット列に対してレートマッチングを遂行する。
図16は図12及び図13に対応する動作を示すフローチャートを示すもので、図17は図14及び図15に対応する動作を示すフローチャートである。
図16を参照すれば、ステップ1602ではチャンネル復号時に劣化性能の低下が発生することができる特定有効符号化率を設定する。ステップ1604では現在有効符号化率をチェックし、現在符号化率が設定された特定符号化率に含まれるかを判断する。もし、現在有効符号化率が特定有効符号化率に含まれるとステップ1606に進む一方、現在有効符号化率が特定有効符号化率に含まれないとステップ1608に進む。ステップ1606で、パリティビット列に対するビットインタリービングを通じてパリティビット列が有する反復周期を変化させた後、ステップ1608に進む。このステップ1608では、通常のレートマッチングのための動作を遂行するようになる。
図16では特定有効符号化率の場合のみにビットインタリービングを適用することに限っているが、特定有効符号化率に関係なくすべての符号化率に対してビットインタリービングを適用することもできる。この場合には特定符号化率を設定し、現在符号化率が特定符号化率に含まれるかを判断するステップ1602及びステップ1604を省略することができる。
図17を参照すれば、ステップ1702ではチャンネル符号化部の符号化ビットから情報ビットとパリティビットの選別を通じて情報ビット列と複数のパリティビット列が出力される。ステップ1704で、パリティビット列に対するビットインタリービングが遂行される。情報ビット列とビットインタリービングにより反復周期が変化されたパリティビット列に対しては通常のレートマッチングを遂行するようになる(ステップ1706)。
2.受信機
以下、本発明の第1実施形態による受信機の動作を添付の図面を参照して詳細に説明する。
図19は、本発明の第1実施形態を非同期方式により提案された高速パケットデータサービス(HSDPA)のための受信機に適用した例を示すものである。
図19を参照すれば、複数の物理チャンネル(PhCH#1乃至PhCH#N)別にマッピングされた符号化ビットはブロック1901でデマッピングされて出力される。複数の物理チャンネル(PhCH#1乃至PhCH#N)別にデ-マッピングされた符号化ビットはブロック1903により16QAM変調方式のためのビット再配列が遂行される。ブロック1905では複数の物理チャンネル(PhCH#1乃至PhCH#N)別に再配列された符号化ビット列のそれぞれに対するブロックインタリービングが遂行される。ブロックインタリービングされた複数の符号化ビット列はブロック1907で一つの符号化ビット列で結合された後にブロック1909に提供される。
ブロック1909ではブロック1907から出力される符号化ビット列に対してビット別にビットデインタリービングが遂行される。すなわち、ブロック1909では符号化ビット列内で符号化ビットの位置を相互に切り換えることにより、送信機でビットインタリービングされる前の配列を有する符号化ビット列に復元する。すなわち、チャンネル符号化の特性による符号化ビットが有する周期性を復元する機能を遂行する。それにより、レートマッチング時の穿孔周期と符号化ビットの周期によりチャンネル復号時に性能が劣化するという問題を解決することができる。
ビットデインタリービングが遂行された符号化ビット列はブロック1911に提供されてチャンネル符号化が遂行される。コードブロック単位で復号化されたビット列はブロック1913によって結合され、伝送ブロック単位で出力される。伝送ブロック単位のビット列はブロック1915によりビットデスクランブリングが遂行される。ブロック1917によりビットデスクランブリングが遂行されたビット列に付着されたCRCビットが脱着された後、伝送ブロックで上位階層に伝達される。
以下、符号化率が1/3のチャンネル符号化部を仮定するとき、受信機におけるビットデインタリーバの具現例を具体的に説明する。しかしながら、後述するビットデインタリーバの具現例は1/3の符号化率でなくいずれの符号化率を有するチャンネル符号化に対応するチャンネル復号化に対しても適用が可能である。
図20及び図21には、本発明の第1実施形態によるビットデインタリーバの詳細構成を示す。図20及び図21では性能劣化が発生できる状況であるかどうかによって選別的にビットデインタリービングが遂行される例を示している。
図20は、パリティビット列に対して共通のビットデインタリーバを備える例を示すものである。
図20を参照すれば、受信された符号化ビット列は第逆レートマッチング部2010により送信機でレートマッチングが行われる前の符号化ビット列で再構成される。この再構成された符号化ビット列は一つの情報ビット列と2つのパリティビット列に区分される。情報ビット列はビットデインタリーバを経ることなく、ビットコレクター2024に伝達される。一方、2つのパリティビット列は一つのビットデインタリーバ2022に伝達される。ビットデインタリーバ2022は第1パリティビット列と第2パリティビット列に対して所定個数のビット単位でビットデインタリービングを遂行する。ビットデインタリーバ2022によって遂行されるビットデインタリービングの例は、以後の図25を参照して具体的に説明する。第1及び第2パリティビット列がビットデインタリーバ2022に伝達されることは第1スイッチ2012と第2スイッチ2014によって行われる。すなわち、第1パリティビット列は第1スイッチ2012によってビットコレクター2024に伝達され、あるいはビットデインタリーバ2022に伝達される。第2パリティビット列は第2スイッチ2014によりビットコレクター2024に伝達され、あるいはビットデインタリーバ2022に伝達される。第1及び第2スイッチ2012、2014はパリティビット列における反復周期とレートマッチングにおける穿孔周期が一致するかによって制御される。反復周期と穿孔周期が一致するかに対する判断は有効符号化率によって可能である。制御部2016は現在有効符号化率が穿孔周期性の問題を引き起こす特定有効符号化率に該当すれば、パリティビット列がビットデインタリーバ2022に伝達されるように第1及び第2スイッチ2012、2014を制御する。しかしながら、現在有効符号化率が特定有効符号化率に該当しないと、パリティビット列がビットコレクター2024に伝達されるように第1及び第2スイッチ2012、2014を制御する。制御部2016が第1及び第2スイッチ2012、2014を制御するためには現在有効符号化率を知っているべきである。現在有効符号化率は上位階層または所定制御チャンネルを通じて送信機から受信された有効符号化率の決定パラメータを用いて算出される。具体的に、有効符号化率の決定パラメータは有効符号化率検査部2018に提供される。有効符号化率検査部2018は有効符号化率決定パラメータから有効符号化率情報を算出する。この算出された有効符号化率情報は制御部2016に提供される。
制御部2016が第1及び第2スイッチ2012、2014を制御するためには特定有効符号化率を知っているべきである。特定有効符号化率はメモリ2020に貯蔵される。したがって、制御部2016はメモリ2020から特定有効符号化率を獲得した後、現在有効符号化率が特定有効符号化率に含まれるかを判断する。そして、判断結果により制御部2016は第1及び第2スイッチ2012、2014を制御する。図20では現在有効符号化率を獲得するための別途の構成を示しているが、制御部2016で該当機能をすべて遂行するように具現することもできる。
ビットコレクター2024は第1逆レートマッチング部2010またはビットデインタリーバ2022から伝達される情報ビット列とパリティビット列を一つの符号化ビット列で出力する。
図21は、パリティビット列別にビットインタリーバを備える例を示すものである。
図21を参照すれば、受信された符号化ビット列は第1逆レートマッチング部2110により送信機でレートマッチングが行われる前の符号化ビット列で再構成される。再構成された符号化ビット列は一つの情報ビット列と2つのパリティビット列に区分される。情報ビット列はビットデインタリーバを経ることなく、ビットコレクター2126に伝達される。一方、2つのパリティビット列のうち第1パリティビット列は第1ビットデインタリーバ2122に伝達され、残りの第2パリティビット列は第2ビットデインタリーバ2124に伝達される。第1ビットデインタリーバ2122は第1パリティビット列に対して所定個数のビット単位でビットデインタリービングを遂行する。そして、第2ビットデインタリーバ2124は第2パリティビット列に対して所定個数のビット単位でビットデインタリービングを遂行する。第1及び第2ビットデインタリーバ2122、2124によって行われるビットデインタリービングの例は、以後の図24を参照して具体的に説明する。第1及び第2パリティビット列が第1及び第2ビットデインタリーバ2122、2124に伝達されることは第1スイッチ2112と第2スイッチ2114によって遂行される。すなわち、第1パリティビット列は第1スイッチ2112によりビットコレクター2126に伝達され、あるいは第1ビットデインタリーバ2122に伝達される。第2パリティビット列は第2スイッチ2114によりビットコレクター2126に伝達され、あるいは第2ビットデインタリーバ2124に伝達される。第1及び第2スイッチ2112、2114の制御はパリティビット列における反復周期とレートマッチングにおける穿孔周期が一致するかどうかにより行われる。反復周期と穿孔周期との一致可否に対する判断は有効符号化率により可能である。制御部2116は現在有効符号化率が穿孔周期性の問題を引き起こす特定有効符号化率に該当すれば、第1及び第2パリティビット列が第1及び第2ビットデインタリーバ2122、2124に伝達されるように第1及び第2スイッチ2112、2114を制御する。しかしながら、現在有効符号化率が特定有効符号化率に該当しないと、第1及び第2パリティビット列がビットコレクター2126に伝達されるように第1及び第2スイッチ2112、2114を制御する。制御部2116が第1及び第2スイッチ2112、2114を制御するためには現在有効符号化率を知っているべきである。現在有効符号化率は上位階層または所定制御チャンネルを通じて送信機から受信された有効符号化率の決定パラメータを利用して算出される。具体的に、有効符号化率の決定パラメータは有効符号化率検査部2118に提供される。有効符号化率検査部2118は有効符号化率決定パラメータから有効符号化率情報を算出する。この算出された有効符号化率情報は制御部2116に提供される。
制御部2116が第1及び第2スイッチ2112、2114を制御するためには特定有効符号化率を知っているべきである。前記特定有効符号化率はメモリ2120に貯蔵される。したがって、制御部2116は メモリ2120から特定有効符号化率を獲得した後、現在有効符号化率が特定有効符号化率に含まれるかを判断する。そして、判断結果により制御部2116は第1及び第2スイッチ2112、2114を制御する。図21では現在有効符号化率を獲得するための別途の構成を示しているが、制御部2116で該当機能をすべて遂行するように具現することもできる。
ビットコレクター2126は第1逆レートマッチング部2110または第1及び第2ビットデインタリーバ2122、2124から伝達される情報ビット列とパリティビット列を一つの符号化ビット列で出力する。
図22は、図20及び図21に対応する受信機の動作を示すフローチャートである。すなわち、特定符号化率でビットインタリービングを使用する場合に対応する端末の動作を示している。
図22を参照すれば、ステップ2201では受信された符号化ビットに対する逆レートマッチングを遂行する。ステップ2203では現在有効符号化率をチェックし、前記現在符号化率が設定された特定符号化率に含まれるかを判断する。もし、現在有効符号化率が特定有効符号化率に含まれるとステップ2205に進み、現在有効符号化率が特定有効符号化率に含まれないとステップ2207に進む。ステップ2205で符号化ビット列のうちパリティビット列に対するビットデインタリービングを遂行することにより、送信機でビットインタリービングが遂行される前の順序を有するパリティビット列を出力する。ステップ2207では、パリティビット列と情報ビット列に対するビット収集を通じて一つの符号化ビット列を出力する。このように出力された符号化ビット列は通常のチャンネル復号化過程を通じて復号される。
図22では特定有効符号化率の場合のみにビットインタリービングを適用することに限定しているが、特定有効符号化率に関係なくすべての符号化率に対してビットデインタリービングを適用することもできる。図23には、この場合に受信機で遂行するようになる動作を示す。
図23を参照すれば、ステップ2302では受信された符号化ビットに対する逆レートマッチングを遂行する。ステップ2304では符号化ビット列から選択されたパリティビット列に対するビットデインタリービングを遂行することにより、送信機でビットインタリービングが遂行される前の初期符号化ビット列と一致するように配列されたパリティビット列を出力する。ステップ2306ではビットデインタリービングが遂行されるパリティビット列と情報ビット列に対するビット収集を遂行して一つの符号化ビット列を出力する。
図24にはパリティビット列別にビットインタリーバまたはビットデインタリーバが備えられる場合のビットインタリービング/ビットデインタリービングが遂行される一例を示し、図25にはパリティビット列に対して一つのビットインタリーバまたは一つのビットデインタリーバが備えられる場合のビットインタリービング/ビットデインタリービングが遂行される一例を示す。図24及び図25では、ビットインタリービング/ビットデインタリービングを遂行するビット単位が6の場合を仮定している。
図24を参照すれば、第1パリティビット列の1番目のパリティビットと第2パリティビット列の6番目のパリティビットの位置を交換し、第2パリティビット列の1番目のパリティビットと第1パリティビット列の6番目のパリティビットの位置を交換する。第1パリティビット列の2番目のパリティビットと第2パリティビット列の5番目のパリティビットの位置を交換し、第2パリティビット列の2番目のパリティビットと第1パリティビット列の5番目のパリティビットの位置を交換する。そして、第1パリティビット列の3番目のパリティビットと第2パリティビットの4番目のパリティビットの位置を交換し、第2パリティビット列の3番目のパリティビットと第1パリティビットの4番目のパリティビットの位置を交換する。一方、このようなビットインタリービングは6ビットのパリティビットを周期で反復的に遂行される。
第2実施形態
以下、本発明の第2実施形態について添付の図面を参照して詳細に説明する。
図26は、本発明の第2実施形態を同期方式により提案された高速パケットデータサービス(1xEV-DV)に適用した例を示すものである。
図26を参照すれば、ブロック2601とブロック2603によりフレーム品質識別子とテールビットが追加されたビット信号はチャンネル符号化部2605を通じて符号化ビット列で出力される。符号化ビット列はインタリーバ2607に伝達されてビットインタリービング及び既存のブロックインタリービングが共に遂行された後、シンボル反復(ブロック2609)またはシンボル穿孔(ブロック2611)を通じてレートマッチングが行われる。レートマッチングにより物理チャンネルに伝送されることが決定された符号化ビットは該当物理チャンネルにマッピングされる。
図27は、本発明の第2実施形態を非同期方式により提案された高速パケットデータサービス(HSDPA)のための送信機に適用した例を示すものである。
図27を参照すれば、ブロック2701は入力される伝送ブロックに対してCRCを生成し、このCRCを伝送ブロックに付着する。CRCが挿入された伝送ブロックはブロック2703によりビットスクランブリングが遂行される。ビットスクランブリングが遂行されることは高次変調方式で発生する送信シンボル平均電力の不均一を解決するためである。ビットスクランブリングが遂行された伝送ブロックはブロック2705によってチャンネル符号化部を構成する内部インタリーバのサイズに合うようにコードブロック単位で分割される。コードブロックはブロック2707によりチャンネル符号化が遂行された後、一つの符号化ビット列でブロック2709へ出力される。ブロック2709ではブロック2707から出力される符号化ビット列に対してビット別にビットインタリービングと既存のブロックインタリービングが遂行される。すなわち、ブロック2709では所定ビット単位とブロック単位で符号化ビットを相互に切り換えることにより、チャンネル符号化の特性による前記符号化ビットの周期性を除く機能を遂行する。特に、レートマッチング時の穿孔周期と符号化ビットの周期により、チャンネル復号時に性能が劣化する問題を解決するブロックである。また、ビットインタリービングによってバーストエラーを防ぐためのブロックインタリービングが同時に行われる。インタリービングされた符号化ビット列はブロック2711に提供されてAMC及びIRなどの複合再伝送を支援するための処理が行われる。すなわち、ブロック2711からは複合再伝送のための符号化ビットが選別されて出力される。ブロック2711から出力される符号化ビット列はブロック2713によって物理チャンネルを通じて伝送可能なサイズに分割されてブロック2715に提供される。このブロック2715では分割されたサイズの符号化ビット列別に16QAM変調方式のためのビット再配列が行われる。その後、ブロック2717により物理チャンネル別にマッピングされて最終出力される。
図28は、本発明の第2実施形態のためのビットインタリーバを符号化ビット列(情報ビット列とパリティビット列)のそれぞれに対してすべて備える例を示すものである。図28では、HS-DSCHインタリーバをなくし、HS-DSCHインタリービング(すなわち、ブロックインタリービング)とビットインタリービングを同一のインタリーバが遂行する。
図28を参照すれば、チャンネル符号化部2801は入力ビットをチャンネル符号化を通じて符号化ビット列で出力する。図28では、一つの情報ビット列と2つのパリティビット列が出力される例を仮定する。情報ビット列は情報ビットインタリーバ2805に提供され、パリティビット列はパリティビットインターリーバ2807に提供される。情報ビットインタリーバ2805は情報ビット列に対してインタリービングを遂行する。ここでのインタリービングは、従来のブロックインタリービングと同一の動作によって行われる。すなわち、情報ビットインタリービングは情報ビット列に対して既存のブロック単位で遂行される。一方、パリティビットインタリーバ2807はパリティビット列のそれぞれに対してビットインタリービングを遂行すると同時に、従来のブロックインタリービングを遂行する。ビットインタリービングはパリティビット列別に数個のビット単位と既存のブロック単位からなる。これは、前述したようにパリティビット列内でパリティビットの反復周期が穿孔周期と一致することにより引き起こされるチャンネル符号化器の性能劣化を除去し、バーストエラーを防ぐためである。
インタリービングが遂行されたパリティビット列のそれぞれは対応する第1レートマッチング部2809に伝達されてレートマッチングが行われる。この第1レートマッチング部2809はインタリービングが遂行された情報ビット列に対してレートマッチングを遂行せず、インタリービングが遂行された第1及び第2パリティビット列のそれぞれに対してレートマッチングを遂行する。第1レートマッチング部2809によって行われるレートマッチングは各ユーザで使用される仮想バッファ2811のサイズに出力ビットを一致させる役割に該当する。仮想バッファ2811は再伝送のための符号化ビットを貯蔵する。
第2レートマッチング部2813は仮想バッファ2811に貯蔵されたインタリービングが遂行された情報ビット列と第1レートマッチングが行われる第1パリティビット列及び第2パリティビット列のそれぞれに対応して物理チャンネルを通じて伝送される符号化ビットを決定するためのレートマッチングを遂行する。それにより、第2レートマッチング部2813からの出力符号化ビットの数は物理チャンネルを通じて伝送可能なビットの数と一致するようになる。第2レートマッチング部2813は複合再伝送技法を支援するために初期伝送または再伝送の可否により出力される符号化ビットのパターンを変化させる。
ビットコレクター2815は第2レートマッチング部2813から出力される3つのビット列を一つのビット列に再整列する。
本発明によるテスト結果
図29は、第1実施形態で図12及び図13に示したビットインタリーバの例を適用してテストした結果を示すグラフである。このテストの条件では、既存のHSDPAで使用されるターボ符号器と本発明によるビットインタリーバを含むターボ符号器において、10%のFERを満たす基地局電力(Ipr/Ioc)を多数の符号化率で比較する。
図29に示すように、性能劣化を発生させる特定符号化率のみでビットインタリーバを使用する。ビットインタリーバをターボ符号器と共に使用した結果は全体的に安定した基地局の電力を使用できるようにする。したがって、ビットインタリーバを共に使用するのがターボ符号器のみを使用する場合に比べて性能が改善されることがわかる。
図30は、第1実施形態で図14及び図15に示したビットインタリーバの例を適用してテストした結果を示すものである。このテストの条件では、既存のHSDPAで使用されるターボ符号器と本発明によるビットインタリーバを含むターボ符号器において10%のFERを満たす基地局電力(Ipr/Ioc)を多数の符号化率で比較する。
図30に示すように、既存のターボ符号器は特定符号化率で10%のFERを満たすために相当に大きな電力を必要とし、これにより性能劣化が生じるようになる。しかしながら、ターボ符号器とビットインタリーバを共に使用した結果は全体的に安定した基地局の電力を使用可能なようになる。したがって、ビットインタリーバを共に使用するのがターボ符号器のみを使用する場合に比べて性能が改善されることがわかる。
通常のターボコーダの一例を示す図である。 従来の同期方式を支援する移動通信システムで高速伝送チャンネルを生成する構成を示す図である。 従来の非同期方式を支援する移動通信システムで高速伝送チャンネルの生成手続きを示す図である。 従来のレートマッチング部の詳細構成を示す図である。 移動通信システムで有効符号化率の変化に対応して必要な基地局電力を示す図である。 移動通信システムで有効符号化率の変化によって発生する信号対雑音の比(SNR)の変化を示すグラフである。 通常のチャンネル符号化器から出力されるパリティビットの周期が穿孔周期と一致する一例を示す図である。 本発明の実施形態による送信機を概念的に示す図である。 本発明の第1実施形態を、同期方式を支援する移動通信システムの送信機に適用した例を示す図である。 本発明の第1実施形態を、非同期方式を支援する移動通信システムの送信機に適用した例を示す図である。 本発明の第1実施形態のためにビットインタリーバをパリティビット列に対して備える例を示す図である。 本発明の第1実施形態によるビットインタリーバの具現例を示す図である。 本発明の第1実施形態によるビットインタリーバの具現例を示す図である。 本発明の第1実施形態によるビットインタリーバの具現例を示す図である。 本発明の第1実施形態によるビットインタリーバの具現例を示す図である。 本発明の第1実施形態によるビットインタリービングを符号化率により選別的に遂行させる送信機の動作を示すフローチャートである。 本発明の第1実施形態によるビットインタリービングを符号化率に関係なく遂行させる送信機の動作を示すフローチャートである。 本発明の実施形態による受信機を概念的に示す図である。 本発明の第1実施形態を非同期方式を支援する移動通信システムの受信機に適用した例を示す図である。 本発明の第1実施形態によるビットデインタリーバの具現例を示す図である。 本発明の第1実施形態によるビットデインタリーバの具現例を示す図である。 本発明の第1実施形態によるビットデインタリービングを符号化率により選別的に遂行させる受信機の動作を示すフローチャートである。 本発明の第1実施形態によるビットデインタリービングを符号化率に関係なく遂行させる受信機の動作を示すフローチャートである。 本発明の第1実施形態によりパリティビット列別にビットインタリーバまたはビットデインタリーバが備えた場合、ビットインタリービング及びビットデインタリービングの一例を示す図である。 本発明の実施形態によりパリティビット列に対して一つのビットインタリーバまたは一つのビットデインタリーバが備える場合、ビットインタリービング及びビットデインタリービングの一例を示す図である。 本発明の第2実施形態を、同期方式を支援する移動通信システムの送信機に適用した例を示す図である。 本発明の第2実施形態を、非同期方式を支援する移動通信システムの送信機に適用した例を示す図である。 本発明の第2実施形態のためにビットインタリーバを符号化ビット列(情報ビット列とパリティビット列)別に備える例を示す図である。 本発明の実施形態によるビットインタリーバを適用してテストした結果を示すグラフである。 本発明の実施形態によるビットインタリーバを適用してテストした結果を示すグラフである。
符号の説明
810 チャンネル符号化部
820 複合再伝送を担当する機能ブロック
822 ビットインタリーバ
824 レートマッチング部

Claims (32)

  1. 少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信機であって、
    前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する少なくとも一つのビットインタリーバと、
    前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力してレートマッチングを遂行するレートマッチング部とを含んでおり、
    ここで、前記レートマッチングによって出力される情報ビット列とパリティビット列を構成する総ビット数は割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数であることを特徴とする送信機。
  2. 前記ビットインタリーバは前記パリティビット列別にビットインタリービングを遂行する請求項1記載の送信機。
  3. 前記ビットインタリーバは前記パリティビット列間の相互に対してビットインタリービングを遂行する請求項1記載の送信機。
  4. 少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信方法であって、
    前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する過程と、
    前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力してレートマッチングを遂行する過程とを含んでおり、
    ここで、前記レートマッチングによって出力される情報ビット列とパリティビット列を構成する総ビット数は割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数であることを特徴とする送信方法。
  5. 前記ビットインタリービングは前記パリティビット列別に遂行する請求項4記載の送信方法。
  6. 前記ビットインタリービングは前記パリティビット列間の相互に対して遂行する請求項4記載の送信方法。
  7. 少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信機において、
    前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する一つ以上のビットインタリーバと、
    前記少なくとも一つの情報ビット列と前記パリティビット列または前記ビットインタリービングが遂行されたパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行するレートマッチング部と、
    前記チャンネル符号化のために特定符号化率が使用されたとき、前記パリティビット列を前記一つ以上のビットインタリーバにスイッチングし、前記チャンネル符号化のために前記特定符号化率でなく異なる符号化率が使用されたとき、前記パリティビット列を前記レートマッチング部にスイッチングするスイッチ部とを含んでおり、
    ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする送信機。
  8. 前記チャンネル符号化のために前記特定符号化率の使用有無に従って前記スイッチ部を制御する制御部をさらに備える請求項7記載の送信機。
  9. 前記ビットインタリーバは前記パリティビット列別にビットインタリービングを遂行する請求項7記載の送信機。
  10. 前記ビットインタリーバは前記パリティビット列間の相互に対してビットインタリービングを遂行する請求項7記載の送信機。
  11. 少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信方法であって、
    前記チャンネル符号化のために特定符号化率が使用されたとき、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する過程と、
    前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけ出力するようにレートマッチングを遂行する過程と、
    前記チャンネ 符号化のために前記特定符号化率でなく異なる符号化率が使用されたとき、前記少なくとも一つの情報ビット列と前記パリティビット列を入力して割り当てられた一つの物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行する過程とを含んでおり、
    ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする送信方法。
  12. 前記ビットインタリービングは前記パリティビット列別に遂行する請求項11記載の送信方法。
  13. 前記ビットインタリービングは前記パリティビット列間の相互に対して遂行する請求項11記載の送信方法。
  14. 移動通信システムの送信機において、
    少なくとも一つのビット列に対して所定の符号化率によるチャンネル符号化を遂行して符号化ビット列を出力するチャンネル符号化部と、
    前記符号化ビット列から少なくとも一つの情報ビット列と複数のパリティビット列を選別するビット選別部と、
    前記所定符号化率で特定符号化率の使用有無に従ってスイッチ制御信号を出力する制御部と、
    前記スイッチ制御信号によって前記パリティビット列をスイッチングするスイッチ部と、
    前記所定符号化率で前記特定符号化率が使用されることにより、前記スイッチ部から前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する一つ以上のビットインタリーバと、
    前記ビットインタリービングが遂行されるパリティビット列または前記所定符号化率で前記特定符号化率が使用されないことにより、前記スイッチ部から提供される前記パリティビット列と共に前記少なくとも一つの情報ビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行するレートマッチング部とを含んでおり、
    ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする送信機。
  15. 前記ビットインタリーバは前記パリティビット列別にビットインタリービングを遂行する請求項14記載の送信機。
  16. 前記ビットインタリーバは前記パリティビット列間の相互に対してビットインタリービングを遂行する請求項14記載の送信機。
  17. 移動通信システムにおける送信方法であって、
    少なくとも一つのビット列に対して所定符号化率によるチャンネル符号化を遂行して符号化ビット列を出力する過程と、
    前記符号化ビット列から少なくとも一つの情報ビット列と複数のパリティビット列を選別する過程と、
    前記所定符号化率で特定符号化率が使用されたとき、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する過程と、
    前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行する過程と、
    前記所定符号化率で前記特定符号化率でなく異なる符号化率が使用されたとき、前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行する過程とを含んでおり、
    ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする送信方法。
  18. 前記ビットインタリービングは前記パリティビット列別に遂行する請求項17記載の送信方法。
  19. 前記ビットインタリービングは前記パリティビット列間の相互に対して遂行する請求項17記載の送信方法。
  20. 少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信機であって、
    前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する逆レートマッチング部と、
    前記逆レートマッチングが遂行されるパリティビット列を入力し、前記各パリティビット列内のパリティビットが送信機におけるビットインタリービングが遂行される前に反復周期を持つように前記複数のパリティビット列に対してビットデインタリービングを遂行する少なくとも一つのビットデインタリーバとを含むことを特徴とする受信機。
  21. 前記ビットデインタリーバは前記パリティビット列別にビットデインタリービングを遂行する請求項20記載の受信機。
  22. 前記ビットインタリーバは前記パリティビット列間の相互に対してビットインタリービングを遂行する請求項20の受信機。
  23. 少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信方法であって、
    前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する過程と、
    前記逆レートマッチングからなるパリティビット列を入力し、前記各パリティビット列内のパリティビットが送信機におけるビットインタリービングが遂行される前に反復周期を持つように前記複数のパリティビット列に対してビットデインタリービングを遂行する過程とを含むことを特徴とする受信方法。
  24. 前記ビットデインタリービングは前記パリティビット列別に遂行するる請求項23記載の受信方法。
  25. 前記ビットデインタリービングは前記パリティビット列間の相互に対して遂行する請求項23記載の受信方法。
  26. 少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信機であって、
    前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する逆レートマッチング部と、
    前記逆レートマッチングが遂行されるパリティビット列を入力し、前記各パリティビット列内のパリティビットが送信機でのビットインタリービングが遂行される前に反復周期を有するように前記複数のパリティビット列に対してビットデインタリービングを遂行する少なくとも一つのビットデインタリーバと、
    前記少なくとも一つの情報ビット列と前記パリティビット列または前記ビットデインタリービングが遂行されるパリティビット列を入力して一つの符号化ビット列を出力するビットコレクターと、
    チャンネル符号化のために特定符号化率が使用されたとき、前記パリティビット列を前記一つ以上のビットデインタリーバにスイッチングし、前記チャンネル符号化のために前記特定符号化率でない他の符号化率が使用されたとき、前記パリティビット列を前記ビットコレクターにスイッチングするスイッチ部とを含んでおり、
    ここで、前記特定符号化率はレートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする受信機。
  27. 前記チャンネル符号化のために前記特定符号化率の使用有無により前記スイッチ部を制御する制御部をさらに備える請求項26記載の受信機。
  28. 前記ビットデインタリーバは前記パリティビット列別にビットデインタリービングを遂行する請求項26記載の受信機。
  29. 前記ビットデインタリーバは前記パリティビット列間の相互に対してビットデインタリービングを遂行する請求項26記載の受信機。
  30. 少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信方法であって、
    前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する過程と、
    チャンネル符号化のために特定符号化率が使用されたとき、前記各パリティビット列内のパリティビットが送信機におけるビットインタリービングが遂行される前に反復周期を持つように前記複数のパリティビット列に対してビットデインタリービングを遂行する過程と、
    前記少なくとも一つの情報ビット列と前記ビットデインタリービングが遂行されたパリティビット列を入力して一つの符号化ビット列を出力する過程と、
    前記チャンネル符号化のために前記特定符号化率でなく異なる符号化率が使用されたとき、前記少なくとも一つの情報ビット列と前記パリティビット列を入力して一つの符号化ビット列を出力する過程とを含んでおり、
    ここで、前記特定符号化率はレートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする受信方法。
  31. 前記ビットデインタリービングは前記パリティビット列別に遂行する請求項30記載の受信方法。
  32. 前記ビットデインタリービングは前記パリティビット列間の相互に対して遂行する請求項30記載の受信方法。

JP2004242967A 2003-08-23 2004-08-23 移動通信システムにおける送/受信装置及び方法 Expired - Fee Related JP3984246B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030058544A KR20050020526A (ko) 2003-08-23 2003-08-23 이동통신시스템에서 비트 인터리빙장치 및 방법

Publications (2)

Publication Number Publication Date
JP2005073266A true JP2005073266A (ja) 2005-03-17
JP3984246B2 JP3984246B2 (ja) 2007-10-03

Family

ID=34101833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004242967A Expired - Fee Related JP3984246B2 (ja) 2003-08-23 2004-08-23 移動通信システムにおける送/受信装置及び方法

Country Status (4)

Country Link
US (1) US20050053168A1 (ja)
EP (1) EP1511209A3 (ja)
JP (1) JP3984246B2 (ja)
KR (1) KR20050020526A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007132912A1 (ja) * 2006-05-17 2007-11-22 Nec Corporation ターボ符号器及びそれに用いるharq処理方法
JP2008541624A (ja) * 2005-05-12 2008-11-20 クゥアルコム・インコーポレイテッド 通信システムにおけるチャネル・インタリービングのための装置及び方法
JP2010529766A (ja) * 2007-06-08 2010-08-26 テレフオンアクチーボラゲット エル エム エリクソン(パブル) レートマッチングによる計算効率の高い畳み込み符号化
JP2010530724A (ja) 2007-06-18 2010-09-09 クゥアルコム・インコーポレイテッド Ackおよびcqiチャネルにおけるサウンディングシグナルの多重化
US7930613B2 (en) 2005-05-12 2011-04-19 Qualcomm Incorporated Apparatus and method for channel interleaving in communications system
JP2015065699A (ja) * 2007-07-23 2015-04-09 サムスン エレクトロニクス カンパニー リミテッド ハイブリッドarq動作を改善するためにレートマッチングするための方法及び装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659266B1 (ko) * 2004-04-22 2006-12-20 삼성전자주식회사 다양한 코드율을 지원하는 저밀도 패러티 검사 코드에 의한데이터 송수신 시스템, 장치 및 방법
KR20060095225A (ko) * 2005-02-28 2006-08-31 삼성전자주식회사 광대역 코드분할 다중접속 시스템에서 고속 하향링크 공유채널 송신 장치
JP4643330B2 (ja) * 2005-03-28 2011-03-02 ソニー株式会社 通信処理装置、データ通信システム、および通信処理方法、並びにコンピュータ・プログラム
CN1893342B (zh) * 2005-07-05 2010-06-09 上海原动力通信科技有限公司 多载波hsdpa的业务传输信道编码方法和编码装置
CN101208866B (zh) * 2005-08-12 2012-05-23 富士通株式会社 发送装置
CN101283537A (zh) * 2005-10-11 2008-10-08 松下电器产业株式会社 发送装置及发送方法
KR100678580B1 (ko) 2005-10-14 2007-02-02 삼성전자주식회사 통신시스템에서 터보부호의 성능을 향상하기 위한 장치 및방법
FR2896359A1 (fr) * 2006-01-19 2007-07-20 France Telecom Procede d'encodage et de decodage rapides et dispositifs associes.
KR100981500B1 (ko) 2006-02-07 2010-09-10 삼성전자주식회사 저밀도 패러티 검사 부호 기반의 하이브리드 재전송 방법
US7668188B2 (en) * 2006-02-14 2010-02-23 Broadcom Corporation Method and system for HSDPA bit level processor engine
US20070189231A1 (en) * 2006-02-14 2007-08-16 Chang Li F Method and system for implementing a bufferless HARQ processor
GB2440979A (en) * 2006-08-18 2008-02-20 Siemens Ag Achieving coding gain in soft handover using incremental redundancy and bit mapping techniques
US8379738B2 (en) * 2007-03-16 2013-02-19 Samsung Electronics Co., Ltd. Methods and apparatus to improve performance and enable fast decoding of transmissions with multiple code blocks
US8009758B2 (en) * 2007-06-20 2011-08-30 Samsung Electronics Co., Ltd Apparatus and method for channel-interleaving and channel-deinterleaving data in a wireless communication system
US7865813B2 (en) * 2007-07-30 2011-01-04 Marvell International Ltd. Rate matching for a wireless communications systems
US20090044232A1 (en) * 2007-08-06 2009-02-12 Mediaphy Corporation Multi-mode architecture in wireless receiver
US8194588B2 (en) * 2007-12-13 2012-06-05 Qualcomm Incorporated Coding block based HARQ combining scheme for OFDMA systems
US8086930B2 (en) * 2008-01-29 2011-12-27 Broadcom Corporation Fixed-spacing parity insertion for FEC (Forward Error Correction) codewords
KR101554159B1 (ko) * 2008-10-08 2015-09-21 삼성전자주식회사 데이터 저장 장치 및 이를 포함하는 데이터 저장 시스템
JP2011193434A (ja) 2009-10-28 2011-09-29 Panasonic Corp パリティパケットを用いた通信方法、通信装置及び中継器
JP2012099989A (ja) * 2010-11-01 2012-05-24 Fujitsu Ltd 無線通信装置および復号処理方法
WO2013001706A1 (ja) * 2011-06-29 2013-01-03 日本電気株式会社 無線送受信装置、通信システム及びそれらに用いるチャネルコーディング処理方法
DE102011078645A1 (de) * 2011-07-05 2013-01-10 Robert Bosch Gmbh Verfahren zum sicheren Prüfen eines Codes
KR101443540B1 (ko) * 2013-11-29 2014-09-22 삼성전자주식회사 데이터 전송을 위한 회전형버퍼 기반 레이트매칭과 버스트 다중화 방법 및 장치
CN111669253B (zh) 2015-02-13 2023-11-03 三星电子株式会社 发送器及其附加奇偶校验产生方法
KR101800423B1 (ko) * 2015-02-13 2017-11-23 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
KR102395892B1 (ko) * 2016-08-11 2022-05-09 한국전자통신연구원 이동 통신 네트워크에서 단말 및 기지국의 동작 방법
US11211953B2 (en) * 2017-08-01 2021-12-28 Lg Electronics Inc. Rate matching performing method for LDPC code and communication device therefor
EP4203352A4 (en) * 2020-09-07 2023-06-28 Huawei Technologies Co., Ltd. Communication method and apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2268853C (en) * 1999-04-13 2011-08-02 Wen Tong Rate matching and channel interleaving for a communications system
US6351832B1 (en) * 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
CA2277239C (en) * 1999-07-08 2007-09-04 Wen Tong Puncturing of convolutional codes
DE20023165U1 (de) * 1999-07-08 2003-03-06 Samsung Electronics Co., Ltd., Suwon, Kyonggi Vorrichtung zum Steuern eines Demultiplexers und eines Multiplexers für die Ratenabstimmung in einem Mobilkommunikationssystem
DE10030407B4 (de) * 1999-07-14 2011-09-01 Lg Electronics Inc. Verfahren zur optimalen Ratenanpassung in einem Mobilkommunikationssystem
EP2293452B1 (en) * 2000-07-05 2012-06-06 LG ELectronics INC. Method of puncturing a turbo coded data block
US6961388B2 (en) * 2001-02-01 2005-11-01 Qualcomm, Incorporated Coding scheme for a wireless communication system
US7260770B2 (en) * 2001-10-22 2007-08-21 Motorola, Inc. Block puncturing for turbo code based incremental redundancy
WO2003040920A1 (en) * 2001-11-05 2003-05-15 Nokia Corporation Partially filling block interleaver for a communication system
US7000173B2 (en) * 2002-02-11 2006-02-14 Motorola, Inc. Turbo code based incremental redundancy
JP3815344B2 (ja) * 2002-02-21 2006-08-30 株式会社日立製作所 多値変調に適した符号語マッピング方法
US7272191B2 (en) * 2002-06-26 2007-09-18 Nortel Networks Limited Method and apparatus for producing and processing sequences of modulation symbols
WO2004014012A1 (en) * 2002-08-01 2004-02-12 Koninklijke Philips Electronics N.V. Coding and decoding for rate matching in data transmission
KR100860504B1 (ko) * 2005-06-09 2008-09-26 삼성전자주식회사 이동통신 시스템에서 송수신 장치 및 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541624A (ja) * 2005-05-12 2008-11-20 クゥアルコム・インコーポレイテッド 通信システムにおけるチャネル・インタリービングのための装置及び方法
US7930613B2 (en) 2005-05-12 2011-04-19 Qualcomm Incorporated Apparatus and method for channel interleaving in communications system
WO2007132912A1 (ja) * 2006-05-17 2007-11-22 Nec Corporation ターボ符号器及びそれに用いるharq処理方法
US8250429B2 (en) 2006-05-17 2012-08-21 Nec Corporation Turbo encoder and HARQ processing method applied for the turbo encoder
JP5170441B2 (ja) * 2006-05-17 2013-03-27 日本電気株式会社 ターボ符号器及びそれに用いるharq処理方法
JP2010529766A (ja) * 2007-06-08 2010-08-26 テレフオンアクチーボラゲット エル エム エリクソン(パブル) レートマッチングによる計算効率の高い畳み込み符号化
US8607130B2 (en) 2007-06-08 2013-12-10 Telefonaktiebolaget L M Ericsson (Publ) Computationally efficient convolutional coding with rate-matching
US9219502B2 (en) 2007-06-08 2015-12-22 Telefonaktiebolaget L M Ericsson (Publ) Computationally efficient convolutional coding with rate-matching
US9231621B2 (en) 2007-06-08 2016-01-05 Telefonaktiebolaget Lm Ericsson Computationally efficient convolutional coding with rate-matching
US9467176B2 (en) 2007-06-08 2016-10-11 Telefonaktiebolaget Lm Ericsson (Publ) Computationally efficient convolutional coding with rate-matching
JP2010530724A (ja) 2007-06-18 2010-09-09 クゥアルコム・インコーポレイテッド Ackおよびcqiチャネルにおけるサウンディングシグナルの多重化
JP2015065699A (ja) * 2007-07-23 2015-04-09 サムスン エレクトロニクス カンパニー リミテッド ハイブリッドarq動作を改善するためにレートマッチングするための方法及び装置

Also Published As

Publication number Publication date
KR20050020526A (ko) 2005-03-04
EP1511209A3 (en) 2005-08-03
JP3984246B2 (ja) 2007-10-03
US20050053168A1 (en) 2005-03-10
EP1511209A2 (en) 2005-03-02

Similar Documents

Publication Publication Date Title
JP3984246B2 (ja) 移動通信システムにおける送/受信装置及び方法
JP4028360B2 (ja) 高速パケットデータの効率的再伝送のための送/受信装置及び方法
JP3657254B2 (ja) 符号分割多重接続移動通信システムで符号化およびレートマッチング装置および方法
JP3566273B2 (ja) 符号分割多重接続(cdma)移動通信システムにおける高速データの効率的再伝送及び復号化のための送受信装置及びその方法
KR100762632B1 (ko) 부호 분할 다중 접속 통신 시스템에서 전송 채널 다중화/역다중화 장치 및 방법
JP4205379B2 (ja) 符号分割多重接続移動通信システムでの高速データの再伝送装置及び方法
JP4072529B2 (ja) 移動通信システムでの高速パケットデータを送受信する装置及び方法
JP4563456B2 (ja) 送信装置、符号化装置及び復号装置
KR100450968B1 (ko) 부호분할다중접속 이동통신시스템에서 데이터 송/수신장치 및 방법
KR100474682B1 (ko) 무선통신시스템에서 패킷 재전송을 위한 송수신 장치 및 방법
JP4105101B2 (ja) 改善されたターボ符号に基づく増加的冗長
KR101411158B1 (ko) 데이터 전송을 위한 회전형버퍼 기반 레이트매칭과 버스트다중화 방법 및 장치
JP4717072B2 (ja) 送信装置
JP2005277570A (ja) 送信装置、受信装置、再送制御方法
JP2004512732A (ja) 移動通信システムにおける複合再伝送装置及び方法
JP5195989B2 (ja) 送信方法
KR20000018685A (ko) 이동통신 시스템에서 서브 프레임 전송을 위한 프레임구성장치 및 방법
KR101443540B1 (ko) 데이터 전송을 위한 회전형버퍼 기반 레이트매칭과 버스트 다중화 방법 및 장치
JP4841684B2 (ja) 送信装置及び送信方法
JP2010035207A (ja) 送信装置、受信装置、再送制御方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees